KR20120109415A - 전력변환회로를 제어하는 제어회로, 이 제어회로를 구비한 인버터 장치 및 이 인버터 장치를 구비한 계통연계 인버터 시스템 - Google Patents

전력변환회로를 제어하는 제어회로, 이 제어회로를 구비한 인버터 장치 및 이 인버터 장치를 구비한 계통연계 인버터 시스템 Download PDF

Info

Publication number
KR20120109415A
KR20120109415A KR1020120030211A KR20120030211A KR20120109415A KR 20120109415 A KR20120109415 A KR 20120109415A KR 1020120030211 A KR1020120030211 A KR 1020120030211A KR 20120030211 A KR20120030211 A KR 20120030211A KR 20120109415 A KR20120109415 A KR 20120109415A
Authority
KR
South Korea
Prior art keywords
value
signal
phase
command value
waveform
Prior art date
Application number
KR1020120030211A
Other languages
English (en)
Inventor
노부유키 핫토리
아키히로 오호리
히로키 무네치카
Original Assignee
가부시키가이샤 다이헨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011155692A external-priority patent/JP5753742B2/ja
Priority claimed from JP2011219713A external-priority patent/JP5865657B2/ja
Application filed by 가부시키가이샤 다이헨 filed Critical 가부시키가이샤 다이헨
Publication of KR20120109415A publication Critical patent/KR20120109415A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H02M7/53876—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output based on synthesising a desired voltage vector via the selection of appropriate fundamental voltage vectors, and corresponding dwelling times
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

스위칭 소자의 스위칭을 주기적으로 정지시켜서 스위칭 로스를 저감할 수 있고, 또한, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간 간 차이를 작게 할 수 있는 제어회로를 제공한다. 선간 전압 지령값 신호(Xuv, Xvw, Xwu)로부터 지령값 신호(Xu1, Xv1, Xw1)를 생성하는 지령값 신호 생성수단과, 지령값 신호(Xu1, Xv1, Xw1)에 의거해서 PWM 신호를 생성하는 PWM 신호 생성수단을 구비하였다. 지령값 신호(Xu1, Xv1, Xw1)는, 소정 기간에 「0」을 계속 유지하고, 다른 소정 기간에 소정값 「2」를 계속 유지한다. 따라서, 생성되는 PWM 신호가 로 레벨을 계속 유지하는 기간과 하이 레벨을 계속 유지하는 기간 간의 차이를 작게 할 수 있다.

Description

전력변환회로를 제어하는 제어회로, 이 제어회로를 구비한 인버터 장치 및 이 인버터 장치를 구비한 계통연계 인버터 시스템{CONTROL CIRCUIT FOR CONTROLLING POWER CONVERSION CIRCUIT, INVERTER DEVICE COMPRISING THE CONTROL CIRCUIT, AND INTERCONNECTION INVERTER SYSTEM COMPRISING THE INVERTER DEVICE}
본 발명은 전력변환회로를 PWM(Pulse Width Modulation) 신호로 제어하는 제어회로, 이 제어회로를 구비한 인버터 장치 및 이 인버터 장치를 구비한 계통연계 인버터 시스템에 관한 것이다.
최근, 태양광 등의 자연 에너지를 이용한 분산형 전원이 보급?확대되는 경향에 있다. 이 분산형 전원에 의해서 생성되는 직류 전력을 교류 전력으로 변환하는 인버터 회로를 구비하고, 변환된 교류 전력을 접속된 부하나 전력계통에 공급하는 계통연계 인버터 시스템이 개발되어 있다.
도 48은 3상 전력계통(B)(이하, 「계통(B)」라 약칭함)에 전력을 공급하기 위한 일반적인 계통연계 인버터 시스템(A')을 설명하기 위한 블록도이다.
계통연계 인버터 시스템(A')은 직류 전원(100), 인버터 회로(200), 필터 회로(300), 변압회로(400) 및 제어회로(500)를 구비하고 있다. 인버터 회로(200)는, 3상 풀 브리지형 인버터이며, 6개의 스위칭 소자의 온 상태와 오프 상태를 전환함으로써, 직류 전원(100)으로부터 입력되는 직류 전압을 교류 전압으로 변환하는 것이다. 제어회로(500)는, 각종 센서로부터 입력되는 신호에 의거해서, 인버터 회로(200)를 제어하기 위한 PWM 신호를 생성하는 것이다. 인버터 회로(200)는, 제어회로(500)로부터 입력되는 PWM 신호에 의거해서, 스위칭 소자의 온 상태와 오프 상태를 전환한다. 해당 전환을, 이하에서는, 「스위칭」이라 칭한다. 필터 회로(300)는, 인버터 회로(200)로부터 입력되는 교류 전압으로부터, 스위칭에 의한 고주파 성분을 제거하는 것이다. 변압회로(400)는 필터 회로(300)로부터 입력되는 교류 전압을 계통(B)의 계통전압과 거의 동일한 레벨로 승압 또는 감압시키는 것이다.
스위칭 소자의 스위칭에 의해 소비되는 전력은, 스위칭 로스라 불리며, 인버터 회로(200)의 전력변환 효율을 저하시킨다. 전력변환 효율을 향상시키기 위해서, 스위칭 로스를 저감시키는 방법이 개발되어 있다. 예를 들어, PWM 신호에 주기적으로 펄스가 생기지 않는 기간을 설정하고, 이것에 의해 스위칭을 주기적으로 정지시킴으로써, 스위칭 로스를 저감하는 방법이 개발되어 있다.
이 방법은, 3상의 중성점 전위를 1/3주기마다 변이시켜서 1/3주기씩 각 상의 전위를 부극 측 전위에 고정함으로써, 각 상의 스위칭을 부극 측 전위에 고정된 기간정지시킨다고 하는 제어이며, NVS(Neutral Voltage Shift) 제어라 불린다. NVS 제어는, 스위칭 횟수를 삭감시킬 수 있으므로, 스위칭 로스를 저감할 수 있다. 본 명세서에서는, 3상의 각 상을 U상, V상, W상으로 하고, V상의 계통전압의 위상은 U상보다 2π/3 지연되어 있으며, W상의 계통전압의 위상은 U상보다 4π/3 지연되어 있는(2π/3 진행되어 있는) 것으로 한다.
NVS 제어는, 구체적으로는, 주기의 1/3이 「0」인 특수한 파형으로 되는 지령값 신호(이하에서는, 「NVS 지령값 신호」라고 칭함)를 생성하고, 해당 NVS 지령값 신호에 의거해서 생성된 PWM 신호로 인버터 회로(200)를 제어함으로써 행해진다. NVS 지령값 신호는, 계통연계 인버터 시스템(A')의 출력 선간 전압의 파형을 지령하기 위한 선간 전압 지령값 신호와, 해당 선간 전압 지령값 신호의 극성을 반전시킨 신호와, 값이 「0」인 제로 신호를 전환함으로써 생성된다. 선간 전압 지령값 신호는, 계통연계 인버터 시스템(A')의 출력 상 전압의 파형을 지령하기 위한 상 전압 지령값 신호의 차이분에 의해서 생성된다.
도 49는 NVS 지령값 신호의 파형을 설명하기 위한 도면이다.
도 49(a)에 나타낸 파형(Xuv)은, V상에 대한 U상의 선간 전압의 파형을 지령하기 위한 선간 전압 지령값 신호(Xuv)의 파형이다. 선간 전압 지령값 신호(Xuv)는, U상의 상 전압의 파형을 지령하기 위한 상 전압 지령값 신호(Xu)와 V상의 상 전압의 파형을 지령하기 위한 상 전압 지령값 신호(Xv) 간의 차이분 신호이다. 상 전압 지령값 신호(Xu)의 진폭을 「1」로 하고 있으므로, 선간 전압 지령값 신호(Xuv)의 진폭은 √(3)으로 되고 있다. 또한, 파형(Xvw)은 W상에 대한 V상의 선간 전압의 파형을 지령하기 위한 선간 전압 지령값 신호(Xvw)의 파형이다. 선간 전압 지령값 신호(Xvw)는, V상의 상 전압의 파형을 지령하기 위한 상 전압 지령값 신호(Xv)와 W상의 상 전압의 파형을 지령하기 위한 상 전압 지령값 신호(Xw) 간의 차이분 신호이다. 또한, 파형(Xwu)은 U상에 대한 W상의 선간 전압의 파형을 지령하기 위한 선간 전압 지령값 신호(Xwu)의 파형이다. 선간 전압 지령값 신호(Xwu)는, W상의 상 전압의 파형을 지령하기 위한 상 전압 지령값 신호(Xw)와 U상의 상 전압의 파형을 지령하기 위한 상 전압 지령값 신호(Xu) 간의 차이분 신호이다. 상기 도 49에 있어서는, U상의 상 전압 지령값 신호(Xu)의 위상을 기준으로 해서 기재하고 있다.
도 49(b)에 나타낸 파형(Xvu)는, 선간 전압 지령값 신호(Xuv)의 극성을 반전시킨 신호(Xvu)의 파형이다. 또한, 파형(Xwv)은 선간 전압 지령값 신호(Xvw)의 극성을 반전시킨 신호(Xwv)의 파형이며, 파형(Xuw)은 선간 전압 지령값 신호(Xwu)의 극성을 반전시킨 신호(Xuw)의 파형이다.
도 49(c)에 나타낸 파형(Xu')은, U상의 NVS 지령값 신호(Xu')의 파형이다. NVS 지령값 신호(Xu')는, 선간 전압 지령값 신호(Xuv)와 신호(Xvu)와 제로 신호를 전환시켜 생성된다. 파형(Xu')은, -π/6≤θ≤π/2(= 3π/6)의 기간이 파형(Xuv)으로 되고, 3π/6≤θ≤7π/6의 기간이 파형(Xuw)으로 되며, 7π/6≤θ≤11π/6의 기간이 「0」으로 되어 있다. 또, 상 전압 지령값 신호(Xu)의 위상을 θ로 하고 있다. 마찬가지로, V상의 NVS 지령값 신호(Xv')의 파형인 파형(Xv')은, -π/6≤θ≤π/2(= 3π/6)의 기간이 「0」으로 되고, 3π/6≤θ≤7π/6의 기간이 파형(Xvw)으로 되며, 7π/6≤θ≤11π/6의 기간이 파형(Xvu)으로 되어 있다. 또한, W상의 NVS 지령값 신호(Xw')의 파형인 파형(Xw')은, -π/6≤θ≤π/2(= 3π/6)의 기간이 파형(Xwv)으로 되고, 3π/6≤θ≤7π/6의 기간이 「0」으로 되며, 7π/6≤θ≤11π/6의 기간이 파형(Xwu)으로 되어 있다. NVS 지령값 신호(Xu')와 (Xv') 간의 차이분 신호의 파형은, 선간 전압 지령값 신호(Xuv)의 파형(Xuv)(도 49(a) 참조)과 일치한다. 따라서, 계통연계 인버터 시스템(A')은 선간 전압 지령값 신호(Xuv)와 동일파형의 선간 전압을 출력할 수 있다.
인버터 회로(200)를 제어하는 PWM 신호는, NVS 지령값 신호(Xu'，Xv'，Xw')를 각각 캐리어 신호와 비교함으로써 생성된다.
도 50은 NVS 지령값 신호(Xu')와 캐리어 신호로부터 U상의 PWM 신호를 생성하는 방법을 설명하기 위한 도면이다. 해당 도 50에 있어서는, NVS 지령값 신호(Xu')를 파형(X), 캐리어 신호를 파형(C)으로 나타내고 있다. PWM 신호는, NVS 지령값 신호(Xu')가 캐리어 신호보다 큰 기간에 하이 레벨로 되고, NVS 지령값 신호(Xu')가 캐리어 신호 이하로 되는 기간에 로 레벨로 되는 펄스 신호로서 생성된다. 도 50에 나타낸 파형(P1)은, NVS 지령값 신호(Xu')와 캐리어 신호로부터 생성된 U상의 PWM 신호의 파형이다. 파형(X)이 파형(C)보다 큰 기간에 파형(P1)이 하이 레벨로 되어 있고, 파형(X)이 파형(C) 이하로 되는 기간에 파형(P1)이 로 레벨로 되어 있다. U상의 PWM 신호는, U상의 정극 측의 스위칭 소자에 입력되어서 스위칭을 제어한다. 한편, U상의 PWM 신호를 반전시킨 PWM 신호(도 50에 나타낸 파형(P4) 참조)은, U상의 부극 측의 스위칭 소자에 입력되어서 스위칭을 제어한다. 또, V상 및 W상의 PWM 신호도 마찬가지로 해서 생성된다.
도 50도의 파형(P1)이 나타내는 바와 같이, U상의 PWM 신호(파형(P1))는, NVS 지령값 신호(Xu')(파형(X))가 「0」인 기간에 로 레벨을 계속 유지하므로, 이 기간의 스위칭 소자의 스위칭은 정지한다. 따라서, 스위칭 소자의 스위칭의 횟수가 2/3으로 삭감되므로, 스위칭 로스를 저감할 수 있다.
JP 2010-136547 A JP 2010-68630 A JP 2009-27818 A
그러나, 상기 방법의 경우, 정극 측의 스위칭 소자와 부극 측의 스위칭 소자에서, 온 상태로 되어 있는 시간이 다르다고 하는 문제가 있다. 즉, NVS 지령값 신호(Xu')(파형(X))가 「0」인 기간에 있어서, 정극 측의 스위칭 소자에 입력되는 PWM 신호(파형(P1))는 로 레벨을 계속 유지하므로, 정극 측의 스위칭 소자는 오프 상태에 고정된다. 한편, 부극 측의 스위칭 소자에 입력되는 PWM 신호(파형(P4))는 하이 레벨을 계속 유지하므로, 부극 측의 스위칭 소자는 온 상태에 고정된다. 따라서, 정극 측의 스위칭 소자는 오프 상태로 되는 시간이 길어지고, 부극 측의 스위칭 소자는 온 상태로 되는 시간이 길어진다. 스위칭 소자는, 전류가 흐름으로써 발생하는 열에 의해서 열화가 진행된다. 부극 측의 스위칭 소자는, 온 상태로 되는 시간이 길어져서 전류가 흐르는 시간이 증가하므로, 정극 측의 스위칭 소자보다 열화가 진행한다. 따라서, 부극 측의 스위칭 소자는 정극 측의 스위칭 소자보다 수명이 짧아진다. 또한, 부극 측의 스위칭 소자로부터 발생하는 열을 보다 방열시키기 위하여, 냉각 부재의 설계가 복잡해진다.
본 발명은 전술한 사정을 기초로 해서 창안해낸 것으로, 스위칭 소자의 스위칭을 주기적으로 정지시켜서 스위칭 로스를 저감할 수 있고, 또한, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간 간의 차이를 작게 할 수 있는 제어회로를 제공하는 것을 그 목적으로 하고 있다.
상기 과제를 해결하기 위해서, 본 발명에서는 이하의 기술적 수단을 강구하고 있다.
본 발명의 제1측면에 의해서 제공되는 제어회로는, 3상 교류 전력에 관한 전력변환회로 내의 복수의 스위칭 수단의 구동을 PWM 신호에 의해 제어하는 제어회로로서, 상기 전력변환회로의 출력 또는 입력의 교류상 전압의 파형이, 소정 기간에 소정의 하한 전압값을 계속 유지하고, 다른 소정 기간에 소정의 상한 전압값을 계속 유지하는 파형으로 되도록, 상기 PWM 신호를 생성해서 출력하는 것을 특징으로 한다.
본 발명의 바람직한 실시형태에 있어서는, 상기 소정의 기간 및 다른 소정의 기간은 각각 1주기의 1/6의 기간이다.
본 발명의 바람직한 실시형태에 있어서는, 1주기의 파형이, 1/6의 기간에 소정의 상한값이고, 다른 1/6의 기간에 소정의 하한값인 파형이 되는 제1지령값 신호와, 상기 제1지령값 신호에 대해서 위상이 2π/3만큼 지연된 제2지령값 신호와, 상기 제1지령값 신호에 대해서 위상이 4π/3만큼 지연된 제3지령값 신호를 생성하는 지령값 신호 생성수단; 및 상기 각 지령값 신호에 의거해서 PWM 신호를 생성하는 PWM 신호 생성수단을 구비하고 있다.
본 발명의 바람직한 실시형태에 있어서는, 상기 제1지령값 신호는, 1주기의 파형이, 1/6의 기간에 「0」이고, 계속되는 1/6의 기간에 위상이 5π/3에서부터 2π 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이며, 계속되는 1/6의 기간에 위상이 π/3에서부터 2π/3 구간의 정현파의 파형이고, 계속되는 1/6의 기간에 상기 소정값이며, 계속되는 1/6의 기간에 위상이 2π/3에서부터 π 구간의 정현파의 파형이고, 계속되는 1/6의 기간에 위상이 4π/3에서부터 5π/3 구간의 정현파의 파형을 상기 소정값만큼 위쪽으로 시프트시킨 파형으로 된다.
본 발명의 바람직한 실시형태에 있어서는, 상기 지령값 신호 생성수단은, 상기 전력변환회로로부터 출력되는 3상의 상 전압의 파형을 각각 지령하기 위하여 생성된 3개의 상 전압 지령값 신호와, 상기 각 상 전압 지령값 신호의 차이분 신호인 3개의 선간 전압 지령값 신호를 이용해서, 다음의 (a) 내지 (g)의 방법으로 상기 제1 내지 제3지령값 신호를 생성한다:
(a) 상기 3상을, U상, 상기 U상보다 위상이 2π/3만큼 지연된 V상, 상기 U상보다 위상이 4π/3만큼 지연된 W상이라 하고, U상, V상, W상의 상 전압 지령값 신호를 각각 Xu, Xv, Xw로 하며, Xu로부터 Xv를 감산한 선간 전압 지령값 신호를 Xuv, Xv로부터 Xw를 감산한 선간 전압 지령값 신호를 Xvw, Xw로부터 Xu를 감산한 선간 전압 지령값 신호를 Xwu로 하는 방법;
(b) Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xu가 양의 값인 경우, 상기 제1지령값 신호(Xu1)을 Xuv로 하고, 상기 제2지령값 신호(Xv1)를 「0」으로 하며, 상기 제3지령값 신호(Xw1)를 Xvw의 마이너스 값으로 하는 방법;
(c) Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xu가 음의 값인 경우, Xu1을 상기 소정값에 Xuv를 가산한 값으로 하고, Xv1을 상기 소정값으로 하며, Xw1을 상기 소정값으로부터 Xvw를 감산한 값으로 하는 방법;
(d) Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xv가 양의 값인 경우, Xu1을 Xwu의 마이너스 값으로 하고, Xv1을 Xvw로 하며, Xw1을 「0」으로 하는 방법;
(e) Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xv가 음의 값인 경우, Xu1을 상기 소정값으로부터 Xwu를 감산한 값으로 하고, Xv1을 상기 소정값에 Xvw를 가산한 값으로 하며, Xw1을 상기 소정값으로 하는 방법;
(f) Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xw가 양의 값인 경우, Xu1을 「0」으로 하고, Xv1을 Xuv의 마이너스 값으로 하며, Xw1을 Xwu로 하는 방법;
(g) Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xw가 음의 값인 경우, Xu1을 상기 소정값으로 하고, Xv1을 상기 소정값으로부터 Xuv를 감산한 값으로 하며, Xw1을 상기 소정값에 Xwu를 가산한 값으로 하는 방법.
본 발명의 바람직한 실시형태에 있어서는, 상기 제1지령값 신호는, 1주기의 파형이, 1/6의 기간에 「0」이고, 계속되는 1/6의 기간에 위상이 4π/3에서부터 5π/3 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이며, 계속되는 1/6의 기간에 위상이 0에서부터 π/3 구간의 정현파의 파형이고, 계속되는 1/6의 기간에 상기 소정값이며, 계속되는 1/6의 기간에 위상이 π/3에서부터 2π/3 구간의 정현파의 파형이며, 계속되는 1/6의 기간에 위상이 π에서부터 4π/3 구간의 정현파의 파형을 상기 소정값만큼 위쪽으로 시프트시킨 파형으로 된다.
본 발명의 바람직한 실시형태에 있어서는, 상기 지령값 신호 생성수단은, 상기 전력변환회로로부터 출력되는 3상의 상 전압의 파형을 각각 지령하기 위하여 생성된 3개의 상 전압 지령값 신호와, 상기 각 상 전압 지령값 신호의 차이분 신호인 3개의 선간 전압 지령값 신호를 이용해서, 다음의 (a) 내지 (g)의 방법으로 상기 제1 내지 제3지령값 신호를 생성한다:
(a) 상기 3상을, U상, 상기 U상보다 위상이 2π/3만큼 지연된 V상, 상기 U상보다 위상이 4π/3만큼 지연된 W상이라 하고, U상, V상, W상의 상 전압 지령값 신호를 각각 Xu, Xv, Xw로 하며, Xu로부터 Xv를 감산한 선간 전압 지령값 신호를 Xuv, Xv로부터 Xw를 감산한 선간 전압 지령값 신호를 Xvw, Xw로부터 Xu를 감산한 선간 전압 지령값 신호를 Xwu로 하는 방법;
(b) Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xu가 양의 값인 경우, 상기 제1지령값 신호(Xu2)를 상기 소정값으로 하고, 상기 제2지령값 신호(Xv2)를 상기 소정값으로부터 Xuv를 감산한 값으로 하며, 상기 제3지령값 신호(Xw2)를 상기 소정값에 Xwu를 가산한 값으로 하는 방법;
(c) Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xu가 음의 값인 경우, Xu2를 「0」으로 하고, Xv2를 Xuv의 마이너스 값으로 하며, Xw2를 Xwu로 하는 방법;
(d) Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xv가 양의 값인 경우, Xu2를 상기 소정값에 Xuv를 가산한 값으로 하고, Xv2를 상기 소정값으로 하며, Xw2를 상기 소정값으로부터 Xvw를 감산한 값으로 하는 방법;
(e) Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xv가 음의 값인 경우, Xu2를 Xuv로 하고, Xv2를 「0」으로 하며, Xw2를 Xvw의 마이너스 값으로 하는 방법;
(f) Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xw가 양의 값인 경우, Xu2를 상기 소정값으로부터 Xwu를 감산한 값으로 하고, Xv2를 상기 소정값에 Xvw를 가산한 값으로 하며, Xw2를 상기 소정값으로 하는 방법;
(g) Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xw가 음의 값인 경우, Xu2를 Xwu의 마이너스 값으로 하고, Xv2를 Xvw로 하며, Xw2를 「0」으로 하는 방법.
본 발명의 바람직한 실시형태에 있어서는, 상기 제1지령값 신호는, 1주기의 파형이, 1/6의 기간에 「0」이고, 계속되는 1/6의 기간에 위상이 3π/2에서부터 11π/6 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이며, 계속되는 1/6의 기간에 위상이 π/6에서부터 π/2 구간의 정현파의 파형이고, 계속되는 1/6의 기간에 상기 소정값이며, 계속되는 1/6의 기간에 위상이 π/2에서부터 5π/6 구간의 정현파의 파형이고, 계속되는 1/6의 기간에 위상이 7π/6에서부터 3π/2 구간의 정현파의 파형을 상기 소정값만큼 위쪽으로 시프트시킨 파형으로 된다.
본 발명의 바람직한 실시형태에 있어서는, 상기 지령값 신호 생성수단은, 상기 전력변환회로로부터 출력되는 3상의 상 전압의 파형을 각각 지령하기 위하여 생성된 3개의 상 전압 지령값 신호와, 상기 각 상 전압 지령값 신호의 차이분 신호인 3개의 선간 전압 지령값 신호를 이용해서, 다음의 (a) 내지 (g)의 방법으로 상기 제1 내지 제3지령값 신호를 생성한다:
(a) 상기 3상을, U상, 상기 U상보다 위상이 2π/3만큼 지연된 V상, 상기 U상보다 위상이 4π/3만큼 지연된 W상이라 하고, U상, V상, W상의 상 전압 지령값 신호를 각각 Xu, Xv, Xw로 하며, Xu로부터 Xv를 감산한 선간 전압 지령값 신호를 Xuv, Xv로부터 Xw를 감산한 선간 전압 지령값 신호를 Xvw, Xw로부터 Xu를 감산한 선간 전압 지령값 신호를 Xwu로 하는 방법;
(b) Xu의 절대값이 Xv의 절대값 및 Xw의 절대값보다 클 경우에, Xu가 양의 값인 경우, 상기 제1지령값 신호(Xu3)를 상기 소정값으로 하고, 상기 제2지령값 신호(Xv3)를 상기 소정값으로부터 Xuv를 감산한 값으로 하며, 상기 제3지령값 신호(Xw3)를 상기 소정값에 Xwu를 가산한 값으로 하는 방법.
(c) Xu의 절대값이 Xv의 절대값 및 Xw의 절대값보다 클 경우에, Xu가 음의 값인 경우, Xu3을 「0」으로 하고, Xv3을 Xuv의 마이너스 값으로 하며, Xw3을 Xwu로 하는 방법;
(d) Xv의 절대값이 Xu의 절대값 및 Xw의 절대값보다 클 경우에, Xv가 양의 값인 경우, Xu3을 상기 소정값에 Xuv를 가산한 값으로 하고, Xv3을 상기 소정값으로 하며, Xw3을 상기 소정값으로부터 Xvw를 감산한 값으로 하는 방법;
(e) Xv의 절대값이 Xu의 절대값 및 Xw의 절대값보다 클 경우에, Xv가 음의 값인 경우, Xu3을 Xuv로 하고, Xv3을 「0」으로 하며, Xw3을 Xvw의 마이너스 값으로 하는 방법;
(f) Xw의 절대값이 Xu의 절대값 및 Xv의 절대값보다 클 경우에, Xw가 양의 값인 경우, Xu3을 상기 소정값으로부터 Xwu를 감산한 값으로 하고, Xv3을 상기 소정값에 Xvw를 가산한 값으로 하며, Xw3을 상기 소정값으로 하는 방법;
(g) Xw의 절대값이 Xu의 절대값 및 Xv의 절대값보다 클 경우에, Xw가 음의 값인 경우, Xu3을 Xwu의 마이너스 값으로 하고, Xv3을 Xvw로 하며, Xw3을 「0」으로 하는 방법.
본 발명의 바람직한 실시형태에 있어서는, 상기 전력변환회로의 출력 또는 입력의 교류상 전압의 파형이, 1주기의 1/12의 기간에 상기 소정의 상한 전압값을 계속 유지하고, 다른 1/12의 기간에 상기 소정의 하한 전압값을 계속 유지하며, 또 다른 1/12의 기간에서 상기 상한 전압값을 계속 유지하고, 또한 다른 1/12의 기간에서 상기 하한 전압값을 계속 유지하는 파형으로 되도록, 상기 PWM 신호를 생성해서 출력한다.
본 발명의 바람직한 실시형태에 있어서는, 1주기의 파형이, 1/12의 기간에 「0」이고, 계속되는 1/12의 기간에 위상이 0에서부터 π/6 구간의 정현파의 파형이며, 계속되는 1/12의 기간에 위상이 11π/6에서부터 2π 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이고, 계속되는 1/12의 기간에 상기 소정값이며, 계속되는 1/12의 기간에 위상이 π/2에서부터 2π/3 구간의 정현파의 파형이고, 계속되는 1/12의 기간에 위상이 π/3에서부터 π/2 구간의 정현파의 파형이며, 계속되는 1/12의 기간에 상기 소정값이고, 계속되는 1/12의 기간에 위상이 π에서부터 7π/6 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이며, 계속되는 1/12의 기간에 위상이 5π/6에서부터 π 구간의 정현파의 파형이고, 계속되는 1/12의 기간에 「0」이며, 계속되는 1/12의 기간에 위상이 3π/2에서부터 5π/3 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이고, 계속되는 1/12의 기간에 위상이 4π/3에서부터 3π/2 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이 되는 제1지령값 신호와, 상기 제1지령값 신호에 대해서 위상이 2π/3만큼 지연된 제2지령값 신호와, 상기 제1지령값 신호에 대해서 위상이 4π/3만큼 지연된 제3지령값 신호를 생성하는 지령값 신호 생성수단; 및 상기 각 지령값 신호에 의거해서 PWM 신호를 생성하는 PWM 신호 생성수단을 구비하고 있다.
본 발명의 바람직한 실시형태에 있어서는, 상기 지령값 신호 생성수단은, 상기 전력변환회로로부터 출력되는 3상의 상 전압의 파형을 각각 지령하기 위하여 생성된 3개의 상 전압 지령값 신호와, 상기 각 상 전압 지령값 신호의 차이분 신호인 3개의 선간 전압 지령값 신호를 이용해서, 다음의 (a) 내지 (g)의 방법으로 상기 제1 내지 제3지령값 신호를 생성한다:
(a) 상기 3상을, U상, 상기 U상보다 위상이 2π/3만큼 지연된 V상, 상기 U상보다 위상이 4π/3만큼 지연된 W상이라 하고, U상, V상, W상의 상 전압 지령값 신호를 각각 Xu, Xv, Xw로 하며, Xu로부터 Xv를 감산한 선간 전압 지령값 신호를 Xuv, Xv로부터 Xw를 감산한 선간 전압 지령값 신호를 Xvw, Xw로부터 Xu를 감산한 선간 전압 지령값 신호를 Xwu로 하는 방법;
(b) Xu의 절대값이 Xv의 절대값과 Xw의 절대값 사이의 크기인 경우에, Xu가 양의 값인 경우, 상기 제1지령값 신호(Xu4)를 상기 소정값으로 하고, 상기 제2지령값 신호(Xv4)를 상기 소정값으로부터 Xuv를 감산한 값으로 하며, 상기 제3지령값 신호(Xw4)를 상기 소정값에 Xwu를 가산한 값으로 하는 방법.
(c) Xu의 절대값이 Xv의 절대값과 Xw의 절대값 사이의 크기인 경우에, Xu가 음의 값인 경우, Xu4를 「0」으로 하고, Xv4를 Xuv의 마이너스 값으로 하며, Xw4를 Xwu로 하는 방법;
(d) Xv의 절대값이 Xu의 절대값과 Xw의 절대값 사이의 크기인 경우에, Xv가 양의 값인 경우, Xu4를 상기 소정값에 Xuv를 가산한 값으로 하고, Xv4를 상기 소정값으로 하며, Xw4를 상기 소정값으로부터 Xvw를 감산한 값으로 하는 방법;
(e) Xv의 절대값이 Xu의 절대값과 Xw의 절대값 사이의 크기인 경우에, Xv가 음의 값인 경우, Xu4를 Xuv로 하고, Xv4를 「0」으로 하며, Xw4를 Xvw의 마이너스 값으로 하는 방법;
(f) Xw의 절대값이 Xu의 절대값과 Xv의 절대값 사이의 크기인 경우에, Xw가 양의 값인 경우, Xu4를 상기 소정값으로부터 Xwu를 감산한 값으로 하고, Xv4를 상기 소정값에 Xvw를 가산한 값으로 하며, Xw4를 상기 소정값으로 하는 방법;
(g) Xw의 절대값이 Xu의 절대값과 Xv의 절대값 사이의 크기인 경우에, Xw가 음의 값인 경우, Xu4를 Xwu의 마이너스 값으로 하고, Xv4를 Xvw로 하며, Xw4를 「0」으로 하는 방법.
본 발명의 바람직한 실시형태에 있어서는, 제1신호와 제2신호를 조합시킨 제1지령값 신호와, 상기 제1신호에 대해서 위상이 2π/3만큼 지연된 신호와 상기 제2신호에 대해서 위상이 2π/3만큼 지연된 신호를 조합시킨 제2지령값 신호와, 상기 제1신호에 대해서 위상이 4π/3만큼 지연된 신호와 상기 제2신호에 대해서 위상이 4π/3만큼 지연된 신호를 조합시킨 제3지령값 신호를 생성하는 지령값 신호 생성수단; 및 상기 각 지령값 신호에 의거해서 PWM 신호를 생성하는 PWM 신호 생성수단을 구비하고 있고, 상기 제1신호는, 1주기의 파형이, 1/3의 기간에 소정의 하한값이며, 계속되는 1/3의 기간에서 위상이 0에서부터 2π/3 구간의 정현파의 파형을 상기 소정의 하한값만큼 위쪽으로 시프트시킨 파형이고, 나머지 1/3의 기간에서 위상이 π/3에서부터 π 구간의 정현파의 파형을 상기 소정의 하한값만큼 위쪽으로 시프트시킨 파형이며, 상기 제2신호는, 1주기의 파형이, 1/3의 기간에 소정의 상한값이고, 계속되는 1/3의 기간에서 위상이 π에서부터 5π/3 구간의 정현파의 파형을 상기 소정의 상한값만큼 위쪽으로 시프트시킨 파형이며, 나머지 1/3의 기간에서 위상이 4π/3에서부터 2π 구간의 정현파의 파형을 상기 소정의 상한값만큼 위쪽으로 시프트시킨 파형이다.
본 발명의 바람직한 실시형태에 있어서는, 상기 지령값 신호 생성수단은, 소정의 주기에서 하이 레벨과 로 레벨을 반복하는 플래그 신호를 생성하고, 상기 플래그 신호에 의거해서, 상기 제1신호와 제2신호를 전환함으로써 상기 제1지령값 신호를 생성한다.
본 발명의 바람직한 실시형태에 있어서는, 상기 지령값 신호 생성수단은, 상기 전력변환회로로부터 출력되는 3상의 상 전압의 파형을 각각 지령하기 위하여 생성된 3개의 상 전압 지령값 신호의 차이분 신호인 3개의 선간 전압 지령값 신호와, 상기 플래그 신호를 이용해서, 다음의 (a) 내지 (g2)의 방법으로 상기 제1 내지 제3지령값 신호를 생성한다:
(a) 상기 3상을, U상, 상기 U상보다 위상이 2π/3만큼 지연된 V상, 상기 U상보다 위상이 4π/3만큼 지연된 W상이라 하고, U상, V상, W상의 상 전압 지령값 신호를 각각 Xu, Xv, Xw로 하며, Xu로부터 Xv를 감산한 선간 전압 지령값 신호를 Xuv, Xv로부터 Xw를 감산한 선간 전압 지령값 신호를 Xvw, Xw로부터 Xu를 감산한 선간 전압 지령값 신호를 Xwu로 하는 방법;
(b1) 상기 플래그 신호가 로 레벨이며, Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xuv가 양의 값인 경우, 상기 제1지령값 신호(Xu5)를 Xuv로 하고, 상기 제2지령값 신호(Xv5)를 「0」으로 하며, 상기 제3지령값 신호(Xw5)를 Xvw의 마이너스 값으로 하는 방법;
(c1) 상기 플래그 신호가 로 레벨이며, Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xuv가 음의 값인 경우, Xu5를 「0」으로 하고, Xv5를 Xuv의 마이너스 값으로 하며, Xw5를 Xwu로 하는 방법;
(d1) 상기 플래그 신호가 로 레벨이며, Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xvw가 양의 값인 경우, Xu5를 Xwu의 마이너스 값으로 하고, Xv5를 Xvw로 하며, Xw5를 「0」으로 하는 방법;
(e1) 상기 플래그 신호가 로 레벨이며, Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xvw가 음의 값인 경우, Xu5를 Xuv로 하고, Xv5를 「0」으로 하며, Xw5를 Xvw의 마이너스 값으로 하는 방법;
(f1) 상기 플래그 신호가 로 레벨이며, Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xwu가 양의 값인 경우, Xu5를 「0」으로 하고, Xv5를 Xuv의 마이너스 값으로 하며, Xw5를 Xwu로 하는 방법;
(g1) 상기 플래그 신호가 로 레벨이며, Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xwu가 음의 값인 경우, Xu5를 Xwu의 마이너스 값으로 하고, Xv5를 Xvw로 하며, Xw5를 「0」으로 하는 방법;
(b2) 상기 플래그 신호가 하이 레벨이며, Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xuv가 양의 값인 경우, Xu5를 상기 소정값으로 하고, Xv5를 상기 소정값으로부터 Xuv를 감산한 값으로 하며, Xw5를 상기 소정값에 Xwu를 가산한 값으로 하는 방법.
(c2) 상기 플래그 신호가 하이 레벨이며, Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xuv가 음의 값인 경우, Xu5를 상기 소정값에 Xuv를 가산한 값으로 하고, Xv5를 상기 소정값으로 하며, Xw5를 상기 소정값으로부터 Xvw를 감산한 값으로 하는 방법;
(d2) 상기 플래그 신호가 하이 레벨이며, Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xvw가 양의 값인 경우, Xu5를 상기 소정값에 Xuv를 가산한 값으로 하고, Xv5를 상기 소정값으로 하며, Xw5를 상기 소정값으로부터 Xvw를 감산한 값으로 하는 방법;
(e2) 상기 플래그 신호가 하이 레벨이며, Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xvw가 음의 값인 경우, Xu5를 상기 소정값으로부터 Xwu를 감산한 값으로 하고, Xv5를 상기 소정값에 Xvw를 가산한 값으로 하며, Xw5를 상기 소정값으로 하는 방법;
(f2) 상기 플래그 신호가 하이 레벨이며, Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xwu가 양의 값인 경우, Xu5를 상기 소정값으로부터 Xwu를 감산한 값으로 하고, Xv5를 상기 소정값에 Xvw를 가산한 값으로 하며, Xw5를 상기 소정값으로 하는 방법;
(g2) 상기 플래그 신호가 하이 레벨이며, Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xwu가 음의 값인 경우, Xu5를 상기 소정값으로 하고, Xv5를 상기 소정값으로부터 Xuv를 감산한 값으로 하며, Xw5를 상기 소정값에 Xwu를 가산한 값으로 하는 방법.
본 발명의 바람직한 실시형태에 있어서는, 상기 플래그 신호의 주기는 상기 상 전압 지령값 신호의 주기의 짝수배이다.
본 발명의 바람직한 실시형태에 있어서는, 상기 플래그 신호의 주파수는 상기 상 전압 지령값 신호의 주파수의 3/4의 배수이다.
본 발명의 바람직한 실시형태에 있어서는, 상기 플래그 신호는 하이 레벨인 기간과 로 레벨인 기간의 길이가 동일하다.
본 발명의 바람직한 실시형태에 있어서는, 상기 PWM 신호 생성수단은, 상기 3개의 지령값 신호를 각각 소정의 캐리어 신호와 비교함으로써 상기 PWM 신호를 생성한다.
본 발명의 바람직한 실시형태에 있어서는, 상기 캐리어 신호는 상기 소정의 상한값과 상기 소정의 하한값 사이에서 변화되는 신호이다.
본 발명의 제2의 측면에 의해 제공되는 인버터 장치는, 상기 전력변환회로로서의 인버터 회로와, 본 발명의 제1의 측면에 의해 제공되는 제어회로를 구비하고 있는 것을 특징으로 한다.
본 발명의 바람직한 실시형태에 있어서는, 상기 인버터 회로는 멀티레벨 인버터 회로이다.
본 발명의 바람직한 실시형태에 있어서는, 상기 지령값 신호 생성수단은 상기 플래그 신호의 주기를 설정하는 주기 설정부와, 상기 플래그 신호의 주기에 대한 하이 레벨인 기간의 비율인 듀티비를 설정하는 듀티비 설정부를 구비하고 있다.
본 발명의 바람직한 실시형태에 있어서는, 상기 지령값 신호 생성수단은 듀티비 설정부가 설정하는 듀티비를 변경하는 듀티비 변경 수단을 더욱 구비하고 있다.
본 발명의 바람직한 실시형태에 있어서는, 상기 멀티레벨 인버터 회로는 3레벨 인버터 회로이다.
본 발명의 바람직한 실시형태에 있어서는, 상기 PWM 신호 생성수단은, 상기 소정의 상한값과 상기 소정의 하한값과의 중간값과, 상기 소정의 상한값 간을 변동하는 제1캐리어 신호를 생성하는 제1캐리어 신호 생성수단과, 상기 중간값과 상기 소정의 하한값 간을 변동하는 제2캐리어 신호를 생성하는 제2캐리어 신호 생성수단과, 상기 각 지령값 신호와 상기 제1캐리어 신호를 비교해서 제1펄스 신호를 생성하는 제1펄스 생성 수단과, 상기 각 지령값 신호와 상기 제2캐리어 신호를 비교해서 제2펄스 신호를 생성하는 제2펄스 생성 수단과, 상기 제1펄스 신호와 상기 제2펄스 신호와의 부정 논리합에 의거해서 제3펄스 신호를 생성하는 제3펄스 생성 수단을 구비하고 있으며, 상기 제1펄스 신호, 제2펄스 신호 및 제3펄스 신호를 PWM 신호로서 출력한다.
본 발명의 바람직한 실시형태에 있어서는, 상기 제1캐리어 신호와 상기 제2캐리어 신호는 주파수가 동일하다.
본 발명의 바람직한 실시형태에 있어서는, 상기 멀티레벨 인버터 회로는 각 상의 전압이 직류 전원의 부극 측의 전위, 정극 측의 전위, 및 상기 부극 측의 전위와 정극 측의 전위와의 중간 전위로 되도록 구성되어 있다.
본 발명의 제3의 측면에 의해 제공되는 계통연계 인버터 시스템은, 본 발명의 제2의 측면에 의해 제공되는 인버터 장치를 구비하고 있다.
본 발명의 바람직한 실시형태에 있어서는, 상기 인버터 회로에 전력을 공급하는 전원은 태양 전지를 구비하고 있다.
도 1은 3상 평형 상태의 3상 교류의 각 상의 상 전압신호 및 선간 전압신호를 벡터로 설명하기 위한 도면;
도 2는 NVS 제어의 사고 방식을 벡터로 설명하기 위한 도면;
도 3은 제1실시형태에 따른 제어의 사고 방식을 벡터로 설명하기 위한 도면;
도 4는 제1실시형태에 따른 지령값 신호의 파형을 설명하기 위한 도면;
도 5는 제1실시형태에 따른 제어회로를 구비하는 계통연계 인버터 시스템을 설명하기 위한 블록도;
도 6은 인버터 회로의 내부 구성을 설명하기 위한 회로도;
도 7은 제어회로의 내부 구성을 설명하기 위한 블록도;
도 8은 제1실시형태에 따른 지령값 신호 생성처리에 대해서 설명하기 위한 순서도;
도 9는 기타의 지령값 신호 생성처리에 대해서 설명하기 위한 순서도;
도 10은 지령값 신호와 캐리어 신호로부터 PWM 신호를 생성하는 방법을 설명하기 위한 도면;
도 11은 제2실시형태에 따른 제어의 사고 방식을 벡터로 설명하기 위한 도면;
도 12는 제2실시형태에 따른 지령값 신호 생성처리에 대해서 설명하기 위한 순서도;
도 13은 제2실시형태에 따른 지령값 신호의 파형을 설명하기 위한 도면;
도 14는 제3실시형태에 따른 제어의 사고 방식을 벡터로 설명하기 위한 도면;
도 15는 제3실시형태에 따른 지령값 신호 생성처리에 대해서 설명하기 위한 순서도;
도 16은 제3실시형태에 따른 지령값 신호의 파형을 설명하기 위한 도면;
도 17은 제4실시형태에 따른 제어의 사고 방식을 벡터로 설명하기 위한 도면;
도 18은 제4실시형태에 따른 제어의 사고 방식을 벡터로 설명하기 위한 도면;
도 19는 제4실시형태에 따른 지령값 신호 생성처리에 대해서 설명하기 위한 순서도;
도 20은 제4실시형태에 따른 지령값 신호의 파형을 설명하기 위한 도면;
도 21은 제5실시형태에 따른 지령값 신호 생성부의 내부 구성을 설명하기 위한 블록도;
도 22는 제5실시형태에 따른 제어의 사고 방식을 벡터로 설명하기 위한 도면;
도 23은 제5실시형태에 따른 지령값 신호의 파형을 설명하기 위한 도면;
도 24는 제5실시형태에 따른 지령값 신호의 파형을 설명하기 위한 도면;
도 25는 제5실시형태에 따른 지령값 신호 생성처리에 대해서 설명하기 위한 순서도;
도 26은 제5실시형태에 따른 지령값 신호의 시뮬레이션 결과를 설명하기 위한 도면;
도 27는 제5실시형태에 따른 지령값 신호의 시뮬레이션 결과를 설명하기 위한 도면;
도 28은 제5실시형태에 따른 지령값 신호의 시뮬레이션 결과를 설명하기 위한 도면;
도 29는 제5실시형태에 따른 지령값 신호의 시뮬레이션 결과를 설명하기 위한 도면;
도 30은 제5실시형태에 따른 지령값 신호의 시뮬레이션 결과를 설명하기 위한 도면;
도 31은 제6실시형태에 따른 인버터 회로의 내부 구성을 설명하기 위한 회로도;
도 32는 제6실시형태에 따른 제어회로의 내부 구성을 설명하기 위한 블록도;
도 33은 제6실시형태에 따른 지령값 신호 생성부의 내부 구성을 설명하기 위한 블록도;
도 34는 제6실시형태에 따른 PWM 신호 생성부의 내부 구성을 설명하기 위한 블록도;
도 35는 지령값 신호와 캐리어 신호로부터 PWM 신호를 생성하는 방법을 설명하기 위한 도면;
도 36은 정극 측 스위치의 PWM 신호와 부극 측 스위치의 PWM 신호로부터 중간 측 스위치의 PWM 신호를 생성하는 방법을 설명하기 위한 도면;
도 37은 지령값 신호의 시뮬레이션 결과를 설명하기 위한 도면;
도 38은 지령값 신호의 시뮬레이션 결과를 설명하기 위한 도면;
도 39는 지령값 신호의 시뮬레이션 결과를 설명하기 위한 도면;
도 40은 지령값 신호의 시뮬레이션 결과를 설명하기 위한 도면;
도 41은 지령값 신호의 시뮬레이션 결과를 설명하기 위한 도면;
도 42는 지령값 신호의 시뮬레이션 결과를 설명하기 위한 도면;
도 43은 지령값 신호의 시뮬레이션 결과를 설명하기 위한 도면;
도 44는 제7실시형태에 따른 인버터 회로의 내부 구성을 설명하기 위한 회로도;
도 45는 제7실시형태에 따른 PWM 신호 생성부의 내부 구성을 설명하기 위한 블록도;
도 46은 제8실시형태에 따른 인버터 회로 및 직류 전원을 설명하기 위한 블록도;
도 47은 제8실시형태에 따른 지령값 신호 생성부를 설명하기 위한 블록도;
도 48은 일반적인 계통연계 인버터 시스템을 설명하기 위한 블록도;
도 49는 NVS 지령값 신호의 파형을 설명하기 위한 도면;
도 50은 NVS 지령값 신호와 캐리어 신호로부터 PWM 신호를 생성하는 방법을 설명하기 위한 도면.
이하, 본 발명의 제1실시형태를, 본 발명에 따른 제어회로를 계통연계 인버터 시스템에 이용했을 경우를 예로 들어, 도면을 참조해서 구체적으로 설명한다.
우선, 본 발명의 기본적인 사고방식에 대해서 설명한다.
도 1은 3상 평형 상태의 3상 교류의 각 상의 상 전압신호 및 선간 전압신호를 벡터로 설명하기 위한 도면이다.
U상의 상 전압신호를 Vu = A?sin(ωt)라 하면, V상의 위상은 U상보다 2π/3 지연되고 있으므로, V상의 상 전압신호는 Vv = A?sin(ωt-2π/3)으로 된다. 또, W상의 위상은 U상보다 4π/3 지연되고 있으므로(2π/3 진행되고 있으므로), Vw = A?sin(ωt + 2π/3)으로 된다. 또, V상에 대한 U상의 선간 전압신호는 Vuv = Vu-Vv = √(3)?A?sin(ωt + π/6), W상에 대한 V상의 선간 전압신호는 Vvw = Vv-Vw = √(3)?A?sin(ωt-π/2), U상에 대한 W상의 선간 전압신호는 Vwu = Vw-Vu = √(3)?A?sin(ωt-7π/6)으로 된다.
도 1은, 상 전압신호(Vu, Vv, Vw)를 벡터(Pu, Pv, Pw)로 표시하고, 선간 전압신호(Vuv, Vvw, Vwu)를 벡터(Puv, Pvw, Pwu)로 나타내고 있다. 또, 중성점(N)을 기점으로 하는 벡터(Pu, Pv, Pw)의 종점을 이은 정삼각형(T)을 파선으로 나타내고, 각 정점을 u, v, w로 나타내고 있다. 상기 도 1에 있어서는, X축을 위상의 기준(θ = 0°)으로 하고, U상의 상 전압신호(Vu)에 대응하는 벡터(Pu)가 X축과 일치했을 때의 상태를 나타내고 있다. 또한, 벡터(Pvu, Pwv, Puw)는, 각각 벡터(Puv, Pvw, Pwu)의 방향을 반대로 한 것이다. 따라서, 벡터(Pvu, Pwv, Puw)에 대응하는 신호(Vvu, Vwv, Vuw)는, 각각 선간 전압신호(Vuv, Vvw, Vwu)의 위상이 π만큼 벗어난 것으로 되고, Vvu = -Vuv = √(3)?A?sin(ωt + 7π/6), Vwv = -Vvw = √(3)?A?sin(ωt + π/2), Vuw = -Vwu = √(3)?A?sin(ωt-π/6)으로 된다.
도 1에 있어서, 벡터(Pu, Pv, Pw)가 서로 2π/3의 위상차를 유지해서 중성점(N)을 중심으로 반시계 방향으로 각속도(ω)로 회전하고 있는 상태가, 3상 평형 상태를 나타내고 있다. 일반적으로, 중성점(N)은 0[v]의 기준전압으로 설정되므로, 각 상 전압신호(Vu, Vv, Vw)는 벡터(Pu, Pv, Pw)의 Y축 상에의 정사영으로 되어, 상기한 바와 같이 서로 위상이 2π/3만큼 벗어난 정현파 신호로 된다.
도 2는, NVS 제어의 사고 방식을, 도 1과 마찬가지로 벡터로 설명하기 위한 도면이다. NVS 제어는, 중성점(N)을 0[v]에 고정하는 것이 아니라 1/3주기마다 변이시켜서, 1/3주기씩 각 상의 전위를 부극 측의 전위(예를 들어, 0[v])에 고정하는 것이다.
도 2에 있어서는, 중성점(N) 및 벡터(Pu)를 나타내고 있고, 도 2(a)의 왼쪽의 도면 이외에는, 벡터(Pv, Pw)의 기재를 생략하고 있다. 또, 중성점(N)을 기점으로 한 벡터(Pu, Pv, Pw)의 종점을 이은 정삼각형(T)을 파선으로 나타내고, 각 정점을 u, v, w로 나타내고 있다. 또한, 각 도면에 있어서, 고정하고 있는 정점에 흰색 동그라미를 부여하고 있다.
도 2(a)는, 벡터(Pu)가 X축과 이루는 각도(이하에서는, 「각도 θ」라 칭함)가 -π/6에서부터 π/2까지 변화될 때의 상태를 나타내고 있다. -π/6≤θ≤π/2일 때, V상의 전위가 0[v]에 고정된다. 이 상태를 「모드 1」이라 한다. 모드 1은, 정삼각형(T)의 정점(v)이 원점에 고정되고, 정점(v)을 중심으로 해서 정삼각형(T)이 반시계 방향(도면에 나타낸 파선 화살표의 방향이며, 이하에서도 마찬가지임)으로 2π/3 회전함으로써 표시된다. 왼쪽의 도면은 θ = -π/6일 때, 중앙의 도면은 θ = π/6일 때, 오른쪽의 도면은 θ = π/2일 때를 나타내고 있다. θ = π/2로 되면, W상의 전위가 0[v]에 고정된다. 오른쪽의 도면은, 고정되는 상이 V상에서부터 W상으로 변화되는 것을 나타내고 있고, 정삼각형(T)이 정점(w)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이되고 있는 것을 나타내고 있다.
도 2(b)는 각도 θ가 π/2에서부터 7π/6까지 변화될 때의 상태를 나타내고 있다. π/2≤θ≤7π/6일 때, W상의 전위가 0[v]에 고정된다. 이 상태를 「모드 2」라 한다. 모드 2는, 정삼각형(T)의 정점(w)이 원점에 고정되고, 정점(w)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 2π/3 회전함으로써 표시된다. 왼쪽의 도면은 θ = π/2일 때, 중앙의 도면은 θ = 5π/6일 때, 오른쪽의 도면은 θ = 7π/6일 때를 나타내고 있다. 왼쪽의 도면은 도 2(a)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 7π/6으로 되면, U상의 전위가 0[v]에 고정된다. 오른쪽의 도면은, 고정되는 상이 W상에서부터 U상으로 변화되는 것을 나타내고 있고, 정삼각형(T)이 정점(u)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이되고 있는 것을 나타내고 있다.
도 2(c)는, 각도 θ가 7π/6에서부터 11π/6(= -π/6)까지 변화될 때의 상태를 나타내고 있다. 7π/6≤θ≤11π/6일 때, U상의 전위가 0[v]에 고정된다. 이 상태를 「모드 3」이라 한다. 모드 3은, 정삼각형(T)의 정점(u)이 원점에 고정되고, 정점(u)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 2π/3 회전함으로써 표시된다. 왼쪽의 도면은 θ = 7π/6일 때, 중앙의 도면은 θ = 3π/2일 때, 오른쪽의 도면은 θ = 11π/6일 때를 나타내고 있다. 왼쪽의 도면은 도 2(b)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 11π/6으로 되면, V상의 전위가 0[v]에 고정된다. 오른쪽의 도면은, 고정되는 상이 U상으로부터 V상으로 변화되는 것을 나타내고 있고, 정삼각형(T)이 정점(v)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이되고 있는 것을 나타내고 있다. 이 전이 후의 도면은 도 2(a)의 왼쪽의 도면과 같다. 이후, 모드 1 내지 3이 반복된다.
도 2에 나타낸 벡터도에 있어서, 각 상의 상 전압은 정삼각형(T)의 각 정점의 Y좌표에 의해서 표시된다. 예를 들어, U상의 상 전압은, 정점(u)의 Y좌표에 의해서 표시된다. 모드 1에 있어서는 정점(v)이 원점에 고정되므로, 정점(v)으로부터 정점(u)을 향하는 벡터, 즉 벡터(Pu)로부터 벡터(Pv)를 감산한 벡터(Puv)의 Y축 상에의 정사영이 U상의 상 전압으로 된다(도 2(a) 참조). 따라서, 모드 1에 있어서의 NVS 제어의 U상의 상 전압신호(Vu')는 V상에 대한 U상의 선간 전압신호(Vuv)로 된다.
모드 2에 있어서는, 정점(w)이 원점에 고정되므로, 정점(w)으로부터 정점(u)을 향하는 벡터, 즉 벡터(Pu)로부터 벡터(Pw)를 감산한 벡터(Puw)의 Y축 상에의 정사영이 U상의 상 전압으로 된다(도 2(b) 참조). 따라서, 모드 2에 있어서의 NVS 제어의 U상의 상 전압신호(Vu')는 신호(Vu)w(= -Vwu)로 된다. 모드 3에 있어서는 정점(u)이 원점에 고정되므로, U상의 상 전압은 「0」으로 된다(도 2(c) 참조). 따라서, 모드 3에 있어서의 NVS 제어의 U상의 상 전압신호(Vu')는, 값이 「0」인 제로 신호로 된다.
마찬가지로, NVS 제어의 V상의 상 전압신호(Vv')는, 모드 1에 있어서는 제로 신호로 되고, 모드 2에 있어서는 선간 전압신호(Vvw)로 되며, 모드 3에 있어서는 신호(Vvu)로 된다. 또, NVS 제어의 W상의 상 전압신호(Vw')는, 모드 1에 있어서는 신호(Vwv)로 되고, 모드 2에 있어서는 제로 신호로 되며, 모드 3에 있어서는 선간 전압신호(Vwu)로 된다.
이상의 설명으로부터, NVS 지령값 신호(Xu')는, 각 모드에 따라서, 선간 전압 지령값 신호(Xuv)와 신호(Xuw)와 제로 신호를 전환함으로써 생성한다. NVS 지령값 신호(Xv'，Xw')도 마찬가지이다. 생성된 NVS 지령값 신호(Xu'，Xv'，Xw')의 파형은 도 49(c)와 같이 된다.
도 49(c)에 나타낸 바와 같이, NVS 지령값 신호(Xu'，Xv'，Xw')는, 주기의 1/3에서 「0」에 고정된다. 따라서, NVS 지령값 신호(Xu'，Xv'，Xw')와 캐리어 신호를 비교함으로써 생성되는 PWM 신호는, NVS 지령값 신호(Xu'，Xv'，Xw')가 「0」에 고정되어 있는 기간에 로 레벨 또는 하이 레벨을 계속 유지하게 된다. PWM 신호가 로 레벨 또는 하이 레벨 중 어느 한쪽만의 계속으로 되므로, 정극 측의 스위칭 소자와 부극 측의 스위칭 소자에서, 온 상태로 되어 있는 시간이 다르다고 하는 문제가 생긴다.
이 문제를 해결하기 위해서는, PWM 신호에 있어서의 로 레벨의 계속 시간과 하이 레벨의 계속 시간을 동등한 길이로 하면 된다. 즉, 캐리어 신호와 비교하기 위한 지령값 신호를, 「0」에만 고정하는 것이 아니라, 동등한 길이의 기간에 최소값(예를 들어, 「0」)과 최대치에 고정하도록 하면 된다. 이것을, 도 2와 마찬가지로 벡터도에서 고려하면, 정삼각형(T)의 각 정점을 원점에만 고정하는 것이 아니라, 원점에 고정하는 것과 같은 길이의 기간에, X좌표가 「0」에, Y좌표가 소정의 값인 점에 고정하도록 하면 된다.
도 3은, 제1실시형태에 따른 제어의 사고 방식을 벡터로 설명하기 위한 도면이며, 정삼각형(T)의 각 정점을 원점과 X좌표가 「0」이고 Y좌표가 B인 점(이하에서는, 「최대점」이라 함)에 고정할 경우를 설명하기 위한 도면이다.
도 3에 있어서는, 도 2와 마찬가지로, 중성점(N), 벡터(Pu) 및 정삼각형(T)을 나타내고 있고, 도 3(a)의 왼쪽의 도면 이외에는, 벡터(Pv, Pw)의 기재를 생략하고 있다. 또, 각 도면에 있어서, 고정하고 있는 정점에 흰색 동그라미를 부여하고 있다.
도 3(a)는, 각도 θ(벡터(Pu)가 X축과 이루는 각도)가 -π/6에서부터 π/6까지 변화될 때의 상태를 나타내고 있다. -π/6≤θ≤π/6일 때, 정삼각형(T)의 정점(w)이 최대점에 고정되고, 정점(w)을 중심으로 해서 정삼각형(T)이 반시계 방향(도면에 나타낸 파선 화살표의 방향이며, 이하에서도 마찬가지임)으로 π/3 회전한다. 이 상태를 「모드 1」이라 한다. 도 3(a)는, 모드 1에서는, W상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = -π/6일 때, 중앙의 도면은 θ=0일 때, 오른쪽의 도면은 θ = π/6일 때를 나타내고 있다. θ = π/6으로 되면, 정삼각형(T)이 정점(v)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, W상의 전위가 B에 고정되어 있는 상태로부터, V상의 전위가 「0」에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 3(b)는 각도 θ가 π/6에서부터 π/2(= 3π/6)까지 변화될 때의 상태를 나타내고 있다. π/6≤θ≤π/2일 때, 정삼각형(T)의 정점(v)이 원점에 고정되고, 정점(v)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 2」라 한다. 도 3(b)는 모드 2에서는, V상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = π/6일 때, 중앙의 도면은 θ = π/3(= 2π/6)일 때, 오른쪽의 도면은 θ = π/2(= 3π/6)일 때를 나타내고 있다. 왼쪽의 도면은 도 3(a)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = π/2로 되면, 정삼각형(T)이 정점(u)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, V상의 전위가 「0」에 고정되어 있는 상태로부터, U상의 전위가 B에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 3(c)는 각도 θ가 π/2(= 3π/6)에서부터 5π/6까지 변화될 때의 상태를 나타내고 있다. π/2≤θ≤5π/6일 때, 정삼각형(T)의 정점(u)이 최대점에 고정되고, 정점(u)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 3」이라 한다. 도 3(c)는, 모드 3에서는, U상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = π/2(= 3π/6)일 때, 중앙의 도면은 θ = 2π/3(= 4π/6)일 때, 오른쪽의 도면은 θ = 5π/6일 때를 나타내고 있다. 왼쪽의 도면은 도 3(b)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 5π/6으로 되면, 정삼각형(T)이 정점(w)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, U상의 전위가 B에 고정되어 있는 상태로부터, W상의 전위가 「0」에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 3(d)는 각도 θ가 5π/6에서부터 7π/6까지 변화될 때의 상태를 나타내고 있다. 5π/6 ≤θ≤7π/6일 때, 정삼각형(T)의 정점(w)이 원점에 고정되고, 정점(w)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 4」라 한다. 도 3(d)는, 모드 4에서는, W상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 5π/6일 때, 중앙의 도면은 θ = π(= 6π/6)일 때, 오른쪽의 도면은 θ = 7π/6일 때를 나타내고 있다. 왼쪽의 도면은 도 3(c)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 7π/6으로 되면, 정삼각형(T)이 정점(v)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, W상의 전위가 「0」에 고정되어 있는 상태로부터, V상의 전위가 B에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 3(e)는 각도 θ가 7π/6에서부터 3π/2(= 9π/6)까지 변화될 때의 상태를 나타내고 있다. 7π/6≤θ≤3π/2일 때, 정삼각형(T)의 정점(v)이 최대점에 고정되고, 정점(v)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 5」라 한다. 도 3(e)는, 모드 5에서는, V상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 7π/6일 때, 중앙의 도면은 θ = 4π/3(= 8π/6)일 때, 오른쪽의 도면은 θ = 3π/2(= 9π/6)일 때를 나타내고 있다. 왼쪽의 도면은 도 3(d)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 3π/2로 되면, 정삼각형(T)이 정점(u)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, V상의 전위가 B에 고정되어 있는 상태로부터, U상의 전위가 「0」에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 3(f)는 각도 θ가 3π/2(= 9π/6)에서부터 11π/6(= -π/6)까지 변화될 때의 상태를 나타내고 있다. 3π/2≤θ≤11π/6일 때, 정삼각형(T)의 정점(u)이 원점에 고정되고, 정점(u)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 6」이라 한다. 도 3(f)는, 모드 6에서는, U상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 3π/2(= 9π/6)일 때, 중앙의 도면은 θ = 5π/3(= 10π/6)일 때, 오른쪽의 도면은 θ = 11π/6일 때를 나타내고 있다. 왼쪽의 도면은 도 3(e)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 11π/6으로 되면, 정삼각형(T)이 정점(w)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, U상의 전위가 「0」에 고정되어 있는 상태로부터, W상의 전위가 B에 고정되는 상태로 변화되는 것을 나타내고 있다. 이 전이 후의 도면은 도 3(a)의 왼쪽의 도면과 같다. 이후, 모드 1 내지 6이 반복된다.
도 3에 나타낸 벡터도에 있어서, 각 상의 상 전압은 정삼각형(T)의 각 정점의 Y좌표에 의해서 표시된다. 예를 들어, U상의 상 전압은, 정점(u)의 Y좌표에 의해서 표시된다. 모드 1에 있어서는 정점(w)이 최대점에 고정되므로, 정점(w)으로부터 정점(u)을 향하는 벡터(Puw)의 Y축 상에의 정사영에 B를 가산한 값이 U상의 상 전압으로 된다(도 3(a) 참조). 따라서, 모드 1에 있어서는, U상의 상 전압의 파형을 지령하기 위한 지령값 신호(Xu1)를, 신호(Xuw)(= -Xwu)에 B를 가산한 것으로 하면 된다. 모드 2에 있어서는 정점(v)이 원점에 고정되므로, 정점(v)으로부터 정점(u)을 향하는 벡터(Puv)의 Y축 상에의 정사영이 U상의 상 전압으로 된다(도 3(b) 참조). 따라서, 모드 2에 있어서는, 지령값 신호(Xu1)를, 선간 전압 지령값 신호(Xuv)로 하면 된다. 모드 3에 있어서는 정점(u)이 최대점에 고정되므로, U상의 상 전압은 B로 된다(도 3(c) 참조). 따라서, 모드 3에 있어서는, 지령값 신호(Xu1)를, 값이 B인 신호로 하면 된다. 모드 4에 있어서는 정점(w)이 원점에 고정되므로, 정점(w)으로부터 정점(u)을 향하는 벡터(Puw)의 Y축 상에의 정사영이 U상의 상 전압으로 된다(도 3(d) 참조). 따라서, 모드 4에 있어서는, 지령값 신호(Xu1)를, 신호(Xuw)(= -Xwu)로 하면 된다. 모드 5에 있어서는 정점(v)이 최대점에 고정되므로, 정점(v)으로부터 정점(u)을 향하는 벡터(Puv)의 Y축 상에의 정사영에 B를 가산한 값이 U상의 상 전압으로 된다(도 3(e) 참조). 따라서, 모드 5에 있어서는, 지령값 신호(Xu1)를, 선간 전압 지령값 신호(Xuv)에 B를 가산한 것으로 하면 된다. 모드 6에 있어서는 정점(u)이 원점에 고정되므로, U상의 상 전압은 「0」으로 된다(도 3(f) 참조). 따라서, 모드 6에 있어서는, 지령값 신호(Xu1)를, 값이 「0」인 제로 신호로 하면 된다.
마찬가지로, V상의 상 전압의 파형을 지령하기 위한 지령값 신호(Xv1)를, 모드 1에 있어서는 선간 전압 지령값 신호(Xvw)에 B를 가산한 것으로 하고, 모드 2에 있어서는 제로 신호로 하며, 모드 3에 있어서는 신호(Xvu)에 B를 가산한 것으로 하고, 모드 4에 있어서는 선간 전압 지령값 신호(Xvw)로 하며, 모드 5에 있어서는 값이 B인 신호로 하고, 모드 6에 있어서는 신호(Xvu)로 하면 된다. 또한, W상의 상 전압의 파형을 지령하기 위한 지령값 신호(Xw1)를, 모드 1에 있어서는 값이 B인 신호로 하고, 모드 2에 있어서는 신호(Xwv)로 하며, 모드 3에 있어서는 선간 전압 지령값 신호(Xwu)에 B를 가산한 것으로 하고, 모드 4에 있어서는 제로 신호로 하며, 모드 5에 있어서는 신호(Xwv)에 B를 가산한 것으로 하고, 모드 6에 있어서는 선간 전압 지령값 신호(Xwu)로 하면 된다.
도 4는 지령값 신호(Xu1, Xv1, Xw1)의 파형을 설명하기 위한 도면이다.
도 4(a)에 나타낸 파형(Xuv, Xvw, Xwu)은 도 49(a)에 나타낸 파형(Xuv, Xvw, Xwu)과 동일하고, 도 4(b)에 나타낸 파형(Xvu, Xwv, Xuw)은 도 49(b)에 나타낸 파형(Xvu, Xwv, Xuw)과 동일하므로, 설명을 생략한다. 도 4에 있어서도, 상 전압 지령값 신호(Xu)의 위상을 기준으로 해서 기재하고 있다. 도 3 등의 벡터도에서의 설명에 있어서의 각도 θ는, 벡터(Pu)가 X축과 이루는 각도이며, 상 전압 지령값 신호(Xu)의 위상을 나타내고 있다. 따라서, 도 4에 나타내는 위상은 각도 θ에 대응하고 있다.
도 4(c)에 나타낸 파형(Xu1)은, U상의 지령값 신호(Xu1)의 파형이다. 지령값 신호(Xu1)는, 도 3에서 설명한 바와 같이, 모드 1 내지 6으로 나뉘어서 생성된다. 도 4(c)에 있어서는, B=2일 때의 각 파형을 나타내고 있다. 파형(Xu1)은, 모드 1(-π/6≤θ≤π/6)에 있어서는 파형(Xuw)을 「2」만큼 위쪽으로 시프트시킨 파형, 모드 2(π/6≤θ≤π/2)에 있어서는 파형(Xuv), 모드 3(π/2≤θ≤5π/6)에 있어서는 「2」에 고정된 파형, 모드 4(5π/6 ≤θ≤7π/6)에 있어서는 Xuw, 모드 5(7π/6≤θ≤3π/2)에 있어서는 파형(Xuv)을 「2」만큼 위쪽으로 시프트시킨 파형, 모드 6(3π/2≤θ≤11π/6)에 있어서는 「0」에 고정된 파형으로 되어 있다. 마찬가지로, 파형(Xv1)은, 모드 1에 있어서는 파형(Xvw)을 「2」만큼 위쪽으로 시프트시킨 파형, 모드 2에 있어서는 「0」에 고정된 파형, 모드 3에 있어서는 파형(Xvu)을 「2」만큼 위쪽으로 시프트시킨 파형, 모드 4에 있어서는 파형(Xvw), 모드 5에 있어서는 「2」에 고정된 파형, 모드 6에 있어서는 Xvu로 되어 있다. 또한, 파형(Xw1)은, 모드 1에 있어서는 「2」에 고정된 파형, 모드 2에 있어서는 Xwv, 모드 3에 있어서는 파형(Xwu)을 「2」만큼 위쪽으로 시프트시킨 파형, 모드 4에 있어서는 「0」에 고정된 파형, 모드 5에 있어서는 파형(Xwv)을 「2」만큼 위쪽으로 시프트시킨 파형, 모드 6에 있어서는 파형(Xwu)으로 되어 있다.
지령값 신호(Xu1, Xv1, Xw1)는, 주기의 1/6에서 「0」에 고정되고, 주기의 1/6에서 「2」에 고정된다. 따라서, PWM 신호는, 지령값 신호(Xu1, Xv1, Xw1)가 「0」에 고정되어 있는 기간에 로 레벨(또는 하이 레벨)을 계속 유지하고, 지령값 신호(Xu1, Xv1, Xw1)가 「2」에 고정되어 있는 기간에 하이 레벨(또는 로 레벨)을 계속 유지하게 된다. PWM 신호의 로 레벨 계속 시간과 하이 레벨 계속 시간이 동등하게 되므로, 정극 측의 스위칭 소자와 부극 측의 스위칭 소자에서, 온 상태로 되어 있는 시간이 동등하게 된다.
다음에, 전술한 지령값 신호(Xu1, Xv1, Xw1)를 생성하고, 이것에 의거하는 PWM 신호를 인버터 회로에 출력하는 제어회로에 대해서 설명한다.
도 5는 본 발명에 따른 제어회로를 구비하는 계통연계 인버터 시스템을 설명하기 위한 블록도이다.
도 5에 나타낸 바와 같이, 계통연계 인버터 시스템(A)은 직류 전원(1), 인버터 회로(2), 필터 회로(3), 변압회로(4) 및 제어회로(5)를 구비하고 있다. 직류 전원(1)은 인버터 회로(2)에 접속하고 있다. 인버터 회로(2)는 3상 인버터이며, 인버터 회로(2), 필터 회로(3) 및 변압회로(4)는, 이 순서로, U상, V상, W상의 출력 전압의 출력 라인에 의해, 직렬로 접속되어 있다. 출력 라인은 도시하지 않은 개폐기를 개재해서 3상 전력계통(B)(계통(B))에 접속하고 있다. 인버터 회로(2)에는 제어회로(5)가 접속되어 있다. 계통연계 인버터 시스템(A)은, 개폐기에 의해서 계통(B)에 연계하여, 직류 전원(1)이 출력하는 직류 전력을 인버터 회로(2)에서 교류 전력으로 변환하고, 계통(B)에 공급한다. 또, 계통연계 인버터 시스템(A)에는 각종 센서가 설치되어 있어, 제어회로(5)는 해당 센서에 의한 검출값에 의거해서 제어를 행한다. 그러나, 도 5에 있어서는, 각종 센서의 기재를 생략하고 있다. 또한, 계통연계 인버터 시스템(A)의 구성은, 이것으로 한정되지 않는다. 예를 들어, 변압회로(4) 대신에, 직류 전원(1)과 인버터 회로(2) 사이에 DC/DC 컨버터 회로를 설치한, 소위 트랜스레스 방식이어도 된다.
직류 전원(1)은 직류 전력을 출력하는 것으로, 예를 들어, 태양 전지를 구비하고 있다. 태양 전지는, 태양광 에너지를 전기 에너지로 변환함으로써, 직류 전력을 생성한다. 직류 전원(1)은, 생성된 직류 전력을, 인버터 회로(2)에 출력한다. 또, 직류 전원(1)은, 태양 전지에 의해 직류 전력을 생성하는 것에 한정되지 않는다. 예를 들어, 직류 전원(1)은, 연료전지, 축전지, 전기 이중층 컨덴서나 리튬 이온 전지 등이어도 된다. 또한, 디젤 엔진 발전기, 마이크로 가스 터빈 발전기나 풍력 터빈 발전기 등에 의해 생성된 교류 전력을 직류 전력으로 변환해서 출력하는 장치이어도 된다.
인버터 회로(2)는, 6개의 스위칭 소자를 구비한 3상 풀 브리지형 인버터로, 제어회로(5)로부터 입력되는 PWM 신호(P)에 의거해서 각 스위칭 소자의 온과 오프를 전환함으로써, 직류 전원(1)으로부터 입력되는 직류 전압을 교류 전압으로 변환한다. 한편, PWM 신호(P)는 각 스위칭 소자가 입력되는 6개의 PWM 신호로 이루어진다.
도 6은 인버터 회로(2)의 내부 구성을 설명하기 위한 회로도이다.
도 6에 나타낸 바와 같이, 인버터 회로(2)는 6개의 스위칭 소자(S1) 내지 (S6), 환류 다이오드(D1) 내지 (D6) 및 평활 컨덴서(C)를 구비하고 있다. 본 실시형태에서는, 스위칭 소자(S1) 내지 (S6)로서 IGBT(Insulated Gate Bipolar Transistor: 절연 게이트?바이폴라 트랜지스터)를 사용하고 있다. 또, 스위칭 소자(S1) 내지 (S6)는 IGBT에 한정되지 않고, 바이폴라 트랜지스터, MOSFET, 역저지 사이리스터 등이어도 된다. 또한, 환류 다이오드(D1) 내지 (D6) 및 평활 컨덴서(C)의 종류도 한정되지 않는다.
스위칭 소자(S1)와 (S4)는, 스위칭 소자(S1)의 이미터(emitter) 단자와 스위칭 소자(S4)의 컬렉터(collector) 단자가 접속되어서, 직렬 접속되어 있다. 스위칭 소자(S1)의 컬렉터 단자는 직류 전원(1)의 정극 측에 접속되어, 스위칭 소자(S4)의 이미터 단자는 직류 전원(1)의 부극 측에 접속되어서, 브리지 구조를 형성하고 있다. 마찬가지로, 스위칭 소자(S2)와 (S5)가 직렬접속되어서 브리지 구조를 형성하고, 스위칭 소자(S3)와 (S6)가 직렬접속되어서 브리지 구조를 형성하고 있다. 스위칭 소자(S1)와 (S4)로 형성되어 있는 브리지 구조를 U상 암(arm)으로 하고, 스위칭 소자(S2)와 (S5)로 형성되어 있는 브리지 구조를 V상 암으로 하며, 스위칭 소자(S3)와 (S6)로 형성되어 있는 브리지 구조를 W상 암으로 한다. U상 암의 스위칭 소자(S1)와 (S4)의 접속점에는 U상의 출력 라인이 접속되고, V상 암의 스위칭 소자(S2)와 (S5)의 접속점에는 V상의 출력 라인이 접속되며, W상 암의 스위칭 소자(S3)와 (S6)의 접속점에는 W상의 출력 라인이 접속되어 있다. 각 스위칭 소자(S1) 내지 (S6)의 베이스 단자에는 제어회로(5)로부터 출력되는 PWM 신호(P)가 입력된다.
각 스위칭 소자(S1) 내지 (S6)는, PWM 신호(P)에 의거해서, 온 상태와 오프 상태를 전환할 수 있다. 각 암의 양 단부는 각각 직류 전원(1)의 정극과 부극에 접속되어 있으므로, 정극 측의 스위칭 소자가 온 상태이고 부극 측의 스위칭 소자가 오프 상태인 경우, 해당 상의 출력 라인의 전위는 직류 전원(1)의 정극 측의 전위로 된다. 한편, 정극 측의 스위칭 소자가 오프 상태이고 부극 측의 스위칭 소자가 온 상태인 경우, 해당 상의 출력 라인의 전위는 직류 전원(1)의 부극 측의 전위로 된다. 이것에 의해, 직류 전원(1)의 정극 측의 전위와 부극 측의 전위가 전환된 펄스 형상의 전압신호가 각 출력 라인으로부터 출력되어, 출력 라인 간의 전압인 선간 전압이 교류 전압으로 된다.
환류 다이오드(D1) 내지 (D6)는, 스위칭 소자(S1) 내지 (S6)의 컬렉터 단자와 이미터 단자 사이에, 각각 역병렬로 접속되어 있다. 즉, 환류 다이오드(D1) 내지 (D6)의 애노드 단자는 각각 스위칭 소자(S1) 내지 (S6)의 이미터 단자에 접속되고, 환류 다이오드(D1) 내지 (D6)의 캐소드 단자는 각각 스위칭 소자(S1) 내지 (S6)의 컬렉터 단자에 접속되어 있다. 각 스위칭 소자(S1) 내지 (S6)에는, 스위칭에 의한 역기전력이 발생한다. 환류 다이오드(D1) 내지 (D6)은, 해당 역기전력에 의한 역방향의 높은 전압이 스위칭 소자(S1) 내지 (S6)에 인가되지 않도록 하기 위한 것이다.
평활 컨덴서(C)는 직류 전원(1)으로부터 입력되는 직류 전압을 평활화하는 것이다.
한편, 인버터 회로(2)의 구성은 이것으로 한정되지 않는다. 예를 들어, 인버터 회로(2)는, 3레벨 인버터 등의 멀티레벨 인버터이어도 되고, 소프트 스위칭 기술을 적용한 인버터이어도 된다. 또한, 인버터 회로(2)는 풀 브리지형 인버터에 한정되지 않고, 하프 브리지형 인버터이어도 된다.
필터 회로(3)는, 인버터 회로(2)로부터 입력되는 교류 전압으로부터, 스위칭에 의한 고주파 성분을 제거하는 것이다. 필터 회로(3)는, 리액터(reactor)와 컨덴서로 이루어진 저역 통과 필터(도시생략)를 구비하고 있다. 필터 회로(3)로 고주파 성분이 제거된 교류 전압은, 변압회로(4)에 출력된다. 또, 필터 회로(3)의 구성은 이것으로 한정되지 않고, 고주파 성분을 제거하기 위한 주지의 필터 회로이면 된다. 변압회로(4)는, 필터 회로(3)로부터 출력되는 교류 전압을 계통(B)의 계통전압과 거의 동일한 레벨로 승압 또는 감압시킨다.
제어회로(5)는, 인버터 회로(2)의 스위칭 소자의 스위칭을 제어하는 PWM 신호(P)를 생성하는 것이다. 제어회로(5)는, 도시하지 않은 각종 센서로부터 검출 신호가 입력되어, 인버터 회로(2)에 PWM 신호(P)를 출력한다.
제어회로(5)는, 계통연계 인버터 시스템(A)이 출력하는 출력 전압의 파형을 지령하기 위한 지령값 신호(Xu1, Xv1, Xw1)를 각종 센서로부터 입력되는 검출 신호에 의거해서 생성하고, 해당 지령값 신호(Xu1, Xv1, Xw1)에 의거해서 PWM 신호(P)를 생성한다. 인버터 회로(2)는, 입력되는 PWM 신호(P)에 의거해서 각 스위칭 소자의 온과 오프를 전환함으로써, 지령값 신호(Xu1, Xv1, Xw1)에 대응한 전압신호를 출력한다. 제어회로(5)는 지령값 신호(Xu1, Xv1, Xw1)의 파형을 변화시켜서 인버터 회로(2)의 출력 전압신호를 변화시킴으로써 출력 전류를 제어하고 있다. 이것에 의해, 제어회로(5)는 각종 피드백 제어를 행하고 있다. 또, 제어회로(5)는, 과전류, 접지, 단락, 단독 운전 등을 검출해서 인버터 회로(2)의 운전을 정지시키는 구성이나, 최대전력 추종을 위한 구성 등도 지니고 있지만, 본 발명의 설명에 관계되지 않으므로, 도 5에의 기재 및 설명을 생략하고 있다.
다음에, 도 7 내지 도 10을 참조해서, 제어회로(5)의 내부 구성 및 지령값 신호(Xu1, Xv1, Xw1) 및 PWM 신호(P)의 생성 방법의 상세한 설명을 행한다.
도 7은 제어회로(5)의 내부 구성을 설명하기 위한 블록도이다.
제어회로(5)는 피드백 제어부(51), 지령값 신호 생성부(52) 및 PWM 신호 생성부(53)를 구비하고 있다.
피드백 제어부(51)는, 각종 센서보다 입력되는 검출 신호와 미리 설정되어 있는 목표값 간의 편차에 의거해서 피드백 제어를 행하고, 계통연계 인버터 시스템(A)의 출력 상 전압의 파형을 지령하기 위하여 생성된 상 전압 지령값 신호(Xu, Xv, Xw)를 지령값 신호 생성부(52)에 출력하는 것이다. 피드백 제어부(51)에서 행해지는 피드백 제어의 상세에 대해서는 기재를 생략하고 있다. 피드백 제어부(51)가 행하는 피드백 제어는, 계통연계 인버터 시스템(A)이 출력하는 출력 전류나 출력 전압, 출력 유효전력, 출력 무효전력을 제어하는 것이어도 되고, 직류 전원(1)으로부터 출력되는 직류 전압을 제어하는 것이어도 된다.
지령값 신호 생성부(52)는, 피드백 제어부(51)로부터 입력되는 상 전압 지령값 신호(Xu, Xv, Xw)에 의거해서, 지령값 신호(Xu1, Xv1, Xw1)를 생성해서 PWM 신호 생성부(53)에 출력한다. 지령값 신호(Xu1, Xv1, Xw1)는, 계통연계 인버터 시스템(A)이 출력하는 상 전압의 파형을 실제로 지령하기 위한 신호이다. 지령값 신호(Xu1, Xv1, Xw1)의 파형은, 도 4(c)에 나타낸 파형(Xu1), (Xv1), (Xw1)과 같이 특수한 형상의 파형으로 된다. 즉, 지령값 신호 생성부(52)는, 상 전압 지령값 신호(Xu, Xv, Xw)를 지령값 신호(Xu1, Xv1, Xw1)로 변환하는 것이다.
지령값 신호 생성부(52)는, 상 전압 지령값 신호(Xu, Xv, Xw)로부터 선간 전압 지령값 신호(Xuv, Xvw, Xwu)를 생성한다. 즉, 상 전압 지령값 신호(Xu)와 (Xv) 간의 차이분에 의해 선간 전압 지령값 신호(Xuv)를 생성하고, 상 전압 지령값 신호(Xv)와 (Xw) 간의 차이분에 의해 선간 전압 지령값 신호(Xvw)를 생성하며, 상 전압 지령값 신호(Xw)와 Xu 간의 차이분에 의해 선간 전압 지령값 신호(Xwu)를 생성한다. 선간 전압 지령값 신호(Xuv, Xvw, Xwu)는, 계통연계 인버터 시스템(A)이 출력하는 선간 전압의 파형을 지령하기 위한 신호이다.
또한, 지령값 신호 생성부(52)는, 선간 전압 지령값 신호(Xuv, Xvw, Xwu)의 극성을 반전시킨 신호(Xvu, Xwv, Xuw)를 생성한다. 또, 극성을 반전시키는 것이 아니라, 상 전압 지령값 신호(Xv)와 (Xu) 간의 차이분에 의해 신호(Xvu)를 생성하고, 상 전압 지령값 신호(Xw)와 (Xv) 간의 차이분에 의해 신호(Xwv)를 생성하고, 상 전압 지령값 신호(Xu)와 (Xw) 간의 차이분에 의해 신호(Xuw)를 생성하도록 해도 된다.
지령값 신호 생성부(52)는, 선간 전압 지령값 신호(Xuv, Xvw, Xwu), 신호(Xvu, Xwv, Xuw)의 값이 「0」인 제로 신호 및 값이 「2」인 신호를 이용해서, 지령값 신호(Xu1, Xv1, Xw1)를 생성한다. 본 실시형태에서는, 정규화를 위하여 상 전압 지령값 신호(Xu, Xv, Xw)의 진폭을 「1」로 하고 있으므로, 선간 전압 지령값 신호(Xuv, Xvw, Xwu)의 진폭은 √(3)으로 된다(도 4(a) 참조). 지령값 신호(Xu1, Xv1, Xw1)의 상한값은, 선간 전압 지령값 신호(Xuv, Xvw, Xwu)의 진폭 이상의 값으로 할 필요가 있다. 따라서, 본 실시형태에서는, 해당 상한값을 「2」로 하기 위해서, 값이 「2」인 신호를 이용하고 있다. 또, 해당 상한값은 선간 전압 지령값 신호(Xuv, Xvw, Xwu)의 진폭 이상의 값이면 되므로, 설정하는 변조도에 따라서, √(3) 이상의 소정의 값이 상한값으로서 설정된다. 후술하는 캐리어 신호의 진폭은 상한값에 응하여 설정된다.
도 8은 지령값 신호 생성부(52)에서 행해진, 선간 전압 지령값 신호(Xuv, Xvw, Xwu)로부터 지령값 신호(Xu1, Xv1, Xw1)를 생성하는 처리(이하에서는, 「지령값 신호 생성처리」라 칭함)에 대해서 설명하기 위한 순서도이다. 지령값 신호 생성처리는 소정의 타이밍에서 실행된다.
우선, 상 전압 지령값 신호(Xu, Xv, Xw) 및 선간 전압 지령값 신호(Xuv, Xvw, Xwu)가 취득된다(S1). 다음에, Xuv의 절대값이 Xvw의 절대값보다 큰지의 여부가 판별된다(S2). Xuv의 절대값 쪽이 클 경우(S2: "예"), Xuv의 절대값이 Xwu의 절대값보다 큰지의 여부가 판별된다(S3). Xuv의 절대값 쪽이 클 경우(S3: "예"), 즉, Xuv의 절대값이 최대인 경우, 스텝 S5로 진행된다. 한편, Xuv의 절대값이 Xwu의 절대값 이하인 경우(S3: "아니오"), 즉, Xwu의 절대값이 최대인 경우, 스텝 S6으로 진행된다. 스텝 S2에 있어서, Xuv의 절대값이 Xvw의 절대값 이하인 경우(S2: "아니오"), Xvw의 절대값이 Xwu의 절대값보다 큰지의 여부가 판별된다(S4). Xvw의 절대값 쪽이 클 경우(S4: "예"), 즉, Xvw의 절대값이 최대인 경우, 스텝 S7로 진행된다. 한편, Xvw의 절대값이 Xwu의 절대값 이하인 경우(S4: "아니오"), 즉, Xwu의 절대값이 최대인 경우, 스텝 S6으로 진행된다. 스텝 S2 내지 S4에서는, Xuv, Xvw, Xwu 중 절대값이 최대인 것을 판정하고 있다.
Xuv의 절대값이 최대인 것으로 판정되어서 스텝 S5로 진행된 경우, Xu가 양의 값인지의 여부가 판별된다(S5). Xu가 양의 값인 경우(S5: "예"), 지령값 신호(Xu1)는 Xuv로 되고, 지령값 신호(Xv1)는 「0」으로 되며, 지령값 신호(Xw1)는 Xvw의 마이너스 값으로 된다(S8). 한편, Xu가 「0」이하인 경우(S5: "아니오"), Xu1은 「2」에 Xuv를 가산한 값으로 되고, Xv1은 「2」로 되며, Xw1은 「2」로부터 Xvw를 감산한 값으로 된다(S9).
Xwu의 절대값이 최대인 것으로 판정되어서 스텝 S6으로 진행된 경우, Xw가 양의 값인지의 여부가 판별된다(S6). Xw가 양의 값인 경우(S6: "예"), Xu1은 「0」으로 되고, Xv1은 Xuv의 마이너스 값으로 되며, Xw1은 Xwu로 된다(S10). 한편, Xw가 「0」이하인 경우(S6: "아니오"), Xu1은 「2」로 되고, Xv1은 「2」로부터 Xuv를 감산한 값으로 되며, Xw1은 「2」에 Xwu를 가산한 값으로 된다(S11).
Xvw의 절대값이 최대인 것으로 판정되어서 스텝 S7로 진행된 경우, Xv가 양의 값인지의 여부가 판별된다(S7). Xv가 양의 값인 경우(S7: "예"), Xu1은 Xwu의 마이너스 값으로 되고, Xv1은 Xvw로 되며, Xw1은 「0」으로 된다(S12). 한편, Xv가 「0」이하인 경우(S7: "아니오"), Xu1은 「2」로부터 Xwu를 감산한 값으로 되고, Xv1은 「2」에 Xvw를 가산한 값으로 되며, Xw1은 「2」로 된다(S13).
즉, 지령값 신호 생성처리에서는, 선간 전압 지령값 신호(Xuv, Xvw, Xwu) 중 절대값이 최대인 것을 판정하고, 절대값이 최대인 것에 대응하는 상 전압 지령값 신호의 양/음을 판정하고, 그 판정 결과에 따라서 지령값 신호(Xu1, Xv1, Xw1)를 결정하고 있다. 즉, 도 3에 나타낸 벡터도의 어느 쪽의 모드의 상태인가를 판정해서, 판정된 모드의 벡터도에 대응하도록 각 상의 지령값 신호(Xu1, Xv1, Xw1)를 결정하고 있다.
도 3(a)에 나타낸 모드 1의 상태의 경우, 정삼각형(T)의 정점(v)과 정점(w)을 연결하는 변(vw)의 Y축 상에의 정사영의 길이가, 다른 변(wu, uv)의 Y축 상에의 정사영의 길이 이상으로 된다. 즉, 벡터(Pvw)의 Y축 상에의 정사영의 길이가, 벡터(Pwu, Puv)의 Y축 상에의 정사영의 길이 이상으로 된다(각 벡터는 도시하고 있지 않다). 이것은, 선간 전압 지령값 신호(Xvw)의 절대값이 선간 전압 지령값 신호(Xwu, Xuv)의 절대값 이상인 것을 나타내고 있다. 또한, 모드 1의 상태의 경우, 벡터(Pv)의 Y좌표는 음의 값으로 된다. 이것은, 상 전압 지령값 신호(Xv)가 음의 값인 것을 나타내고 있다. 즉, 모드 1의 상태에서는, 선간 전압 지령값 신호(Xvw)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xv)가 음의 값으로 된다.
또, 모드 1의 상태의 경우, 정삼각형(T)의 정점(u)의 Y좌표는, B(도 8에 있어서는, B = 「2」인 경우에 대해서 설명하고 있으므로, 이하에서는, 「2」로 함)에 벡터(Puw)의 Y좌표를 가산한 값(즉, 「2」로부터 벡터(Pwu)의 Y좌표를 감산한 값)으로 된다. 이것은, 상 전압 지령값 신호(Xu1)가, 「2」로부터 선간 전압 지령값 신호(Xwu)를 감산한 것으로 되는 것을 나타내고 있다. 또한, 정삼각형(T)의 정점(v)의 Y좌표는 「2」에 벡터(Pvw)의 Y좌표를 가산한 값으로 된다. 이것은, 상 전압 지령값 신호(Xv1)가 「2」에 선간 전압 지령값 신호(Xvw)를 가산한 것으로 되는 것을 나타내고 있다. 또, 정삼각형(T)의 정점(w)은 최대점에 고정되어 있으므로, 정점(w)의 Y좌표는 「2」에 고정된다. 이것은, 상 전압 지령값 신호(Xw1)가 「2」로 되는 것을 나타내고 있다.
따라서, 도 8에 나타낸 순서도에 있어서, Xvw의 절대값이 최대이고 Xv가 음의 값인 경우(S7: "아니오")가 모드 1의 상태이며, 이때, Xu1을 「2」로부터 Xwu를 감산한 값으로 하고, Xv1을 「2」에 Xvw를 가산한 값으로 하며, Xw1을 「2」로 하고 있다(S13).
마찬가지로, 도 3(b)에 나타낸 모드 2의 상태의 경우, 벡터(Puv)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pu)의 Y좌표는 양의 값으로 된다. 즉, 선간 전압 지령값 신호(Xuv)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xu)가 양의 값으로 된다(도 8에 있어서, S5: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Puv)의 Y좌표의 값, 「0」, 벡터(Pvw)의 Y좌표의 마이너스 값으로 된다. 따라서, Xu1을 Xuv로 하고, Xv1을 「0」으로 하며, Xw1을 Xvw의 마이너스 값으로 하고 있다(도 8에 있어서의 S8).
도 3(c)에 나타낸 모드 3의 상태의 경우, 벡터(Pwu)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pw)의 Y좌표는 음의 값으로 된다. 즉, 선간 전압 지령값 신호(Xwu)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xw)가 음의 값으로 된다(도 8에 있어서, S6: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」, 「2」로부터 벡터(Puv)의 Y좌표를 감산한 값, 「2」에 벡터(Pwu)의 Y좌표를 가산한 값으로 된다. 따라서, Xu1을 「2」로 하고, Xv1을 「2」로부터 Xuv를 감산한 값으로 하며, Xw1을 「2」에 Xwu를 가산한 값으로 하고 있다(도 8에 있어서의 S11).
도 3(d)에 나타낸 모드 4의 상태의 경우, 벡터(Pvw)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pv)의 Y좌표는 양의 값으로 된다. 즉, 선간 전압 지령값 신호(Xvw)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xv)가 양의 값으로 된다(도 8에 있어서, S7: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Pwu)의 Y좌표의 마이너스 값, 벡터(Pvw)의 Y좌표의 값, 「0」으로 된다. 따라서, Xu1을 Xwu의 마이너스 값으로 하고, Xv1을 Xvw로 하며, Xw1을 「0」으로 하고 있다(도 8에 있어서의 S12).
도 3(e)에 나타낸 모드 5의 상태의 경우, 벡터(Puv)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pu)의 Y좌표는 음의 값으로 된다. 즉, 선간 전압 지령값 신호(Xuv)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xu)가 음의 값으로 된다(도 8에 있어서, S5: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」에 벡터(Puv)의 Y좌표를 가산한 값, 「2」, 「2」로부터 벡터(Pvw)의 Y좌표를 감산한 값으로 된다. 따라서, Xu1을 「2」에 Xuv를 가산한 값으로 하고, Xv1을 「2」로 하며, Xw1을 「2」로부터 Xvw를 감산한 값으로 하고 있다(도 8에 있어서의 S9).
도 3(f)에 나타낸 모드 6의 상태의 경우, 벡터(Pwu)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pw)의 Y좌표는 양의 값으로 된다. 즉, 선간 전압 지령값 신호(Xwu)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xw)가 양의 값으로 된다(도 8에 있어서, S6: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「0」, 벡터(Puv)의 Y좌표의 마이너스 값, 벡터(Pwu)의 Y좌표의 값으로 된다. 따라서, Xu1을 「0」으로 하고, Xv1을 Xuv의 마이너스 값으로 하며, Xw1을 Xwu로 하고 있다(도 8에 있어서의 S10).
지령값 신호 생성처리에 의해 생성된, 지령값 신호(Xu1, Xv1, Xw1)의 파형은, 도 4(c)에 나타낸 파형(Xu1), (Xv1), (Xw1)과 같이 된다. 즉, 모드 1에 있어서는, 도 8의 순서도에 있어서 스텝 S13으로 진행되므로, 파형(Xu1)은 파형(Xuw)(도 4(b) 참조)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 파형(Xv1)은 파형(Xvw)(도 4(a) 참조)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 파형(Xw1)은 「2」에 고정된 파형으로 된다. 또한, 모드 2에 있어서는, 도 8의 순서도에 있어서 스텝 S8로 진행되므로, 파형(Xu1)은 파형(Xuv)으로 되고, 파형(Xv1)은 「0」에 고정된 파형으로 되며, 파형(Xw1)은 파형(Xwv)으로 된다. 모드 3에 있어서는, 도 8의 순서도에 있어서 스텝 S11로 진행되므로, 파형(Xu1)은 「2」에 고정된 파형으로 되고, 파형(Xv1)은 파형(Xvu)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 파형(Xw1)은 파형(Xwu)을 「2」만큼 위쪽으로 시프트시킨 파형으로 된다. 모드 4에 있어서는, 도 8의 순서도에 있어서 스텝 S12로 진행되므로, 파형(Xu1)은 파형(Xuw)으로 되고, 파형(Xv1)은 파형(Xvw)으로 되고, 파형(Xw1)은 「0」에 고정된 파형으로 된다. 모드 5에 있어서는, 도 8의 순서도에 있어서 스텝 S9로 진행되므로, 파형(Xu1)은 파형(Xuv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 파형(Xv1)은 「2」에 고정된 파형으로 되며, 파형(Xw1)은 파형(Xwv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 된다. 모드 6에 있어서는, 도 8의 순서도에 있어서 스텝 S10으로 진행되므로, 파형(Xu1)은 「0」에 고정된 파형으로 되고, 파형(Xv1)은 파형(Xvu)으로 되며, 파형(Xw1)은 파형(Xwu)으로 된다.
또, 도 8에 나타낸 순서도는, 지령값 신호 생성처리의 일례이며, 이것으로 한정되지 않는다. 예를 들어, 각 선간 전압 지령값 신호(Xuv, Xvw, Xwu)가 각 상 전압 지령값 신호(Xu, Xv, Xw)의 차이분에 의해서 산출되는 것을 이용하고, 스텝 S8 내지 S13에 있어서의 지령값 신호(Xu1, Xv1, Xw1)를, 상 전압 지령값 신호(Xu, Xv, Xw)를 이용해서 산출하도록 해도 된다. 예를 들어, 스텝 S8의 경우, Xu1 = Xu-Xv, Xv1 = 0, Xw1 = Xw-Xv로 하고 스텝 S9의 경우, Xu1 = 2+Xu-Xv, Xv1 = 2, Xw1 = 2+Xw-Xv로 해도 된다.
또한, U상의 상 전압 지령값 신호(Xu)의 위상에 따라서 지령값 신호(Xu1, Xv1, Xw1)를 생성하도록 해도 된다.
도 9는 다른 지령값 신호 생성처리에 대해서 설명하기 위한 순서도이다. 해당 지령값 신호 생성처리에서는, 상 전압 지령값 신호(Xu)의 위상에 따라서 지령값 신호(Xu1, Xv1, Xw1)를 생성한다.
우선, 선간 전압 지령값 신호(Xuv, Xvw, Xwu) 및 상 전압 지령값 신호(Xu)의 위상 θ가 취득된다(S21). 위상 θ은 -π/6≤θ<11π/6으로 되도록 조정된다. 그 다음에, 위상 θ가 -π/6 이상이면서 π/6 미만인지의 여부가 판별된다(S22). 위상 θ가 이것에 해당할 경우(S22: "예"), Xu1은 「2」로부터 Xwu를 감산한 값으로 되고, Xv1은 「2」에 Xvw를 가산한 값으로 되며, Xw1은 「2」로 된다(S23). 즉, -π/6≤θ<π/6인 경우, 도 3에 나타낸 벡터도의 모드 1의 상태인 것으로 판정되어, 모드 1의 벡터도에 대응하도록 각 상의 지령값 신호가 결정된다.
위상 θ가 스텝 S22의 범위에 해당하지 않을 경우(S22: "아니오"), 위상 θ가 π/6 이상이면서 π/2 미만인지의 여부가 판별된다(S24). 위상 θ가 이것에 해당할 경우(S24: "예"), Xu1은 Xuv로 되고, Xv1은 「0」으로 되며, Xw1은 Xvw의 마이너스 값으로 된다(S25). 즉, π/6≤θ<π/2인 경우, 도 3에 나타낸 벡터도의 모드 2의 상태인 것으로 판정되어, 모드 2의 벡터도에 대응하도록 각 상의 지령값 신호가 결정된다.
위상 θ가 스텝 S24의 범위에 해당하지 않을 경우(S24: "아니오"), 위상 θ가 π/2 이상이면서 5π/6 미만인지의 여부가 판별된다(S26). 위상 θ가 이것에 해당할 경우(S26: "예"), Xu1은 「2」로 되고, Xv1은 「2」로부터 Xuv를 감산한 값으로 되며, Xw1은 「2」에 Xwu를 가산한 값으로 된다(S27). 즉, π/2≤θ<5π/6인 경우, 도 3에 나타낸 벡터도의 모드 3의 상태인 것으로 판정되어, 모드 3의 벡터도에 대응하도록 각 상의 지령값 신호가 결정된다.
위상 θ가 스텝 S26의 범위에 해당하지 않을 경우(S26: "아니오"), 위상 θ가 5π/6 이상이면서 7π/6 미만인지의 여부가 판별된다(S28). 위상 θ가 이것에 해당할 경우(S28: "예"), Xu1은 Xwu의 마이너스 값으로 되고, Xv1은 Xvw로 되며, Xw1은 「0」으로 된다(S29). 즉, 5π/6≤θ<7π/6인 경우, 도 3에 나타낸 벡터도의 모드 4의 상태인 것으로 판정되어, 모드 4의 벡터도에 대응하도록 각 상의 지령값 신호가 결정된다.
위상 θ가 스텝 S28의 범위에 해당하지 않을 경우(S28: "아니오"), 위상 θ가 7π/6 이상이면서 3π/2 미만인지의 여부가 판별된다(S30). 위상 θ가 이것에 해당할 경우(S30: "예"), Xu1은 「2」에 Xuv를 가산한 값으로 되고, Xv1은 「2」로 되며, Xw1은 「2」로부터 Xvw를 감산한 값으로 된다(S31). 즉, 7π/6≤θ<3π/2인 경우, 도 3에 나타낸 벡터도의 모드 5의 상태인 것으로 판정되어, 모드 5의 벡터도에 대응하도록 각 상의 지령값 신호가 결정된다.
위상 θ가 스텝 S30의 범위에 해당하지 않을 경우(S26: "아니오"), 즉, 위상 θ가 7π/6 이상이면서 11π/6 미만일 경우, Xu1은 「0」으로 되고, Xv1은 Xuv의 마이너스 값으로 되며, Xw1은 Xwu로 된다(S32). 즉, 7π/6≤θ<11π/6인 경우, 도 3에 나타낸 벡터도의 모드 6의 상태인 것으로 판정되어, 모드 6의 벡터도에 대응하도록 각 상의 지령값 신호가 결정된다.
또, 지령값 신호 생성부(52)는 지령값 신호(Xu1, Xv1, Xw1)를 각각 개별로 생성하는 것에 한정되지 않는다. 지령값 신호 생성부(52)는, 예를 들어, 지령값 신호(Xu1)만을 생성하고, 지령값 신호(Xu1)의 위상을 2π/3 지연시킨 신호를 지령값 신호(Xv1)로 하며, 지령값 신호(Xu1)의 위상을 4π/3 지연시킨 신호를 지령값 신호(Xw1)로 해서 출력하는 것이어도 된다.
도 7을 다시 참조하면, PWM 신호 생성부(53)는, 그 내부에서 생성되는 소정의 주파수(예를 들어, 4㎑)의 캐리어 신호(예를 들어, 삼각파 신호)와, 지령값 신호 생성부(52)로부터 입력되는 지령값 신호(Xu1, Xv1, Xw1)에 의거해서 PWM 신호(P)를 생성하여, 인버터 회로(2)에 출력하는 것이다. PWM 신호 생성부(53)는, 하한값을 지령값 신호(Xu1, Xv1, Xw1)의 하한값(즉 「0」)으로 하고, 상한값을 지령값 신호(Xu1, Xv1, Xw1)의 상한값(즉 「2」)으로 하여, 이 사이에서 변화되는 삼각파 신호를 캐리어 신호로서 생성한다. 한편, 본 실시형태에서는, 캐리어 신호의 상한값 및 하한값을 지령값 신호(Xu1, Xv1, Xw1)의 상한값 및 하한값과 각각 일치시키고 있지만, 이것으로 한정되지 않는다. 예를 들어, 캐리어 신호의 진폭이 지령값 신호(Xu1, Xv1, Xw1)의 진폭보다 작아지도록 해도 된다. 단, 이 경우에는 과변조로 되어서 변조의 정밀도가 나빠지므로, 상한값 및 하한값을 각각 일치시키는 것이 바람직하다.
PWM 신호 생성부(53)는, 지령값 신호(Xu1)가 캐리어 신호 이상으로 되는 기간에 하이 레벨로 되고, 지령값 신호(Xu1)가 캐리어 신호보다 작은 기간에 로 레벨로 되는 펄스 신호를 인버터 회로(2)의 스위칭 소자(S1)(도 6 참조)에 입력하는 PWM 신호(P1)로서 생성한다. 또, PWM 신호(P1)의 생성 시, 펄스 폭이 소정 값보다 작은 펄스는 제거된다. 따라서, 지령값 신호(Xu1)가 「0」에 고정되어 있는 기간에 있어서 캐리어 신호가 「0」으로 되어도, 순간적으로 하이 레벨로 되는 것은 아니고, 로 레벨이 계속된다. 또한, PWM 신호 생성부(53)는, 마찬가지로, 지령값 신호(Xv1)와 캐리어 신호의 비교에 의해, 스위칭 소자(S2)에 입력하는 PWM 신호(P2)를 생성하고, 지령값 신호(Xw1)와 캐리어 신호의 비교에 의해, 스위칭 소자(S3)에 입력하는 PWM 신호(P3)를 생성한다. 또한, PWM 신호 생성부(53)는, PWM 신호(P1, P2, P3)의 극성을 반전시켜서, 스위칭 소자(S4, S5, S6)에 각각 입력하는 PWM 신호(P4, P5, P6)를 생성한다. 생성된 PWM 신호(P1) 내지 (P6)는 각각 인버터 회로(2)의 스위칭 소자(S1) 내지 (S6)의 베이스 단자에 입력된다.
도 10은, 지령값 신호(Xu1)와 캐리어 신호로부터 PWM 신호(P1, P4)를 생성하는 방법을 설명하기 위한 도면이다. 해당 도 10에 있어서는, 지령값 신호(Xu1)를 파형(X), 캐리어 신호를 파형(C), PWM 신호(P1, P4)를 파형(P1, P4)으로 나타내고 있다. 도 10에 있어서, 파형(X)이 파형(C) 이상으로 되는 기간에 파형(P1)이 하이 레벨로 되어 있고, 파형(X)이 파형(C)보다 작은 기간에 파형(P1)이 로 레벨로 되어 있다. 또한, 파형(P4)은 파형(P1)의 극성을 반전한 파형으로 되어 있다.
또, PWM 신호 생성부(53)의 구성은, 전술한 것으로 한정되지 않는다. 지령값 신호(Xu1, Xv1, Xw1)로부터 PWM 신호(P)를 생성할 수 있는 것이면, 다른 방법을 이용해도 된다. 예를 들어, 캐리어 신호를 삼각파 신호 대신에 톱니형상파 신호로 해도 된다. 또한, 캐리어 신호와의 비교에 의한 방법 이외의 방법을 이용하는 것이어도 된다. 또한, PWM 홀드법을 이용해서 선간 전압 지령값 신호(Xuv, Xvw, Xwu)로부터 펄스 폭(이하에서는, 「선간 전압에 대한 펄스 폭」이라 함)을 산출하여, 소정의 알고리즘에 의해서 선간 전압에 대한 펄스 폭을 상 전압에 대한 펄스 폭으로 변환하고, 상 전압에 대한 펄스 폭에 의거해서 PWM 신호(P)를 생성하도록 해도 된다(일본국 공개 특허 제2010-68630호 공보 참조).
또한, 제어회로(5)는, 아날로그 회로로서 실현해도 되고, 디지털 회로로서 실현해도 된다. 또, 각 부가 행하는 처리를 프로그램으로 설계하고, 해당 프로그램을 실행시킴으로써 컴퓨터를 제어회로(5)로서 기능시켜도 된다. 또한, 해당 프로그램을 기록 매체에 기록해두고, 컴퓨터에 읽어내도록 해도 된다. 또, 이하에서는, 인버터 회로(2)와 제어회로(5)를 합해서, 인버터 장치로 기재할 경우가 있다.
본 실시형태에 있어서, 제어회로(5)의 지령값 신호 생성부(52)는 도 4(c)에 나타낸 파형으로 되는 지령값 신호(Xu1, Xv1, Xw1)를 출력하고, PWM 신호 생성부(53)는 지령값 신호(Xu1, Xv1, Xw1)에 의거해서 PWM 신호(P)를 생성해서 인버터 회로(2)에 출력한다. 인버터 회로(2)는, PWM 신호(P)에 의거해서, 스위칭 소자(S1) 내지 (S6)의 스위칭을 행한다. 이것에 의해, 직류 전원(1)이 출력하는 직류 전력은, 교류 전력으로 변환되어서 출력된다.
계통연계 인버터 시스템(A)이 출력하는 상 전압신호(Vu1, Vv1, Vw1)의 파형은 도 4(c)에 나타낸 지령값 신호(Xu1, Xv1, Xw1)의 파형과 동일하게 된다. 도 4로부터 명백한 바와 같이, 지령값 신호(Xu1)와 (Xv1) 간의 차이분 신호는 선간 전압 지령값 신호(Xuv)와 일치한다. 예를 들어, 모드 1에 있어서 Xu1 = 2-Xwu, Xv1 = 2+Xvw이며, Xwu = √(3)?sin(ωt-7π/6), Xvw = √(3)?sin(ωt-π/2)이므로, 그 차이분은 Xu1-Xv1 = 2-Xwu-2-Xvw = －√(3)?sin(ωt-7π/6)－√(3)?sin(ωt-π/2) = √(3)?sin(ωt-π/6) = Xuv로 된다. 즉, 지령값 신호(Xu1)와 (Xv1) 간의 차이분 신호가 선간 전압 지령값 신호(Xuv)와 일치하는 것이, 계산에 의해서도 확인할 수 있다. 모드 2 내지 6에 있어서도 마찬가지로, Xu1-Xv1 = XuV로 되는 것을 확인할 수 있다. 마찬가지로, 지령값 신호(Xv1)와 (Xw1) 간의 차이분 신호는 선간 전압 지령값 신호(Xvw)와 일치하고, 지령값 신호(Xw1)와 (Xu1) 간의 차이분 신호는 선간 전압 지령값 신호(Xwu)와 일치한다. 따라서, 상 전압신호(Vu1, Vv1, Vw1)의 차이분 신호인 선간 전압신호(Vuv, Vvw, Vwu)의 파형은, 도 4(a)에 나타낸 선간 전압 지령값 신호(Xuv, Xvw, Xwu)의 파형(Xuv, Xvw, Xwu)과 동일하게 된다. 즉, 선간 전압신호(Vuv, Vvw, Vwu)는 3상 평형한 정현파 신호로 되므로, 계통(B)의 계통전압과 동기할 수 있다. 따라서, 계통연계 인버터 시스템(A)이 출력하는 교류 전력을 계통(B)에 공급할 수 있다.
도 10의 파형(P1)이 나타내는 바와 같이, PWM 신호(P1)는, 지령값 신호(Xu1)(파형(X))가 「0」에 고정되어 있는 기간에 로 레벨을 계속 유지하고, 「2」에 고정되어 있는 기간에 하이 레벨을 계속 유지한다. 이들 기간에, 스위칭 소자(S1)는 스위칭을 정지한다. 따라서, 스위칭 소자의 스위칭 횟수가 삭감되므로, 스위칭 로스를 저감할 수 있다. 또한, PWM 신호(P1)가 하이 레벨을 계속 유지하고 있는 시간과 로 레벨을 계속 유지하고 있는 시간이 동등해진다. 또, PWM 신호(P4)는 PWM 신호(P1)의 극성을 반전시킨 것이다. 따라서, PWM 신호(P1)가 하이 레벨을 계속 유지하고 있는 시간과 PWM 신호(P4)가 하이 레벨을 계속 유지하고 있는 시간가 동등해진다. 이것에 의해, 스위칭 소자(S1)가 온 상태로 되고 있는 시간과 스위칭 소자(S4)가 온 상태로 되고 있는 시간은 동등해진다. 따라서, 스위칭 소자(S1)와 스위칭 소자(S4)의 열화는 마찬가지로 진행하여, 양자의 수명은 동등해진다. 또한, 양자의 발열량도 동등해지므로, 냉각 부재의 설계는 용이해진다.
본 실시형태의 제어회로(5)는, 피드백 제어부(51) 및 PWM 신호 생성부(53)가 종래의 제어회로(500)(도 48 참조)의 것과 공통이다. 따라서, 종래의 제어회로(500)에 있어서 지령값 신호 생성부(52)를 추가하는 것만으로 실현할 수 있다.
상기 실시형태에 있어서는, 지령값 신호(Xu1, Xv1, Xw1)의 하한값이 「0」이고 상한값이 「2」인 경우에 대해서 설명했지만, 이것으로 한정되지 않는다. 예를 들어, 하한값이 「-1」이고 상한값이 「1」로 되도록, 지령값 신호(Xu1, Xv1, Xw1)를 생성하도록 해도 된다. 이 경우, PWM 신호 생성부(53)에서 이용할 수 있는 캐리어 신호의 하한값 및 상한값도, 지령값 신호(Xu1, Xv1, Xw1)의 하한값 및 상한값에 따른 것을 설정할 필요가 있다.
상기 실시형태에 있어서는, 직류 전원(1)의 부극이 접지되어서 부극의 전위가 「0」인 경우에 대해서 설명했지만, 이것으로 한정되지 않는다. 예를 들어, 직류 전원(1)의 정극이 접지되어서 정극의 전위가 「0」인 경우나, 정극의 전위가 양의 전위이고 부극의 전위가 음의 전위인 경우 등에서도, 본 발명을 적용할 수 있다.
상기 실시형태에 있어서는, 도 4(c)에 나타낸 파형(Xu1), (Xv1), (Xw1)으로 되는 지령값 신호(Xu1, Xv1, Xw1)를 생성해서 인버터 회로(2)의 제어를 행하고 있지만, 이것으로 한정되지 않는다. 다른 파형의 지령값 신호를 생성해서 인버터 회로(2)의 제어를 행하도록 해도 된다. 다른 파형의 지령값 신호를 생성하는 제어 방법을 제2 내지 제4실시형태로 해서, 이하에 설명한다. 제2실시형태에 따른 지령값 신호를 Xu2, Xv2, Xw2로 하고, 제3실시형태에 따른 지령값 신호를 Xu3, Xv3, Xw3으로 하며, 제4실시형태에 따른 지령값 신호를 Xu4, Xv4, Xw4로 한다. 제2 내지 제4실시형태는, 지령값 신호 생성부(52)에서 행해지는 지령값 신호 생성처리만이, 제1실시형태와는 다르다. 그 밖의 구성은 제1실시형태와 공통이므로, 설명을 생략한다.
도 11은 제2실시형태에 따른 제어의 사고 방식을 벡터로 설명하기 위한 도면이다.
도 11에 나타낸 제2실시형태의 제어의 사고방식은, 도 3에 나타낸 제1실시형태의 제어의 사고방식과 마찬가지로, 정삼각형(T)의 각 정점을 원점과 최대점(X좌표가 「0」이고 Y좌표가 B인 점)에 고정하는 것이다. 그러나, 제2실시형태와 제1실시형태에서는, 고정하는 정점이 다르다. 도 11에 있어서는, 도 3과 마찬가지로, 중성점(N), 벡터(Pu) 및 정삼각형(T)을 나타내고 있고, 도 11(a)의 왼쪽의 도면 이외에는, 벡터(Pv, Pw)의 기재를 생략하고 있다. 또한, 각 도면에 있어서, 고정하고 있는 정점에 흰색 동그라미를 부여하고 있다.
도 11(a)는, 각도 θ(벡터(Pu)가 X축과 이루는 각도)가 -π/6에서부터 π/6까지 변화될 때의 상태를 나타내고 있다. -π/6≤θ≤π/6일 때, 정삼각형(T)의 정점(v)이 원점에 고정되고, 정점(v)을 중심으로 해서 정삼각형(T)이 반시계 방향(도면에 나타낸 파선 화살표의 방향이며, 이하에서도 마찬가지임)으로 π/3 회전한다. 이 상태를 「모드 1」이라 한다. 도 11(a)는, 모드 1에서는, V상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = -π/6일 때, 중앙의 도면은 θ = 0일 때, 오른쪽의 도면은 θ = π/6일 때를 나타내고 있다. θ = π/6으로 되면, 정삼각형(T)이 정점(u)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, V상의 전위가 「0」에 고정되어 있는 상태로부터, U상의 전위가 B에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 11(b)는 각도 θ가 π/6에서부터 π/2(= 3π/6)까지 변화될 때의 상태를 나타내고 있다. π/6≤θ≤π/2일 때, 정삼각형(T)의 정점(u)이 최대점에 고정되고, 정점(u)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 2」라 한다. 도 11(b)는, 모드 2에서는, U상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = π/6일 때, 중앙의 도면은 θ = π/3(= 2π/6)일 때, 오른쪽의 도면은 θ = π/2(= 3π/6)일 때를 나타내고 있다. 왼쪽의 도면은 도 11(a)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = π/2로 되면, 정삼각형(T)이 정점(w)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, U상의 전위가 B에 고정되어 있는 상태로부터, W상의 전위가 「0」에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 11(c)는 각도 θ가 π/2(= 3π/6)로부터 5π/6까지 변화될 때의 상태를 나타내고 있다. π/2≤θ≤5π/6일 때, 정삼각형(T)의 정점(w)이 원점에 고정되고, 정점(w)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 3」이라 한다. 도 11(c)는, 모드 3에서는, W상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = π/2(= 3π/6)일 때, 중앙의 도면은 θ = 2π/3(= 4π/6)일 때, 오른쪽의 도면은 θ = 5π/6일 때를 나타내고 있다. 왼쪽의 도면은 도 11(b)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 5π/6으로 되면, 정삼각형(T)이 정점(v)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, W상의 전위가 「0」에 고정되어 있는 상태로부터, V상의 전위가 B에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 11(d)는 각도 θ가 5π/6에서부터 7π/6까지 변화될 때의 상태를 나타내고 있다. 5π/6≤θ≤7π/6일 때, 정삼각형(T)의 정점(v)이 최대점에 고정되고, 정점(v)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 4」라 한다. 도 11(d)는, 모드 4에서는, V상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 5π/6일 때, 중앙의 도면은 θ = π(= 6π/6)일 때, 오른쪽의 도면은 θ = 7π/6일 때를 나타내고 있다. 왼쪽의 도면은 도 11(c)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 7π/6으로 되면, 정삼각형(T)이 정점(u)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, V상의 전위가 B에 고정되어 있는 상태로부터, U상의 전위가 「0」에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 11(e)는 각도 θ가 7π/6에서부터 3π/2(= 9π/6)까지 변화될 때의 상태를 나타내고 있다. 7π/6≤θ≤3π/2일 때, 정삼각형(T)의 정점(u)이 원점에 고정되고, 정점(u)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 5」라 한다. 도 11(e)는, 모드 5에서는, U상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 7π/6일 때, 중앙의 도면은 θ = 4π/3(= 8π/6)일 때, 오른쪽의 도면은 θ = 3π/2(= 9π/6)일 때를 나타내고 있다. 왼쪽의 도면은 도 11(d)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 3π/2로 되면, 정삼각형(T)이 정점(w)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, U상의 전위가 「0」에 고정되어 있는 상태로부터, W상의 전위가 B에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 11(f)는 각도 θ가 3π/2(= 9π/6)로부터 11π/6(= -π/6)까지 변화될 때의 상태를 나타내고 있다. 3π/2≤θ≤11π/6일 때, 정삼각형(T)의 정점(w)이 최대점에 고정되고, 정점(w)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 6」이라고 한다. 도 11(f)는, 모드 6에서는, W상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 3π/2(= 9π/6)일 때, 중앙의 도면은 θ = 5π/3(= 10π/6)일 때, 오른쪽의 도면은 θ = 11π/6일 때를 나타내고 있다. 왼쪽의 도면은 도 11(e)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 11π/6으로 되면, 정삼각형(T)이 정점(v)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, W상의 전위가 B에 고정되어 있는 상태로부터, V상의 전위가 「0」에 고정되는 상태로 변화되는 것을 나타내고 있다. 이 전이 후의 도면은, 도 11(a)의 왼쪽의 도면과 같다. 이후, 모드 1 내지 6이 반복된다.
도 11에 나타낸 벡터도에 있어서, 각 상의 상 전압은 정삼각형(T)의 각 정점의 Y좌표에 의해서 표시된다. 모드 1에 있어서는 정점(v)이 원점에 고정되므로, 정점(v)으로부터 정점(u)을 향하는 벡터(Puv)의 Y축 상에의 정사영이 U상의 상 전압으로 된다(도 11(a) 참조). 따라서, 모드 1에 있어서는, 지령값 신호(Xu2)를, 선간 전압 지령값 신호(Xuv)로 하면 된다. 모드 2에 있어서는 정점(u)이 최대점에 고정되므로, U상의 상 전압은 B로 된다(도 11(b) 참조). 따라서, 모드 2에 있어서는, 지령값 신호(Xu2)를, 값이 B인 신호로 하면 된다. 모드 3에 있어서는 정점(w)이 원점에 고정되므로, 정점(w)으로부터 정점(u)을 향하는 벡터(Puw)의 Y축 상에의 정사영이 U상의 상 전압으로 된다(도 11(c) 참조). 따라서, 모드 3에 있어서는, 지령값 신호(Xu2)를, 신호(Xuw)(= -Xwu)로 하면 된다. 모드 4에 있어서는 정점(v)이 최대점에 고정되므로, 정점(v)으로부터 정점(u)을 향하는 벡터(Puv)의 Y축 상에의 정사영에 B를 가산한 값이 U상의 상 전압으로 된다(도 11(d) 참조). 따라서, 모드 4에 있어서는, 지령값 신호(Xu2)를, 신호(Xuv)에 B를 가산한 것으로 하면 된다. 모드 5에 있어서는 정점(u)이 원점에 고정되므로, U상의 상 전압은 「0」으로 된다(도 11(e) 참조). 따라서, 모드 5에 있어서는, 지령값 신호(Xu2)를, 값이 「0」인 제로 신호로 하면 된다. 모드 6에 있어서는 정점(w)이 최대점에 고정되므로, 정점(w)으로부터 정점(u)을 향하는 벡터(Puw)의 Y축 상에의 정사영에 B를 가산한 값이 U상의 상 전압으로 된다(도 11(f) 참조). 따라서, 모드 6에 있어서는, 지령값 신호(Xu2)를, 신호(Xuw)(= -Xwu)에 B를 가산한 것으로 하면 된다.
마찬가지로, V상의 지령값 신호(Xv2)를, 모드 1에 있어서는 제로 신호로 하고, 모드 2에 있어서는 신호(Xvu)에 B를 가산한 것으로 하며, 모드 3에 있어서는 선간 전압 지령값 신호(Xvw)로 하고, 모드 4에 있어서는 값이 B인 신호로 하며, 모드 5에 있어서는 신호(Xvu)로 하고, 모드 6에 있어서는 선간 전압 지령값 신호(Xvw)에 B를 가산한 것으로 하면 된다. 또, W상의 지령값 신호(Xw2)를, 모드 1에 있어서는 신호(Xwv)로 하고, 모드 2에 있어서는 선간 전압 지령값 신호(Xwu)에 B를 가산한 것으로 하며, 모드 3에 있어서는 제로 신호로 하고, 모드 4에 있어서는 신호(Xwv)에 B를 가산한 것으로 하며, 모드 5에 있어서는 선간 전압 지령값 신호(Xwu)로 하고, 모드 6에 있어서는 값이 B인 신호로 하면 된다.
도 12는 제2실시형태에 따른 지령값 신호 생성부(52)에서 행해지는 지령값 신호 생성처리에 대해서 설명하기 위한 순서도이다. 지령값 신호 생성처리는 소정의 타이밍에 실행된다.
도 12에 나타낸 순서도에 있어서, 스텝 S41 내지 S47은, 제1실시형태에 따른 지령값 신호 생성처리의 순서도(도 8 참조)의 스텝 S1 내지 S7과 동일하다. 따라서, 스텝 S41 내지 S47의 상세한 설명을 생략한다. 스텝 S41 내지 S47은, 선간 전압 지령값 신호(Xuv, Xvw, Xwu) 중 절대값이 최대인 것을 판정하고, 절대값이 최대인 것에 대응하는 상 전압 지령값 신호의 정부를 판정하고 있다. 그리고, 스텝 S48 내지 S53에서는, 판정 결과에 따라서 지령값 신호(Xu2, Xv2, Xw2)를 결정하고 있다. 즉, 도 11에 나타낸 벡터도의 어느 쪽의 모드의 상태인가를 판정하고, 판정된 모드의 벡터도에 대응하도록 각 상의 지령값 신호(Xu2, Xv2, Xw2)를 결정하고 있다.
Xuv의 절대값이 최대이고, Xu가 양의 값인 것으로 판정된 경우(S45: "예")에는, 지령값 신호(Xu2)는 「2」로 되고, 지령값 신호(Xv2)는 「2」로부터 Xuv를 감산한 값으로 되며, 지령값 신호(Xw2)는 「2」에 Xwu를 가산한 값으로 된다(S48). Xuv의 절대값이 최대이고, Xu가 음의 값인 것으로 판정된 경우(S45: "아니오")에는, 지령값 신호(Xu2)는 「0」으로 되고, 지령값 신호(Xv2)는 Xuv의 마이너스 값으로 되며, 지령값 신호(Xw2)는 Xwu로 된다(S49). Xwu의 절대값이 최대이고, Xw가 양의 값인 것으로 판정된 경우(S46: "예")에는, 지령값 신호(Xu2)는 「2」로부터 Xwu를 감산한 값으로 되고, 지령값 신호(Xv2)는 「2」에 Xvw를 가산한 값으로 되고, 지령값 신호(Xw2)는 「2」로 된다(S50). Xwu의 절대값이 최대이고, Xw가 음의 값인 것으로 판정된 경우(S46: "아니오")에는, 지령값 신호(Xu2)는 Xwu의 마이너스 값으로 되고, 지령값 신호(Xv2)는 Xvw로 되며, 지령값 신호(Xw2)는 「0」으로 된다(S51). Xvw의 절대값이 최대이고, Xv가 양의 값인 것으로 판정된 경우(S47: "예")에는, 지령값 신호(Xu2)는 「2」에 Xuv를 가산한 값으로 되고, 지령값 신호(Xv2)는 「2」로 되며, 지령값 신호(Xw2)는 「2」로부터 Xvw를 감산한 값으로 된다(S52). Xvw의 절대값이 최대이고, Xv가 음의 값인 것으로 판정된 경우(S47: "아니오")에는, 지령값 신호(Xu2)는 Xuv로 되고, 지령값 신호(Xv2)는 「0」으로 되며, 지령값 신호(Xw2)는 Xvw의 마이너스 값으로 된다(S53).
도 11(a)에 나타낸 모드 1의 상태의 경우, 벡터(Pvw)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pv)의 Y좌표는 음의 값으로 된다. 즉, 선간 전압 지령값 신호(Xvw)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xv)가 음의 값으로 된다(도 12에 있어서, S47: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Puv)의 Y좌표의 값, 「0」, 벡터(Pvw)의 Y좌표의 마이너스 값으로 된다. 따라서, Xu2를 Xuv로 하고, Xv2를 「0」으로 하며, Xw2를 Xvw의 마이너스 값으로 하고 있다(도 12에 있어서의 S53).
도 11(b)에 나타낸 모드 2의 상태의 경우, 벡터(Puv)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pu)의 Y좌표는 양의 값으로 된다. 즉, 선간 전압 지령값 신호(Xuv)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xu)가 양의 값으로 된다(도 12에 있어서, S45: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, B(또, 도 12에 있어서는, B = 「2」인 경우에 대해서 설명하고 있으므로, 이하에서는, 「2」로 함),「 2」에 벡터(Pvu)의 Y좌표를 가산한 값(즉, 「2」로부터 벡터(Puv)의 Y좌표를 감산한 값), 「2」에 벡터(Pwu)의 Y좌표를 가산한 값으로 된다. 따라서, Xu2를 「2」으로 하고, Xv2를 「2」로부터 Xuv를 감산한 값으로 하며, Xw2를 「2」에 Xwu를 가산한 값으로 하고 있다(도 12에 있어서의 S48).
도 11(c)에 나타낸 모드 3의 상태의 경우, 벡터(Pwu)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pw)의 Y좌표는 음의 값으로 된다. 즉, 선간 전압 지령값 신호(Xwu)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xw)가 음의 값으로 된다(도 12에 있어서, S46: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Pwu)의 Y좌표의 마이너스 값, 벡터(Pvw)의 Y좌표의 값, 「0」으로 된다. 따라서, Xu2를 Xwu의 마이너스 값으로 하고, Xv2를 Xvw로 하며, Xw2를 「0」으로 하고 있다(도 12에 있어서의 S51).
도 11(d)에 나타낸 모드 4의 상태의 경우, 벡터(Pvw)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pv)의 Y좌표는 양의 값으로 된다. 즉, 선간 전압 지령값 신호(Xvw)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xv)가 양의 값으로 된다(도 12에 있어서, S47: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」에 벡터(Puv)의 Y좌표를 가산한 값, 「2」, 「2」로부터 벡터(Pvw)의 Y좌표를 감산한 값으로 된다. 따라서, Xu2를 「2」에 Xuv를 가산한 값으로 하고, Xv2를 「2」로 하며, Xw2를 「2」로부터 Xvw를 감산한 값으로 하고 있다(도 12에 있어서의 S52).
도 11(e)에 나타낸 모드 5의 상태의 경우, 벡터(Puv)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pu)의 Y좌표는 음의 값으로 된다. 즉, 선간 전압 지령값 신호(Xuv)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xu)가 음의 값으로 된다(도 12에 있어서, S45: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「0」, 벡터(Puv)의 Y좌표의 마이너스 값, 벡터(Pwu)의 Y좌표의 값으로 된다. 따라서, Xu2를 「0」으로 하고, Xv2를 Xuv의 마이너스 값으로 하며, Xw2를 Xwu로 하고 있다(도 12에 있어서의 S49).
도 11(f)에 나타낸 모드 6의 상태의 경우, 벡터(Pwu)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pw)의 Y좌표는 양의 값으로 된다. 즉, 선간 전압 지령값 신호(Xwu)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xw)가 양의 값으로 된다(도 12에 있어서, S46: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」로부터 벡터(Pwu)의 Y좌표를 감산한 값, 「2」에 벡터(Pvw)의 Y좌표를 가산한 값, 「2」로 된다. 따라서, Xu2를 「2」로부터 Xwu를 감산한 값으로 하고, Xv2를 「2」에 Xvw를 가산한 값으로 하고, Xw2를 「2」로 하고 있다(도 12에 있어서의 S50).
또, 도 12에 나타낸 순서도는 지령값 신호 생성처리의 일례이며, 이것으로 한정되지 않는다.
제2실시형태에 따른 지령값 신호 생성처리에 의해 생성된, 지령값 신호(Xu2, Xv2, Xw2)의 파형은, 도 13(c)에 나타낸 파형(Xu2, Xv2, Xw2)과 같이 된다.
도 13은 지령값 신호(Xu2, Xv2, Xw2)의 파형을 설명하기 위한 도면이다.
도 13(a)에 나타낸 파형(Xuv, Xvw, Xwu)은, 도 49(a)에 나타낸 파형(Xuv, Xvw, Xwu)과 동일하고, 도 13(b)에 나타낸 파형(Xvu, Xwv, Xuw)은, 도 49(b)에 나타낸 파형(Xvu, Xwv, Xuw)과 동일하므로, 설명을 생략한다. 도 13에 있어서도, 상 전압 지령값 신호(Xu)의 위상을 기준으로 해서 기재하고 있다.
도 13(c)에 나타낸 파형(Xu2, Xv2, Xw2)은, 각각 지령값 신호(Xu2, Xv2, Xw2)의 파형이다. 도 11 및 도 12에서 설명한 바와 같이, 지령값 신호(Xu2, Xv2, Xw2)는, 모드 1 내지 6로 나뉘어서 생성된다. 도 13(c)에 있어서는, B = 2일 때의 각 파형을 나타내고 있다.
모드 1(-π/6≤θ≤π/6)에 있어서는, 도 12의 순서도에 있어서 스텝 S53으로 진행되므로, 파형(Xu2)은 파형(Xuv)(도 13(a) 참조)으로 되고, 파형(Xv2)은 「0」에 고정된 파형으로 되고, 파형(Xw2)은 파형(Xwv)(도 13(b) 참조)으로 된다. 또한, 모드 2(π/6≤θ≤π/2)에 있어서는, 도 12의 순서도에 있어서 스텝 S48로 진행되므로, 파형(Xu2)은 「2」에 고정된 파형으로 되고, 파형(Xv2)은 파형(Xvu)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 파형(Xw2)은 파형(Xwu)을 「2」만큼 위쪽으로 시프트시킨 파형으로 된다. 모드 3(π/2≤θ≤5π/6)에 있어서는, 도 12의 순서도에 있어서 스텝 S51로 진행되므로, 파형(Xu2)은 파형(Xuw)으로 되고, 파형(Xv2)은 파형(Xvw)으로 되며, 파형(Xw2)은 「0」에 고정된 파형으로 된다. 모드 4(5π/6 ≤θ≤7π/6)에 있어서는, 도 12의 순서도에 있어서 스텝 S52로 진행되므로, 파형(Xu2)은 파형(Xuv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 파형(Xv2)은 「2」에 고정된 파형으로 되며, 파형(Xw2)은 파형(Xwv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 된다. 모드 5(7π/6≤θ≤3π/2)에 있어서는, 도 12의 순서도에 있어서 스텝 S49로 진행되므로, 파형(Xu2)은 「0」에 고정된 파형으로 되고, 파형(Xv2)은 파형(Xvu)으로 되며, 파형(Xw2)은 파형(Xwu)으로 된다. 모드 6(3π/2≤θ≤11π/6)에 있어서는, 도 12의 순서도에 있어서 스텝 S50으로 진행되므로, 파형(Xu2)은 파형(Xuw)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 파형(Xv2)은 파형(Xvw)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 파형(Xw2)은 「2」에 고정된 파형으로 된다.
도 13으로부터 명확한 바와 같이, 지령값 신호(Xu2)와 (Xv2) 간의 차이분 신호, (Xv2)와 (Xw2) 간의 차이분 신호, (Xw2)와 (Xu2) 간의 차이분 신호는, 각각 선간 전압 지령값 신호(Xuv, Xvw, Xwu)와 일치한다. 따라서, 계통연계 인버터 시스템(A)이 출력하는 상 전압신호(Vu2)와 (Vv2) 간의 차이분 신호인 선간 전압신호(Vuv), (Vv2)와 (Vw2) 간의 차이분 신호인 선간 전압신호(Vvw), (Vw2)와 (Vu2) 간의 차이분 신호인 선간 전압신호(Vwu)의 파형은, 도 13(a)에 나타낸 파형(Xuv, Xvw, Xwu)과 같아진다. 즉, 선간 전압신호(Vuv, Vvw, Vwu)는 3상 평형한 정현파 신호로 되므로, 계통(B)의 계통전압과 동기할 수 있다. 따라서, 계통연계 인버터 시스템(A)이 출력하는 교류 전력을 계통(B)에 공급할 수 있다.
또, 지령값 신호(Xu2, Xv2, Xw2)는, 주기의 1/6에서 「0」에 고정되고, 주기의 1/6에서 「2」에 고정된다(도 13(c)의 파형(Xu2, Xv2, Xw2) 참조). 따라서, 제1실시형태와 마찬가지의 효과를 거둘 수 있다.
제2실시형태에 있어서도, 제1실시형태와 마찬가지로, 지령값 신호(Xu2, Xv2, Xw2)의 하한값 및 상한값은 한정되지 않는다. 예를 들어, 하한값이 「-1」이고 상한값이 「1」로 되도록, 지령값 신호(Xu2, Xv2, Xw2)를 생성하도록 해도 된다. 이 경우, PWM 신호 생성부(53)에서 이용할 수 있는 캐리어 신호의 하한값 및 상한값도, 지령값 신호(Xu2, Xv2, Xw2)의 하한값 및 상한값에 따른 것을 설정할 필요가 있다.
다음에, 제3실시형태에 대해서 설명한다.
도 14는 제3실시형태에 따른 제어의 사고 방식을 벡터로 설명하기 위한 도면이다.
도 14에 나타낸 제3실시형태의 제어의 사고방식은, 도 3에 나타낸 제1실시형태의 제어의 사고방식과 마찬가지로, 정삼각형(T)의 각 정점을 원점과 최대점(X좌표가 「0」이고 Y좌표가 B인 점)에 고정하는 것이다. 그러나, 제3실시형태와 제1실시형태에서는, 고정하는 정점을 전환하는 타이밍이 다르다. 도 14에 있어서는, 도 3과 마찬가지로, 중성점(N), 벡터(Pu) 및 정삼각형(T)을 나타내고 있고, 도 14(a)의 왼쪽의 도면 이외에는, 벡터(Pv, Pw)의 기재를 생략하고 있다. 또한, 각 도면에 있어서, 고정하고 있는 정점에 흰색 동그라미를 부여하고 있다.
도 14(a)는 각도 θ(벡터(Pu)가 X축과 이루는 각도)가 0에서부터 π/3까지 변화될 때의 상태를 나타내고 있다. 0≤θ≤π/3일 때, 정삼각형(T)의 정점(v)이 원점에 고정되고, 정점(v)을 중심으로 해서 정삼각형(T)이 반시계 방향(도면에 나타낸 파선 화살표의 방향이며, 이하에서도 마찬가지임)으로 π/3 회전한다. 이 상태를 「모드 1」이라 한다. 도 14(a)는, 모드 1에서는, V상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 0일 때, 중앙의 도면은 θ = π/6일 때, 오른쪽의 도면은 θ = π/3일 때를 나타내고 있다. θ = π/3으로 되면, 정삼각형(T)이 정점(u)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, V상의 전위가 「0」에 고정되어 있는 상태로부터, U상의 전위가 B에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 14(b)는 각도 θ가 π/3에서부터 2π/3까지 변화될 때의 상태를 나타내고 있다. π/3≤θ≤2π/3일 때, 정삼각형(T)의 정점(u)이 최대점에 고정되고, 정점(u)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 2」라 한다. 도 14(b)는, 모드 2에서는, U상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = π/3일 때, 중앙의 도면은 θ = π/2일 때, 오른쪽의 도면은 θ = 2π/3일 때를 나타내고 있다. 왼쪽의 도면은 도 14(a)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 2π/3으로 되면, 정삼각형(T)이 정점(w)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, U상의 전위가 B에 고정되어 있는 상태로부터, W상의 전위가 「0」에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 14(c)는 각도 θ가 2π/3에서부터 π(3π/3)까지 변화될 때의 상태를 나타내고 있다. 2π/3≤θ≤π일 때, 정삼각형(T)의 정점(w)이 원점에 고정되고, 정점(w)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 3」이라 한다. 도 14(c)는, 모드 3에서는, W상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 2π/3일 때, 중앙의 도면은 θ = 5π/6일 때, 오른쪽의 도면은 θ = π일 때를 나타내고 있다. 왼쪽의 도면은 도 14(b)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = π로 되면, 정삼각형(T)이 정점(v)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, W상의 전위가 「0」에 고정되어 있는 상태로부터, V상의 전위가 B에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 14(d)는 각도 θ가 π에서부터 4π/3까지 변화될 때의 상태를 나타내고 있다. π≤θ≤4π/3일 때, 정삼각형(T)의 정점(v)이 최대점에 고정되고, 정점(v)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 4」라 한다. 도 14(d)는, 모드 4에서는, V상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = π일 때, 중앙의 도면은 θ = 7π/6일 때, 오른쪽의 도면은 θ = 4π/3일 때를 나타내고 있다. 왼쪽의 도면은 도 14(c)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 4π/3으로 되면, 정삼각형(T)이 정점(u)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, V상의 전위가 B에 고정되어 있는 상태로부터, U상의 전위가 「0」에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 14(e)는 각도 θ가 4π/3에서부터 5π/3까지 변화될 때의 상태를 나타내고 있다. 4π/3≤θ≤5π/3일 때, 정삼각형(T)의 정점(u)이 원점에 고정되고, 정점(u)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 5」라 한다. 도 14(e)는, 모드 5에서는, U상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 4π/3일 때, 중앙의 도면은 θ = 3π/2(= 9π/6)일 때, 오른쪽의 도면은 θ = 5π/3일 때를 나타내고 있다. 왼쪽의 도면은 도 14(d)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 5π/3으로 되면, 정삼각형(T)이 정점(w)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, U상의 전위가 「0」에 고정되어 있는 상태로부터, W상의 전위가 B에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 14(f)는, 각도 θ가 5π/3에서부터 2π(= 6π/3=0)까지 변화될 때의 상태를 나타내고 있다. 5π/3≤θ≤2π일 때, 정삼각형(T)의 정점(w)이 최대점에 고정되고, 정점(w)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/3 회전한다. 이 상태를 「모드 6」이라 한다. 도 14(f)는, 모드 6에서는, W상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 5π/3일 때, 중앙의 도면은 θ = 11π/6일 때, 오른쪽의 도면은 θ = 2π일 때를 나타내고 있다. 왼쪽의 도면은 도 14(e)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 2π로 되면, 정삼각형(T)이 정점(v)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, W상의 전위가 B에 고정되어 있는 상태로부터, V상의 전위가 「0」에 고정되는 상태로 변화되는 것을 나타내고 있다. 이 전이 후의 도면은, 도 14(a)의 왼쪽의 도면과 같다. 이후, 모드 1 내지 6이 반복된다.
도 14에 나타낸 벡터도에 있어서, 각 상의 상 전압은 정삼각형(T)의 각 정점의 Y좌표에 의해서 표시된다. 모드 1에 있어서는 정점(v)이 원점에 고정되므로, 정점(v)으로부터 정점(u)을 향하는 벡터(Puv)의 Y축 상에의 정사영이 U상의 상 전압으로 된다(도 14(a) 참조). 따라서, 모드 1에 있어서는, 지령값 신호(Xu3)를, 선간 전압 지령값 신호(Xuv)로 하면 된다. 모드 2에 있어서는 정점(u)이 최대점에 고정되므로, U상의 상 전압은 B로 된다(도 14(b) 참조). 따라서, 모드 2에 있어서는, 지령값 신호(Xu3)를, 값이 B인 신호로 하면 된다. 모드 3에 있어서는 정점(w)이 원점에 고정되므로, 정점(w)으로부터 정점(u)을 향하는 벡터(Puw)의 Y축 상에의 정사영이 U상의 상 전압으로 된다(도 14(c) 참조). 따라서, 모드 3에 있어서는, 지령값 신호(Xu3)를, 신호(Xuw)(= -Xwu)로 하면 된다. 모드 4에 있어서는 정점(v)이 최대점에 고정되므로, 정점(v)으로부터 정점(u)을 향하는 벡터(Puv)의 Y축 상에의 정사영에 B를 가산한 값이 U상의 상 전압으로 된다(도 14(d) 참조). 따라서, 모드 4에 있어서는, 지령값 신호(Xu3)를, 신호(Xuv)에 B를 가산한 것으로 하면 된다. 모드 5에 있어서는 정점(u)이 원점에 고정되므로, U상의 상 전압은 「0」으로 된다(도 14(e) 참조). 따라서, 모드 5에 있어서는, 지령값 신호(Xu3)를, 값이 「0」인 제로 신호로 하면 된다. 모드 6에 있어서는 정점(w)이 최대점에 고정되므로, 정점(w)으로부터 정점(u)을 향하는 벡터(Puw)의 Y축 상에의 정사영에 B를 가산한 값이 U상의 상 전압으로 된다(도 14(f) 참조). 따라서, 모드 6에 있어서는, 지령값 신호(Xu3)를, 신호(Xuw)(= -Xwu)에 B를 가산한 것으로 하면 된다.
마찬가지로, V상의 지령값 신호(Xv3)를, 모드 1에 있어서는 제로 신호로 하며, 모드 2에 있어서는 신호(Xvu)에 B를 가산한 것으로 하고, 모드 3에 있어서는 선간 전압 지령값 신호(Xvw)로 하며, 모드 4에 있어서는 값이 B인 신호로 하고, 모드 5에 있어서는 신호(Xvu)로 하며, 모드 6에 있어서는 선간 전압 지령값 신호(Xvw)에 B를 가산한 것으로 하면 된다. 또한, W상의 지령값 신호(Xw3)를, 모드 1에 있어서는 신호(Xwv)로 하고, 모드 2에 있어서는 선간 전압 지령값 신호(Xwu)에 B를 가산한 것으로 하며, 모드 3에 있어서는 제로 신호로 하고, 모드 4에 있어서는 신호(Xwv)에 B를 가산한 것으로 하며, 모드 5에 있어서는 선간 전압 지령값 신호(Xwu)로 하고, 모드 6에 있어서는 값이 B인 신호로 하면 된다.
도 15는 제3실시형태에 따른 지령값 신호 생성부(52)에서 행해지는 지령값 신호 생성처리에 대해서 설명하기 위한 순서도이다. 지령값 신호 생성처리는 소정의 타이밍에서 실행된다.
도 15에 나타낸 순서도는, 스텝 S62 내지 64에 있어서 상 전압 지령값 신호(Xu, Xv, Xw) 중 절대값이 최대인 것을 판정하고 있는 점에서, 제1실시형태에 따른 지령값 신호 생성처리의 순서도(도 8참조)과 다르다.
우선, 상 전압 지령값 신호(Xu, Xv, Xw) 및 선간 전압 지령값 신호(Xuv, Xvw, Xwu)가 취득된다(S61). 다음에, Xu의 절대값이 Xv의 절대값보다 큰지의 여부가 판별된다(S62). Xu의 절대값 쪽이 클 경우(S62: "예"), Xu의 절대값이 Xw의 절대값보다 큰지의 여부가 판별된다(S63). Xu의 절대값 쪽이 클 경우(S63: "예"), 즉, Xu의 절대값이 최대인 경우, 스텝 S65으로 진행된다. 한편, Xu의 절대값이 Xw의 절대값 이하인 경우(S63: "아니오"), 즉, Xw의 절대값이 최대인 경우, 스텝 S66으로 진행된다. 스텝 S62에 있어서, Xu의 절대값이 Xv의 절대값 이하인 경우(S62: "아니오"), Xv의 절대값이 Xw의 절대값보다 큰지의 여부가 판별된다(S64). Xv의 절대값 쪽이 클 경우(S64: "예"), 즉, Xv의 절대값이 최대인 경우, 스텝 S67로 진행된다. 한편, Xv의 절대값이 Xw의 절대값 이하인 경우(S64: "아니오"), 즉, Xw의 절대값이 최대인 경우, 스텝 S66으로 진행된다. 스텝 S62 내지 S64에서는, Xu, Xv, Xw 중 절대값이 최대인 것을 판정하고 있다.
Xu의 절대값이 최대인 것으로 판정되어서 스텝 S65로 진행되었을 경우, Xu가 양의 값인지의 여부가 판별된다(S65). Xu가 양의 값인 경우(S65: "예"), 지령값 신호(Xu3)는 「2」로 되고, 지령값 신호(Xv3)는 「2」로부터 Xuv를 감산한 값으로 되며, 지령값 신호(Xw3)는 「2」에 Xwu를 가산한 값으로 된다(S68). 한편, Xu가 「0」 이하인 경우(S65: "아니오"), Xu3은 「0」으로 되고, Xv3은 Xuv의 마이너스 값으로 되고, Xw3은 Xwu로 된다(S69).
Xw의 절대값이 최대인 것으로 판정되어서 스텝 S66으로 진행되었을 경우, Xw가 양의 값인지의 여부가 판별된다(S66). Xw가 양의 값인 경우(S66: "예"), Xu3은 「2」로부터 Xwu를 감산한 값으로 되고, Xv3은 「2」에 Xvw를 가산한 값으로 되며, Xw3은 「2」로 된다(S70). 한편, Xw가 「0」 이하인 경우(S66: "아니오"), Xu3은 Xwu의 마이너스 값으로 되고, Xv3은 Xvw로 되며, Xw3은 「0」으로 된다(S71).
Xv의 절대값이 최대인 것으로 판정되어서 스텝 S67로 진행되었을 경우, Xv가 양의 값인지의 여부가 판별된다(S67). Xv가 양의 값인 경우(S67: "예"), Xu3은 「2」에 Xuv를 가산한 값으로 되고, Xv3은 「2」로 되며, Xw3은 「2」로부터 Xvw를 감산한 값으로 된다(S72). 한편, Xv가 「0」 이하인 경우(S67: "아니오"), Xu3은 Xuv로 되고, Xv3은 「0」으로 되며, Xw3은 Xvw의 마이너스 값으로 된다(S73).
즉, 제3실시형태에 따른 지령값 신호 생성처리에서는, 상 전압 지령값 신호(Xu, Xv, Xw) 중 절대값이 최대인 것을 판정하고, 절대값이 최대인 상 전압 지령값 신호의 정부를 판정하며, 그 판정 결과에 따라서 지령값 신호(Xu3, Xv3, Xw3)를 결정하고 있다. 즉, 도 14에 나타낸 벡터도의 어느 쪽의 모드의 상태인가를 판정하고, 판정된 모드의 벡터도에 대응하도록 각 상의 지령값 신호(Xu3, Xv3, Xw3)를 결정하고 있다.
도 14(a)에 나타낸 모드 1의 상태의 경우, 벡터(Pv)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pv)의 Y좌표는 음의 값으로 된다. 즉, 상 전압 지령값 신호(Xv)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xv)가 음의 값으로 된다(도 15에 있어서, S67: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Puv)의 Y좌표의 값, 「0」, 벡터(Pvw)의 Y좌표의 마이너스 값으로 된다. 따라서, Xu3을 Xuv고 하고, Xv3을 「0」으로 하며, Xw3을 Xvw의 마이너스 값으로 하고 있다(도 15에 있어서의 S73).
도 14(b)에 나타낸 모드 2의 상태의 경우, 벡터(Pu)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pu)의 Y좌표는 양의 값으로 된다. 즉, 상 전압 지령값 신호(Xu)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xu)가 양의 값으로 된다(도 15에 있어서, S65: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, B(또, 도 15에 있어서는, B = 「2」인 경우에 대해서 설명하고 있으므로, 이하에서는, 「2」라 함),「 2」에 벡터(Pvu)의 Y좌표를 가산한 값(즉, 「2」로부터 벡터(Puv)의 Y좌표를 감산한 값), 「2」에 벡터(Pwu)의 Y좌표를 가산한 값으로 된다. 따라서, Xu3을 「2」로 하고, Xv3을 「2」로부터 Xuv를 감산한 값으로 하며, Xw3을 「2」에 Xwu를 가산한 값으로 하고 있다(도 15에 있어서의 S68).
도 14(c)에 나타낸 모드 3의 상태의 경우, 벡터(Pw)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pw)의 Y좌표는 음의 값으로 된다. 즉, 상 전압 지령값 신호(Xw)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xw)가 음의 값으로 된다(도 15에 있어서, S66: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Pwu)의 Y좌표의 마이너스 값, 벡터(Pvw)의 Y좌표의 값, 「0」으로 된다. 따라서, Xu3을 Xwu의 마이너스 값으로 하고, Xv3을 Xvw로 하며, Xw3을 「0」으로 하고 있다(도 15에 있어서의 S71).
도 14(d)에 나타낸 모드 4의 상태의 경우, 벡터(Pv)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pv)의 Y좌표는 양의 값으로 된다. 즉, 상 전압 지령값 신호(Xv)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xv)가 양의 값으로 된다(도 15에 있어서, S67: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」에 벡터(Puv)의 Y좌표를 가산한 값, 「2」, 「2」로부터 벡터(Pvw)의 Y좌표를 감산한 값으로 된다. 따라서, Xu3을 「2」에 Xuv를 가산한 값으로 하고, Xv3을 「2」로 하며, Xw3을 「2」로부터 Xvw를 감산한 값으로 하고 있다(도 15에 있어서의 S72).
도 14(e)에 나타낸 모드 5의 상태의 경우, 벡터(Pu)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pu)의 Y좌표는 음의 값으로 된다. 즉, 상 전압 지령값 신호(Xu)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xu)가 음의 값으로 된다(도 15에 있어서, S65: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「0」, 벡터(Puv)의 Y좌표의 마이너스 값, 벡터(Pwu)의 Y좌표의 값으로 된다. 따라서, Xu3을 「0」으로 하고, Xv3을 Xuv의 마이너스 값으로 하며, Xw3을 Xwu로 하고 있다(도 15에 있어서의 S69).
도 14(f)에 나타낸 모드 6의 상태의 경우, 벡터(Pw)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pw)의 Y좌표는 양의 값으로 된다. 즉, 상 전압 지령값 신호(Xw)의 절대값이 최대로 되고, 상 전압 지령값 신호(Xw)가 양의 값으로 된다(도 15에 있어서, S66: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」로부터 벡터(Pwu)의 Y좌표를 감산한 값, 「2」에 벡터(Pvw)의 Y좌표를 가산한 값, 「2」로 된다. 따라서, Xu3을 「2」로부터 Xwu를 감산한 값으로 하고, Xv3을 「2」에 Xvw를 가산한 값으로 하며, Xw3을 「2」로 하고 있다(도 15에 있어서의 S70).
또, 도 15에 나타낸 순서도는 지령값 신호 생성처리의 일례로서, 이것으로 한정되지 않는다.
제3실시형태에 따른 지령값 신호 생성처리에 의해 생성된, 지령값 신호(Xu3, Xv3, Xw3)의 파형은, 도 16(c)에 나타낸 파형(Xu3, Xv3, Xw3)과 같이 된다.
도 16은 지령값 신호(Xu3, Xv3, Xw3)의 파형을 설명하기 위한 도면이다.
도 16(a)에 나타낸 파형(Xuv, Xvw, Xwu)은 도 49(a)에 나타낸 파형(Xuv, Xvw, Xwu)과 동일하고, 도 16(b)에 나타낸 파형(Xvu, Xwv, Xuw)은 도 49(b)에 나타낸 파형(Xvu, Xwv, Xuw)과 동일하므로, 설명을 생략한다. 도 16에 있어서도, 상 전압 지령값 신호(Xu)의 위상을 기준으로 해서 기재하고 있다.
도 16(c)에 나타낸 파형(Xu3, Xv3, Xw3)은 각각 지령값 신호(Xu3, Xv3, Xw3)의 파형이다. 도 14 및 도 15에서 설명한 바와 같이, 지령값 신호(Xu3, Xv3, Xw3)는 모드 1 내지 6으로 나뉘어서 생성된다. 도 16(c)에 있어서는, B=2일 때의 각 파형을 나타내고 있다.
모드 1(0≤θ≤π/3)에 있어서는, 도 15의 순서도에 있어서 스텝 S73으로 진행되므로, 파형(Xu3)은 파형(Xuv)(도 16(a) 참조)으로 되고, 파형(Xv3)은 「0」에 고정된 파형으로 되며, 파형(Xw3)은 파형(Xwv)(도 16(b) 참조)으로 된다. 또한, 모드 2(π/3≤θ≤2π/3)에 있어서는, 도 15의 순서도에 있어서 스텝 S68로 진행되므로, 파형(Xu3)은 「2」에 고정된 파형으로 되고, 파형(Xv3)은 파형(Xvu)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 파형(Xw3)은 파형(Xwu)을 「2」만큼 위쪽으로 시프트시킨 파형으로 된다. 모드 3(2π/3≤θ≤π)에 있어서는, 도 15의 순서도에 있어서 스텝 S71로 진행되므로, 파형(Xu3)은 파형(Xuw)으로 되고, 파형(Xv3)은 파형(Xvw)으로 되며, 파형(Xw3)은 「0」에 고정된 파형으로 된다. 모드 4(π≤θ≤4π/3)에 있어서는, 도 15의 순서도에 있어서 스텝 S72로 진행되므로, 파형(Xu3)은 파형(Xuv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 파형(Xv3)은 「2」에 고정된 파형으로 되며, 파형(Xw3)은 파형(Xwv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 된다. 모드 5(4π/3≤θ≤5π/3)에 있어서는, 도 15의 순서도에 있어서 스텝 S69로 진행되므로, 파형(Xu3)은 「0」에 고정된 파형으로 되고, 파형(Xv3)은 파형(Xvu)으로 되며, 파형(Xw3)은 파형(Xwu)으로 된다. 모드 6(5π/3≤θ≤2π)에 있어서는, 도 15의 순서도에 있어서 스텝 S70으로 진행되므로, 파형(Xu3)은 파형(Xuw)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 파형(Xv3)은 파형(Xvw)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 파형(Xw3)은 「2」에 고정된 파형으로 된다.
도 16으로부터 명확한 바와 같이, 지령값 신호(Xu3)와 (Xv3) 간의 차이분 신호, (Xv3)와 (Xw3) 간의 차이분 신호, (Xw3)와 (Xu3) 간의 차이분 신호는, 각각 선간 전압 지령값 신호(Xuv, Xvw, Xwu)와 일치한다. 따라서, 계통연계 인버터 시스템(A)이 출력하는 상 전압신호(Vu3)와 (Vv3) 간의 차이분 신호인 선간 전압신호(Vuv), (Vv3)와 (Vw3) 간의 차이분 신호인 선간 전압신호(Vvw), (Vw3)와 (Vu3) 간의 차이분 신호인 선간 전압신호(Vwu)의 파형은, 도 16(a)에 나타낸 파형(Xuv, Xvw, Xwu)과 같아진다. 즉, 선간 전압신호(Vuv, Vvw, Vwu)는 3상 평형한 정현파 신호로 되므로, 계통(B)의 계통전압과 동기할 수 있다. 따라서, 계통연계 인버터 시스템(A)이 출력하는 교류 전력을 계통(B)에 공급할 수 있다.
또, 지령값 신호(Xu3, Xv3, Xw3)는, 주기의 1/6에서 「0」에 고정되고, 주기의 1/6에서 「2」에 고정된다(도 16(c)의 파형(Xu3, Xv3, Xw3) 참조). 따라서, 제1실시형태와 마찬가지의 효과를 거둘 수 있다.
제3실시형태에 있어서도, 제1실시형태와 마찬가지로, 지령값 신호(Xu3, Xv3, Xw3)의 하한값 및 상한값은 한정되지 않는다. 예를 들어, 하한값이 「-1」이고 상한값이 「1」이 되도록, 지령값 신호(Xu3, Xv3, Xw3)를 생성하도록 해도 된다. 이 경우, PWM 신호 생성부(53)에서 이용되는 캐리어 신호의 하한값 및 상한값도, 지령값 신호(Xu3, Xv3, Xw3)의 하한값 및 상한값에 따른 것을 설정할 필요가 있다.
상기 제1 내지 3실시형태에 있어서는, 지령값 신호의 1주기를 6개의 모드로 분할할 경우에 대해서 설명했지만, 이것으로 한정되지 않는다. 예를 들어, 지령값 신호의 1주기를 12개의 모드로 분할하고, 모드가 전환될 때 고정하는 상을 변경하도록 해도 된다. 이 경우더라도, 지령값 신호는 2개의 모드에서 하한값에 고정되어, 2개의 모드에서 상한값에 고정된다. 따라서, 생성되는 PWM 신호가 하이 레벨을 계속 유지하고 있는 시간과 로 레벨을 계속 유지하고 있는 시간이 동등해지므로, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간을 동등하게 하는 것이 가능하다. 따라서, 이 경우더라도, 제1 내지 3실시형태와 마찬가지의 효과를 거둘 수 있다. 지령값 신호의 1주기를 24개의 모드로 분할한 경우나, 36개의 모드로 분할했을 경우도 마찬가지이다. 또한, 모드의 전환 시 스위칭이 필요할 경우가 있으므로, 모드수가 증가하면, 스위칭 횟수가 증가하게 된다. 따라서, 모드수는 적을수록 알맞고, 모드수가 6개인 상기 제1 내지 3실시형태가 보다 유효하다.
지령값 신호의 1주기를 12개의 모드로 분할할 경우를, 제4실시형태로 해서 이하에 설명한다.
도 17 및 도 18은 제4실시형태에 따른 제어의 사고 방식을 벡터로 설명하기 위한 도면이다.
도 17 및 도 18에 나타낸 제4실시형태의 제어의 사고방식은, 도 3에 나타낸 제1실시형태의 제어의 사고방식과 마찬가지로, 정삼각형(T)의 각 정점을 원점과 최대점(X좌표가 「0」이고 Y좌표가 B인 점)에 고정하는 것이다. 그러나, 제4실시형태와 제1실시형태에서는, 고정하는 정점을 전환하는 타이밍이 다르다. 도 17 및 도 18에 있어서는, 도 3과 마찬가지로, 중성점(N), 벡터(Pu) 및 정삼각형(T)을 나타내고 있고, 도 17(a)의 왼쪽의 도면 이외에는 벡터(Pv, Pw)의 기재를 생략하고 있다. 또한, 각 도면에 있어서, 고정하고 있는 정점에 흰색 동그라미를 부여하고 있다.
도 17(a)는 각도 θ(벡터(Pu)가 X축과 이루는 각도)가 0에서부터 π/6까지 변화될 때의 상태를 나타내고 있다. 0≤θ≤π/6일 때, 정삼각형(T)의 정점(w)이 최대점에 고정되고, 정점(w)을 중심으로 해서 정삼각형(T)이 반시계 방향(도면에 나타낸 파선 화살표의 방향이며, 이하에서도 마찬가지임)으로 π/6 회전한다. 이 상태를 「모드 1」로 한다. 도 17(a)는, 모드 1에서는, W상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 0일 때, 오른쪽의 도면은 θ = π/6일 때를 나타내고 있다.
도 17(b)는 각도 θ가 π/6에서부터 π/3(= 2π/6)까지 변화될 때의 상태를 나타내고 있다. π/6≤θ≤π/3일 때, 정삼각형(T)의 정점(u)이 최대점에 고정되고, 정점(u)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/6 회전한다. 이 상태를 「모드 2」라 한다. 도 17(b)는, 모드 2에서는, U상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = π/6일 때, 오른쪽의 도면은 θ = π/3일 때를 나타내고 있다. 왼쪽의 도면은 도 17(a)의 오른쪽의 도에 있어서, 최대점에 고정되는 점을 정점(w)으로부터 정점(u)으로 변경한 것이다. θ = π/3으로 되면, 정삼각형(T)이 정점(v)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, U상의 전위가 B에 고정되어 있는 상태로부터, V상의 전위가 「0」에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 17(c)는 각도 θ가 π/3에서부터 π/2(= 3π/6)까지 변화될 때의 상태를 나타내고 있다. π/3≤θ≤π/2일 때, 정삼각형(T)의 정점(v)이 원점에 고정되고, 정점(v)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/6 회전한다. 이 상태를 「모드 3」이라 한다. 도 17(c)는, 모드 3에서는, V상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = π/3일 때, 오른쪽의 도면은 θ = π/2일 때를 나타내고 있다.
도 17(d)는 각도 θ가 π/2로부터 2π/3(= 4π/6)까지 변화될 때의 상태를 나타내고 있다. π/2≤θ≤2π/3일 때, 정삼각형(T)의 정점(w)이 원점에 고정되고, 정점(w)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/6 회전한다. 이 상태를 「모드 4」라 한다. 도 17(d)는, 모드 4에서는, W상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = π/2일 때, 오른쪽의 도면은 θ = 2π/3일 때를 나타내고 있다. 왼쪽의 도면은 도 17(c)의 오른쪽의 도에 있어서, 원점에 고정되는 점을 정점(v)으로부터 정점(w)으로 변경한 것이다. θ = 2π/3으로 되면, 정삼각형(T)이 정점(u)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, W상의 전위가 「0」에 고정되어 있는 상태로부터, U상의 전위가 B에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 17(e)는 각도 θ가 2π/3에서부터 5π/6까지 변화될 때의 상태를 나타내고 있다. 2π/3≤θ≤5π/6일 때, 정삼각형(T)의 정점(u)이 최대점에 고정되고, 정점(u)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/6 회전한다. 이 상태를 「모드 5」라 한다. 도 17(e)는, 모드 5에서는, U상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 2π/3일 때, 오른쪽의 도면은 θ = 5π/6일 때를 나타내고 있다.
도 17(f)는 각도 θ가 5π/6에서부터 π(= 6π/6)까지 변화될 때의 상태를 나타내고 있다. 5π/6 ≤θ≤π일 때, 정삼각형(T)의 정점(v)이 최대점에 고정되고, 정점(v)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/6 회전한다. 이 상태를 「모드 6」이라 한다. 도 17(f)는, 모드 6에서는, V상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 5π/6일 때, 오른쪽의 도면은 θ = π일 때를 나타내고 있다. 왼쪽의 도면은 도 17(e)의 오른쪽의 도에 있어서, 최대점에 고정되는 점을 정점(u)으로부터 정점(v)으로 변경한 것이다. θ = π로 되면, 정삼각형(T)이 정점(w)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, V상의 전위가 B에 고정되어 있는 상태로부터, W상의 전위가 「0」에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 18(a)는 각도 θ가 π에서부터 7π/6까지 변화될 때의 상태를 나타내고 있다. π≤θ≤7π/6일 때, 정삼각형(T)의 정점(w)이 원점에 고정되고, 정점(w)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/6 회전한다. 이 상태를 「모드 7」이라 한다. 도 18(a)는, 모드 7에서는, W상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = π일 때, 오른쪽의 도면은 θ = 7π/6일 때를 나타내고 있다.
도 18(b)는 각도 θ가 7π/6에서부터 4π/3(=8π/6)까지 변화될 때의 상태를 나타내고 있다. 7π/6≤θ≤4π/3일 때, 정삼각형(T)의 정점(u)이 원점에 고정되고, 정점(u)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/6 회전한다. 이 상태를 「모드 8」이라 한다. 도 18(b)는, 모드 8에서는, U상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 7π/6일 때, 오른쪽의 도면은 θ = 4π/3일 때를 나타내고 있다. 왼쪽의 도면은 도 18(a)의 오른쪽의 도면에 있어서, 원점에 고정되는 점을 정점(w)으로부터 정점(u)으로 변경한 것이다. θ = 4π/3으로 되면, 정삼각형(T)이 정점(v)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, U상의 전위가 「0」에 고정되어 있는 상태로부터, V상의 전위가 B에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 18(c)는 각도 θ가 4π/3에서부터 3π/2(= 9π/6)까지 변화될 때의 상태를 나타내고 있다. 4π/3≤θ≤3π/2일 때, 정삼각형(T)의 정점(v)이 최대점에 고정되고, 정점(v)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/6 회전한다. 이 상태를 「모드 9」라 한다. 도 18(c)는, 모드 9에서는, V상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 4π/3일 때, 오른쪽의 도면은 θ = 3π/2일 때를 나타내고 있다.
도 18(d)는 각도 θ가 3π/2에서부터 5π/3(= 10π/6)까지 변화될 때의 상태를 나타내고 있다. 3π/2≤θ≤5π/3일 때, 정삼각형(T)의 정점(w)이 최대점에 고정되고, 정점(w)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/6 회전한다. 이 상태를 「모드 10」이라 한다. 도 18(d)는, 모드 10에서는, W상의 전위가 B에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 3π/2일 때, 오른쪽의 도면은 θ = 5π/3일 때를 나타내고 있다. 왼쪽의 도면은 도 18(c)의 오른쪽의 도에 있어서, 최대점에 고정되는 점을 정점(v)으로부터 정점(w)으로 변경한 것이다. θ = 5π/3으로 되면, 정삼각형(T)이 정점(u)을 원점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, W상의 전위가 B에 고정되어 있는 상태로부터, U상의 전위가 「0」에 고정되는 상태로 변화되는 것을 나타내고 있다.
도 18(e)는 각도 θ가 5π/3에서부터 11π/6까지 변화될 때의 상태를 나타내고 있다. 5π/3≤θ≤11π/6일 때, 정삼각형(T)의 정점(u)이 원점에 고정되고, 정점(u)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/6 회전한다. 이 상태를 「모드 11」이라 한다. 도 18(e)는, 모드 11에서는, U상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 5π/3일 때, 오른쪽의 도면은 θ = 11π/6일 때를 나타내고 있다.
도 18(f)는 각도 θ가 11π/6에서부터 2π(= 12π/6)까지 변화될 때의 상태를 나타내고 있다. 11π/6≤θ≤2π일 때, 정삼각형(T)의 정점(v)이 원점에 고정되고, 정점(v)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 π/6 회전한다. 이 상태를 「모드 12」라 한다. 도 18(f)는, 모드 12에서는, V상의 전위가 「0」에 고정되는 것을 나타내고 있다. 왼쪽의 도면은 θ = 11π/6일 때, 오른쪽의 도면은 θ = 2π일 때를 나타내고 있다. 왼쪽의 도면은 도 18(e)의 오른쪽의 도에 있어서, 원점에 고정되는 점을 정점(u)으로부터 정점(v)으로 변경한 것이다. θ = 2π로 되면, 정삼각형(T)이 정점(w)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이된다. 이것은, V상의 전위가 「0」에 고정되어 있는 상태로부터, W상의 전위가 B에 고정되는 상태로 변화되는 것을 나타내고 있다. 이 전이 후의 도면은, 도 17(a)의 왼쪽의 도면과 같다. 이후, 모드 1 내지 12이 반복된다.
도 17 및 도 18에 나타낸 벡터도에 있어서, 각 상의 상 전압은 정삼각형(T)의 각 정점의 Y좌표에 의해서 표시된다. 모드 1에 있어서는 정점(w)이 최대점에 고정되므로, 정점(w)으로부터 정점(u)을 향하는 벡터(Puw)의 Y축 상에의 정사영에 B를 가산한 값이 U상의 상 전압으로 된다(도 17(a) 참조). 따라서, 모드 1에 있어서는, 지령값 신호(Xu4)를, 신호(Xuw)(= -Xwu)에 B를 가산한 것으로 하면 된다. 모드 2에 있어서는 정점(u)이 최대점에 고정되므로, U상의 상 전압은 B로 된다(도 17(b) 참조). 따라서, 모드 2에 있어서는, 지령값 신호(Xu4)를, 값이 B인 신호로 하면 된다. 모드 3에 있어서는 정점(v)이 원점에 고정되므로, 정점(v)으로부터 정점(u)을 향하는 벡터(Puv)의 Y축 상에의 정사영이 U상의 상 전압으로 된다(도 17(c) 참조). 따라서, 모드 3에 있어서는, 지령값 신호(Xu4)를, 선간 전압 지령값 신호(Xuv)로 하면 된다. 모드 4에 있어서는 정점(w)이 원점에 고정되므로, 정점(w)으로부터 정점(u)을 향하는 벡터(Puw)의 Y축 상에의 정사영이 U상의 상 전압으로 된다(도 17(d) 참조). 따라서, 모드 4에 있어서는, 지령값 신호(Xu4)를, 신호(Xuw)로 하면 된다. 모드 5에 있어서는 정점(u)이 최대점에 고정되므로, U상의 상 전압은 B로 된다(도 17(e) 참조). 따라서, 모드 5에 있어서는, 지령값 신호(Xu4)를, 값이 B인 신호로 하면 된다. 모드 6에 있어서는 정점(v)이 최대점에 고정되므로, 정점(v)으로부터 정점(u)을 향하는 벡터(Puv)의 Y축 상에의 정사영에 B를 가산한 값이 U상의 상 전압으로 된다(도 17(f) 참조). 따라서, 모드 6에 있어서는, 지령값 신호(Xu4)를, 선간 전압 지령값 신호(Xuv)에 B를 가산한 것으로 하면 된다.
모드 7에 있어서는 정점(w)이 원점에 고정되므로, 정점(w)으로부터 정점(u)을 향하는 벡터(Puw)의 Y축 상에의 정사영이 U상의 상 전압으로 된다(도 18(a) 참조). 따라서, 모드 7에 있어서는, 지령값 신호(Xu4)를, 신호(Xuw)로 하면 된다. 모드 8에 있어서는 정점(u)이 원점에 고정되므로, U상의 상 전압은 「0」으로 된다(도 18(b) 참조). 따라서, 모드 8에 있어서는, 지령값 신호(Xu4)를, 값이 「0」인 제로 신호로 하면 된다. 모드 9에 있어서는 정점(v)이 최대점에 고정되므로, 정점(v)으로부터 정점(u)을 향하는 벡터(Puv)의 Y축 상에의 정사영에 B를 가산한 값이 U상의 상 전압으로 된다(도 18(c) 참조). 따라서, 모드 9에 있어서는, 지령값 신호(Xu4)를, 선간 전압 지령값 신호(Xuv)에 B를 가산한 값으로 하면 된다. 모드 10에 있어서는 정점(w)이 최대점에 고정되므로, 정점(w)으로부터 정점(u)을 향하는 벡터(Puw)의 Y축 상에의 정사영에 B를 가산한 값이 U상의 상 전압으로 된다(도 18(d) 참조). 따라서, 모드 10에 있어서는, 지령값 신호(Xu4)를, 신호(Xuw)에 B를 가산한 값으로 하면 된다. 모드 11에 있어서는 정점(u)이 원점에 고정되므로, U상의 상 전압은 「0」으로 된다(도 18(e) 참조). 따라서, 모드 11에 있어서는, 지령값 신호(Xu4)를, 값이 「0」인 제로 신호로 하면 된다. 모드 12에 있어서는 정점(v)이 원점에 고정되므로, 정점(v)으로부터 정점(u)을 향하는 벡터(Puv)의 Y축 상에의 정사영이 U상의 상 전압으로 된다(도 18f) 참조). 따라서, 모드 12에 있어서는, 지령값 신호(Xu4)를, 선간 전압 지령값 신호(Xuv)로 하면 된다.
마찬가지로, V상의 지령값 신호(Xv4)를, 모드 1에 있어서는 선간 전압 지령값 신호(Xvw)에 B를 가산한 것으로 하고, 모드 2에 있어서는 신호(Xvu)에 B를 가산한 것으로 하며, 모드 3에 있어서는 제로 신호로 하고, 모드 4에 있어서는 선간 전압 지령값 신호(Xvw)로 하며, 모드 5에 있어서는 신호(Xvu)에 B를 가산한 것으로 하고, 모드 6에 있어서는 값이 B인 신호로 하며, 모드 7에 있어서는 선간 전압 지령값 신호(Xvw)로 하고, 모드 8에 있어서는 신호(Xvu)로 하며, 모드 9에 있어서는 값이 B인 신호로 하고, 모드 10에 있어서는 선간 전압 지령값 신호(Xvw)에 B를 가산한 값으로 하며, 모드 11에 있어서는 신호(Xvu)로 하고, 모드 12에 있어서는 제로 신호로 하면 된다. 또한, W상의 지령값 신호(Xw4)를, 모드 1에 있어서는 값이 B인 신호로 하고, 모드 2에 있어서는 선간 전압 지령값 신호(Xwu)에 B를 가산한 것으로 하며, 모드 3에 있어서는 신호(Xwv)로 하고, 모드 4에 있어서는 제로 신호로 하며, 모드 5에 있어서는 선간 전압 지령값 신호(Xwu)에 B를 가산한 것으로 하고, 모드 6에 있어서는 신호(Xwv)에 B를 가산한 것으로 하며, 모드 7에 있어서는 제로 신호로 하고, 모드 8에 있어서는 선간 전압 지령값 신호(Xwu)로 하며, 모드 9에 있어서는 신호(Xwv)에 B를 가산한 것으로 하고, 모드 10에 있어서는 값이 B인 신호로 하며, 모드 11에 있어서는 선간 전압 지령값 신호(Xwu)로 하고, 모드 12에 있어서는 신호(Xwv)로 하면 된다.
도 19는 제4실시형태에 따른 지령값 신호 생성부(52)에서 행해지는 지령값 신호 생성처리에 대해서 설명하기 위한 순서도이다. 지령값 신호 생성처리는 소정의 타이밍에서 실행된다.
도 19에 나타낸 순서도는, 스텝 S81 내지 86에 있어서 상 전압 지령값 신호(Xu, Xv, Xw)의 각 절대값 중 중간 크기의 것을 판정하고 있는 점에서, 제1실시형태에 따른 지령값 신호 생성처리의 순서도(도 8 참조)와 다르다.
우선, 상 전압 지령값 신호(Xu, Xv, Xw) 및 선간 전압 지령값 신호(Xuv, Xvw, Xwu)가 취득된다(S81). 다음에, Xu의 절대값이 Xv의 절대값보다 큰지의 여부가 판별된다(S82). Xu의 절대값 쪽이 클 경우(S82: "예"), Xv의 절대값이 Xw의 절대값보다 큰지의 여부가 판별된다(S83). Xv의 절대값 쪽이 클 경우(S83: "예"), 즉, Xv의 절대값이 중간 크기인 경우, 스텝 S87로 진행된다. 한편, Xv의 절대값이 Xw의 절대값 이하인 경우(S83: "아니오"), Xu의 절대값이 Xw의 절대값보다 큰지의 여부가 판별된다(S84). Xu의 절대값 쪽이 클 경우(S84: "예"), 즉, Xw의 절대값이 중간 크기인 경우, 스텝 S88로 진행된다. 한편, Xu의 절대값이 Xw의 절대값 이하인 경우(S84: "아니오"), 즉, Xu의 절대값이 중간 크기인 경우, 스텝 S89로 진행된다. 스텝 S82에 있어서, Xu의 절대값이 Xv의 절대값 이하인 경우(S82: "아니오"), Xv의 절대값이 Xw의 절대값보다 큰지의 여부가 판별된다(S85). Xv의 절대값 쪽이 클 경우(S85: "예"), Xu의 절대값이 Xw의 절대값보다 큰지의 여부가 판별된다(S86). Xu의 절대값 쪽이 클 경우(S86: "예"), 즉, Xu의 절대값이 중간 크기인 경우, 스텝 S89로 진행된다. 한편, Xu의 절대값이 Xw의 절대값 이하인 경우(S86: "아니오"), 즉, Xw의 절대값이 중간 크기인 경우, 스텝 S88로 진행된다. 스텝 S85에 있어서, Xv의 절대값이 Xw의 절대값 이하인 경우(S85: "아니오"), 즉, Xv의 절대값이 중간 크기인 경우, 스텝 S87로 진행된다. 스텝 S82 내지 S86에서는, Xu, Xv, Xw의 각 절대값 중 중간 크기인 것을 판정하고 있다.
Xv의 절대값이 중간 크기라고 판정되어서 스텝 S87로 진행되었을 경우, Xv가 양의 값인지의 여부가 판별된다(S87). Xv가 양의 값인 경우(S87: "예"), 지령값 신호(Xu4)는 「2」에 Xuv를 가산한 값으로 하고, 지령값 신호(Xv4)는 「2」로 하며, 지령값 신호(Xw4)는 「2」로부터 Xvw를 감산한 값으로 한다(S90). 한편, Xv가 「0」이하인 경우(S87: "아니오"), Xu4는 Xuv로 하고, Xv4는 「0」으로 하며, Xw4는 Xvw의 마이너스 값으로 한다(S91).
Xw의 절대값이 중간 크기라고 판정되어서 스텝 S88로 진행되었을 경우, Xw가 양의 값인지의 여부가 판별된다(S88). Xw가 양의 값인 경우(S88: "예"), Xu4는 「2」로부터 Xwu를 감산한 값으로 하고, Xv4는 「2」에 Xvw를 가산한 값으로 하며, Xw4는 「2」로 한다(S92). 한편, Xw가 「0」이하인 경우(S88: "아니오"), Xu4는 Xwu의 마이너스 값으로 하고, Xv4는 Xvw로 하며, Xw4는 「0」으로 한다(S93).
Xu의 절대값이 중간 크기라고 판정되어서 스텝 S89로 진행되었을 경우, Xu가 양의 값인지의 여부가 판별된다(S89). Xu가 양의 값인 경우(S89: "예"), Xu4는 「2」로 하고, Xv4는 「2」로부터 Xuv를 감산한 값으로 하며, Xw4는 「2」에 Xwu를 가산한 값으로 한다(S94). 한편, Xv가 「0」이하인 경우(S89: "아니오"), Xu4는 「0」으로 하고, Xv4는 Xuv의 마이너스 값으로 하며, Xw4는 Xwu로 한다(S95).
즉, 제4실시형태에 따른 지령값 신호 생성처리에서는, 상 전압 지령값 신호(Xu, Xv, Xw)의 각 절대값 중 중간 크기의 것을 판정하고, 절대값이 중간 크기인 상 전압 지령값 신호의 양/음을 판정하고, 그 판정 결과에 따라서 지령값 신호(Xu4, Xv4, Xw4)를 결정하고 있다. 즉, 도 17 및 도 18에 나타낸 벡터도의 어느 쪽의 모드의 상태인가를 판정하고, 판정된 모드의 벡터도에 대응하도록 각 상의 지령값 신호(Xu4, Xv4, Xw4)를 결정하고 있다.
도 17(a)에 나타낸 모드 1의 상태의 경우, 벡터(Pw)의 Y축 상에의 정사영의 길이가 중간 크기로 되고, 벡터(Pw)의 Y좌표는 양의 값으로 된다. 즉, 상 전압 지령값 신호(Xw)의 절대값이 중간 크기로 되고, 상 전압 지령값 신호(Xw)가 양의 값으로 된다(도 19에 있어서, S88: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, B(또, 도 19에 있어서는, B = 「2」인 경우에 대해서 설명하고 있으므로, 이하에서는, 「2」라 함)에 벡터(Puw)의 Y좌표의 값을 가산한 값(즉, 「2」로부터 벡터(Pwu)의 Y좌표를 감산한 값), 「2」에 벡터(Pvw)의 Y좌표를 가산한 값, 「2」로 된다. 따라서, Xu4를 「2」로부터 Xwu를 감산한 값으로 하고, Xv4를 「2」에 Xvw를 가산한 값으로 하며, Xw4를 「2」로 하고 있다(도 19에 있어서의 S92).
도 17(b)에 나타낸 모드 2의 상태의 경우, 벡터(Pu)의 Y축 상에의 정사영의 길이가 중간 크기로 되고, 벡터(Pu)의 Y좌표는 양의 값으로 된다. 즉, 상 전압 지령값 신호(Xu)의 절대값이 중간 크기로 되고, 상 전압 지령값 신호(Xu)가 양의 값으로 된다(도 19에 있어서, S89: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」, 「2」로부터 벡터(Puv)의 Y좌표를 감산한 값, 「2」에 벡터(Pwu)의 Y좌표를 가산한 값으로 된다. 따라서, Xu4를 「2」로 하고, Xv4를 「2」로부터 Xuv를 감산한 값으로 하며, Xw4를 「2」에 Xwu를 가산한 값으로 하고 있다(도 19에 있어서의 S94).
도 17(c)에 나타낸 모드 3의 상태의 경우, 벡터(Pv)의 Y축 상에의 정사영의 길이가 중간 크기로 되고, 벡터(Pv)의 Y좌표는 음의 값으로 된다. 즉, 상 전압 지령값 신호(Xv)의 절대값이 중간 크기로 되고, 상 전압 지령값 신호(Xv)가 음의 값으로 된다(도 19에 있어서, S87: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Puv)의 Y좌표의 값, 「0」, 벡터(Pvw)의 Y좌표의 마이너스 값으로 된다. 따라서, Xu4를 Xuv로 하고, Xv4를 「0」으로 하며, Xw4를 Xvw의 마이너스 값으로 하고 있다(도 19에 있어서의 S91).
도 17(d)에 나타낸 모드 4의 상태의 경우, 벡터(Pw)의 Y축 상에의 정사영의 길이가 중간 크기로 되고, 벡터(Pw)의 Y좌표는 음의 값으로 된다. 즉, 상 전압 지령값 신호(Xw)의 절대값이 중간 크기로 되고, 상 전압 지령값 신호(Xw)가 음의 값으로 된다(도 19에 있어서, S88: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Pwu)의 Y좌표의 마이너스 값, 벡터(Pvw)의 Y좌표의 값, 「0」으로 된다. 따라서, Xu4를 Xwu의 마이너스 값으로 하고, Xv4를 Xvw로 하며, Xw4를 「0」으로 하고 있다(도 19에 있어서의 S93).
도 17(e)에 나타낸 모드 5의 상태의 경우, 벡터(Pu)의 Y축 상에의 정사영의 길이가 중간 크기로 되고, 벡터(Pu)의 Y좌표는 양의 값으로 된다. 즉, 상 전압 지령값 신호(Xu)의 절대값이 중간 크기로 되고, 상 전압 지령값 신호(Xu)가 양의 값으로 된다(도 19에 있어서, S89: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」, 「2」로부터 벡터(Puv)의 Y좌표를 감산한 값, 「2」에 벡터(Pwu)의 Y좌표를 가산한 값으로 된다. 따라서, Xu4를 「2」로 하고, Xv4를 「2」로부터 Xuv를 감산한 값으로 하며, Xw4를 「2」에 Xwu를 가산한 값으로 하고 있다(도 19에 있어서의 S94).
도 17(f)에 나타낸 모드 6의 상태의 경우, 벡터(Pv)의 Y축 상에의 정사영의 길이가 중간 크기로 되고, 벡터(Pv)의 Y좌표는 양의 값으로 된다. 즉, 상 전압 지령값 신호(Xv)의 절대값이 중간 크기로 되고, 상 전압 지령값 신호(Xv)가 양의 값으로 된다(도 19에 있어서, S87: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」에 벡터(Puv)의 Y좌표를 가산한 값, 「2」, 「2」로부터 벡터(Pvw)의 Y좌표를 감산한 값으로 된다. 따라서, Xu4를 「2」에 Xuv를 가산한 값으로 하고, Xv4를 「2」로 하고 Xw4를 「2」로부터 Xvw를 감산한 값으로 하고 있다(도 19에 있어서의 S90).
도 18(a)에 나타낸 모드 7의 상태의 경우, 벡터(Pw)의 Y축 상에의 정사영의 길이가 중간 크기로 되고, 벡터(Pw)의 Y좌표는 음의 값으로 된다. 즉, 상 전압 지령값 신호(Xw)의 절대값이 중간 크기로 되고, 상 전압 지령값 신호(Xw)가 음의 값으로 된다(도 19에 있어서, S88: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Pwu)의 Y좌표의 마이너스 값, 벡터(Pvw)의 Y좌표의 값, 「0」으로 된다. 따라서, Xu4를 Xwu의 마이너스 값으로 하고, Xv4를 Xvw로 하며, Xw4를 「0」으로 하고 있다(도 19에 있어서의 S93).
도 18(b)에 나타낸 모드 8의 상태의 경우, 벡터(Pu)의 Y축 상에의 정사영의 길이가 중간 크기로 되고, 벡터(Pu)의 Y좌표는 음의 값으로 된다. 즉, 상 전압 지령값 신호(Xu)의 절대값이 중간 크기로 되고, 상 전압 지령값 신호(Xu)가 음의 값으로 된다(도 19에 있어서, S89: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「0」, 벡터(Puv)의 Y좌표의 마이너스 값, 벡터(Pwu)의 Y좌표의 값으로 된다. 따라서, Xu4를 「0」으로 하고, Xv4를 Xuv의 마이너스 값으로 하며, Xw4를 Xwu로 하고 있다(도 19에 있어서의 S95).
도 18(c)에 나타낸 모드 9의 상태의 경우, 벡터(Pv)의 Y축 상에의 정사영의 길이가 중간 크기로 되고, 벡터(Pv)의 Y좌표는 양의 값으로 된다. 즉, 상 전압 지령값 신호(Xv)의 절대값이 중간 크기로 되고, 상 전압 지령값 신호(Xv)가 양의 값으로 된다(도 19에 있어서, S87: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」에 벡터(Puv)의 Y좌표를 가산한 값, 「2」, 「2」로부터 벡터(Pvw)의 Y좌표를 감산한 값으로 된다. 따라서, Xu4를 「2」에 Xuv를 가산한 값으로 하고, Xv4를 「2」로 하고 Xw4를 「2」로부터 Xvw를 감산한 값으로 하고 있다(도 19에 있어서의 S90).
도 18(d)에 나타낸 모드 10의 상태의 경우, 벡터(Pw)의 Y축 상에의 정사영의 길이가 중간 크기로 되고, 벡터(Pw)의 Y좌표는 양의 값으로 된다. 즉, 상 전압 지령값 신호(Xw)의 절대값이 중간 크기로 되고, 상 전압 지령값 신호(Xw)가 양의 값으로 된다(도 19에 있어서, S88: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」로부터 벡터(Pwu)의 Y좌표를 감산한 값, 「2」에 벡터(Pvw)의 Y좌표를 가산한 값, 「2」로 된다. 따라서, Xu4를 「2」로부터 Xwu를 감산한 값으로 하고, Xv4를 「2」에 Xvw를 가산한 값으로 하며, Xw4를 「2」로 하고 있다(도 19에 있어서의 S92).
도 18(e)에 나타낸 모드 11의 상태의 경우, 벡터(Pu)의 Y축 상에의 정사영의 길이가 중간 크기로 되고, 벡터(Pu)의 Y좌표는 음의 값으로 된다. 즉, 상 전압 지령값 신호(Xu)의 절대값이 중간 크기로 되고, 상 전압 지령값 신호(Xu)가 음의 값으로 된다(도 19에 있어서, S89: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「0」, 벡터(Puv)의 Y좌표의 마이너스 값, 벡터(Pwu)의 Y좌표의 값으로 된다. 따라서, Xu4를 「0」으로 하고, Xv4를 Xuv의 마이너스 값으로 하며, Xw4를 Xwu로 하고 있다(도 19에 있어서의 S95).
도 18(f)에 나타낸 모드 12의 상태의 경우, 벡터(Pv)의 Y축 상에의 정사영의 길이가 중간 크기로 되고, 벡터(Pv)의 Y좌표는 음의 값으로 된다. 즉, 상 전압 지령값 신호(Xv)의 절대값이 중간 크기로 되고, 상 전압 지령값 신호(Xv)가 음의 값으로 된다(도 19에 있어서, S87: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Puv)의 Y좌표의 값, 「0」, 벡터(Pvw)의 Y좌표의 마이너스 값으로 된다. 따라서, Xu4를 Xuv로 하고, Xv4를 「0」으로 하며, Xw4를 Xvw의 마이너스 값으로 하고 있다(도 19에 있어서의 S91).
또, 도 19에 나타낸 순서도는 지령값 신호 생성처리의 일례로서, 이것으로 한정되지 않는다.
제4실시형태에 따른 지령값 신호 생성처리에 의해 생성된, 지령값 신호(Xu4, Xv4, Xw4)의 파형은, 도 20(c)에 나타낸 파형(Xu4, Xv4, Xw4)과 같이 된다.
도 20은 지령값 신호(Xu4, Xv4, Xw4)의 파형을 설명하기 위한 도면이다.
도 20(a)에 나타낸 파형(Xuv, Xvw, Xwu)은 도 49(a)에 나타낸 파형(Xuv, Xvw, Xwu)과 동일하며, 도 20(b)에 나타낸 파형(Xvu, Xwv, Xuw)은 도 49(b)에 나타낸 파형(Xvu, Xwv, Xuw)과 동일하므로, 설명을 생략한다. 도 20에 있어서도, 상 전압 지령값 신호(Xu)의 위상을 기준으로 해서 기재하고 있다.
도 20(c)에 나타낸 파형(Xu4, Xv4, Xw4)은 각각 지령값 신호(Xu4, Xv4, Xw4)의 파형이다. 도 17, 도 18 및 도 19에서 설명한 바와 같이, 지령값 신호(Xu4, Xv4, Xw4)는 모드 1 내지 12로 나뉘어서 생성된다. 도 20(c)에 있어서는, B=2일 때의 각 파형을 나타내고 있다.
모드 1(0≤θ≤π/6)에 있어서는, 도 19의 순서도에 있어서 스텝 S92로 진행되므로, 파형(Xu4)은 Xuw를 「2」만큼 위쪽으로 시프트시킨 파형(도 20(b) 참조)으로 되고, 파형(Xv4)은 파형(Xvw)(도 20(a) 참조)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 파형(Xw4)은 「2」에 고정된 파형으로 된다. 또한, 모드 2(π/6≤θ≤π/3)에 있어서는, 도 19의 순서도에 있어서 스텝 S94로 진행되므로, 파형(Xu4)은 「2」에 고정된 파형으로 되고, 파형(Xv4)은 파형(Xvu)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 파형(Xw4)은 파형(Xwu)을 「2」만큼 위쪽으로 시프트시킨 파형으로 된다. 모드 3(π/3≤θ≤π/2)에 있어서는, 도 19의 순서도에 있어서 스텝 S91로 진행되므로, 파형(Xu4)은 파형(Xuv)으로 되고, 파형(Xv4)은 「0」에 고정된 파형으로 되며, 파형(Xw4)은 파형(Xwv)으로 된다. 모드 4(π/2≤θ≤2π/3)에 있어서는, 도 19의 순서도에 있어서 스텝 S93으로 진행되므로, 파형(Xu4)은 파형(Xuw)으로 되고, 파형(Xv4)은 파형(Xvw)으로 되며, 파형(Xw4)은 「0」에 고정된 파형으로 된다. 모드 5(2π/3≤θ≤5π/6)에 있어서는, 도 19의 순서도에 있어서 스텝 S94로 진행되므로, 파형(Xu4)은 「2」에 고정된 파형으로 되고, 파형(Xv4)은 파형(Xvu)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 파형(Xw4)은 파형(Xwu)을 「2」만큼 위쪽으로 시프트시킨 파형으로 된다. 모드 6(5π/6 ≤θ≤π)에 있어서는, 도 19의 순서도에 있어서 스텝 S90으로 진행되므로, 파형(Xu4)은 파형(Xuv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 파형(Xv4)은 「2」에 고정된 파형으로 되며, 파형(Xw4)은 파형(Xwv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 된다.
모드 7(π≤θ≤7π/6)에 있어서는, 도 19의 순서도에 있어서 스텝 S93으로 진행되므로, 파형(Xu4)은 파형(Xuw)으로 되고, 파형(Xv4)은 파형(Xvw)으로 되며, 파형(Xw4)은 「0」에 고정된 파형으로 된다. 또한, 모드 8(7π/6≤θ≤4π/3)에 있어서는, 도 19의 순서도에 있어서 스텝 S95로 진행되므로, 파형(Xu4)은 「0」에 고정된 파형으로 되고, 파형(Xv4)은 파형(Xvu)으로 되며, 파형(Xw4)은 파형(Xwu)으로 된다. 모드 9(4π/3≤θ≤3π/2)에 있어서는, 도 19의 순서도에 있어서 스텝 S90으로 진행되므로, 파형(Xu4)은 파형(Xuv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 파형(Xv4)은 「2」에 고정된 파형으로 되며, 파형(Xw4)은 파형(Xwv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 된다. 모드 10(3π/2≤θ≤5π/3)에 있어서는, 도 19의 순서도에 있어서 스텝 S92로 진행되므로, 파형(Xu4)은 Xuw를 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 파형(Xv4)은 파형(Xvw)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 파형(Xw4)은 「2」에 고정된 파형으로 된다. 모드 11(5π/3≤θ≤11π/6)에 있어서는, 도 19의 순서도에 있어서 스텝 S95로 진행되므로, 파형(Xu4)은 「0」에 고정된 파형으로 되고, 파형(Xv4)은 파형(Xvu)으로 되며, 파형(Xw4)은 파형(Xwu)으로 된다. 모드 12(11π/6≤θ≤2π)에 있어서는, 도 19의 순서도에 있어서 스텝 S91로 진행되므로, 파형(Xu4)은 파형(Xuv)으로 되고, 파형(Xv4)은 「0」에 고정된 파형으로 되며, 파형(Xw4)은 파형(Xwv)으로 된다.
도 20으로부터 명확한 바와 같이, 지령값 신호(Xu4)와 (Xv4) 간의 차이분 신호, (Xv4)와 (Xw4) 간의 차이분 신호, (Xw4)와 (Xu4) 간의 차이분 신호는, 각각 선간 전압 지령값 신호(Xuv, Xvw, Xwu)와 일치한다. 따라서, 계통연계 인버터 시스템(A)이 출력하는 상 전압신호(Vu4)와 (Vv4) 간의 차이분 신호인 선간 전압신호(Vuv), (Vv4)와 (Vw4) 간의 차이분 신호인 선간 전압신호(Vvw), (Vw4)와 (Vu4) 간의 차이분 신호인 선간 전압신호(Vwu)의 파형은, 도 20(a)에 나타낸 파형(Xuv, Xvw, Xwu)과 같아진다. 즉, 선간 전압신호(Vuv, Vvw, Vwu)는 3상 평형한 정현파 신호로 되므로, 계통(B)의 계통전압과 동기할 수 있다. 따라서, 계통연계 인버터 시스템(A)이 출력하는 교류 전력을 계통(B)에 공급할 수 있다.
또, 지령값 신호(Xu4, Xv4, Xw4)는, 주기의 1/6에서 「0」에 고정되고, 주기의 1/6에서 「2」에 고정된다(도 20(c)의 파형(Xu4, Xv4, Xw4) 참조). 따라서, 제1실시형태와 마찬가지의 효과를 거둘 수 있다.
제4실시형태에 있어서도, 제1실시형태와 마찬가지로, 지령값 신호(Xu4, Xv4, Xw4)의 하한값 및 상한값은 한정되지 않는다. 예를 들어, 하한값이 「-1」이고 상한값이 「1」로 되는 바와 같이, 지령값 신호(Xu4, Xv4, Xw4)를 생성하도록 해도 된다. 이 경우, PWM 신호 생성부(53)에서 이용되는 캐리어 신호의 하한값 및 상한값도, 지령값 신호(Xu4, Xv4, Xw4)의 하한값 및 상한값을 따른 것을 설정할 필요가 있다.
다음에, 상기 제1 내지 4실시형태와는 다른 파형의 지령값 신호를 생성하는 제어 방법을 제5실시형태로 해서, 이하에 설명한다. 제5실시형태에 따른 지령값 신호를 Xu5, Xv5, Xw5로 한다. 제5실시형태는, 지령값 신호 생성처리만이, 제1실시형태와는 다르다. 그 밖의 구성은 제1실시형태와 공통되므로, 설명을 생략한다.
제5실시형태에 따른 지령값 신호(Xu5, Xv5, Xw5)는, NVS 지령값 신호(Xu'，Xv'，Xw')(도 49(c) 참조)와, 이들의 신호의 파형의 극성을 반전시켜서 소정의 값만큼 위쪽으로 시프트시킨 파형을 지니는 신호(이하에서는, 「제2신호」라고 함)(Xu", Xv", Xw")(후술하는 도 23(c) 참조)를 조합시킨 파형의 신호이다. 한편, 「NVS 지령값 신호」를, 이하에서는 「제1신호」라 한다.
도 21은 제5실시형태에 따른 지령값 신호 생성부의 내부 구성을 설명하기 위한 블록도이다.
도 21에 나타낸 바와 같이, 지령값 신호 생성부(52')는 제1신호 생성부(521), 제2신호 생성부(522), 플래그 신호 생성부(523) 및 신호 조합부(524)를 구비하고 있다.
제1신호 생성부(521)는 제1신호(Xu'，Xv'，Xw')를 생성하는 것이다. 제1신호 생성부(521)는, 피드백 제어부(51)로부터 입력되는 상 전압 지령값 신호(Xu, Xv, Xw)에 의거해서, 제1신호(Xu'，Xv'，Xw')를 생성해서 신호 조합부(524)에 출력한다. 제1신호 생성부(521)는, 상 전압 지령값 신호(Xu, Xv, Xw)로부터 선간 전압 지령값 신호(Xuv, Xvw, Xwu)를 생성하고, 이들의 극성을 반전시킨 신호(Xvu, Xwv, Xuw)를 생성한다. 제1신호 생성부(521)는, 선간 전압 지령값 신호(Xuv)와 신호(Xuw)와 제로 신호로부터 제1신호(Xu')를 생성하고, 선간 전압 지령값 신호(Xvw)와 신호(Xvu)와 제로 신호로부터 제1신호(Xv')를 생성하며, 선간 전압 지령값 신호(Xwu)와 신호(Xwv)와 제로 신호로부터 제1신호(Xw')를 생성한다(도 49 참조).
제1신호(NVS 지령값 신호)(Xu', Xv'，Xw')의 파형(Xu'，Xv'，Xw')은, 도 49(c)에 나타낸 것으로 된다. 즉, 파형(Xu')은, 모드 1(-π/6≤θ≤π/2(= 3π/6))에 있어서는 파형(Xuv)으로 되고, 모드 2(π/2≤θ≤7π/6)에 있어서는 파형(Xuw)으로 되며, 모드 3(7π/6≤θ≤11π/6)에 있어서는 「0」에 고정된 파형으로 되어 있다. 또, 파형(Xv')은, 모드 1에 있어서는 「0」에 고정된 파형으로 되고, 모드 2에 있어서는 파형(Xvw)으로 되며, 모드 3에 있어서는 파형(Xvu)으로 되어 있다. 또한, 파형(Xw')은, 모드 1에 있어서는 파형(Xwv)으로 되고, 모드 2에 있어서는 「0」에 고정된 파형으로 되며, 모드 3에 있어서는 파형(Xwu)으로 되어 있다.
제2신호 생성부(522)는 제2신호(Xu", Xv"，Xw")를 생성하는 것이다. 제2신호 생성부(522)는, 피드백 제어부(51)로부터 입력되는 상 전압 지령값 신호(Xu, Xv, Xw)에 의거해서, 제2신호(Xu", Xv"，Xw")를 생성해서 신호 조합부(524)에 출력한다. 제2신호 생성부(522)는, 상 전압 지령값 신호(Xu, Xv, Xw)로부터 선간 전압 지령값 신호(Xuv, Xvw, Xwu)를 생성하여, 이들의 극성을 반전시킨 신호(Xvu, Xwv, Xuw)를 생성한다. 제2신호 생성부(522)는 선간 전압 지령값 신호(Xuv, Xvw, Xwu)와 신호(Xvu, Xwv, Xuw)를 이용해서, 제2신호(Xu", Xv"，Xw")를 생성한다
도 22는 제2신호(Xu", Xv"，Xw")의 생성의 사고 방식을 벡터로 설명하기 위한 도면이다. 도 22에 있어서는, 제1신호(Xu'，Xv'，Xw')의 생성의 사고 방식을 나타내는 벡터도(도 2 참조)와 마찬가지로, 중성점(N), 벡터(Pu) 및 정삼각형(T)을 나타내고 있고, 도 22(a)의 왼쪽의 도면 이외에는, 벡터(Pv, Pw)의 기재를 생략하고 있다. 또한, 각 도면에 있어서, 고정하고 있는 정점에 흰색 동그라미를 부여하고 있다. 도 2에 나타낸 벡터도에서는 정삼각형(T)의 각 정점을 원점에 고정하고 있지만, 도 22에 나타낸 벡터도에서는 정삼각형(T)의 각 정점을 최대점에 고정하고 있다.
도 22(a)는, 각도 θ(벡터(Pu)가 X축과 이루는 각도)가 π/6에서부터 5π/6까지 변화될 때의 상태를 나타내고 있다. π/6≤θ≤5π/6일 때, U상의 전위가 B에 고정된다. 이 상태를 「모드 1'」라 한다. 모드 1'는 정삼각형(T)의 정점(u)이 최대점에 고정되고, 정점(u)을 중심으로 해서 정삼각형(T)이 반시계 방향(도면에 나타낸 파선 화살표의 방향이며, 이하에서도 마찬가지임)으로 2π/3 회전함으로써 표시된다. 왼쪽의 도면은 θ = π/6일 때, 중앙의 도면은 θ = π/2(= 3π/6)일 때, 오른쪽의 도면은 θ = 5π/6일 때를 나타내고 있다. θ = 5π/6으로 되면, V상의 전위가 B에 고정된다. 오른쪽의 도면은, 고정되는 상이 U상으로부터 V상으로 변화되는 것을 나타내고 있고, 정삼각형(T)이 정점(v)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이되고 있는 것을 나타내고 있다.
도 22(b)는 각도 θ가 5π/6에서부터 3π/2(= 9π/6)까지 변화될 때의 상태를 나타내고 있다. 5π/6 ≤θ≤3π/2일 때, V상의 전위가 B에 고정된다. 이 상태를 「모드 2'」라 한다. 모드 2'는 정삼각형(T)의 정점(v)이 최대점에 고정되고, 정점(v)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 2π/3 회전함으로써 표시된다. 왼쪽의 도면은 θ = 5π/6일 때, 중앙의 도면은 θ = 7π/6일 때, 오른쪽의 도면은 θ = 3π/2(= 9π/6)일 때를 나타내고 있다. 왼쪽의 도면은 도 22(a)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 3π/2로 되면, W상의 전위가 B에 고정된다. 오른쪽의 도면은, 고정되는 상이 V상으로부터 W상으로 변화되는 것을 나타내고 있고, 정삼각형(T)이 정점(w)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이되고 있는 것을 나타내고 있다.
도 22(c)는 각도 θ가 3π/2(= 9π/6)로부터 13π/6(= π/6)까지 변화될 때의 상태를 나타내고 있다. 3π/2≤θ≤13π/6일 때, W상의 전위가 B에 고정된다. 이 상태를 「모드 3'」라 한다. 모드 3'는, 정삼각형(T)의 정점(w)이 최대점에 고정되고, 정점(w)을 중심으로 해서 정삼각형(T)이 반시계 방향으로 2π/3 회전함으로써 표시된다. 왼쪽의 도면은 θ = 3π/2(= 9π/6)일 때, 중앙의 도면은 θ = 11π/6일 때, 오른쪽의 도면은 θ = 13π/6일 때를 나타내고 있다. 왼쪽의 도면은 도 22(b)의 오른쪽의 도면의 중성점 전이 후와 같은 도면이다. θ = 13π/6으로 되면, U상의 전위가 B에 고정된다. 오른쪽의 도면은, 고정되는 상이 W상으로부터 U상으로 변화되는 것을 나타내고 있고, 정삼각형(T)이 정점(u)을 최대점과 일치시키도록 이동하여, 중성점(N)이 전이되고 있는 것을 나타내고 있다. 이 전이 후의 도면은, 도 22(a)의 왼쪽의 도면과 같다. 이후, 모드 1' 내지 3'가 반복된다.
도 22에 나타낸 벡터도에 있어서, 각 상의 상 전압은 정삼각형(T)의 각 정점의 Y좌표에 의해서 표시된다. 모드 1'에 있어서는 정점(u)이 최대점에 고정되므로, U상의 상 전압은 B로 된다(도 22(a) 참조). 따라서, 모드 1'에 있어서는, U상의 제2신호(Xu")를, 값이 B인 신호로 하면 된다.
모드 2'에 있어서는 정점(v)이 최대점에 고정되므로, 정점(v)으로부터 정점(u)을 향하는 벡터(Puv)의 Y축 상에의 정사영에 B를 가산한 값이 U상의 상 전압으로 된다(도 22(b) 참조). 따라서, 모드 2'에 있어서는, U상의 제2신호(Xu")를, 선간 전압 지령값 신호(Xuv)에 B를 가산한 것으로 하면 된다. 모드 3'에 있어서는 정점(w)이 최대점에 고정되므로, 정점(w)으로부터 정점(u)을 향하는 벡터(Puw)의 Y축 상에의 정사영에 B를 가산한 값이 U상의 상 전압으로 된다(도 22(c) 참조). 따라서, 모드 3'에 있어서는, U상의 제2신호(Xu")를, 신호(Xuw)(= -Xwu)에 B를 가산한 것으로 하면 된다.
마찬가지로, V상의 제2신호(Xv")를, 모드 1'에 있어서는 신호(Xvu)에 B를 가산한 것으로 하고, 모드 2'에 있어서는 값이 B인 신호로 하며, 모드 3'에 있어서는 선간 전압 지령값 신호(Xvw)에 B를 가산한 것으로 하면 된다. 또한, W상의 제2신호(Xw")를, 모드 1'에 있어서는 선간 전압 지령값 신호(Xwu)에 B를 가산한 것으로 하고, 모드 2'에 있어서는 신호(Xwv)에 B를 가산한 것으로 하고, 모드 3'에 있어서는 값이 B인 신호로 하면 된다.
도 23은 제2신호(Xu", Xv"，Xw")의 파형을 설명하기 위한 도면이다.
도 23(a)에 나타낸 파형(Xuv, Xvw, Xwu)은, 도 49(a)에 나타낸 파형(Xuv, Xvw, Xwu)과 동일하고, 도 23(b)에 나타낸 파형(Xvu, Xwv, Xuw)은, 도 49(b)에 나타낸 파형(Xvu, Xwv, Xuw)과 동일하므로, 설명을 생략한다. 도 23에 있어서도, 상 전압 지령값 신호(Xu)의 위상을 기준으로 해서 기재하고 있다.
도 23(c)에 나타낸 파형(Xu", Xv"，Xw")은 각각 제2신호(Xu", Xv"，Xw")의 파형이다. 도 22에서 설명한 바와 같이, 제2신호(Xu", Xv"，Xw")는 모드 1' 내지 3'로 나뉘어서 생성된다. 도 23(c)에 있어서는, B=2일 때의 각 파형을 나타내고 있다.
U상의 제2신호(Xu")는, 선간 전압 지령값 신호(Xuv)에 「2」를 가산한 것과 신호(Xuw)에 「2」를 가산한 것과 값이 「2」인 신호를 전환시켜 생성된다. 파형(Xu")은, 모드 1'(π/6≤θ≤5π/6)에 있어서는 「2」에 고정된 파형으로 되고, 모드 2'(5π/6≤θ≤3π/2(= 9π/6))에 있어서는 파형(Xuv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 모드 3'(3π/2≤θ≤13π/6)에 있어서는 파형(Xuw)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되어 있다. 또, 상 전압 지령값 신호(Xu)의 위상을 θ로 하고 있다.
마찬가지로, V상의 제2신호(Xv")는, 선간 전압 지령값 신호(Xvw)에 「2」를 가산한 것과 신호(Xvu)에 「2」를 가산한 것과 값이 「2」인 신호를 전환시켜 생성된다. 파형(Xv")은, 모드 1'에 있어서는 파형(Xvu)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 모드 2'에 있어서는 「2」에 고정된 파형으로 되며, 모드 3'에 있어서는 파형(Xvw)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되어 있다.
또한, W상의 제2신호(Xw")는, 선간 전압 지령값 신호(Xwu)에 「2」를 가산한 것과 신호(Xwv)에 「2」를 가산한 것과 값이 「2」인 신호를 전환시켜 생성된다. 파형(Xw")은, 모드 1'에 있어서는 파형(Xwu)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 모드 2'에 있어서는 파형(Xwv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 모드 3'에 있어서는 「2」에 고정된 파형으로 되어 있다.
도 21을 다시 참조하면, 플래그 신호 생성부(523)는, 제1신호와 제2신호를 전환하기 위한 플래그 신호(fg)를 생성하는 것이다. 플래그 신호(fg)는, 소정의 주기에서 「0」(로 레벨)과 「1」(하이 레벨)이 전환되는 신호이다. 본 실시형태에 있어서는, 플래그 신호(fg)의 주기는 제1신호(Xu'，Xv'，Xw') 및 제2신호(Xu", Xv"，Xw")의 주기의 2배의 주기(1/2의 주파수)로 되어 있고, 「0」인 기간과 「1」인 기간이 동일하게 되어 있다.
신호 조합부(524)는, 제1신호 생성부(521)로부터 입력되는 제1신호(Xu'，Xv'，Xw')와, 제2신호 생성부(522)로부터 입력되는 제2신호(Xu", Xv", Xw")를 조합시켜서, 지령값 신호(Xu5, Xv5, Xw5)를 생성하는 것이다. 신호 조합부(524)는, 플래그 신호 생성부(523)로부터 입력되는 플래그 신호(fg)에 의거해서, 제1신호(Xu'，Xv'，Xw')와 제2신호(Xu", Xv", Xw")를 전환한다. 즉, 신호 조합부(524)는, 플래그 신호(fg)가 「1」인 동안, 제2신호(Xu", Xv"，Xw")를 출력하고, 플래그 신호(fg)가 「0」인 동안, 제1신호(Xu'，Xv'，Xw')를 출력한다. 신호 조합부(524)로부터 출력된 신호가 지령값 신호(Xu5, Xv5, Xw5)로서, PWM 신호 생성부(53)에 출력된다.
도 24는 지령값 신호(Xu5, Xv5, Xw5)의 파형을 설명하기 위한 도면이다.
도 24(a)에 나타낸 파형(fg)은, 플래그 신호(fg)의 파형을 나타내고 있다. 플래그 신호(fg)의 주기는, 제1신호(Xu'，Xv'，Xw') 및 제2신호(Xu", Xv"，Xw")의 주기의 2배의 주기로 되어 있다. 제1신호(Xu')의 주기는, 상 전압 지령값 신호(Xu)의 주기(이하에서는, 해당 주기를 「T」라 함. 또, 주기(T)는 계통전압의 주기와 일치시키도록 하고 있으므로, 예를 들어, T = 1/60[s]임)와 일치하고 있으므로, 플래그 신호(fg)의 주기는 주기(T)의 2배의 주기(2T)이다. 또한, 본 실시형태에서는, 상 전압 지령값 신호(Xu)의 위상 θ를 기준으로 해서, θ = 0일 때 플래그 신호(fg)를 「1」로 전환하도록 하고 있다. 따라서, 플래그 신호(fg)는, θ = 2π일 때 「0」으로 전환되고, θ = 4π일 때 「1」로 전환되고 있다.
도 24(b)에 나타낸 파형(Xu5)은, U상의 지령값 신호(Xu5)의 파형이다. 0≤θ≤2π 기간에 있어서는, 플래그 신호(fg)가 「1」이므로, 지령값 신호(Xu5)는 제2신호(Xu")로 되고, 2π≤θ≤3π 기간에 있어서는, 플래그 신호(fg)가 「0」이므로, 지령값 신호(Xu5)는 제1신호(Xu')로 된다. 따라서, 파형(Xu5)은, 0≤θ≤2π 기간에서 파형(Xu")(도 23(c) 참조)으로 되고, 2π≤θ≤4π 기간에 파형(Xu')(도 49(c) 참조)으로 되고 있다.
마찬가지로, V상의 지령값 신호(Xv5)의 파형(Xv5)은, 0≤θ≤2π 기간에 파형(Xv")으로 되고, 2π≤θ≤4π 기간에 파형(Xv')으로 되고 있다. 또, W상의 지령값 신호(Xw5)의 파형(Xw5)은, 0≤θ≤2π기간에 파형(Xw")으로 되고, 2π≤θ≤4π 기간에 파형(Xw')으로 되고 있다.
지령값 신호(Xu5)와 (Xv5) 간의 차이분 신호는, 0≤θ≤2π 기간에서는 제2신호(Xu")와 (Xv") 간의 차이분 신호이며, 2π≤θ≤4π 기간에서는 제1신호(Xu')와 (Xv') 간의 차이분 신호이다. 제2신호(Xu")와 (Xv") 간의 차이분 신호는 선간 전압 지령값 신호(Xuv)(도 23(a) 참조)와 일치한다. 또한, 제1신호(Xu')와 (Xv') 간의 차이분 신호도 선간 전압 지령값 신호(Xuv)(도 49(a) 참조)와 일치한다. 따라서, 지령값 신호(Xu5)와 (Xv5) 간의 차이분 신호는 선간 전압 지령값 신호(Xuv)와 일치한다. 마찬가지로, 지령값 신호(Xv5)와 (Xw5) 간의 차이분 신호는 선간 전압 지령값 신호(Xvw)와 일치하고, 지령값 신호(Xw5)와 (Xu5) 간의 차이분 신호는 선간 전압 지령값 신호(Xwu)와 일치한다. 따라서, 계통연계 인버터 시스템(A)이 출력하는 상 전압신호(Vu4)와 (Vv4) 간의 차이분 신호인 선간 전압신호(Vuv), (Vv4)와 (Vw4) 간의 차이분 신호인 선간 전압신호(Vvw), (Vw4)와 (Vu4) 간의 차이분 신호인 선간 전압신호(Vwu)의 파형은, 도 23(a) 및 도 49(a)에 나타낸 파형(Xuv, Xvw, Xwu)과 같아진다. 즉, 선간 전압신호(Vuv, Vvw, Vwu)는 3상 평형한 정현파 신호로 되므로, 계통(B)의 계통전압과 동기할 수 있다. 따라서, 계통연계 인버터 시스템(A)이 출력하는 교류 전력을 계통(B)에 공급할 수 있다.
도 25는, 제5실시형태에 따른 지령값 신호 생성부(52')에서 행해지는 지령값 신호 생성처리에 대해서 설명하기 위한 순서도이다. 지령값 신호 생성처리는, 소정의 타이밍에서 실행된다.
우선, 선간 전압 지령값 신호(Xuv, Xvw, Xwu) 및 플래그 신호(fg)가 취득된다(S101). 다음에, fg가 「0」인지의 여부가 판별된다(S102). fg가 「0」일 경우(S102: "예"), 스텝 S103으로 진행되고, 제1신호(Xu'，Xv'，Xw')를 생성하는 처리가 행해진다(S103 내지 S114). 한편, fg가 「0」이 아닐 경우(S102: "아니오"), 즉 fg가 「1」일 경우, 스텝 S115로 진행되고, 제2신호(Xu", Xv"，Xw")를 생성하는 처리가 행해진다(S115 내지 S126).
스텝 S103 내지 S105 및 스텝 S115 내지 S117은, 각각 제1실시형태에 따른 지령값 신호 생성처리의 순서도(도 8 참조)의 스텝 S2 내지 S4와 동일하다. 즉, 이들 스텝에서는, 선간 전압 지령값 신호(Xuv, Xvw, Xwu) 중 절대값이 최대인 것을 판정하고 있다.
스텝 S102에 있어서 fg가 「0」이며, Xuv의 절대값이 최대인 것으로 판정된 경우(S102: "예", S103: "예", S104: "예"), Xuv가 양의 값인지의 여부가 판별된다(S106). Xuv가 양의 값인 경우(S106: "예"), 지령값 신호(Xu5)는 Xuv로 되고, 지령값 신호(Xv5)는 「0」으로 되며, 지령값 신호(Xw5)는 Xvw의 마이너스 값으로 된다(S109). 한편, Xuv가 「0」이하인 경우(S106: "아니오"), Xu5는 「0」으로 되고, Xv5는 Xuv의 마이너스 값으로 되며, Xw5는 Xwu로 된다(S110).
스텝 S102에 있어서 fg가 「0」이며, Xwu의 절대값이 최대인 것으로 판정된 경우(S102: "예", S103: "예"로부터 S104: "아니오", 또는, S103: "아니오"로부터 S105: "아니오"), Xwu가 양의 값인지의 여부가 판별된다(S107). Xwu가 양의 값인 경우(S107: "예"), Xu5는 「0」으로 되고, Xv5는 Xuv의 마이너스 값으로 되며, Xw5는 Xwu로 된다(S111). 한편, Xwu가 「0」이하인 경우(S107: "아니오"), Xu5는 Xwu의 마이너스 값으로 되고, Xv5는 Xvw로 되며, Xw5는 「0」으로 된다(S112).
스텝 S102에 있어서 fg가 「0」이며, Xvw의 절대값이 최대인 것으로 판정된 경우(S102: "예", S103: "아니오", S105: "예"), Xvw가 양의 값인지의 여부가 판별된다(S108). Xvw가 양의 값인 경우(S108: "예"), Xu5는 Xwu의 마이너스 값으로 되고, Xv5는 Xvw로 되며, Xw5는 「0」으로 된다(S113). 한편, Xvw가 「0」이하인 경우(S108: "아니오"), Xu5는 Xuv로 되고, Xv5는 「0」으로 되며, Xw5는 Xvw의 마이너스 값으로 된다(S114).
스텝 S102에 있어서 fg가 「1」이며, Xuv의 절대값이 최대인 것으로 판정된 경우(S102: "아니오", S115: "예", S116: "예"), Xuv가 양의 값인지의 여부가 판별된다(S118). Xuv가 양의 값인 경우(S118: "예"), Xu5는 「2」로 되고, Xv5는 「2」로부터 Xuv를 감산한 값으로 되며, Xw5는 「2」에 Xwu를 가산한 값으로 된다(S121). 한편, Xuv가 「0」이하인 경우(S118: "아니오"), Xu5는 「2」에 Xuv를 가산한 값으로 되고, Xv5는 「2」로 되며, Xw5는 「2」로부터 Xvw를 감산한 값으로 된다(S122).
스텝 S102에 있어서 fg가 「1」이며, Xwu의 절대값이 최대인 것으로 판정된 경우(S102: "아니오", S115: "예"로부터 S116: "아니오", 또는, S115: "아니오"로부터 S117: "아니오"), Xwu가 양의 값인지의 여부가 판별된다(S119). Xwu가 양의 값인 경우(S119: "예"), Xu5는 「2」로부터 Xwu를 감산한 값으로 되고, Xv5는 「2」에 Xvw를 가산한 값으로 되며, Xw5는 「2」로 된다(S123). 한편, Xwu가 「0」이하인 경우(S119: "아니오"), Xu5는 「2」로 되고, Xv5는 「2」로부터 Xuv를 감산한 값으로 되며, Xw5는 「2」에 Xwu를 가산한 값으로 된다(S124).
스텝 S102에 있어서 fg가 「1」이며, Xvw의 절대값이 최대인 것으로 판정된 경우(S102: "아니오", S115: "아니오", S117: "예"), Xvw가 양의 값인지의 여부가 판별된다(S120). Xvw가 양의 값인 경우(S120: "예"), Xu5는 「2」에 Xuv를 가산한 값으로 되고, Xv5는 「2」로 되며, Xw5는 「2」로부터 Xvw를 감산한 값으로 된다(S125). 한편, Xvw가 「0」이하인 경우(S120: "아니오"), Xu5는 「2」로부터 Xwu를 감산한 값으로 되고, Xv5는 「2」에 Xvw를 가산한 값으로 되며, Xw5는 「2」로 된다(S126).
즉, 지령값 신호 생성처리에서는, fg가 「0」인지 「1」인지를 판정하고, 선간 전압 지령값 신호(Xuv, Xvw, Xwu) 중 절대값이 최대인 것을 판정하며, 절대값이 최대로 되는 상 전압 지령값 신호의 양/음을 판정하고, 그 판정 결과에 따라서 지령값 신호(Xu5, Xv5, Xw5)를 결정하고 있다. 즉, 도 2에 나타낸 벡터도의 모드 1 내지 3 및 도 22에 나타낸 벡터도의 모드 1' 내지 3' 중 어느 쪽의 상태인가를 판정하고, 판정된 모드의 벡터도에 대응하도록 각 상의 지령값 신호(Xu5, Xv5, Xw5)를 결정하고 있다.
도 2(a)에 나타낸 모드 1의 상태 중 왼쪽의 도면으로부터 중앙의 도면까지의 기간(이하에서는, 「전반부분」이라 칭함)의 경우, 벡터(Pvw)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pvw)의 Y좌표는 음의 값으로 된다. 즉, 선간 전압 지령값 신호(Xvw)의 절대값이 최대로 되고, 선간 전압 지령값 신호(Xvw)가 음의 값으로 된다(도 25에 있어서, S108: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Puv)의 Y좌표의 값, 「0」, 벡터(Pvw)의 Y좌표의 마이너스 값으로 된다. 따라서, Xu5를 Xuv로 하고, Xv5를 「0」으로 하며, Xw5를 Xvw의 마이너스 값으로 하고 있다(도 25에 있어서의 S114).
도 2(a)에 나타낸 모드 1의 상태 중 중앙의 도면으로부터 오른쪽의 도면까지의 기간(이하에서는, 「후반부분」이라 함)의 경우, 벡터(Puv)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Puv)의 Y좌표는 양의 값으로 된다. 즉, 선간 전압 지령값 신호(Xuv)의 절대값이 최대로 되고, 선간 전압 지령값 신호(Xuv)가 양의 값으로 된다(도 25에 있어서, S106: "예"). 이때도, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Puv)의 Y좌표의 값, 「0」, 벡터(Pvw)의 Y좌표의 마이너스 값으로 된다. 따라서, Xu5를 Xuv로 하고, Xv5를 「0」으로 하며, Xw5를 Xvw의 마이너스 값으로 하고 있다(도 25에 있어서의 S109).
도 2(b)에 나타낸 모드 2의 상태 중 전반부분의 경우, 벡터(Pwu)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pwu)의 Y좌표는 음의 값으로 된다. 즉, 선간 전압 지령값 신호(Xwu)의 절대값이 최대로 되고, 선간 전압 지령값 신호(Xwu)가 음의 값으로 된다(도 25에 있어서, S107: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Pwu)의 Y좌표의 마이너스 값, 벡터(Pvw)의 Y좌표의 값, 「0」으로 된다. 따라서, Xu5를 Xwu의 마이너스 값으로 하고, Xv5를 Xvw로 하며, Xw5를 「0」로 하고 있다(도 25에 있어서의 S112).
도 2(b)에 나타낸 모드 2의 상태 중 후반부분의 경우, 벡터(Pvw)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pvw)의 Y좌표는 양의 값으로 된다. 즉, 선간 전압 지령값 신호(Xvw)의 절대값이 최대로 되고, 선간 전압 지령값 신호(Xvw)가 양의 값으로 된다(도 25에 있어서, S108: "예"). 이때도, 정점(u, v, w)의 Y좌표는, 각각, 벡터(Pwu)의 Y좌표의 마이너스 값, 벡터(Pvw)의 Y좌표의 값, 「0」으로 된다. 따라서, Xu5를 Xwu의 마이너스 값으로 하고, Xv5를 Xvw로 하며, Xw5를 「0」로 하고 있다(도 25에 있어서의 S113).
도 2(c)에 나타낸 모드 3의 상태 중 전반부분의 경우, 벡터(Puv)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Puv)의 Y좌표는 음의 값으로 된다. 즉, 선간 전압 지령값 신호(Xuv)의 절대값이 최대로 되고, 선간 전압 지령값 신호(Xuv)가 음의 값으로 된다(도 25에 있어서, S106: "아니오"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「0」, 벡터(Puv)의 Y좌표의 마이너스 값, 벡터(Pwu)의 Y좌표의 값으로 된다. 따라서, Xu5를 「0」으로 하고, Xv5를 Xuv의 마이너스 값으로 하며, Xw5를 Xwu로 하고 있다(도 25에 있어서의 S110).
도 2(c)에 나타낸 모드 3의 상태 중 후반부분의 경우, 벡터(Pwu)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pwu)의 Y좌표는 양의 값으로 된다. 즉, 선간 전압 지령값 신호(Xwu)의 절대값이 최대로 되고, 선간 전압 지령값 신호(Xwu)가 양의 값으로 된다(도 25에 있어서, S107: "예"). 이때도, 정점(u, v, w)의 Y좌표는, 각각, 「0」, 벡터(Puv)의 Y좌표의 마이너스 값, 벡터(Pwu)의 Y좌표의 값으로 된다. 따라서, Xu5를 「0」으로 하고, Xv5를 Xuv의 마이너스 값으로 하며, Xw5를 Xwu로 하고 있다(도 25에 있어서의 S111).
도 22(a)에 나타낸 모드 1'의 상태 중 전반부분의 경우, 벡터(Puv)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Puv)의 Y좌표는 양의 값으로 된다. 즉, 선간 전압 지령값 신호(Xuv)의 절대값이 최대로 되고, 선간 전압 지령값 신호(Xuv)가 양의 값으로 된다(도 25에 있어서, S118: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」, 「2」로부터 벡터(Puv)의 Y좌표를 감산한 값, 「2」에 벡터(Pwu)의 Y좌표를 가산한 값으로 된다. 따라서, Xu5를 「2」로 하고, Xv5를 「2」로부터 Xuv를 감산한 값으로 하고 Xw5를 「2」에 Xwu를 가산한 값으로 하고 있다(도 25에 있어서의 S121).
도 22(a)에 나타낸 모드 1'의 상태 중 후반부분의 경우, 벡터(Pwu)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pwu)의 Y좌표는 음의 값으로 된다. 즉, 선간 전압 지령값 신호(Xwu)의 절대값이 최대로 되고, 선간 전압 지령값 신호(Xwu)가 음의 값으로 된다(도 25에 있어서, S119: "아니오"). 이때도, 정점(u, v, w)의 Y좌표는, 각각, 「2」, 「2」로부터 벡터(Puv)의 Y좌표를 감산한 값, 「2」에 벡터(Pwu)의 Y좌표를 가산한 값으로 된다. 따라서, Xu5를 「2」로 하고, Xv5를 「2」로부터 Xuv를 감산한 값으로 하며, Xw5를 「2」에 Xwu를 가산한 값으로 하고 있다(도 25에 있어서의 S124).
도 22(b)에 나타낸 모드 2'의 상태 중 전반부분의 경우, 벡터(Pvw)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pvw)의 Y좌표는 양의 값으로 된다. 즉, 선간 전압 지령값 신호(Xvw)의 절대값이 최대로 되고, 선간 전압 지령값 신호(Xvw)가 양의 값으로 된다(도 25에 있어서, S120: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」에 벡터(Puv)의 Y좌표를 가산한 값, 「2」, 「2」로부터 벡터(Pvw)의 Y좌표를 감산한 값으로 된다. 따라서, Xu5를 「2」에 Xuv를 가산한 값으로 하고, Xv5를 「2」로 하며, Xw5를 「2」로부터 Xvw를 감산한 값으로 하고 있다(도 25에 있어서의 S125).
도 22(b)에 나타낸 모드 2'의 상태 중 후반부분의 경우, 벡터(Puv)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Puv)의 Y좌표는 음의 값으로 된다. 즉, 선간 전압 지령값 신호(Xuv)의 절대값이 최대로 되고, 선간 전압 지령값 신호(Xuv)가 음의 값으로 된다(도 25에 있어서, S118: "아니오"). 이때도, 정점(u, v, w)의 Y좌표는, 각각, 「2」에 벡터(Puv)의 Y좌표를 가산한 값, 「2」, 「2」로부터 벡터(Pvw)의 Y좌표를 감산한 값으로 된다. 따라서, Xu5를 「2」에 Xuv를 가산한 값으로 하고, Xv5를 「2」로 하며, Xw5를 「2」로부터 Xvw를 감산한 값으로 하고 있다(도 25에 있어서의 S122).
도 22(c)에 나타낸 모드 3'의 상태 중 전반부분의 경우, 벡터(Pwu)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pwu)의 Y좌표는 양의 값으로 된다. 즉, 선간 전압 지령값 신호(Xwu)의 절대값이 최대로 되고, 선간 전압 지령값 신호(Xwu)가 양의 값으로 된다(도 25에 있어서, S119: "예"). 이때, 정점(u, v, w)의 Y좌표는, 각각, 「2」로부터 벡터(Pwu)의 Y좌표를 감산한 값, 「2」에 벡터(Pvw)의 Y좌표를 가산한 값, 「2」로 된다. 따라서, Xu5를 「2」로부터 Xwu를 감산한 값으로 하고, Xv5를 「2」에 Xvw를 가산한 값으로 하며, Xw5를 「2」로 하고 있다(도 25에 있어서의 S123).
도 22(c)에 나타낸 모드 3'의 상태 중 후반부분의 경우, 벡터(Pvw)의 Y축 상에의 정사영의 길이가 최대로 되고, 벡터(Pvw)의 Y좌표는 음의 값으로 된다. 즉, 선간 전압 지령값 신호(Xvw)의 절대값이 최대로 되고, 선간 전압 지령값 신호(Xvw)가 음의 값으로 된다(도 25에 있어서, S120: "아니오"). 이때도, 정점(u, v, w)의 Y좌표는, 각각, 「2」로부터 벡터(Pwu)의 Y좌표를 감산한 값, 「2」에 벡터(Pvw)의 Y좌표를 가산한 값, 「2」로 된다. 따라서, Xu5를 「2」로부터 Xwu를 감산한 값으로 하고, Xv5를 「2」에 Xvw를 가산한 값으로 하며, Xw5를 「2」로 하고 있다(도 25에 있어서의 S126).
지령값 신호 생성처리에 의해 생성된 지령값 신호(Xu5, Xv5, Xw5)의 파형은, 도 24(b)에 나타낸 파형(Xu5, Xv5, Xw5)과 같이 된다. 즉, 모드 1'에 있어서는, 도 25의 순서도에 있어서 스텝 S121 또는 S124로 진행되므로, 파형(Xu5)은 「2」에 고정된 파형으로 되고, 파형(Xv5)은 파형(Xvu)(도 23(b) 참조)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 파형(Xw5)은 파형(Xwu)(도 23(a) 참조)을 「2」만큼 위쪽으로 시프트시킨 파형으로 된다. 또한, 모드 2'에 있어서는, 도 25의 순서도에 있어서 스텝 S122 또는 S125로 진행되므로, 파형(Xu5)은 파형(Xuv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 파형(Xv5)은 「2」에 고정된 파형으로 되며, 파형(Xw5)은 파형(Xwv)을 「2」만큼 위쪽으로 시프트시킨 파형으로 된다. 모드 3'에 있어서는, 도 25의 순서도에 있어서 스텝 S123 또는 S126으로 진행되므로, 파형(Xu5)은 파형(Xuw)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되고, 파형(Xv5)은 파형(Xvw)을 「2」만큼 위쪽으로 시프트시킨 파형으로 되며, 파형(Xw5)은 「2」에 고정된 파형으로 된다. 모드 1에 있어서는, 도 25의 순서도에 있어서 스텝 S109 또는 S114로 진행되므로, 파형(Xu5)은 파형(Xuv)(도 49(a) 참조)으로 되고, 파형(Xv5)은 「0」에 고정된 파형으로 되며, 파형(Xw5)은 파형(Xwv)(도 49(b) 참조)으로 된다. 모드 2에 있어서는, 도 25의 순서도에 있어서 스텝 S112 또는 S113으로 진행되므로, 파형(Xu5)은 파형(Xuw)으로 되고, 파형(Xv5)은 파형(Xvw)으로 되며, 파형(Xw5)은 「0」에 고정된 파형으로 된다. 모드 3에 있어서는, 도 25의 순서도에 있어서 스텝 S110 또는 S111로 진행되므로, 파형(Xu5)은 「0」에 고정된 파형으로 되고, 파형(Xv5)은 파형(Xvu)으로 되며, 파형(Xw5)은 파형(Xwu)으로 된다.
또, 도 25에 나타낸 순서도는 지령값 신호 생성처리의 일례로서, 이것으로 한정되지 않는다.
도 24(b)에 나타낸 바와 같이, 지령값 신호(Xu5, Xv5, Xw5)는, 주기적인 신호로 되고, 소정 기간에 「0」에 고정되며, 다른 소정 기간에 「2」에 고정된다. 따라서, 지령값 신호(Xu5, Xv5, Xw5)와 캐리어 신호를 비교함으로써 생성되는 PWM 신호는, 지령값 신호(Xu5, Xv5, Xw5)가 「0」 또는 「2」에 고정되어 있는 기간에 로 레벨 또는 하이 레벨을 계속 유지하게 된다. 이들 기간에 스위칭 소자의 스위칭이 정지되므로, 스위칭 횟수를 저감시킬 수 있어, 스위칭 로스를 저감시킬 수 있다. 또한, PWM 신호가 로 레벨에서의 계속 기간과 하이 레벨에서의 계속 기간의 양쪽을 지니고 있으므로, 정극 측의 스위칭 소자의 온 상태가 계속 유지하고 있는 기간과 부극 측의 스위칭 소자의 온 상태가 계속 유지하고 있는 기간이 생긴다. 따라서, 정극 측의 스위칭 소자와 부극 측의 스위칭 소자 중 어느 한쪽만이 온 상태를 계속할 경우와 비교해서, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간 간의 차이를 작게 할 수 있다. 이것에 의해, 정극 측의 스위칭 소자와 부극 측의 스위칭 소자에 의해 열화의 진행의 언밸런스를 억제할 수 있다. 또한, 냉각 부재의 설계가 복잡해지는 것을 완화할 수 있다.
제5실시형태에 있어서도, 제1실시형태와 마찬가지로, 지령값 신호(Xu5, Xv5, Xw5)의 하한값 및 상한값은 한정되지 않는다. 예를 들어, 하한값이 「-1」이고 상한값이 「1」로 되도록, 지령값 신호(Xu5, Xv5, Xw5)를 생성하도록 해도 된다. 이 경우, PWM 신호 생성부(53)에서 이용되는 캐리어 신호의 하한값 및 상한값도, 지령값 신호(Xu5, Xv5, Xw5)의 하한값 및 상한값을 따른 것을 설정할 필요가 있다.
상기 제5실시형태에서는, 지령값 신호(Xu5, Xv5, Xw5)의 「0」에 고정되어 있는 기간과 「2」에 고정되어 있는 기간이 모두 1주기의 1/6의 기간으로 되어 있다. 따라서, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간이 동등해진다. 그러나, 플래그 신호(fg)의 주기, 듀티비(주기에 대한 하이 레벨인 기간의 비율), 위상 (「1」로 전환하는 타이밍)에 의해서, 지령값 신호(Xu5, Xv5, Xw5)의 「0」에 고정되어 있는 기간과 「2」에 고정되어 있는 기간이 달라지고 있다.
도 26 내지 도 30은 지령값 신호(Xu5, Xv5, Xw5)의 시뮬레이션 결과를 설명하기 위한 도면이다. 도 26 내지 도 28에 있어서는, 플래그 신호(fg)의 듀티비 및 위상을 고정해서 주기를 변화시켰을 경우의 지령값 신호(Xu5, Xv5, Xw5)의 파형 및 플래그 신호(fg)의 파형을 나타내고 있다.
도 26(a)는 플래그 신호(fg)의 주기가 2T(= 1/30[s]: 주파수 30㎐)인 경우의 파형을 나타내고 있고, 도 26(b)는 플래그 신호(fg)의 주기가 T(= 1/60[s]: 주파수 60㎐)인 경우의 파형을 나타내고 있으며, 도 26(c)는 플래그 신호(fg)의 주기가 0.5T(= 1/120[s]: 주파수 120㎐)인 경우의 파형을 나타내고 있다. 플래그 신호(fg)의 위상은 상 전압 지령값 신호(Xu)의 위상 θ와 일치시키고 있다(즉, θ = 0일 때 플래그 신호(fg)를 「1」로 전환하도록 하고 있다). 또한, 플래그 신호(fg)의 듀티비를 「0.5」로 하고 있다.
도 26(a)에 나타낸 파형은, 도 24의 경우와 같은 조건에 의한 것이므로, 도 24에 나타낸 파형과 일치하고 있다.
도 26(b)에 나타낸 파형은, 플래그 신호(fg)의 주기를 도 26(a)의 경우의 절반으로 한 것이므로, 도 23(c)의 파형의 0≤θ≤π의 기간의 부분과 도 49(c)의 파형의 π≤θ≤2π 기간의 부분을 조합시킨 파형으로 되어 있다. 이 경우, 도 26(a)의 파형과 비교하면, 지령값 신호(Xu5)의 「0」에 고정되어 있는 기간과 「2」에 고정되어 있는 기간이 길게 되고, 지령값 신호(Xv5, Xw5)의 「0」에 고정되어 있는 기간과 「2」에 고정되어 있는 기간이 짧게 되어 있다. 그러나, 각 지령값 신호(Xu5, Xv5, Xw5)에 있어서의 「0」에 고정되어 있는 기간과 「2」에 고정되어 있는 기간은 동일하다. 이 경우에 있어서도, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간이 동등해진다. 그러나, U상의 스위칭 소자와 V상 및 W상의 스위칭 소자에 의해 스위칭이 정지되는 시간이 달라지게 된다.
도 26(c)에 나타낸 파형은, 플래그 신호(fg)의 주기를 도 26(a)의 경우의 1/4로 한 것이므로, 도 23(c)의 파형의 0≤θ≤π/2 기간의 부분, 도 49(c)의 파형의 π/2≤θ≤π 기간의 부분, 도 23(c)의 파형의 π≤θ≤3π/2 기간의 부분 및 도 49(c)의 파형의 3π/2≤θ≤2π 기간의 부분을 조합시킨 파형으로 되어 있다. 이 경우, 지령값 신호(Xu5)의 「0」에 고정되어 있는 기간과 「2」에 고정되어 있는 기간은 동일하지만, 지령값 신호(Xv5, Xw5)의 「0」에 고정되어 있는 기간과 「2」에 고정되어 있는 기간은 다르다. 이 경우, V상 및 W상에 있어서는, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간이 동등하게는 되지 않지만, 정극 측의 스위칭 소자와 부극 측의 스위칭 소자 중 어느 한쪽만이 온 상태를 계속 유지할 경우와 비교해서, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간 간의 차이를 작게 할 수 있다.
도 27은 플래그 신호(fg)의 주기를 도 26(a)의 경우(도 24의 경우)보다 크게 한 것이다. 도 27(a)는 플래그 신호(fg)의 주기가 3T(= 1/20[s]: 주파수 20㎐)인 경우의 파형을 나타내고 있고, 도 27(b)는 플래그 신호(fg)의 주기가 4T(= 1/15[s]: 주파수 15㎐)인 경우의 파형을 나타내고 있다. 플래그 신호(fg)의 위상은 상 전압 지령값 신호(Xu)의 위상 θ와 일치시키고 있다(즉, θ = 0일 때 플래그 신호(fg)를 「1」로 전환시키도록 하고 있다). 또한, 플래그 신호(fg)의 듀티비를 「0.5」로 하고 있다.
도 27(a)에 나타낸 파형은, 플래그 신호(fg)의 주기를 도 26(a)의 경우의 1.5배로 한 것이므로, 도 23(c)의 파형의 0≤θ≤3π 기간의 부분과 도 49(c)의 파형의 π≤θ≤3π 기간의 부분을 조합시킨 파형으로 되어 있다. 이 경우, 각 지령값 신호(Xu5, Xv5, Xw5)에 있어서의 「0」에 고정되어 있는 기간과 「2」에 고정되어 있는 기간은 동일하다. 이 경우에 있어서도, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간이 동등해진다. 그러나, U상의 스위칭 소자와 V상 및 W상의 스위칭 소자에 의해 스위칭이 정지되는 시간이 달라지게 된다.
도 27(b)에 나타낸 파형은, 플래그 신호(fg)의 주기를 도 26(a)의 경우의 2배로 한 것이므로, 도 23(c)의 파형의 0≤θ≤4π 기간의 부분과 도 49(c)의 파형의 0≤θ≤4π 기간의 부분을 조합시킨 파형으로 되어 있다. 이 경우, 도 26(a)의 파형과 비교하면, 지령값 신호(Xu5, Xv5, Xw5)의 「0」에 고정되어 있는 기간과 「2」에 고정되어 있는 기간이, 모두 1주기의 1/6의 기간으로 되어 있다. 따라서, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간이 동등해진다.
도 26 및 도 27에 나타낸 바와 같이, 지령값 신호(Xu5, Xv5, Xw5)의 파형은 각각 서로 다른 파형으로 되어 있다. 특히, 주기가 T인 경우(도 26(b) 참조) 등에, 각 파형의 차이가 현저해지고 있다. 지령값 신호(Xu5, Xv5, Xw5)의 파형이 각각 다른 경우, PWM 신호를 생성할 때 삽입되는 데드 타임에 의한 오차전압의 영향이 상에 따라서 다른 경우가 생긴다. 이 문제를 해소하기 위해서는, 지령값 신호(Xu5, Xv5, Xw5)의 파형이 동일해지도록 하면 된다.
도 28은 지령값 신호(Xu5, Xv5, Xw5)의 파형이 동일해질 경우를 설명하기 위한 것이다. 도 28에 있어서, 플래그 신호(fg)의 위상은 상 전압 지령값 신호(Xu)의 위상 θ와 일치시시키고 있다. 또한, 플래그 신호(fg)의 듀티비를 「0.5」로 하고 있다.
플래그 신호(fg)의 주기가 4T/3(= 1/45[s]: 주파수 45㎐)인 경우, 지령값 신호(Xu5, Xv5, Xw5)의 파형은 같은 파형으로 된다. 도 28(a)는, 플래그 신호(fg)의 주기가 4T/3인 경우의 파형을 나타내고 있다. 해당 파형은, 도 23(c)의 파형의 0≤θ≤4π/3 기간의 부분, 도 49(c)의 파형의 4π/3≤θ≤8π/3 기간의 부분, 도 23(c)의 파형의 2π/3≤θ≤2π 기간의 부분, 도 49(c)의 파형의 0≤θ≤4π/3 기간의 부분, 도 23(c)의 파형의 4π/3≤θ≤8π/3 기간의 부분 및 도 49(c)의 파형의 2π/3≤θ≤2π 기간의 부분을 조합시킨 파형으로 되어 있다. 이 경우, 지령값 신호(Xu5, Xv5, Xw5)의 파형이 같은 파형으로 되어 있다. 플래그 신호(fg)의 주파수가 3/4T(45㎐)의 배수인 경우(즉, 3/2T(90㎐), 9/4T(135㎐), 3/T(180㎐) 등)도, 지령값 신호(Xu5, Xv5, Xw5)의 파형이 같은 파형으로 된다. 도 28(b)는 플래그 신호(fg)의 주파수가 3/2T인 경우의 파형을 나타내고 있고, 도 28(c)는 플래그 신호(fg)의 주파수가 3/T인 경우인 파형을 나타내고 있다.
플래그 신호(fg)의 주파수가 3/T이고, 듀티비가 「0.5」인 경우에 있어서, 플래그 신호(fg)의 위상을 변화시켰을 경우, 지령값 신호(Xu5, Xv5, Xw5)의 파형은 변화되고, 소정의 경우에 특정한 파형으로 된다.
도 29에 있어서는, 플래그 신호(fg)의 주파수를 3/T(주기가 T/3)에, 듀티비를 「0.5」에 고정해서, 플래그 신호(fg)의 위상을 변화시켰을 경우의 지령값 신호(Xu5, Xv5, Xw5)의 파형을 나타내고 있다.
도 29(a)는, 플래그 신호(fg)의 위상을 π/6 지연시킨 경우(θ = π/6일 때 플래그 신호(fg)를 「1」로 전환시킬 경우)의 지령값 신호(Xu5, Xv5, Xw5)의 파형이다. 이 경우, 지령값 신호(Xu5, Xv5, Xw5)의 파형은, 제2실시형태에 있어서의 지령값 신호(Xu2, Xv2, Xw2)의 파형(도 13 참조)과 같은 파형으로 되어 있다. 도 29(b)는, 플래그 신호(fg)의 위상을 π/3 지연시킨 경우(θ = π/3일 때 플래그 신호(fg)를 「1」로 전환시킬 경우)의 지령값 신호(Xu5, Xv5, Xw5)의 파형이다. 이 경우, 지령값 신호(Xu5, Xv5, Xw5)의 파형은, 제3실시형태에 있어서의 지령값 신호(Xu3, Xv3, Xw3)의 파형(도 16 참조)과 같은 파형으로 되어 있다. 도 29(c)는, 플래그 신호(fg)의 위상을 π/2 지연시킨 경우(θ = π/2일 때 플래그 신호(fg)를 「1」로 전환시킬 경우)의 지령값 신호(Xu5, Xv5, Xw5)의 파형이다. 이 경우, 지령값 신호(Xu5, Xv5, Xw5)의 파형은, 제1실시형태에 있어서의 지령값 신호(Xu1, Xv1, Xw1)의 파형(도 4 참조)과 같은 파형으로 되어 있다. 즉, 제1 내지 제3실시형태에 따른 각 지령값 신호는, 제5실시형태에 따른 지령값 신호(Xu5, Xv5, Xw5)에 있어서의 특정한 조건(플래그 신호(fg)의 주기가 상 전압 지령값 신호(Xu)의 주기의 1/3, 듀티비가 「0.5」, 위상이 상 전압 지령값 신호(Xu)의 위상보다 π/6, π/3, π/2 지연시킴)인 경우의 것이다. 또, 상 전압 지령값 신호(Xu)의 위상 θ를 기준으로 하고 있으므로 π/6, π/3, π/2 지연시키는 것으로 되지만, 플래그 신호(fg)의 주기를 기준으로 한 경우에는, 플래그 신호(fg)의 위상을 π/2, 3π/2 지연시키게 된다. 또한, 도 28(c)에 나타낸 파형은, 플래그 신호(fg)의 위상을 변화시키지 않을 경우(θ = 0일 때 플래그 신호(fg)를 「1」로 전환시킬 경우)의 지령값 신호(Xu5, Xv5, Xw5)의 파형으로서, 제4실시형태에 있어서의 지령값 신호(Xu4, Xv4, Xw4)의 파형(도 20 참조)과 같은 파형으로 되어 있다.
또한, 플래그 신호(fg)의 주기(주파수)는, 전술한 것으로 한정되지 않는다. 듀티비가 「0.5」인 경우, 플래그 신호(fg)의 주기에 의해서 지령값 신호(Xu5, Xv5, Xw5)의 파형은 다르지만, 「2」에 고정되어 있는 기간과 「0」에 고정되어 있는 기간이 생긴다. 따라서, 정극 측의 스위칭 소자가 온 상태를 계속 유지하는 기간과, 부극 측의 스위칭 소자가 온 상태를 계속 유지하는 기간이 생기므로, 정극 측의 스위칭 소자와 부극 측의 스위칭 소자 중 어느 한쪽만이 온 상태를 계속할 경우와 비교해서, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간 간의 차이를 작게 할 수 있다.
듀티비가 「0.5」이고 플래그 신호(fg)의 주기를 nT(n은 자연수)로 한 경우, 즉, 상 전압 지령값 신호(Xu)의 주기(T)의 배수의 주기로 한 경우, 지령값 신호(Xu5, Xv5, Xw5)에 있어서의 「0」에 고정되어 있는 기간과 「2」에 고정되어 있는 기간과는 동일하게 되고, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간이 동등해진다. 또한, 듀티비가 「0.5」이고 플래그 신호(fg)의 주기를 2nT(n은 자연수)로 한 경우, 즉, 상 전압 지령값 신호(Xu)의 주기의 짝수배의 주기로 한 경우, 지령값 신호(Xu5, Xv5, Xw5)의 「0」에 고정되어 있는 기간과 「2」에 고정되어 있는 기간이 모두 1주기의 1/6의 기간으로 된다. 이 경우, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간이 동등해지고, 또한, U상, V상, W상의 스위칭 소자의 온 상태로 되어 있는 시간이 동등해진다.
플래그 신호(fg)의 위상에 의해서 지령값 신호(Xu5, Xv5, Xw5)의 파형은 달라지지만, 듀티비가 「0.5」인 경우, 「2」에 고정되어 있는 기간과 「0」에 고정되어 있는 기간이 생긴다. 따라서, 정극 측의 스위칭 소자가 온 상태를 계속 유지하는 기간과, 부극 측의 스위칭 소자가 온 상태를 계속 유지하는 기간이 생기므로, 정극 측의 스위칭 소자와 부극 측의 스위칭 소자 중 어느 한쪽만이 온 상태를 계속 유지할 경우에 비해서, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간 간의 차이를 작게 할 수 있다.
상기에서는 플래그 신호(fg)의 듀티비를 「0.5」로 한 경우에 대해서 설명하고 있지만, 이것으로 한정되지 않는다. 플래그 신호(fg)의 듀티비에 의해서, 지령값 신호(Xu5, Xv5, Xw5)의 「0」에 고정되어 있는 기간과 「2」에 고정되어 있는 기간이 달라지게 된다.
도 30에 있어서는, 플래그 신호(fg)의 주기 및 위상을 고정해서 듀티비를 변화시킨 경우의 지령값 신호(Xu5, Xv5, Xw5)의 파형 및 플래그 신호(fg)의 파형을 나타내고 있다. 도 30(a)는 플래그 신호(fg)의 듀티비가 「0.45」인 경우의 파형을 나타내고 있고, 도 30(b)는 플래그 신호(fg)의 듀티비가 「0.5」인 경우의 파형을 나타내고 있으며, 도 30(c)는 플래그 신호(fg)의 듀티비가 「0.55」인 경우의 파형을 나타내고 있다. 플래그 신호(fg)의 위상은 상 전압 지령값 신호(Xu)의 위상 θ와 일치시키고 있다. 또한, 플래그 신호(fg)의 주기는 2T(= 1/30[s]: 주파수 30㎐)로 하고 있다.
도 30(b)에 나타낸 파형은, 도 24의 경우와 같은 조건에 의한 것이므로, 도 24에 나타낸 파형과 일치하고 있다.
도 30(a)에 나타낸 파형은, 플래그 신호(fg)의 듀티비를 도 30(b)의 경우보다 작게 한 것이며, 도 23(c)의 파형의 0≤θ≤1.8π(= 4π?0.45) 기간의 부분과 도 49(c)의 파형의 1.8π≤θ≤4π 기간의 부분을 조합시킨 파형으로 되어 있다. 이 경우, 도 30(b)의 파형과 비교하면, 지령값 신호(Xu5, Xv5)의 「0」에 고정되어 있는 기간이 길게 되고, 지령값 신호(Xw5)의 「2」에 고정되어 있는 기간이 짧게 되어 있다. 따라서, 각 지령값 신호(Xu5, Xv5, Xw5)에 있어서의 「0」에 고정되어 있는 기간 쪽이 「2」에 고정되어 있는 기간보다 길게 되어 있다. 이 경우, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간이 동등하게는 되지 않지만, 정극 측의 스위칭 소자와 부극 측의 스위칭 소자 중 어느 한쪽만이 온 상태를 계속 유지할 경우에 비해서, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간 간의 차이를 작게 할 수 있다.
도 30(c)에 나타낸 파형은, 플래그(fg)의 듀티비를 도 30(b)의 경우보다 크게 한 것이며, 도 23(c)의 파형의 0≤θ≤2.2π(= 4π?0.55) 기간의 부분과 도 49(c)의 파형의 2.2π≤θ≤4π 기간의 부분을 조합시킨 파형으로 되어 있다. 이 경우, 도 30(b)의 파형과 비교하면, 지령값 신호(Xu5, Xw5)의 「2」에 고정되어 있는 기간이 길게 되고, 지령값 신호(Xv5)의 「0」에 고정되어 있는 기간이 짧게 되어 있다. 따라서, 각 지령값 신호(Xu5, Xv5, Xw5)에 있어서의 「0」에 고정되어 있는 기간 쪽이 「2」에 고정되어 있는 기간보다 짧게 되어 있다. 이 경우, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간이 동등하게는 되지 않지만, 정극 측의 스위칭 소자와 부극 측의 스위칭 소자 중 어느 한쪽만이 온 상태를 계속할 경우에 비해서, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간 간의 차이를 작게 할 수 있다.
또, 플래그 신호(fg)의 듀티비는, 전술한 것으로 한정되지 않는다. 플래그 신호(fg)의 듀티비에 의해서 지령값 신호(Xu5, Xv5, Xw5)의 파형은 달라지게 된다. 듀티비가 작아질수록 각 지령값 신호(Xu5, Xv5, Xw5)에 있어서의 「0」에 고정되어 있는 기간이 「2」에 고정되어 있는 기간과 비교해서 길게 되고, 듀티비가 지나치게 작아지면 「2」에 고정되어 있는 기간이 생기지 않게 된다. 또한, 듀티비가 커질수록 각 지령값 신호(Xu5, Xv5, Xw5)에 있어서의 「0」에 고정되어 있는 기간이 「2」에 고정되어 있는 기간에 비해서 짧게 되고, 듀티비가 지나치게 커지면 「0」에 고정되어 있는 기간이 생기지 않게 된다. 따라서, 플래그 신호(fg)의 듀티비는 「0.5」에 가까울수록 알맞고, 「0.5」로 하는 것이 가장 바람직하다.
상기 제1 내지 5실시형태에 있어서는, 계통연계 인버터 시스템의 인버터 회로를 제어하는 제어회로에 대해서 설명했지만, 이것으로 한정되지 않는다. 본 발명은, 다른 시스템의 인버터 회로를 제어하는 제어회로에도 적용할 수 있다. 또한, 본 발명은, 직류 전력을 교류 전력으로 변환하는 인버터 회로의 제어회로 이외에도 적용할 수 있다. 예를 들어, 교류 전력을 직류 전력으로 변환하는 컨버터 회로 등, 3상 교류 전력을 이용하는 전력변환회로의 제어회로에도 적용할 수 있다. 본 발명을 이들 제어회로에 적용했을 경우에도, 스위칭 소자의 스위칭을 주기적으로 정지시켜서 스위칭 로스를 저감할 수 있고, 또한, 정극 측의 스위칭 소자와 부극 측의 스위칭 소자와로 온 상태로 되어 있는 시간을 동등하게 하는 것이 가능하다고 하는 효과를 거둘 수 있다.
전술한 바와 같이, 플래그 신호(fg)의 주기, 듀티비, 위상을 변경함으로써, 제5실시형태에 따른 지령값 신호(Xu5, Xv5, Xw5)의 파형을 변화시킬 수 있다. 또한, 플래그 신호(fg)가 「1」인 동안, 지령값 신호(Xu5, Xv5, Xw5) 중 어느 하나가 「2」에 고정되고, 플래그 신호(fg)가 「0」인 동안, 지령값 신호(Xu5, Xv5, Xw5) 중 어느 하나가 「0」에 고정된다. 따라서, 플래그 신호(fg)의 주기에 따라서, 지령값 신호(Xu5, Xv5, Xw5) 중 어느 하나가 「2」에 고정되어 있는 기간과 「0」에 고정되어 있는 기간의 길이가 변화된다. 또한, 플래그 신호(fg)의 듀티비에 따라서, 「2」에 고정되어 있는 기간과 「0」에 고정되어 있는 기간의 길이의 비가 변화된다. 이것을 이용해서, 플래그 신호(fg)의 주기 및 듀티비를 변화시킴으로써, 멀티레벨 인버터의 중간 전위를 제어할 수 있다. 이하에, 지령값 신호(Xu5, Xv5, Xw5)의 파형을 멀티레벨 인버터에 이용할 경우를 제6실시형태로서 설명한다.
제6실시형태에 따른 계통연계 인버터 시스템은, 상기 제1 내지 5실시형태에 따른 계통연계 인버터 시스템(A)에 대해서, 인버터 회로의 구성이 다르다. 또한, 인버터 회로의 구성의 상위에 의해, 제어회로의 구성도 다르다.
도 31은 제6실시형태에 따른 인버터 회로의 내부 구성을 설명하기 위한 회로도이다. 도 31에 있어서, 도 6에 나타낸 인버터 회로(2)와 동일 또는 유사한 요소에는 동일한 부호를 붙이고 있다.
도 31에 나타낸 인버터 회로(2')는 3레벨 인버터 회로이며, 출력 상 전압이 직류 전원(1)의 부극의 전위인 「0」, 정극의 전위인 「E」, 그 중간 전위인 「(1/2)E」의 3종류 중 어느 하나의 전위로 되는 것이 가능하도록 구성되어 있는 점에서, 도 6에 나타낸 인버터 회로(2)와 다르다.
인버터 회로(2')는 12개의 스위칭 소자(S1) 내지 (S12), 12개의 환류 다이오드(D1) 내지 (D12) 및 2개의 분압용 컨덴서(C1), (C2)를 구비하고 있다. 본 실시형태에서는, 스위칭 소자(S1) 내지 (S12)로서 IGBT를 사용하고 있다. 또, 스위칭 소자(S1) 내지 (S12)는 IGBT로 한정되지 않고, 바이폴라 트랜지스터, MOSFET, 역저지 사이리스터 등이어도 된다. 또한, 환류 다이오드(D1) 내지 (D12), 분압용 컨덴서(C1), (C2)의 종류도 한정되지 않는다.
분압용 컨덴서(C1), (C2)는, 정전용량이 동일한 컨덴서로서, 직류 전원(1)으로부터 입력되는 직류 전압을 분압하는 것이다. 분압용 컨덴서(C1)와 분압용 컨덴서(C2)는 점(O)에서 직렬접속되고, 직류 전원(1)의 정극에 접속하는 점(P)과 부극에 접속하는 점(N) 사이에 병렬 접속되어 있다. 직류 전원(1)의 부극은 접지되어 있으므로, 점(N)의 전위는 「0」이다. 직류 전원(1)의 정극의 전위, 즉 점(P)의 전위를 「E」라 하면, 점(O)의 전위는, 점(N)의 전위 「0」과 점(P)의 전위 「E」의 중간 전위인 「(1/2)E」로 된다.
점(O)에 접속되어 있는 스위칭 소자가 온 상태인 경우, 점(O)과 계통(B) 사이에서 전류가 흐름으로써, 점(O)의 전위가 과도적으로 변화될 경우가 있다. 즉, 점(O)의 전위는, 고정되어 있는 것이 아니라, 변화된다. 점(O)의 전위가 크게 변화되면, 출력 상 전압의 파형이 교란되어, 적절하게 제어를 행하는 것이 가능하지 않게 될 경우가 있다. 본 실시형태에서는, 점(O)의 전위의 변화의 진폭을 소망의 값으로 하는 바와 같이, 플래그 신호(fg)의 주기를 설정하고 있다. 또한, 점(O)의 전위를, 소망의 전위로 하고자 할 경우가 있다. 본 실시형태에서는, 점(O)의 전위의 변화의 중심전위를 소망의 값으로 하는 바와 같이, 플래그 신호(fg)의 듀티비를 설정하고 있다.
스위칭 소자(S1)와 (S4)는, 스위칭 소자(S1)의 이미터 단자와 스위칭 소자(S4)의 컬렉터 단자가 접속되어서, 직렬접속되어 있다. 스위칭 소자(S1)의 컬렉터 단자는 점(P)에 접속되고, 스위칭 소자(S4)의 이미터 단자는 점(N)에 접속되어서, 브리지 구조를 형성하고 있다. 마찬가지로, 스위칭 소자(S2)와 (S5)가 직렬접속되어서 브리지 구조를 형성하고, 스위칭 소자(S3)와 (S6)가 직렬접속되어서 브리지 구조를 형성하고 있다. 스위칭 소자(S1, S2, S3)는 직류 전원(1)의 정극 측에 접속되어 있으므로, 스위칭 소자(S1, S2, S3)를 구별하지 않을 경우에는, 「정극 측 스위치(Sp)」라 기재할 경우가 있다. 한편, 스위칭 소자(S4, S5, S6)는, 직류 전원(1)의 부극 측에 접속되어 있으므로, 스위칭 소자(S4, S5, S6)를 구별하지 않을 경우에는, 「부극 측 스위치(Sn)」라 기재할 경우가 있다. 각 스위칭 소자(S1) 내지 (S6)의 베이스 단자에는, 각각, 제어회로(5')로부터 출력되는 PWM 신호(P)(Pup, Pvp, Pwp, Pun, Pvn, Pwn)가 입력된다. 또, 각 PWM 신호의 상세는 후술한다.
스위칭 소자(S1)와 (S4)로 형성되어 있는 브리지 구조를 U상 암으로 하고, 스위칭 소자(S2)와 S5로 형성되어 있는 브리지 구조를 V상 암으로 하며, 스위칭 소자(S3)와 (S6)로 형성되어 있는 브리지 구조를 W상 암으로 한다. U상 암의 스위칭 소자(S1)와 (S4)의 접속점(U)에는 U상의 출력 라인이 접속되고, V상 암의 스위칭 소자(S2)와 (S5)의 접속점(V)에는 V상의 출력 라인이 접속되며, W상 암의 스위칭 소자(S3)와 (S6)의 접속점(W)에는 W상의 출력 라인이 접속되어 있다.
접속점(U)은, 스위칭 소자(S7) 및 (S8)로 이루어진 중간 측 스위치를 개재해서, 점(O)에 접속되어 있다. 스위칭 소자(S7)와 (S8)는, 각각의 컬렉터 단자가 접속되어서, 직렬접속되어 있다. 스위칭 소자(S7)의 이미터 단자는 점(O)에 접속되고, 스위칭 소자(S8)의 이미터 단자는 점(U)에 접속되어 있다. 마찬가지로, 접속점(V)은, 스위칭 소자(S9) 및 (S10)로 이루어진 중간 측 스위치를 개재해서, 점(O)에 접속되어 있다. 스위칭 소자(S9)와 (S10)는, 각각의 컬렉터 단자가 접속되고, 스위칭 소자(S9)의 이미터 단자는 점(O)에 접속되며, 스위칭 소자(S10)의 이미터 단자는 점(V)에 접속되어 있다. 또한, 접속점(W)은, 스위칭 소자(S11) 및 (S12)로 이루어진 중간 측 스위치를 개재해서, 점(O)에 접속되어 있다. 스위칭 소자(S11)와 (S12)는, 각각의 컬렉터 단자가 접속되고, 스위칭 소자(S11)의 이미터 단자는 점(O)에 접속되며, 스위칭 소자(S12)의 이미터 단자는 점(W)에 접속되어 있다. 스위칭 소자(S7) 및 (S8)는, 동일 타이밍에서 온/오프 동작을 행하여, 온 상태일 때 점(O)과 점(U)의 접속을 도통시키고, 오프 상태일 때 접속을 도통시키지 않도록 한다. 마찬가지로, 스위칭 소자(S9) 및 (S10)도, 동일 타이밍에서 온/오프 동작을 행하여, 온 상태일 때 점(O)과 점(V)의 접속을 도통시키고, 오프 상태일 때 접속을 도통시키지 않도록 한다. 또한, 스위칭 소자(S11) 및 (S12)도, 동일 타이밍에서 온/오프 동작을 행하여, 온 상태일 때 점(O)과 점(W)의 접속을 도통시키고, 오프 상태일 때 접속을 도통시키지 않도록 한다. 또, 각 중간 측 스위치를 구별하지 않을 경우에는, 「중간 측 스위치(So)」라 기재할 경우가 있다. 스위칭 소자(S7) 및 (S8)의 베이스 단자, 스위칭 소자(S9) 및 (S10)의 베이스 단자, 스위칭 소자(S11) 및 (S12)의 베이스 단자에는, 각각, 제어회로(5')로부터 출력되는 PWM 신호(P)(Puo, Pvo, Pwo)가 입력된다.
각 스위칭 소자(S1) 내지 (S12)는, PWM 신호(P)에 의거해서, 온 상태와 오프 상태를 전환할 수 있다. 정극 측 스위치(Sp)가 온 상태로 부극 측 스위치(Sn) 및 중간 측 스위치(So)가 오프 상태인 경우, 해당 상의 출력 라인의 전위는 점(P)의 전위(즉, 직류 전원(1)의 정극 측의 전위 「E」)로 된다. 부극 측 스위치(Sn)가 온 상태이고 정극 측 스위치(Sp) 및 중간 측 스위치(So)가 오프 상태인 경우, 해당 상의 출력 라인의 전위는 점(N)의 전위(즉, 직류 전원(1)의 부극 측의 전위 「0」)로 된다. 또한, 중간 측 스위치(So)가 온 상태이고 정극 측 스위치(Sp) 및 부극 측 스위치(Sn)가 오프 상태인 경우, 해당 상의 출력 라인의 전위는 점(O)의 전위(즉, 직류 전원(1)의 정극 측과 부극 측의 중간 전위「(1/2)E」)로 된다. 이것에 의해, 각 출력 라인으로부터 출력되는 출력 상 전압은, 직류 전원(1)의 정극 측의 전위 「E」, 부극 측의 전위 「0」, 중간 전위 「(1/2)E」의 3레벨의 전위로 된다. 또한, 출력 라인 간의 전압인 출력 선간 전압은 5레벨의 전위로 된다.
환류 다이오드(D1) 내지 (D12)는, 스위칭 소자(S1) 내지 (S12)의 컬렉터 단자와 이미터 단자 사이에, 각각 역병렬로 접속되어 있다. 즉, 환류 다이오드(D1) 내지 (D12)의 애노드 단자는 각각 스위칭 소자(S1) 내지 (S12)의 이미터 단자에 접속되고, 환류 다이오드(D1) 내지 (D12)의 캐소드 단자는 각각 스위칭 소자(S1) 내지 (S12)의 컬렉터 단자에 접속되어 있다. 환류 다이오드(D1) 내지 (D12)는, 스위칭 소자(S1) 내지 (S12)의 전환에 의해서 발생하는 역기전력에 의한 역방향의 높은 전압이 스위칭 소자(S1) 내지 (S12)에 인가되지 않도록 하기 위한 것이다.
인버터 회로(2')에 있어서는, 각 스위칭 소자(S1) 내지 (S12)에 인가되는 전압은 「(1/2)E」로 된다. 따라서, 인버터 회로(2)(도 6 참조)와 비교해서, 각 스위칭 소자(S1) 내지 (S6)의 스위칭 시의 전력의 손실(이하, 「스위칭 손실」이라 함)을 저감할 수 있다. 또한, 필터 회로(3)(도 5 참조)에서 제거하는 스위칭 주파수 성분의 진폭도 반으로 되므로, 필터 회로(3)의 필터 용량을 작게 할 수 있다. 따라서, 필터 회로(3)에 의한 전력의 손실도 저감시킬 수 있다. 또, 각 스위칭 소자(S1) 내지 (S12)로서, 내압이 낮은 디바이스를 사용할 수 있다.
도 32는 제6실시형태에 따른 제어회로의 내부 구성을 설명하기 위한 블록도이다. 도 32에 있어서, 도 7에 나타낸 제어회로(5)와 동일 또는 유사한 요소에는 동일한 부호를 붙이고 있다.
도 32에 나타낸 제어회로(5')는 지령값 신호 생성부에 플래그 신호(fg)의 주기와 듀티비를 설정하는 구성을 설치한 점 및 PWM 신호 생성부가 중간 측 스위치(So)에 출력하기 위한 PWM 신호를 생성하는 점에서, 도 7에 나타낸 제어회로(5)와 다르다.
도 33은, 제6실시형태에 따른 지령값 신호 생성부의 내부 구성을 설명하기 위한 블록도이다. 도 33에 있어서, 도 21에 나타낸 지령값 신호 생성부(52')와 동일 또는 유사한 요소에는 동일한 부호를 붙이고 있다. 도 33에 나타낸 지령값 신호 생성부(52")는 주기 설정부(525) 및 듀티비 설정부(526)를 설치하고 있는 점에서, 지령값 신호 생성부(52')와 다르다.
주기 설정부(525)는, 플래그 신호(fg)의 주기를 설정하는 것이다. 플래그 신호(fg)의 주기에 의해서, 인버터 회로(2')의 점(O)(도 31 참조)의 전위의 변화의 진폭이 달라지게 된다. 해당 진폭을 소망의 진폭으로 하기 위한 값이 미리 실험에 의해서 취득되고 있고, 주기 설정부(525)는 해당 값을 플래그 신호(fg)의 주기로서 설정한다.
듀티비 설정부(526)는, 플래그 신호(fg)의 듀티비를 설정하는 것이다. 플래그 신호(fg)의 듀티비에 의해서, 점(O)의 전위의 변화의 중심 전위가 달라지게 된다. 해당 중심전위를 소망의 전위로 하기 위한 값이 미리 실험에 의해 취득되고 있고, 듀티비 설정부(526)는 해당 값을 플래그 신호(fg)의 듀티비로서 설정한다.
플래그 신호 생성부(523)는, 주기 설정부(525)에 의해 설정된 주기에서, 듀티비 설정부(526)에 의해 설정된 듀티비의 펄스 신호를 플래그 신호(fg)로서 생성한다.
도 34는 제6실시형태에 따른 PWM 신호 생성부의 내부 구성을 설명하기 위한 블록도이다. 도 34에 나타낸 PWM 신호 생성부(53')는 그 내부에서 생성되는 소정의 주파수(예를 들어, 4㎑)의 캐리어 신호(예를 들어, 삼각파 신호)와, 지령값 신호 생성부(52")로부터 입력되는 지령값 신호(Xu5, Xv5, Xw5)에 의거해서 PWM 신호(P)를 생성하고, 인버터 회로(2')에 출력하는 것이다.
지령값 신호(Xu5, Xv5, Xw5)는, 상한값 「2」와 하한값 「0」 사이에서 변화된다(도 24(b) 참조). PWM 신호 생성부(53')는 상한값을 지령값 신호(Xu5, Xv5, Xw5)의 상한값 「2」로 하고, 하한값을 지령값 신호(Xu5, Xv5, Xw5)의 중간값(상한값 「2」과 하한값 「0」의 중간값) 「1」로 하는 캐리어 신호(이하에서는, 「P측 캐리어 신호」라 함)와, 상한값을 지령값 신호(Xu5, Xv5, Xw5)의 중간값 「1」로 하고 하한값을 지령값 신호(Xu5, Xv5, Xw5)의 하한값 「0」으로 하는 캐리어 신호(이하에서는, 「N측 캐리어 신호」라 함)의 2개의 캐리어 신호를 생성한다. PWM 신호 생성부(53')는 P측 캐리어 신호와 지령값 신호(Xu5, Xv5, Xw5)에 의거해서 각각 PWM 신호(Pup, Pvp, Pwp)를 생성하고, N측 캐리어 신호와 지령값 신호(Xu5, Xv5, Xw5)에 의거해서 각각 PWM 신호(Pun, Pvn, Pwn)를 생성한다.
도 35는 지령값 신호(Xu5)와 P측 캐리어 신호 및 N측 캐리어 신호로부터 PWM 신호(Pup, Pun)를 생성하는 방법을 설명하기 위한 도면이다. 도 35에 있어서는, 지령값 신호(Xu5)를 파형(X), P측 캐리어 신호를 파형(Ca1), N측 캐리어 신호를 파형(Ca2)으로 나타내고 있다.
도 35(a)에 나타낸 바와 같이, P측 캐리어 신호의 파형(Ca1)은 「2」와 「1」 사이에서 변화되는 삼각파이며, N측 캐리어 신호의 파형(Ca2)은 「1」과 「0」 사이에서 변화되는 삼각파이다. 지령값 신호(Xu5)의 파형(X)이 P측 캐리어 신호의 파형(Ca1) 및 N측 캐리어 신호의 파형(Ca2)과 비교되어서, PWM 신호(Pup, Pun)가 생성된다. 또, 캐리어 신호는 삼각파 신호에 한정되지 않고, 예를 들어, 톱니형상파 등이어도 된다.
또한, PWM 신호 생성부(53')는 PWM 신호(Pup)와 PWM 신호(Pun)로부터 PWM 신호(Puo)를 생성하고, PWM 신호(Pvp)와 PWM 신호(Pvn)로부터 PWM 신호(Pvo)를 생성하며, PWM 신호(Pwp)와 PWM 신호(Pwn)로부터 PWM 신호(Pwo)를 생성한다.
도 34에 나타낸 바와 같이, PWM 신호 생성부(53')는 제1비교부(531), 제2비교부(532) 및 NOR부(533)를 구비하고 있다.
제1비교부(531)는, 지령값 신호 생성부(52")로부터 입력되는 지령값 신호(Xu5, Xv5, Xw5)와 P측 캐리어 신호를 비교해서, 각각 PWM 신호(Pup, Pvp, Pwp)를 생성한다.
도 35(b)는 지령값 신호(Xu5)와 P측 캐리어 신호로부터 PWM 신호(Pup)를 생성하는 방법을 설명하기 위한 도면이다. 도 35(b)에 있어서는, PWM 신호(Pup)를 파형(P1)으로 나타내고 있다. 제1비교부(531)는, 지령값 신호(Xu5)가 P측 캐리어 신호 이상으로 되는 기간에 하이 레벨로 되고, 지령값 신호(Xu5)가 P측 캐리어 신호보다 작은 기간에 로 레벨로 되는 펄스 신호를 PWM 신호(Pup)로서 생성한다. 따라서, 도 35(b)에 있어서, 파형(X)이 파형(Ca1) 이상으로 되는 기간에 파형(P1)이 하이 레벨로 되고 있고, 파형(X)이 파형(Ca1)보다 작은 기간에 파형(P1)이 로 레벨로 되고 있다.
지령값 신호(Xv5)와 P측 캐리어 신호로부터 PWM 신호(Pvp)를 생성하는 방법 및 지령값 신호(Xw5)와 P측 캐리어 신호로부터 PWM 신호(Pwp)를 생성하는 방법도 마찬가지이다. 생성된 PWM 신호(Pup, Pvp, Pwp)는, 각각 인버터 회로(2')의 스위칭 소자(S1, S2, S3)의 베이스 단자에 입력된다. 또한, PWM 신호(Pup, Pvp, Pwp)는 NOR부(533)에도 입력된다.
또한, PWM 신호(Pup, Pvp, Pwp)는 지령값 신호(Xu5, Xv5, Xw5)와 P측 캐리어 신호와의 비교에 의한 방법 이외의 방법으로 생성하도록 해도 된다. 예를 들어, 지령값 신호(Xu5, Xv5, Xw5)에 있어서 「1」이상으로 되는 부분으로부터 PWM 홀드법을 이용해서 펄스 폭을 산출하고, 해당 펄스 폭에 의거해서 PWM 신호(Pup, Pvp, Pwp)를 생성할 수도 있다(일본국 공개 특허 제2010-68630호 공보 참조).
제2비교부(532)는, 지령값 신호 생성부(52")로부터 입력되는 지령값 신호(Xu5, Xv5, Xw5)와 N측 캐리어 신호를 비교해서, 각각 PWM 신호(Pun, Pvn, Pwn)를 생성한다.
도 35(c)는, 지령값 신호(Xu5)와 N측 캐리어 신호로부터 PWM 신호(Pun)를 생성하는 방법을 설명하기 위한 도면이다. 도 35(c)에 있어서는, PWM 신호(Pun)를 파형(P2)으로 나타내고 있다. 제2비교부(532)는, 지령값 신호(Xu5)가 N측 캐리어 신호보다 큰 기간에 로 레벨로 되고, 지령값 신호(Xu5)가 N측 캐리어 신호 이하로 되는 기간에 하이 레벨로 되는 펄스 신호를 PWM 신호(Pun)로서 생성한다. 따라서, 도 35(c)에 있어서, 파형(X)이 파형(Ca2)보다 큰 기간에 파형(P2)이 로 레벨로 되고 있고, 파형(X)이 파형(Ca2) 이하로 되는 기간에 파형(P2)이 하이 레벨로 되고 있다.
지령값 신호(Xv5)와 N측 캐리어 신호로부터 PWM 신호(Pvn)를 생성하는 방법 및 지령값 신호(Xw5)와 N측 캐리어 신호로부터 PWM 신호(Pwn)를 생성하는 방법도 마찬가지이다. 생성된 PWM 신호(Pun, Pvn, Pwn)는, 각각 인버터 회로(2')의 스위칭 소자(S4, S5, S6)의 베이스 단자에 입력된다. 또한, PWM 신호(Pun, Pvn, Pwn)는 NOR부(533)에도 입력된다.
또한, PWM 신호(Pun, Pvn, Pwn)는, 지령값 신호(Xu5, Xv5, Xw5)와 N측 캐리어 신호와의 비교에 의한 방법 이외의 방법으로 생성하도록 해도 된다. 예를 들어, 지령값 신호(Xu5, Xv5, Xw5)에 있어서 「1」미만으로 되는 부분으로부터 PWM 홀드법을 이용해서 펄스 폭을 산출하고, 해당 펄스 폭에 의거해서 PWM 신호(Pun, Pvn, Pwn)를 생성할 수도 있다.
NOR부(533)는, 제1비교부(531)로부터 PWM 신호(Pup, Pvp, Pwp)가 입력되고, 제2비교부(532)로부터 PWM 신호(Pun, Pvn, Pwn)가 입력되어서, PWM 신호(Puo, Pvo, Pwo)를 생성한다.
도 36은 PWM 신호(Pup)와 PWM 신호(Pun)로부터 PWM 신호(Puo)를 생성하는 방법을 설명하기 위한 도면이다. 도 36에 있어서는, PWM 신호(Pup, Pun, Puo)를 각각 파형(P1, P2, P3)으로 나타내고 있다. NOR부(533)는, PWM 신호(Pup)와 PWM 신호(Pun)의 부정 논리합을 연산하고, PWM 신호(Puo)를 생성한다. 따라서, 도 36에 있어서, 파형(P1)과 파형(P2)이 양쪽 모두 로 레벨의 기간만, 파형(P3)이 하이 레벨로 되어 있다.
마찬가지로, NOR부(533)는, PWM 신호(Pvp)와 PWM 신호(Pvn)의 부정 논리합을 연산해서 PWM 신호(Pvo)를 생성하고, PWM 신호(Pwp)와 PWM 신호(Pwn)와의 부정 논리합을 연산해서 PWM 신호(Pwo)를 생성한다. 생성된 PWM 신호(Puo)는 인버터 회로(2')의 스위칭 소자(S7) 및 (S8)의 베이스 단자에 입력되고, PWM 신호(Pvo)는 스위칭 소자(S9) 및 (S10)의 베이스 단자에 입력되며, PWM 신호(Pwo)는 스위칭 소자(S11) 및 (S12)의 베이스 단자에 입력된다.
도 35(b)에 나타낸 바와 같이, PWM 신호(Pup)(파형(P1))는 지령값 신호(Xu5)(파형(X))가 「1」 이상일 때밖에 하이 레벨로 되지 않는다(지령값 신호(Xu5)가 「1」미만일 때는 로 레벨을 계속 유지한다). 또한, 도 35(c)에 나타낸 바와 같이, PWM 신호(Pun)(파형P2)는 지령값 신호(Xu5)가 「1」 미만일 때밖에 하이 레벨로 되지 않는다(지령값 신호(Xu5)가 「1」이상일 때는 로 레벨을 계속 유지한다). 즉, PWM 신호(Pup)와 PWM 신호(Pun)의 하이 레벨 기간이 겹치는 일은 없다. 또한, PWM 신호(Puo)는, PWM 신호(Pup) 및 PWM 신호(Pun)가 함께 로 레벨일 때 하이 레벨로 된다. 따라서, PWM 신호(Pup), PWM 신호(Pun), PWM 신호(Puo) 중 어느 한쪽만이 하이 레벨로 된다(도 36 참조).
PWM 신호(Pup)가 하이 레벨일 때, 스위칭 소자(S1)가 온 상태, 스위칭 소자(S4) 및 스위칭 소자(S7), (S8)가 오프 상태로 되므로, U상의 출력 상 전압은 점(P)의 전위(즉, 직류 전원(1)의 정극 측의 전위 「E」)로 된다(도 31 참조). PWM 신호(Pun)가 하이 레벨일 때, 스위칭 소자(S4)가 온 상태, 스위칭 소자(S1) 및 스위칭 소자(S7), (S8)가 오프 상태로 되므로, U상의 출력 상 전압은 점(N)의 전위(즉, 직류 전원(1)의 부극 측의 전위 「0」)로 된다. 또한, PWM 신호(Puo)가 하이 레벨일 때, 스위칭 소자(S7), (S8)가 온 상태, 스위칭 소자(S1) 및 스위칭 소자(S4)가 오프 상태로 되므로, U상의 출력 상 전압은 점(O)의 전위(즉, 직류 전원(1)의 정극 측과 부극 측의 중간 전위 「(1/2)E」)로 된다. 이것에 의해, U상의 출력 상 전압은, 직류 전원(1)의 정극 측의 전위 「E」, 부극 측의 전위 「0」, 중간 전위 「(1/2)E」의 3레벨의 전위로 된다.
마찬가지로, V상 및 W상의 출력 상 전압도, 직류 전원(1)의 정극 측의 전위 「E」, 부극 측의 전위 「0」, 중간 전위 「(1/2)E」의 3레벨의 전위로 된다. 또한, V상에 대한 U상의 출력 선간 전압은, U상의 출력 상 전압과 V상의 출력 상 전압 간 차이로 되고 있다. 따라서, V상에 대한 U상의 출력 선간 전압은, 「-E」, 「- (1/2)E」, 「0」, 「(1/2)E」, 「E」의 5레벨의 전위로 된다. 한편, W상에 대한 V상의 출력 선간 전압 및 U상에 대한 W상의 출력 선간 전압도 마찬가지이다.
도 36에 있어서의 기간(t1)에는, PWM 신호(Pup)(파형(P1))가 하이 레벨에 고정되고, PWM 신호(Pun)(파형(P2)) 및 PWM 신호(Puo)(파형(P3))가 로 레벨에 고정된다. 이 경우, PWM 신호(Pup, Pun, Puo)가 각각 입력되는 스위칭 소자(S1, S4, S7)와 (S8)는, 스위칭을 정지하고 있다. 기간(t6)에는, PWM 신호(Pup)(파형(P1)) 및 PWM 신호(Puo)(파형(P3))가 로 레벨에 고정되고, PWM 신호(Pun)(파형(P2))가 하이 레벨에 고정된다. 이 경우도, 스위칭 소자(S1, S4, S7)와 (S8)는 스위칭을 정지하고 있다.
또, PWM 신호 생성부(53')의 구성은, 전술한 것으로 한정되지 않는다. 지령값 신호(Xu5, Xv5, Xw5)로부터, 정극 측 스위치, 부극 측 스위치, 중간 측 스위치를 각각 구동하기 위한 PWM 신호를 생성할 수 있는 것이면, 다른 방법을 이용해도 된다. 예를 들어, 순간 공간 벡터 선택 방식을 적용하는 구성으로 해도 된다.
또한, 제어회로(5')는, 아날로그 회로로서 실현해도 되고, 디지털 회로로서 실현해도 된다. 또, 각 부가 행하는 처리를 프로그램으로 설계하고, 해당 프로그램을 실행시킴으로써 컴퓨터를 제어회로(5')로서 기능시켜도 된다. 또한, 해당 프로그램을 기록 매체에 기록해두고, 컴퓨터에 읽어내도록 해도 된다.
다음에, 플래그 신호(fg)의 주기 또는 듀티비를 변경한 경우의 지령값 신호(Xu5, Xv5, Xw5)의 파형 및 점(O)의 전위의 변화 파형에 대해서, 도 37 내지 도 43을 참조해서 설명한다.
어느 쪽인가의 상의 중간 측 스위치(So)(스위칭 소자(S7) 내지 (S12))가 온 상태일 때, 다른 상의 정극 측 스위치(Sp)(스위칭 소자(S1) 내지 (S3))가 온 상태로 되면 점(O)에 전류가 유입되고, 다른 상의 부극 측 스위치(Sn)(스위칭 소자(S4) 내지 (S6))가 온 상태로 되면 점(O)으로부터 전류가 유출된다. 플래그 신호(fg)가 「1」인 동안, 어느 쪽인가의 지령값 신호(Xu5, Xv5, Xw5)는 「2」에 고정되고, 플래그 신호(fg)가 「0」인 동안, 어느 쪽인가의 지령값 신호(Xu5, Xv5, Xw5)는 「0」에 고정된다. 따라서, 플래그 신호(fg)가 「1」인 동안, 어느 쪽인가의 정극 측 스위치(Sp)의 온 상태가 계속 유지되므로, 점(O)에 전류가 유입됨으로써 전위는 상승하고, 플래그 신호(fg)가 「0」인 동안, 어느 쪽인가의 부극 측 스위치(Sn)의 온 상태가 계속 유지되므로, 점(O)으로부터 전류가 유출됨으로써 전위는 하강한다. 따라서, 플래그 신호(fg)의 주기가 짧아지면 점(O)의 전위의 상승 시간 및 하강 시간이 짧아지므로, 점(O)의 전위의 변화의 진폭은 작아진다. 반대로, 플래그 신호(fg)의 주기가 길어지면 점(O)의 전위의 상승 시간 및 하강 시간이 길어지므로, 점(O)의 전위의 변화의 진폭은 커진다. 즉, 점(O)의 전위의 변화의 진폭은 플래그 신호(fg)의 주기에 따라서 변화된다.
또, 플래그 신호(fg)의 듀티비가 「0.5」인 경우, 어느 쪽인가의 정극 측 스위치(Sp)가 온 상태로 되는 시간과 어느 쪽인가의 부극 측 스위치(Sn)가 온 상태로 되는 시간이 동등해지고, 점(O)에 유입되는 전류와 점(O)으로부터 유출되는 전류의 밸런스가 취해져서, 점(O)의 전위의 변화의 중심전위는 거의 변화되지 않는다. 플래그 신호(fg)의 듀티비가 「0.5」보다 클 경우, 정극 측 스위치(Sp)가 온 상태로 되는 시간 쪽이 부극 측 스위치(Sn)가 온 상태로 되는 시간보다 길어지고, 점(O)에 전류가 유입되는 시간 쪽이 유출되는 시간보다 길어지므로, 점(O)의 전위의 변화의 중심전위는 높아진다. 점(O)의 전위가 상승하면 점(O)에 유입되는 전류가 작아지므로, 점(O)의 전위의 변화의 중심전위는 일정한 전위로 거의 변화되지 않게 된다. 한편, 플래그 신호(fg)의 듀티비가 「0.5」보다 작을 경우, 정극 측 스위치(Sp)가 온 상태로 되는 시간 쪽이 부극 측 스위치(Sn)가 온 상태로 되는 시간보다 짧아지고, 점(O)에 전류가 유입는 시간 쪽이 유출되는 시간보다 짧아지므로, 점(O)의 전위의 변화의 중심전위는 낮아진다. 점(O)의 전위가 하강하면 점(O)으로부터 유출되는 전류가 작아지므로, 점(O)의 전위의 변화의 중심전위는 일정한 전위로 거의 변화되지 않게 된다. 즉, 점(O)의 전위의 변화의 중심전위는 플래그 신호(fg)의 듀티비에 따라서 변화된 일정한 전위에 고정된다.
도 37 내지 도 43은, 지령값 신호(Xu5, Xv5, Xw5)의 시뮬레이션 결과를 설명하기 위한 도면이다. 이들 도면에 있어서는, 플래그 신호(fg)의 주기 또는 듀티비를 변경한 경우의, 지령값 신호(Xu5, Xv5, Xw5)의 각 파형, 플래그 신호(fg)의 파형, 출력 선간 전압의 파형, 및 점(O)의 전위의 변화 파형을 나타내고 있다. 해당 시뮬레이션은, 입력 전압을 400V로 하고, 분압용 컨덴서(C1), (C2)를 각각 2200㎌로 한 경우의 것이다.
도 37은, 플래그 신호(fg)의 주기를 2T(= 1/30[s]: 주파수 30㎐)로 하고, 듀티비를 「0.5」로 한 경우의 것으로, 도 26(a)의 경우와 동일하다. 또, 플래그 신호(fg)의 위상은, 상 전압 지령값 신호(Xu)의 위상 θ와 일치(즉, θ = 0일 때 플래그 신호(fg)를 「1」로 전환시키도록 하고 있음)시키고 있다(도 38 내지 도 43에 대해서도 마찬가지임). 이 경우, 점(O)의 전위는 약 187V에서부터 약 213V 사이를 변화하고 있어, 변화의 진폭은 약 26V로 되고, 변화의 중심전위는 약 200V로 되고 있다.
도 38은, 도 26(b)의 경우와 동일하며, 플래그 신호(fg)의 주기를 T(= 1/60[s]: 주파수 60㎐)로 하고, 듀티비를 「0.5」로 한 경우의 것이다. 이 경우, 점(O)의 전위는 약 195V에서부터 약 207V 사이를 변화하고 있어, 변화의 진폭은 약 12V로 되고, 변화의 중심전위는 약 201V로 되고 있다. 도 37의 경우와 비교하면, 변화의 중심전위는 거의 변화되지 않고, 변화의 진폭이 작아지고 있다.
도 39는, 도 26(c)의 경우와 동일하며, 플래그 신호(fg)의 주기를 0.5T(= 1/120[s]: 주파수 120㎐)로 하고, 듀티비를 「0.5」로 한 경우의 것이다. 이 경우, 점(O)의 전위는 약 198V에서부터 약 205.5V 사이를 변화하고 있어, 변화의 진폭은 약 7.5V로 되고, 변화의 중심전위는 약 201.75V로 되고 있다. 도 37의 경우와 비교하면, 변화의 중심전위는 거의 변화되지 않고, 변화의 진폭이 대폭 작아지고 있다.
도 40은, 도 27(a)의 경우와 동일하며, 플래그 신호(fg)의 주기를 3T(= 1/20[s]: 주파수 20㎐)로 하고, 듀티비를 「0.5」로 한 경우의 것이다. 이 경우, 점(O)의 전위는 약 183V에서부터 약 220V 사이를 변화하고 있어, 변화의 진폭은 약 37V로 되고, 변화의 중심전위는 약 201.5V로 되고 있다. 도 37의 경우와 비교하면, 변화의 중심전위는 거의 변화되지 않고, 변화의 진폭이 커지고 있다.
도 41은, 도 27(b)의 경우와 동일하며, 플래그 신호(fg)의 주기를 4T(= 1/15[s]: 주파수 15㎐)로 하고, 듀티비를 「0.5」로 한 경우의 것이다. 이 경우, 점(O)의 전위는 약 176V에서부터 약 228V 사이를 변화하고 있어, 변화의 진폭은 약 52V로 되고, 변화의 중심전위는 약 202로 되어 있다. 도 37의 경우와 비교하면, 변화의 중심전위는 거의 변화되지 않고, 변화의 진폭이 대폭 크게 되어 있다.
또, 플래그 신호(fg)의 주기는, 전술한 것으로 한정되지 않는다. 듀티비가 「0.5」인 경우, 플래그 신호(fg)의 주기에 의해 지령값 신호(Xu5, Xv5, Xw5)의 파형은 다르지만, 어느 쪽인가의 정극 측 스위치(Sp)가 온 상태로 되는 시간과 어느 쪽인가의 부극 측 스위치(Sn)가 온 상태로 되는 시간은 동등해진다. 따라서, 점(O)의 전위의 변화의 중심전위는 도 37의 경우와 마찬가지로 된다. 한편, 점(O)의 전위의 변화의 진폭은, 플래그 신호(fg)의 주기가 작아짐에 따라서 작아지고, 플래그 신호(fg)의 주기가 커짐에 따라서 커진다. 또한, 플래그 신호(fg)의 위상에 의해서 지령값 신호(Xu5, Xv5, Xw5)의 파형은 달라지지만, 듀티비가 「0.5」인 경우, 어느 쪽인가의 정극 측 스위치(Sp)가 온 상태로 되는 시간과 어느 쪽인가의 부극 측 스위치(Sn)가 온 상태로 되는 시간은 동등해진다. 따라서, 점(O)의 전위의 변화의 중심전위는 도 37의 경우와 마찬가지로 된다.
도 42는, 도 30(a)의 경우와 동일하며, 듀티비를 「0.45」로 하고, 주기를 2T로 한 경우의 것이다. 이 경우, 점(O)의 전위는 약 164V에서부터 약 190V 사이를 변화하고 있어, 변화의 진폭은 약 26V로 되고, 변화의 중심전위는 약 177V로 되고 있다. 도 37의 경우와 비교하면, 변화의 진폭은 거의 변화되지 않고, 변화의 중심전위가 낮아지고 있다.
도 43은, 도 30(c)의 경우와 동일하며, 듀티비를 「0.55」로 하고, 주기를 2T로 한 경우의 것이다. 이 경우, 점(O)의 전위는 약 211V에서부터 약 237V 사이를 변화하고 있어, 변화의 진폭은 약 26V로 되고, 변화의 중심전위는 약 224V로 되고 있다. 도 37의 경우와 비교하면, 변화의 진폭은 거의 변화되지 않고, 변화의 중심전위가 높아지고 있다.
또, 플래그 신호(fg)의 듀티비는, 전술한 것으로 한정되지 않는다. 플래그 신호(fg)의 듀티비에 의해 지령값 신호(Xu5, Xv5, Xw5)의 파형은 달라진다. 듀티비가 작게 될수록 각 지령값 신호(Xu5, Xv5, Xw5)에 있어서의 「0」에 고정되어 있는 기간이 「2」에 고정되어 있는 기간과 비교해서 길어지게 되어, 점(O)의 전위의 변화의 중심전위는 낮아진다. 또한, 듀티비가 커질수록 각 지령값 신호(Xu5, Xv5, Xw5)에 있어서의 「0」에 고정되어 있는 기간이 「2」에 고정되어 있는 기간과 비교해서 짧아지게 되어, 점(O)의 전위의 변화의 중심전위는 높아진다. 단, 듀티비가 「0.5」로부터 벗어나고, 점(O)의 전위의 변화의 중심전위가 입력 전압의 중간 전위로부터 벗어나면, 출력 선간 전압의 파형이 교란되어 간다(도 42 및 도 43 참조). 따라서, 듀티비는, 출력 선간 전압을 적절하게 제어할 수 있는 범위에서만 변경할 수 있다. 한편, 점(O)의 전위의 변화의 진폭은, 듀티비에 관계없이, 도 37의 경우와 마찬가지로 된다.
본 실시형태에 있어서, 지령값 신호(Xu5, Xv5, Xw5)는, 주기적인 신호로 되고, 소정 기간에 「0」에 고정되며, 다른 소정 기간에 「2」에 고정된다(도 10 참조). 따라서, 지령값 신호(Xu5, Xv5, Xw5)와 P측 캐리어 신호를 비교함으로써 생성되는 PWM 신호(Pup, Pvp, Pwp)는, 지령값 신호(Xu5, Xv5, Xw5)가 「2」에 고정되어 있는 기간에 하이 레벨을 계속 유지하게 된다(도 35(b) 참조). 또한, 지령값 신호(Xu5, Xv5, Xw5)와 N측 캐리어 신호를 비교함으로써 생성되는 PWM 신호(Pun, Pvn, Pwn)는, 지령값 신호(Xu5, Xv5, Xw5)가 「0」에 고정되어 있는 기간에 하이 레벨을 계속 유지하게 된다(도 35(c) 참조). 또, PWM 신호(Pup, Pvp, Pwp)와 PWM 신호(Pun, Pvn, Pwn)와의 부정 논리합으로서 각각 생성되는 PWM 신호(Puo, Pvo, Pwo)는, PWM 신호(Pup, Pvp, Pwp)가 하이 레벨을 계속 유지하는 기간 및 PWM 신호(Pun, Pvn, Pwn)가 하이 레벨을 계속 유지하는 기간에, 로 레벨을 계속 유지하게 된다(도 36 참조). 각 PWM 신호가 하이 레벨 또는 로 레벨을 계속 유지하는 기간에 스위칭 소자의 스위칭이 정지되므로, 스위칭 횟수를 저감시킬 수 있어, 스위칭 로스를 저감시킬 수 있다.
또한, 본 실시형태에 있어서, 인버터 회로(2')의 점(O)(도 31 참조)의 전위의 변화의 중심전위는, 플래그 신호(fg)의 듀티비에 따라서 변화된다. 따라서, 해당중심전위를 소망의 전위로 하기 위한 값을 미리 취득해서 설정해둘 수 있다. 이것에 의해, 점(O)의 전위의 변화의 중심전위를 소망의 전위로 하는 것이 가능하다. 또, 인버터 회로(2')의 점(O)의 전위의 변화의 진폭은, 플래그 신호(fg)의 주기에 따라서 변화된다. 따라서, 해당 진폭을 소망의 진폭과 하기 위한 값을 미리 취득해서 설정해둘 수 있다. 이것에 의해, 점(O)의 전위의 변화의 진폭을 소망의 진폭으로 하는 것이 가능하다. 따라서, 점(O)의 전위를 임의의 전위로 제어할 수 있다.
본 실시형태에 있어서는, 점(O)의 전위를 소망의 전위로 제어함으로써, 정극 측 스위치(Sp)에 인가되는 전압과 부극 측 스위치(Sn)에 인가되는 전압을 다르게 할 수 있다. 예를 들어, 정극 측 스위치(Sp)에 인가되는 전압을 낮게, 부극 측 스위치(Sn)에 인가되는 전압을 높게 하도록 점(O)의 전위를 제어함으로써, 정극 측 스위치(Sp)에 내압이 낮은 스위칭 소자를 이용할 수 있다. 이 경우, 예를 들어, 정극 측 스위치(Sp)에 내압은 낮지만 스위칭이 빠른 MOSFET를 이용하고, 부극 측 스위치(Sn)에 스위칭은 느리지만 내압이 높은 IGBT를 이용하도록 해도 된다.
또, 상기 제6실시형태에서는, P측 캐리어 신호의 주파수와 N측 캐리어 신호의 주파수가 동일할 경우에 대해서 설명했지만, 이것으로 한정되지 않고, 양자의 주파수를 다르게 해도 된다. 예를 들어, 정극 측 스위치(Sp)에 MOSFET를 이용하고, 부극 측 스위치(Sn)에 IGBT를 이용한 경우 등에, P측 캐리어 신호의 주파수를 N측 캐리어 신호의 주파수보다 높은 것으로 해도 된다.
또한, 상기 제6실시형태에서는, 분압용 컨덴서(C1) 및 (C2)의 정전용량을 동일하게 하고, 점(O)의 전위를 점(N)의 전위 「0」과 점(P)의 전위 「E」의 중간 전위 「(1/2)E」로 한 경우에 대해서 설명했지만, 이것으로 한정되지 않는다. 예를 들어, 분압용 컨덴서(C1)의 정전용량과 분압용 컨덴서(C2)의 정전용량과의 비를 2:1로 해서, 점(O)의 전위를 「(2/3)E」로 해도 된다. 이 경우, P측 캐리어 신호의 하한값 및 N측 캐리어 신호의 상한값을 「4/3」으로 할 필요가 있다(도 35(a) 참조). 이 경우, 플래그 신호(fg)의 듀티비가 「0.5」일 때 점(O)의 전위의 변화의 중심전위가 「(2/3)E」로 된다. 따라서, 출력 선간 전압을 적절에 제어할 수 있는 범위에서 듀티비를 크게 했을 경우에, 점(O)의 전위의 변화의 중심전위를 보다 큰 값으로 할 수 있다. 또, 정극 측 스위치(Sp)에 인가되는 전압을 보다 낮게 할 수 있으므로, 정극 측 스위치(Sp)에 의해 내압이 낮은 스위칭 소자를 이용할 수 있다.
상기 제6실시형태에서는, 지령값 신호(Xu5, Xv5, Xw5)의 상한값이 「2」이고 하한값이 「0」인 경우에 대해서 설명했지만, 이것으로 한정되지 않는다. 예를 들어, 상한값이 「1」이고 하한값이 「-1」로 되도록, 지령값 신호(Xu5, Xv5, Xw5)를 생성하도록 해도 된다. 이 경우, P측 캐리어 신호 및 N측 캐리어 신호의 상한값 및 하한값을 변경할 필요가 있다. 즉, P측 캐리어 신호의 상한값을 「1」, 하한값을 「0」으로 하고, N측 캐리어 신호의 상한값을 「0」, 하한값을 「-1」로 할 필요가 있다.
상기 제6실시형태에서는, 직류 전원(1)의 부극이 접지되어서 점(N)의 전위가 「0」인 경우에 대해서 설명했지만, 이것으로 한정되지 않는다. 예를 들어, 직류 전원(1)의 정극이 접지되어서 점(P)의 전위가 「0」인 경우나, 점(O)가 접지되어서 점(O)의 전위가 「0」인 경우더라도, 본 발명을 적용할 수 있다.
인버터 회로의 내부 구성은, 상기 제6실시형태의 인버터 회로(2')(도 31 참조)로 한정되지 않는다. 다른 종류의 3레벨 인버터 회로를 이용한 경우더라도, 본 발명을 적용할 수 있다. 이하에서는, 도 44 및 도 45를 참조하여, 다른 종류의 3레벨 인버터 회로를 이용한 경우의 예를 제7실시형태로 해서 설명한다.
도 44는 제7실시형태에 따른 인버터 회로의 내부 구성을 설명하기 위한 회로도이다.
인버터 회로(2")는 3상의 PWM제어형 인버터로서, 각 상의 출력 상 전압이 3레벨의 전위로 되는 3레벨 인버터 회로이다. 도 44에 나타낸 바와 같이, 인버터 회로(2")의 각 상의 암은, 4개의 직렬접속된 스위칭 소자(예를 들어, U상 암인 경우, 스위칭 소자(S1, S1', S4', S4))와 각 스위칭 소자에 각각 역병렬 접속된 4개의 다이오드로 이루어진다. 또, 직류 전원(1)의 정극에 접속하는 점(P)와 부극에 접속하는 점(N) 사이에는, 정전용량이 동일하고 직렬접속된 2개의 분압용 컨덴서(C1), (C2)가 병렬 접속되어 있다. 각 암의 정극 측의 2개의 스위칭 소자(예를 들어, U상 암인 경우, 스위칭 소자(S1) 및 (S1'))의 접속점은, 클램프 다이오드(Dc1)를 개재해서, 분압용 컨덴서(C1)와 분압용 컨덴서(C2)의 접속점(O)에 접속되어 있다. 또한, 각 암의 부극 측의 2개의 스위칭 소자(예를 들어, U상 암인 경우, 스위칭 소자(S4') 및 (S4))의 접속점은, 클램프 다이오드(Dc2)를 개재해서 접속점(O)에 접속되어 있다. 각 암의 양극에 접속하지 않는 2개의 스위칭 소자(예를 들어, U상 암인 경우, 스위칭 소자(S1') 및 (S4'))의 접속점에는 해당 상의 출력 라인이 접속되어 있다.
인버터 회로(2")의 U상의 출력 상 전압은, 스위칭 소자의 상태에 따라서 3레벨의 전위로 된다. 직류 전원(1)의 부극의 전위를 「0」, 정극의 전위를 「E」라 하면, 스위칭 소자(S1) 및 (S1')가 온 상태이고 스위칭 소자(S4) 및 (S4')가 오프 상태인 경우, 출력 라인의 전위는 「E」로 되고, 스위칭 소자(S4) 및 (S4')가 온 상태이고 스위칭 소자(S1) 및 (S1')가 오프 상태인 경우, 출력 라인의 전위는 「0」으로 되며, 스위칭 소자(S1') 및 (S4)가 온 상태로 스위칭 소자(S1) 및 (S4)가 오프 상태인 경우, 출력 라인의 전위는 「(1/2)E」로 된다.
도 45는 제7실시형태에 따른 PWM 신호 생성부의 내부 구성을 설명하기 위한 블록도이다. 도 45에 있어서, 도 34에 나타낸 PWM 신호 생성부(53')와 동일 또는 유사한 요소에는 동일한 부호를 붙이고 있다.
PWM 신호 생성부(53")는 OR부(534) 및 (535)를 설치하고, 스위칭 소자(S1') 내지 (S6')에 입력하기 위한 PWM 신호를 생성하도록 하고 있는 점에서, 도 34에 나타낸 PWM 신호 생성부(53')와 다르다.
OR부(534)는, 제1비교부(531)로부터 PWM 신호(Pup, Pvp, Pwp)가 입력되고, NOR부(533)로부터 PWM 신호(Puo, Pvo, Pwo)가 입력되어서, 스위칭 소자(S1') 내지 (S3')에 입력하기 위한 PWM 신호를 생성한다. OR부(534)는, PWM 신호(Pup)와 PWM 신호(Puo)와의 논리합을 연산하여, 스위칭 소자(S1')에 입력하기 위한 PWM 신호를 생성한다. 따라서, 스위칭 소자(S1')에 입력하기 위한 PWM 신호는, PWM 신호(Pup)가 하이 레벨일 때, 또는, PWM 신호(Puo)가 하이 레벨일 때(즉, PWM 신호(Pup) 및 PWM 신호(Pun)가 함께 로 레벨일 때), 하이 레벨로 된다. 마찬가지로, OR부(534)는, PWM 신호(Pvp)와 PWM 신호(Pvo)와의 논리합을 연산하여, 스위칭 소자(S2')에 입력하기 위한 PWM 신호를 생성한다. 또한, PWM 신호(Pwp)와 PWM 신호(Pwo)와의 논리합을 연산하여, 스위칭 소자(S3')에 입력하기 위한 PWM 신호를 생성한다.
OR부(535)는, 제2비교부(532)로부터 PWM 신호(Pun, Pvn, Pwn)가 입력되고, NOR부(533)로부터 PWM 신호(Puo, Pvo, Pwo)가 입력되어서, 스위칭 소자(S4') 내지 (S6')에 입력하기 위한 PWM 신호를 생성한다. OR부(535)는, PWM 신호(Pun)와 PWM 신호(Puo)와의 논리합을 연산하여, 스위칭 소자(S4')에 입력하기 위한 PWM 신호를 생성한다. 따라서, 스위칭 소자(S4')에 입력하기 위한 PWM 신호는, PWM 신호(Pun)가 하이 레벨일 때, 또는, PWM 신호(Puo)가 하이 레벨일 때(즉, PWM 신호(Pup) 및 PWM 신호(Pun)가 함께 로 레벨일 때), 하이 레벨로 된다. 마찬가지로, OR부(535)는, PWM 신호(Pvn)와 PWM 신호(Pvo)와의 논리합을 연산하고, 스위칭 소자(S5')에 입력하기 위한 PWM 신호를 생성한다. 또한, PWM 신호(Pwn)와 PWM 신호(Pwo)와의 논리합을 연산하여, 스위칭 소자(S6')에 입력하기 위한 PWM 신호를 생성한다.
또, PWM 신호 생성부(53")의 구성은, 전술한 것으로 한정되지 않는다. 지령값 신호(Xu5, Xv5, Xw5)로부터, 각 스위칭 소자를 각각 구동하기 위한 PWM 신호를 생성할 수 있는 것이면, 다른 방법을 이용해도 된다.
제7실시형태에 있어서도, 지령값 신호(Xu5, Xv5, Xw5)에 의거해서 생성된 PWM 신호가 입력되므로, 스위칭 소자의 스위칭 횟수를 저감시킬 수 있어, 스위칭 로스를 저감시킬 수 있다. 또한, 인버터 회로(2")의 점(O) (도 44 참조)의 전위의 변화의 중심전위 및 진폭도, 각각 플래그 신호(fg)의 듀티비 및 주기에 따라서 변화된다. 따라서, 점(O)의 전위를 임의의 전위에 제어할 수 있다.
상기 제6및 제7실시형태에 있어서는, 플래그 신호(fg)의 주기 및 듀티비를 미리 설정할 경우에 대해서 설명했지만, 상황에 따라서 플래그 신호(fg)의 주기 또는 듀티비를 변화시키도록 해도 된다. 플래그 신호(fg)의 듀티비를 상황에 따라서 변화시킬 경우의 예를 제8실시형태로 해서, 도 46 내지 도 47을 참조해서 설명한다.
도 46은, 제8실시형태에 따른 인버터 회로 및 직류 전원을 설명하기 위한 블록도이다. 도 46에 있어서, 도 31에 나타낸 인버터 회로(2')와 동일 또는 유사한 요소에는 동일한 부호를 붙이고 있다.
인버터 회로(2"')는 직류 전원(1)으로부터 입력되는 직류 전압을 분압용 컨덴서(C1), (C2)에 의해 분압함으로써 점(O)을 중간 전위로 하는 대신에, 2개의 직류 전원(1'a), (1'b)을 직렬접속해서 양자의 접속점인 점(O)을 중간 전위로 하고 있는 점에서, 제6실시형태에 따른 인버터 회로(2')(도 31 참조)와 다르다. 직류 전원(1'a), (1'b)은 태양 전지를 구비하고 있다.
도 47은, 제8실시형태에 따른 지령값 신호 생성부를 설명하기 위한 블록도이다. 도 47에 있어서, 도 33에 나타낸 지령값 신호 생성부(52")와 동일 또는 유사한 요소에는 동일한 부호를 붙이고 있다.
지령값 신호 생성부(52"')는 듀티비 변경부(527)를 구비하고 있는 점에서, 지령값 신호 생성부(52)(도 33 참조)와 다르다. 듀티비 변경부(527)는, 직류 전원(1'a), (1'b)의 출력을 각각 최대전력에 추종시키기 위한 목표전압을 입력하여, 점(O)의 전위의 변화의 중심전위를 적절한 전위로 하기 위한(플래그 신호(fg)의) 듀티비를 결정하는 것이다. 최대전력추종을 위한 목표전압은, 주지의 최대전력추종 제어에 의해 산출된다(상세한 설명은 생략한다). 앞에서 설명한 바와 같이, 점(O)의 전위의 변화의 중심전위는, 플래그 신호(fg)의 듀티비에 따라서 변화된다. 듀티비 변경부(527)는, 직류 전원(1'a)의 목표전압(E1)과 직류 전원(1'b)의 목표전압(E2)의 합계값에 대한 목표전압(E2)의 비율인 목표비율(R)(= E2/(E1+E2))과 플래그 신호(fg)의 듀티비와의 대응 관계를 기억하고 있고, 입력된 목표전압(E1, E2)으로부터 목표비율(R)을 산출해서 이것에 대응하는 듀티비를 결정한다. 예를 들어, E1과 E2가 동등할 경우, 목표비율(R)(= 0.5)에 대응하는 듀티비를 「0.5」로 하고, E1>E2인 경우, 기억되어 있는 대응 관계로 듀티비를 D(<0.5)로 한다. 듀티비 변경부(527)는, 결정한 듀티비를 듀티비 설정부(526)에 출력한다. 듀티비 설정부(526)는, 입력된 듀티비를 플래그 신호(fg)의 듀티비로 설정한다. 또한, 목표비율(R)과 듀티비와의 대응 관계를 기억해두는 대신에, 직류 전원(1'a) 및 직류 전원(1'b)의 출력 전압으로부터 산출된 비율을 목표비율(R)로 하도록 피드백 제어하도록 해도 된다.
제8실시형태에 있어서도 제6실시형태와 마찬가지의 효과를 거둘 수 있다. 또, 플래그 신호(fg)의 듀티비를 상황에 따라서 변화시킴으로써, 직류 전원(1'a), (1'b)의 출력을 각각 최대전력에 추종시킬 수 있다.
상기 제6 내지 제8실시형태에 있어서는, 인버터 회로(2')(2", 2"')가 3레벨 인버터 회로인 경우에 대해서 설명했지만, 이것으로 한정되지 않는다. 인버터 회로회로(2')(2", 2"')가 3레벨 이외의 멀티레벨 인버터 회로인 경우더라도, 본 발명을 적용할 수 있다. 이 경우에도, 지령값 신호(Xu5, Xv5, Xw5)에 의거해서 생성된 PWM 신호가 입력되므로, 스위칭 소자의 스위칭 횟수를 저감시킬 수 있고, 스위칭 로스를 저감시킬 수 있다. 또한, 인버터 회로로 출력되는 상 전압의 중간전위(취할 수 있는 복수의 전위 중, 부극의 전위 「0」과 정극의 전위 「E」 이외의 전위)의 변화의 중심전위 및 진폭을 임의의 전위로 제어할 수 있다.
상기 제6 내지 제8실시형태에 있어서는, 제5실시형태에 따른 지령값 신호(Xu5, Xv5, Xw5)의 파형을 이용할 경우에 대해서 설명했지만, 이것으로 한정되지 않는다. 멀티레벨 인버터인 인버터 회로(2')(2", 2"')에, 제1 내지 제4실시형태에 따른 지령값 신호를 이용하도록 해도 된다. 이 경우, 중간 전위를 제어할 수는 없지만, 정극 측의 스위칭 소자가 온 상태로 되어 있는 시간과 부극 측의 스위칭 소자가 온 상태로 되어 있는 시간 간의 차이를 작게 할 수 있으므로, 중간 전위가 정극 측 또는 부극 측으로 치우쳐버리는 것을 억제할 수 있다.
본 발명에 따른 제어회로, 인버터 장치 및 계통연계 인버터 시스템은 전술한 실시형태로 한정되는 것은 아니다. 본 발명에 따른 제어회로, 인버터 장치 및 계통연계 인버터 시스템의 각 부의 구체적인 구성은 여러 가지로 설계 변경 가능하다.

Claims (30)

  1. 3상 교류 전력에 관한 전력변환회로 내의 복수의 스위칭 수단의 구동을 PWM(Pulse Width Modulation) 신호에 의해 제어하는 제어회로로서,
    상기 전력변환회로의 출력 또는 입력의 교류상 전압의 파형이, 소정 기간에 소정의 하한 전압값을 계속 유지하고, 다른 소정 기간에 소정의 상한 전압값을 계속 유지하는 파형으로 되도록, 상기 PWM 신호를 생성해서 출력하는 것을 특징으로 하는 제어회로.
  2. 제1항에 있어서, 상기 소정의 기간 및 다른 소정의 기간은, 각각 1주기의 1/6의 기간인 것인 제어회로.
  3. 제2항에 있어서, 1주기의 파형이 1/6의 기간에 소정의 상한값이고, 다른 1/6의 기간에 소정의 하한값인 파형으로 되는 제1지령값 신호와,
    상기 제1지령값 신호에 대해서 위상이 2π/3만큼 지연된 제2지령값 신호와,
    상기 제1지령값 신호에 대해서 위상이 4π/3만큼 지연된 제3지령값 신호
    를 생성하는 지령값 신호 생성수단; 및
    상기 각 지령값 신호에 의거해서 PWM 신호를 생성하는 PWM 신호 생성수단을 구비하고 있는 것인 제어회로.
  4. 제3항에 있어서, 상기 제1지령값 신호는, 1주기의 파형이,
    1/6의 기간에 「0」이고,
    계속되는 1/6의 기간에, 위상이 5π/3에서부터 2π 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이며,
    계속되는 1/6의 기간에, 위상이 π/3에서부터 2π/3 구간의 정현파의 파형이고,
    계속되는 1/6의 기간에 상기 소정값이며,
    계속되는 1/6의 기간에, 위상이 2π/3에서부터 π 구간의 정현파의 파형이고,
    계속되는 1/6의 기간에, 위상이 4π/3에서부터 5π/3 구간의 정현파의 파형을 상기 소정값만큼 위쪽으로 시프트시킨 파형으로 되는 것인 제어회로.
  5. 제4항에 있어서, 상기 지령값 신호 생성수단은, 상기 전력변환회로로부터 출력되는 3상의 상 전압의 파형을 각각 지령하기 위하여 생성된 3개의 상 전압 지령값 신호와, 상기 각 상 전압 지령값 신호의 차이분 신호인 3개의 선간 전압 지령값 신호를 이용해서, 이하의 (a) 내지 (g)의 방법으로 상기 제1 내지 제3지령값 신호를 생성하는 것인 제어회로:
    (a) 상기 3상을, U상, 상기 U상보다 위상이 2π/3만큼 지연된 V상, 상기 U상보다 위상이 4π/3만큼 지연된 W상이라 하고, U상, V상, W상의 상 전압 지령값 신호를 각각 Xu, Xv, Xw로 하며, Xu로부터 Xv를 감산한 선간 전압 지령값 신호를 Xuv, Xv로부터 Xw를 감산한 선간 전압 지령값 신호를 Xvw, Xw로부터 Xu를 감산한 선간 전압 지령값 신호를 Xwu로 하는 방법;
    (b) Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xu가 양의 값인 경우, 상기 제1지령값 신호(Xu1)을 Xuv로 하고, 상기 제2지령값 신호(Xv1)를 「0」으로 하며, 상기 제3지령값 신호(Xw1)를 Xvw의 마이너스 값으로 하는 방법;
    (c) Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xu가 음의 값인 경우, Xu1을 상기 소정값에 Xuv를 가산한 값으로 하고, Xv1을 상기 소정값으로 하며, Xw1을 상기 소정값으로부터 Xvw를 감산한 값으로 하는 방법;
    (d) Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xv가 양의 값인 경우, Xu1을 Xwu의 마이너스 값으로 하고, Xv1을 Xvw로 하며, Xw1을 「0」으로 하는 방법;
    (e) Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xv가 음의 값인 경우, Xu1을 상기 소정값으로부터 Xwu를 감산한 값으로 하고, Xv1을 상기 소정값에 Xvw를 가산한 값으로 하며, Xw1을 상기 소정값으로 하는 방법;
    (f) Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xw가 양의 값인 경우, Xu1을 「0」으로 하고, Xv1을 Xuv의 마이너스 값으로 하며, Xw1을 Xwu로 하는 방법;
    (g) Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xw가 음의 값인 경우, Xu1을 상기 소정값으로 하고, Xv1을 상기 소정값으로부터 Xuv를 감산한 값으로 하며, Xw1을 상기 소정값에 Xwu를 가산한 값으로 하는 방법.
  6. 제3항에 있어서, 상기 제1지령값 신호는, 1주기의 파형이,
    1/6의 기간에 「0」이고,
    계속되는 1/6의 기간에, 위상이 4π/3에서부터 5π/3 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이며,
    계속되는 1/6의 기간에, 위상이 0에서부터 π/3 구간의 정현파의 파형이고,
    계속되는 1/6의 기간에 상기 소정값이며,
    계속되는 1/6의 기간에, 위상이 π/3에서부터 2π/3 구간의 정현파의 파형이고,
    계속되는 1/6의 기간에, 위상이 π에서부터 4π/3 구간의 정현파의 파형을 상기 소정값만큼 위쪽으로 시프트시킨 파형으로 되는 것인 제어회로.
  7. 제6항에 있어서, 상기 지령값 신호 생성수단은, 상기 전력변환회로로부터 출력되는 3상의 상 전압의 파형을 각각 지령하기 위하여 생성된 3개의 상 전압 지령값 신호와, 상기 각 상 전압 지령값 신호의 차이분 신호인 3개의 선간 전압 지령값 신호를 이용해서, 다음의 (a) 내지 (g)의 방법으로 상기 제1 내지 제3지령값 신호를 생성하는 것인 제어회로;
    (a) 상기 3상을, U상, 상기 U상보다 위상이 2π/3만큼 지연된 V상, 상기 U상보다 위상이 4π/3만큼 지연된 W상이라 하고, U상, V상, W상의 상 전압 지령값 신호를 각각 Xu, Xv, Xw로 하며, Xu로부터 Xv를 감산한 선간 전압 지령값 신호를 Xuv, Xv로부터 Xw를 감산한 선간 전압 지령값 신호를 Xvw, Xw로부터 Xu를 감산한 선간 전압 지령값 신호를 Xwu로 하는 방법;
    (b) Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xu가 양의 값인 경우, 상기 제1지령값 신호(Xu2)를 상기 소정값으로 하고, 상기 제2지령값 신호(Xv2)를 상기 소정값으로부터 Xuv를 감산한 값으로 하며, 상기 제3지령값 신호(Xw2)를 상기 소정값에 Xwu를 가산한 값으로 하는 방법.
    (c) Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xu가 음의 값인 경우, Xu2를 「0」으로 하고, Xv2를 Xuv의 마이너스 값으로 하며, Xw2를 Xwu로 하는 방법;
    (d) Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xv가 양의 값인 경우, Xu2를 상기 소정값에 Xuv를 가산한 값으로 하고, Xv2를 상기 소정값으로 하며, Xw2를 상기 소정값으로부터 Xvw를 감산한 값으로 하는 방법;
    (e) Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xv가 음의 값인 경우, Xu2를 Xuv로 하고, Xv2를 「0」으로 하며, Xw2를 Xvw의 마이너스 값으로 하는 방법;
    (f) Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xw가 양의 값인 경우, Xu2를 상기 소정값으로부터 Xwu를 감산한 값으로 하고, Xv2를 상기 소정값에 Xvw를 가산한 값으로 하며, Xw2를 상기 소정값으로 하는 방법;
    (g) Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xw가 음의 값인 경우, Xu2를 Xwu의 마이너스 값으로 하고, Xv2를 Xvw로 하며, Xw2를 「0」으로 하는 방법.
  8. 제3항에 있어서, 상기 제1지령값 신호는, 1주기의 파형이,
    1/6의 기간에 「0」이고,
    계속되는 1/6의 기간에, 위상이 3π/2에서부터 11π/6 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이며,
    계속되는 1/6의 기간에, 위상이 π/6에서부터 π/2 구간의 정현파의 파형이고,
    계속되는 1/6의 기간에 상기 소정값이며,
    계속되는 1/6의 기간에, 위상이 π/2에서부터 5π/6 구간의 정현파의 파형이고,
    계속되는 1/6의 기간에, 위상이 7π/6에서부터 3π/2 구간의 정현파의 파형을 상기 소정값만큼 위쪽으로 시프트시킨 파형으로 되는 것인 제어회로.
  9. 제8항에 있어서, 상기 지령값 신호 생성수단은, 상기 전력변환회로로부터 출력되는 3상의 상 전압의 파형을 각각 지령하기 위하여 생성된 3개의 상 전압 지령값 신호와, 상기 각 상 전압 지령값 신호의 차이분 신호인 3개의 선간 전압 지령값 신호를 이용해서, 다음의 (a) 내지 (g)의 방법으로 상기 제1 내지 제3지령값 신호를 생성하는 것인 제어회로:
    (a) 상기 3상을, U상, 상기 U상보다 위상이 2π/3만큼 지연된 V상, 상기 U상보다 위상이 4π/3만큼 지연된 W상이라 하고, U상, V상, W상의 상 전압 지령값 신호를 각각 Xu, Xv, Xw로 하며, Xu로부터 Xv를 감산한 선간 전압 지령값 신호를 Xuv, Xv로부터 Xw를 감산한 선간 전압 지령값 신호를 Xvw, Xw로부터 Xu를 감산한 선간 전압 지령값 신호를 Xwu로 하는 방법;
    (b) Xu의 절대값이 Xv의 절대값 및 Xw의 절대값보다 클 경우에, Xu가 양의 값인 경우, 상기 제1지령값 신호(Xu3)를 상기 소정값으로 하고, 상기 제2지령값 신호(Xv3)를 상기 소정값으로부터 Xuv를 감산한 값으로 하며, 상기 제3지령값 신호(Xw3)를 상기 소정값에 Xwu를 가산한 값으로 하는 방법.
    (c) Xu의 절대값이 Xv의 절대값 및 Xw의 절대값보다 클 경우에, Xu가 음의 값인 경우, Xu3을 「0」으로 하고, Xv3을 Xuv의 마이너스 값으로 하며, Xw3을 Xwu로 하는 방법;
    (d) Xv의 절대값이 Xu의 절대값 및 Xw의 절대값보다 클 경우에, Xv가 양의 값인 경우, Xu3을 상기 소정값에 Xuv를 가산한 값으로 하고, Xv3을 상기 소정값으로 하며, Xw3을 상기 소정값으로부터 Xvw를 감산한 값으로 하는 방법;
    (e) Xv의 절대값이 Xu의 절대값 및 Xw의 절대값보다 클 경우에, Xv가 음의 값인 경우, Xu3을 Xuv로 하고, Xv3을 「0」으로 하며, Xw3을 Xvw의 마이너스 값으로 하는 방법;
    (f) Xw의 절대값이 Xu의 절대값 및 Xv의 절대값보다 클 경우에, Xw가 양의 값인 경우, Xu3을 상기 소정값으로부터 Xwu를 감산한 값으로 하고, Xv3을 상기 소정값에 Xvw를 가산한 값으로 하며, Xw3을 상기 소정값으로 하는 방법;
    (g) Xw의 절대값이 Xu의 절대값 및 Xv의 절대값보다 클 경우에, Xw가 음의 값인 경우, Xu3을 Xwu의 마이너스 값으로 하고, Xv3을 Xvw로 하며, Xw3을 「0」으로 하는 방법.
  10. 제1항에 있어서, 상기 전력변환회로의 출력 또는 입력의 교류상 전압의 파형이, 1주기의 1/12의 기간에 상기 소정의 상한 전압값을 계속 유지하고, 다른 1/12의 기간에 상기 소정의 하한 전압값을 계속 유지하며, 또한 다른 1/12의 기간에서 상기 상한 전압값을 계속 유지하고, 더욱 다른 1/12의 기간에서 상기 하한 전압값을 계속 유지하는 파형으로 되도록, 상기 PWM 신호를 생성해서 출력하는 것인 제어회로.
  11. 제1항에 있어서, 1주기의 파형이,
    1/12의 기간에 「0」이고,
    계속되는 1/12의 기간에, 위상이 0에서부터 π/6 구간의 정현파의 파형이며,
    계속되는 1/12의 기간에, 위상이 11π/6에서부터 2π 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이고,
    계속되는 1/12의 기간에 상기 소정값이며,
    계속되는 1/12의 기간에, 위상이 π/2에서부터 2π/3 구간의 정현파의 파형이고,
    계속되는 1/12의 기간에, 위상이 π/3에서부터 π/2 구간의 정현파의 파형이며,
    계속되는 1/12의 기간에 상기 소정값이고,
    계속되는 1/12의 기간에, 위상이 π에서부터 7π/6 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이며,
    계속되는 1/12의 기간에, 위상이 5π/6에서부터 π 구간의 정현파의 파형이고,
    계속되는 1/12의 기간에서, 「0」이며,
    계속되는 1/12의 기간에, 위상이 3π/2에서부터 5π/3 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형이고,
    계속되는 1/12의 기간에, 위상이 4π/3에서부터 3π/2 구간의 정현파의 파형을 소정값만큼 위쪽으로 시프트시킨 파형으로 되는 제1지령값 신호와,
    상기 제1지령값 신호에 대해서 위상이 2π/3만큼 지연된 제2지령값 신호와,
    상기 제1지령값 신호에 대해서 위상이 4π/3만큼 지연된 제3지령값 신호를 생성하는 지령값 신호 생성수단과,
    상기 각 지령값 신호에 의거해서 PWM 신호를 생성하는 PWM 신호 생성수단를 구비하고 있는 것인 제어회로.
  12. 제11항에 있어서, 상기 지령값 신호 생성수단은, 상기 전력변환회로로부터 출력되는 3상의 상 전압의 파형을 각각 지령하기 위하여 생성된 3개의 상 전압 지령값 신호와, 상기 각 상 전압 지령값 신호의 차이분 신호인 3개의 선간 전압 지령값 신호를 이용해서, 다음의 (a) 내지 (g)의 방법으로 상기 제1 내지 제3지령값 신호를 생성하는 것인 제어회로:
    (a) 상기 3상을, U상, 상기 U상보다 위상이 2π/3만큼 지연된 V상, 상기 U상보다 위상이 4π/3만큼 지연된 W상이라 하고, U상, V상, W상의 상 전압 지령값 신호를 각각 Xu, Xv, Xw로 하며, Xu로부터 Xv를 감산한 선간 전압 지령값 신호를 Xuv, Xv로부터 Xw를 감산한 선간 전압 지령값 신호를 Xvw, Xw로부터 Xu를 감산한 선간 전압 지령값 신호를 Xwu로 하는 방법;
    (b) Xu의 절대값이 Xv의 절대값과 Xw의 절대값 사이의 크기인 경우에, Xu가 양의 값인 경우, 상기 제1지령값 신호(Xu4)를 상기 소정값으로 하고, 상기 제2지령값 신호(Xv4)를 상기 소정값으로부터 Xuv를 감산한 값으로 하며, 상기 제3지령값 신호(Xw4)를 상기 소정값에 Xwu를 가산한 값으로 하는 방법;
    (c) Xu의 절대값이 Xv의 절대값과 Xw의 절대값 사이의 크기인 경우에, Xu가 음의 값인 경우, Xu4를 「0」으로 하고, Xv4를 Xuv의 마이너스 값으로 하며, Xw4를 Xwu로 하는 방법;
    (d) Xv의 절대값이 Xu의 절대값과 Xw의 절대값 사이의 크기인 경우에, Xv가 양의 값인 경우, Xu4를 상기 소정값에 Xuv를 가산한 값으로 하고, Xv4를 상기 소정값으로 하며, Xw4를 상기 소정값으로부터 Xvw를 감산한 값으로 하는 방법;
    (e) Xv의 절대값이 Xu의 절대값과 Xw의 절대값 사이의 크기인 경우에, Xv가 음의 값인 경우, Xu4를 Xuv로 하고, Xv4를 「0」으로 하며, Xw4를 Xvw의 마이너스 값으로 하는 방법;
    (f) Xw의 절대값이 Xu의 절대값과 Xv의 절대값 사이의 크기인 경우에, Xw가 양의 값인 경우, Xu4를 상기 소정값으로부터 Xwu를 감산한 값으로 하고, Xv4를 상기 소정값에 Xvw를 가산한 값으로 하며, Xw4를 상기 소정값으로 하는 방법;
    (g) Xw의 절대값이 Xu의 절대값과 Xv의 절대값 사이의 크기인 경우에, Xw가 음의 값인 경우, Xu4를 Xwu의 마이너스 값으로 하고, Xv4를 Xvw로 하며, Xw4를 「0」으로 하는 방법.
  13. 제1항에 있어서, 제1신호와 제2신호를 조합시킨 제1지령값 신호와, 상기 제1신호에 대해서 위상이 2π/3만큼 지연된 신호와 상기 제2신호에 대해서 위상이 2π/3만큼 지연된 신호를 조합시킨 제2지령값 신호와, 상기 제1신호에 대해서 위상이 4π/3만큼 지연된 신호와 상기 제2신호에 대해서 위상이 4π/3만큼 지연된 신호를 조합시킨 제3지령값 신호를 생성하는 지령값 신호 생성수단과,
    상기 각 지령값 신호에 의거해서 PWM 신호를 생성하는 PWM 신호 생성수단을 구비하고 있고,
    상기 제1신호는, 1주기의 파형이, 1/3의 기간에 소정의 하한값이며, 계속되는 1/3의 기간에서 위상이 0에서부터 2π/3 구간의 정현파의 파형을 상기 소정의 하한값만큼 위쪽으로 시프트시킨 파형이고, 나머지 1/3의 기간에서 위상이 π/3에서부터 π 구간의 정현파의 파형을 상기 소정의 하한값만큼 위쪽으로 시프트시킨 파형이며,
    상기 제2신호는, 1주기의 파형이, 1/3의 기간에 소정의 상한값이고, 계속되는 1/3의 기간에서 위상이 π에서부터 5π/3 구간의 정현파의 파형을 상기 소정의 상한값만큼 위쪽으로 시프트시킨 파형이며, 나머지 1/3의 기간에서 위상이 4π/3에서부터 2π 구간의 정현파의 파형을 상기 소정의 상한값만큼 위쪽으로 시프트시킨 파형인 것인 제어회로.
  14. 제13항에 있어서, 상기 지령값 신호 생성수단은
    소정의 주기에서 하이 레벨과 로 레벨을 반복하는 플래그 신호를 생성하고,
    상기 플래그 신호에 의거해서, 상기 제1신호와 제2신호를 전환함으로써 상기 제1지령값 신호를 생성하는 것인 제어회로.
  15. 제14항에 있어서, 상기 지령값 신호 생성수단은, 상기 전력변환회로로부터 출력되는 3상의 상 전압의 파형을 각각 지령하기 위하여 생성된 3개의 상 전압 지령값 신호의 차이분 신호인 3개의 선간 전압 지령값 신호와, 상기 플래그 신호를 이용해서, 다음의 (a) 내지 (g2)의 방법으로 상기 제1 내지 제3지령값 신호를 생성하는 것인 제어회로:
    (a) 상기 3상을, U상, 상기 U상보다 위상이 2π/3만큼 지연된 V상, 상기 U상보다 위상이 4π/3만큼 지연된 W상이라 하고, U상, V상, W상의 상 전압 지령값 신호를 각각 Xu, Xv, Xw로 하며, Xu로부터 Xv를 감산한 선간 전압 지령값 신호를 Xuv, Xv로부터 Xw를 감산한 선간 전압 지령값 신호를 Xvw, Xw로부터 Xu를 감산한 선간 전압 지령값 신호를 Xwu로 하는 방법;
    (b1) 상기 플래그 신호가 로 레벨이며, Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xuv가 양의 값인 경우, 상기 제1지령값 신호(Xu5)를 Xuv로 하고, 상기 제2지령값 신호(Xv5)를 「0」으로 하며, 상기 제3지령값 신호(Xw5)를 Xvw의 마이너스 값으로 하는 방법;
    (c1) 상기 플래그 신호가 로 레벨이며, Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xuv가 음의 값인 경우, Xu5를 「0」으로 하고, Xv5를 Xuv의 마이너스 값으로 하며, Xw5를 Xwu로 하는 방법;
    (d1) 상기 플래그 신호가 로 레벨이며, Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xvw가 양의 값인 경우, Xu5를 Xwu의 마이너스 값으로 하고, Xv5를 Xvw로 하며, Xw5를 「0」으로 하는 방법;
    (e1) 상기 플래그 신호가 로 레벨이며, Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xvw가 음의 값인 경우, Xu5를 Xuv로 하고, Xv5를 「0」으로 하며, Xw5를 Xvw의 마이너스 값으로 하는 방법;
    (f1) 상기 플래그 신호가 로 레벨이며, Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xwu가 양의 값인 경우, Xu5를 「0」으로 하고, Xv5를 Xuv의 마이너스 값으로 하며, Xw5를 Xwu로 하는 방법;
    (g1) 상기 플래그 신호가 로 레벨이며, Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xwu가 음의 값인 경우, Xu5를 Xwu의 마이너스 값으로 하고, Xv5를 Xvw로 하며, Xw5를 「0」으로 하는 방법;
    (b2) 상기 플래그 신호가 하이 레벨이며, Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xuv가 양의 값인 경우, Xu5를 상기 소정값으로 하고, Xv5를 상기 소정값으로부터 Xuv를 감산한 값으로 하며, Xw5를 상기 소정값에 Xwu를 가산한 값으로 하는 방법.
    (c2) 상기 플래그 신호가 하이 레벨이며, Xuv의 절대값이 Xvw의 절대값 및 Xwu의 절대값보다 클 경우에, Xuv가 음의 값인 경우, Xu5를 상기 소정값에 Xuv를 가산한 값으로 하고, Xv5를 상기 소정값으로 하며, Xw5를 상기 소정값으로부터 Xvw를 감산한 값으로 하는 방법;
    (d2) 상기 플래그 신호가 하이 레벨이며, Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xvw가 양의 값인 경우, Xu5를 상기 소정값에 Xuv를 가산한 값으로 하고, Xv5를 상기 소정값으로 하며, Xw5를 상기 소정값으로부터 Xvw를 감산한 값으로 하는 방법;
    (e2) 상기 플래그 신호가 하이 레벨이며, Xvw의 절대값이 Xuv의 절대값 및 Xwu의 절대값보다 클 경우에, Xvw가 음의 값인 경우, Xu5를 상기 소정값으로부터 Xwu를 감산한 값으로 하고, Xv5를 상기 소정값에 Xvw를 가산한 값으로 하며, Xw5를 상기 소정값으로 하는 방법;
    (f2) 상기 플래그 신호가 하이 레벨이며, Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xwu가 양의 값인 경우, Xu5를 상기 소정값으로부터 Xwu를 감산한 값으로 하고, Xv5를 상기 소정값에 Xvw를 가산한 값으로 하며, Xw5를 상기 소정값으로 한다.
    (g2) 상기 플래그 신호가 하이 레벨이며, Xwu의 절대값이 Xuv의 절대값 및 Xvw의 절대값보다 클 경우에, Xwu가 음의 값인 경우, Xu5를 상기 소정값으로 하고, Xv5를 상기 소정값으로부터 Xuv를 감산한 값으로 하며, Xw5를 상기 소정값에 Xwu를 가산한 값으로 하는 방법.
  16. 제15항에 있어서, 상기 플래그 신호의 주기는 상기 상 전압 지령값 신호의 주기의 짝수배인 것인 제어회로.
  17. 제15항에 있어서, 상기 플래그 신호의 주파수는 상기 상 전압 지령값 신호의 주파수의 3/4의 배수인 것인 제어회로.
  18. 제14항에 있어서, 상기 플래그 신호는 하이 레벨인 기간과 로 레벨인 기간의 길이가 동일한 것인 제어회로.
  19. 제4항에 있어서, 상기 PWM 신호 생성수단은, 상기 3개의 지령값 신호를 각각 소정의 캐리어 신호와 비교함으로써 상기 PWM 신호를 생성하는 것인 제어회로.
  20. 제19항에 있어서, 상기 캐리어 신호는 상기 소정의 상한값과 상기 소정의 하한값 사이에서 변화되는 신호인 것인 제어회로.
  21. 상기 전력변환회로로서의 인버터 회로와, 제1항에 기재된 제어회로를 구비하고 있는 인버터 장치.
  22. 제21항에 있어서, 상기 인버터 회로는 멀티레벨 인버터 회로인 것인 인버터 장치.
  23. 제22항에 있어서, 상기 지령값 신호 생성수단은,
    상기 플래그 신호의 주기를 설정하는 주기 설정부와,
    상기 플래그 신호의 주기에 대한 하이 레벨인 기간의 비율인 듀티비를 설정하는 듀티비 설정부를 구비하고 있는 것인 인버터 장치.
  24. 제23항에 있어서, 상기 지령값 신호 생성수단은, 듀티비 설정부가 설정하는 듀티비를 변경하는 듀티비 변경 수단을 더 구비하고 있는 것인 인버터 장치.
  25. 제22항에 있어서, 상기 멀티레벨 인버터 회로는 3레벨 인버터 회로인 것인 인버터 장치.
  26. 제25항에 있어서, 상기 PWM 신호 생성수단은,
    상기 소정의 상한값과 상기 소정의 하한값과의 중간값과, 상기 소정의 상한값 간을 변동하는 제1캐리어 신호를 생성하는 제1캐리어 신호 생성수단과,
    상기 중간값과 상기 소정의 하한값 간을 변동하는 제2캐리어 신호를 생성하는 제2캐리어 신호 생성수단과,
    상기 각 지령값 신호와 상기 제1캐리어 신호를 비교해서 제1펄스 신호를 생성하는 제1펄스 생성 수단과,
    상기 각 지령값 신호와 상기 제2캐리어 신호를 비교해서 제2펄스 신호를 생성하는 제2펄스 생성 수단과,
    상기 제1펄스 신호와 상기 제2펄스 신호와의 부정 논리합에 의거해서 제3펄스 신호를 생성하는 제3펄스 생성 수단을 구비하고 있고,
    상기 제1펄스 신호, 제2펄스 신호 및 제3펄스 신호를 PWM 신호로서 출력하는 것인 인버터 장치.
  27. 제26항에 있어서, 상기 제1캐리어 신호와 상기 제2캐리어 신호는 주파수가 동일한 것인 인버터 장치.
  28. 제25항에 있어서, 상기 멀티레벨 인버터 회로는, 각 상의 전압이 직류 전원의 부극 측의 전위, 정극 측의 전위, 및 상기 부극 측의 전위와 정극 측의 전위의 중간 전위로 되도록 구성되어 있는 것인 인버터 장치.
  29. 제21항에 기재된 인버터 장치를 구비하고 있는 계통연계 인버터 시스템.
  30. 제29항에 있어서, 상기 인버터 회로에 전력을 공급하는 전원은 태양 전지를 구비하고 있는 것인 계통연계 인버터 시스템.
KR1020120030211A 2011-03-24 2012-03-23 전력변환회로를 제어하는 제어회로, 이 제어회로를 구비한 인버터 장치 및 이 인버터 장치를 구비한 계통연계 인버터 시스템 KR20120109415A (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2011-066068 2011-03-24
JP2011066068 2011-03-24
JPJP-P-2011-146918 2011-07-01
JP2011146918 2011-07-01
JPJP-P-2011-155692 2011-07-14
JP2011155692A JP5753742B2 (ja) 2011-07-14 2011-07-14 インバータ装置、および、このインバータ装置を備えた系統連系インバータシステム
JP2011219713A JP5865657B2 (ja) 2011-03-24 2011-10-04 電力変換回路を制御する制御回路、この制御回路を備えた系統連系インバータシステム
JPJP-P-2011-219713 2011-10-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190061505A Division KR20190060966A (ko) 2011-03-24 2019-05-24 전력변환회로를 제어하는 제어회로, 이 제어회로를 구비한 인버터 장치 및 이 인버터 장치를 구비한 계통연계 인버터 시스템

Publications (1)

Publication Number Publication Date
KR20120109415A true KR20120109415A (ko) 2012-10-08

Family

ID=45992038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120030211A KR20120109415A (ko) 2011-03-24 2012-03-23 전력변환회로를 제어하는 제어회로, 이 제어회로를 구비한 인버터 장치 및 이 인버터 장치를 구비한 계통연계 인버터 시스템

Country Status (4)

Country Link
US (4) US9294009B2 (ko)
EP (2) EP3396841A1 (ko)
KR (1) KR20120109415A (ko)
CN (1) CN102694481B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450513B2 (en) * 2013-09-27 2016-09-20 Daihen Corporation Control circuit and control method for inverter circuit, and control circuit and control method for power conversion circuit
US10284129B2 (en) * 2015-09-16 2019-05-07 Eaton Intelligent Power Limited Three-phase variable reference pulse width modulation
CN105846797B (zh) * 2016-03-21 2018-12-18 广州视源电子科技股份有限公司 一种生成pwm调制信号的方法及装置
JP6361803B1 (ja) 2017-07-27 2018-07-25 株式会社明電舎 マルチレベルインバータの制御装置および制御方法
JP7390881B2 (ja) * 2019-12-11 2023-12-04 富士フイルムヘルスケア株式会社 電力変換装置及びｘ線画像撮影装置、モータードライブ装置
US10917021B1 (en) * 2020-09-03 2021-02-09 King Abdulaziz University Multilevel inverter with reduced number of components

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3007629A1 (de) * 1980-02-29 1981-09-10 Standard Elektrik Lorenz Ag Verfahren und anordnung zur erzeugung eines dreiphasendrehstromes durch wechselrichten
US4656572A (en) * 1985-02-19 1987-04-07 Westinghouse Electric Corp. PWM inverter
DE3875728D1 (de) * 1988-08-30 1992-12-10 Siemens Ag Verfahren zum betrieb eines dreipunktwechselrichters.
JP3250329B2 (ja) 1993-08-02 2002-01-28 トヨタ自動車株式会社 インバータの二相ｐｗｍ制御装置
JP3229094B2 (ja) 1993-11-25 2001-11-12 三菱電機株式会社 インバータ装置
US5757636A (en) * 1994-12-08 1998-05-26 Pwm Drives Limited Multi-phase inverters utilizing discontinuous PWM with dead bands
JPH08340691A (ja) * 1995-06-08 1996-12-24 Nippondenso Co Ltd インバータ制御装置
US5610806A (en) * 1995-06-19 1997-03-11 Allen-Bradley Company, Inc. Pulse width modulation method for driving three phase power inverter/converter switches with balanced discontinuous phase commands
IES970641A2 (en) * 1997-08-28 1999-02-24 Electricity Supply Board Fault detection apparatus and method of detecting faults in an electrical distribution network
US6324085B2 (en) * 1999-12-27 2001-11-27 Denso Corporation Power converter apparatus and related method
JP3666432B2 (ja) * 2001-09-20 2005-06-29 株式会社デンソー 電力変換装置及び多相負荷の駆動制御方法
US6831442B2 (en) * 2002-07-03 2004-12-14 General Motors Corporation Utilizing zero-sequence switchings for reversible converters
KR100569798B1 (ko) * 2002-07-18 2006-04-10 미쓰비시덴키 가부시키가이샤 전력변환장치
JP2004282969A (ja) * 2003-03-19 2004-10-07 Hitachi Ltd 交流電動機の制御装置及び制御方法
JP2004364351A (ja) 2003-06-02 2004-12-24 Fuji Electric Holdings Co Ltd 連系インバータ並列システムの制御方法
JP2005124305A (ja) 2003-10-16 2005-05-12 Denso Corp 二相変調制御式インバータ装置
US7053587B2 (en) * 2004-02-10 2006-05-30 Denso Corporation Apparatus for controlling three-phase AC motor on two-phase modulation technique
JP4048438B2 (ja) 2004-02-12 2008-02-20 株式会社デンソー ２相変調モータ制御装置
JP4815239B2 (ja) * 2006-03-22 2011-11-16 東芝三菱電機産業システム株式会社 電力変換回路の制御装置
JP4429338B2 (ja) * 2006-09-11 2010-03-10 三洋電機株式会社 モータ制御装置、電流検出ユニット
EP2148418B1 (en) * 2007-04-20 2012-03-28 Mitsubishi Electric Corporation Inverter controller
JP5157292B2 (ja) 2007-07-18 2013-03-06 富士電機株式会社 ３レベルインバータの制御方式
JP5872132B2 (ja) 2008-12-05 2016-03-01 株式会社ダイヘン インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム
JP5270272B2 (ja) 2008-09-11 2013-08-21 株式会社ダイヘン インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム、このインバータ制御回路を実現するためのプログラム、及びこのプログラムを記録した記録媒体
AU2009290165B2 (en) * 2008-09-11 2014-09-25 Daihen Corporation Inverter control circuit and interconnection inverter system having that inverter control circuit
JP4616397B2 (ja) * 2009-02-23 2011-01-19 ファナック株式会社 Ｐｗｍ整流器
WO2010143514A1 (ja) * 2009-06-09 2010-12-16 本田技研工業株式会社 負荷駆動システムの制御装置
CN102577091A (zh) * 2009-10-06 2012-07-11 本田技研工业株式会社 电动机系统

Also Published As

Publication number Publication date
CN102694481B (zh) 2016-12-21
US20190052185A1 (en) 2019-02-14
EP3396841A1 (en) 2018-10-31
CN102694481A (zh) 2012-09-26
US10141864B2 (en) 2018-11-27
EP2503680A2 (en) 2012-09-26
US9294009B2 (en) 2016-03-22
US20120243276A1 (en) 2012-09-27
US10389269B2 (en) 2019-08-20
US9979317B2 (en) 2018-05-22
EP2503680A3 (en) 2016-06-01
US20180234029A1 (en) 2018-08-16
US20160241158A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
US11456679B2 (en) Voltage level multiplier module for multilevel power converters
US9013906B2 (en) Power system-interconnected inverter device
US10389269B2 (en) Inverter apparatus including control circuit employing two-phase modulation control, and interconnection inverter system including the inverter apparatus
EP2491644B1 (en) System and method for offsetting the input voltage unbalance in multilevel inverters or the like
US10128739B2 (en) Power conversion device
EP2544354A2 (en) Power converter circuit with AC output
US11223297B2 (en) Modular multipoint power converter and method of operating it
JP5734609B2 (ja) インバータ装置、および、このインバータ装置を備えた系統連系インバータシステム
US8773870B2 (en) Power converter and method for controlling same
US20120206948A1 (en) Device and method for converting direct current into alternate current
KR20190060966A (ko) 전력변환회로를 제어하는 제어회로, 이 제어회로를 구비한 인버터 장치 및 이 인버터 장치를 구비한 계통연계 인버터 시스템
JP5753742B2 (ja) インバータ装置、および、このインバータ装置を備えた系統連系インバータシステム
KR20160122922A (ko) 3상 인버터의 옵셋 전압 생성 장치 및 방법
Peddapelli Recent advances in pulse width modulation techniques and multilevel inverters
Goel et al. Thirteen-level multilevel inverter structure having single DC source and reduced device count
JP5865657B2 (ja) 電力変換回路を制御する制御回路、この制御回路を備えた系統連系インバータシステム
Jarutus et al. A comparison between level-and phase-shift space vector duty-cycle modulations using a nine-switch inverter for an ASD
JPH09163755A (ja) 電力変換装置の制御装置
Sureshpandiarajan et al. Assessment of single phase cascaded multilevel inverter using equal and unequal amplitude carriers
Sathik et al. A novel approach of multilevel inverter with reduced power electronics devices
Mahmoud et al. Direct power control with neutral-point voltage balance of grid-connected three-level NPC inverter
Kumar et al. Wind power grid interfacing using 3 level vs 5 level inverter with SEPIC converter
Tubburee et al. Continuous SVM strategy with current sector control concept for a three-phase three-level PFC rectifier
Pereira et al. Multicarrier and space vector modulation for three-phase NPC converters: A comparative analysis
JP2019176647A (ja) インバータ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal