JP5270272B2 - インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム、このインバータ制御回路を実現するためのプログラム、及びこのプログラムを記録した記録媒体 - Google Patents

Description

本発明は、三相インバータ回路をＰＷＭ信号で制御するインバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム、このインバータ制御回路を実現するためのプログラム、及びこのプログラムを記録した記録媒体に関する。

従来、太陽電池などによって生成される直流電力を交流電力に変換して三相電力系統に供給する系統連系三相インバータシステムが開発されている。系統連系三相インバータシステムにおいては、三相インバータ回路が、それぞれ入力されるＰＷＭ信号に基づいて、Ｕ相、Ｖ相、Ｗ相に出力する相電圧を制御している。また、ＰＷＭホールド法により算出されたパルス幅値（絶対値がパルス幅を表し、正負がパルス波形の極性を表す値）を用いて、インバータ回路に入力されるＰＷＭ信号を生成する方法も開発されている。

しかしながら、ＰＷＭホールド法により算出できるのは、三相の各線間電圧波形を生成するためのパルス幅値である。したがって、ＰＷＭ信号を生成するための各相電圧波形を、各線間電圧波形を生成するためのパルス幅値から決定する必要がある。

例えば、非特許文献１には、ＰＷＭホールド法により算出されたパルス幅値を用いて、各相電圧波形を決定する規則が記載されている。

図５は、当該規則を説明するための、三相インバータ回路が出力する線間電圧波形と相電圧波形との関係を示した図である。同図（ａ）は、あるサンプリング期間（ｋＴ〜（ｋ＋１）Ｔ）におけるＵ相のＶ相に対する線間電圧Ｖuv、Ｖ相のＷ相に対する線間電圧Ｖvw、Ｗ相のＵ相に対する線間電圧Ｖwuの波形を示している。この例では、線間電圧Ｖuvに対するパルス幅値として算出されたＵ相のパルス幅値ΔＴuv(ｋ)、線間電圧Ｖvwに対するパルス幅値として算出されたＶ相のパルス幅値ΔＴvw(ｋ)、線間電圧Ｖwuに対するパルス幅値として算出されたＷ相のパルス幅値ΔＴwu(ｋ)が、｜ΔＴuv(ｋ)｜＞｜ΔＴwu(ｋ)｜＞｜ΔＴvw(ｋ)｜、ΔＴuv(ｋ)＞０、ΔＴvw(ｋ)，ΔＴwu(ｋ)＜０の関係にある。また、線間電圧の合計（Ｖuv＋Ｖvw＋Ｖwu）は、常にゼロとなっている。

この場合、パルス幅値の絶対値が最大である線間電圧Ｖuvの波形は、算出されたパルス幅値の絶対値｜ΔＴuv(ｋ)｜の期間のオン状態が中央に配置されたパルス波形となっている。なお、オン状態の電圧がＥ、オフ状態の電圧がゼロとされている。また、パルス幅値の絶対値が最小である線間電圧Ｖvwの波形は、算出されたパルス幅値の絶対値｜ΔＴvw(ｋ)｜の期間の負の極性のオン状態が中央に配置されたパルス波形となっている。なお、負の極性のオン状態の電圧は−Ｅとされている。また、その他の線間電圧Ｖwuの波形は、算出されたパルス幅値の絶対値｜ΔＴwu(ｋ)｜の１／２の期間の負の極性のオン状態が線間電圧Ｖvwのパルス波形のオン状態の両端の外側に相当する位置にそれぞれ配置されたパルス波形となっている。

同図（ｂ）は、同図（ａ）に示す各線間電圧波形から変換された、当該サンプリング期間のＵ相の相電圧Ｖu、Ｖ相の相電圧Ｖv、Ｗ相の相電圧Ｖwの波形を示している。

この例では、線間電圧Ｖuvのパルス幅値の絶対値が最大なので、相電圧Ｖuの波形が当該パルス幅値の絶対値｜ΔＴuv(ｋ)｜の期間のオン状態が中央に配置されたパルス波形となっている。なお、オン状態の電圧は（１／２）Ｅ、オフ状態の電圧は−（１／２）Ｅとなっている。また、線間電圧Ｖvwのパルス幅値の絶対値が最小なので、相電圧Ｖvの波形が全区間オフ状態の波形となっている。なお、オフ状態の電圧は−（１／２）Ｅとなっている。また、その他の相電圧Ｖwの波形が、絶対値が最小であるパルス幅値の絶対値｜ΔＴvw(ｋ)｜の期間のオン状態が中央に配置されたパルス波形となっている。なお、オン状態の電圧は（１／２）Ｅ、オフ状態の電圧は−（１／２）Ｅとなっている。なお、これらの変換された各相電圧波形に基づいて、各線間電圧波形を容易に確認することができる。

非特許文献１に記載の規則により決定された同図（ｂ）の波形に基づいて、三相インバータ回路のスイッチング素子がオン／オフされることで、三相インバータ回路は同図（ａ）の線間電圧波形を出力する。

河村篤男、「現代パワーエレクトロニクス」、数理工学社、２００５年４月２５日、第１２９ページ〜第１３２ページ

しかしながら、非特許文献１に記載された規則は、算出されたパルス幅値のうち絶対値が最大のものが正の値である場合、すなわち、当該パルス幅値から生成される線間電圧波形の極性が正の場合にしか使用できず、絶対値が最大であるパルス幅値が負の値である場合については考えられていなかった。また、非特許文献１に記載された規則は、絶対値が最大であるパルス幅値が正の値の場合でも、当該パルス幅値が算出された相の次の相のパルス幅値の絶対値が最小である場合しか使用できなかった。

例えば、図５（ａ）において｜ΔＴwu(ｋ)｜＜｜ΔＴvw(ｋ)｜とした場合、各線間電圧波形は、同図（ｃ）となる。このとき、各相電圧波形は同図（ｄ）となる。同図（ｄ）の各相電圧波形に基づいて各線間電圧波形を求めると、同図（ｃ）の線間電圧波形に一致しない。例えば、Ｖwu＝Ｖw−Ｖuより、同図（ｄ）のＶwの波形からＶuの波形の引き算を行うと、ＶuがＥ／２の期間ではＶwuは−Ｅ／２−Ｅ／２＝−Ｅとなり、同図（ｃ）のＶwuの波形とは一致しない。

本発明は上記した事情のもとで考え出されたものであって、絶対値が最大であるパルス幅値が正の値であるか否かにかかわらず、また、他のパルス幅値の大きさに関係なく、各相電圧波形を決定しＰＷＭ信号を生成することができるインバータ制御回路を提供することをその目的としている。

上記課題を解決するため、本発明では、次の技術的手段を講じている。

本発明の第１の側面によって提供されるインバータ制御回路は、三相インバータ回路が有する各相のスイッチング手段をＰＷＭ信号で制御するインバータ制御回路であって、各サンプリング期間の前記三相インバータ回路が出力する各相の線間電圧波形をそれぞれ生成するための、絶対値がパルス幅を表し正負がパルス波形の極性を表す３つのパルス幅値を算出する算出手段と、前記算出手段により算出された３つのパルス幅値のうち絶対値が最大であるパルス幅値が０より大きいか否かを判別する判別手段と、絶対値が最大であるパルス幅値が０より大きい場合は予め設定された第１の規則で当該サンプリング期間の各相の波形を決定し、絶対値が最大であるパルス幅値が０より小さい場合は予め設定された前記第１の規則とは異なる規則で当該サンプリング期間の各相の波形を決定して前記ＰＷＭ信号を生成するＰＷＭ信号生成手段と、を備えている。

この構成によると、算出手段により算出された３つのパルス幅値のうち絶対値が最大であるパルス幅値が０より大きいか否かで場合を分けて、異なる規則で当該サンプリング期間の波形を決定してＰＷＭ信号が生成される。したがって、絶対値が最大であるパルス幅値がゼロ以下の値の場合でも適切にＰＷＭ信号を生成することができる。

本発明の好ましい実施の形態においては、前記ＰＷＭ信号生成手段は、絶対値が最大であるパルス幅値が０より大きい場合、前記パルス幅値の絶対値が最大である第１の相の波形を、当該第１の相のパルス幅値の期間のオン状態が中央に配置されたパルス波形とし、前記第１の相の次の第２の相の波形を、全区間がオフ状態の波形とし、前記第２の相の次の第３の相の波形を、前記第２の相のパルス幅値の絶対値の期間のオン状態が中央に配置されたパルス波形とし、絶対値が最大であるパルス幅値が０より小さい場合、前記第１の相の波形を、全区間がオフ状態の波形とし、前記第２の相の波形を、前記第１の相のパルス幅値の絶対値の期間のオン状態が中央に配置されたパルス波形とし、前記第３の相の波形を、当該第３の相のパルス幅値の期間のオン状態が中央に配置されたパルス波形とする。

この構成によると、各相の波形を適切に決定しＰＷＭ信号を生成することができる。また、決定された各相の波形は常にオフ状態で開始される。したがって、ＰＷＭ信号の各サンプリング期間の開始時をオフ状態とすることができるので、サンプリング期間の開始時の後に各相の波形を決定する処理を行うことができる。また、決定された各相の波形は常にオフ状態で終了される。したがって、サンプリング期間の境目でスイッチングが起きないので、スイッチングロスを抑制することができる。

本発明の第２の側面によって提供される系統連系インバータシステムは、本発明の第１の側面によって提供されるインバータ制御回路を備えている。

本発明の第３の側面によって提供されるプログラムは、コンピュータを、三相インバータ回路が有する各相のスイッチング手段をＰＷＭ信号で制御するインバータ制御回路として機能させるためのプログラムであって、前記コンピュータを、各サンプリング期間の前記三相インバータ回路が出力する各相の線間電圧波形をそれぞれ生成するための、絶対値がパルス幅を表し正負がパルス波形の極性を表す３つのパルス幅値を算出する算出手段と、前記算出手段により算出された３つのパルス幅値のうち絶対値が最大であるパルス幅値が０より大きいか否かを判別する判別手段と、絶対値が最大であるパルス幅値が０より大きい場合は予め設定された第１の規則で当該サンプリング期間の各相の波形を決定し、絶対値が最大であるパルス幅値が０より小さい場合は予め設定された前記第１の規則とは異なる規則で当該サンプリング期間の各相の波形を決定して前記ＰＷＭ信号を生成するＰＷＭ信号生成手段と、して機能させる。

本発明の第４の側面によって提供される記録媒体は、本発明の第３の側面によって提供されるプログラムを記録したコンピュータ読み取り可能な記録媒体であることを特徴とする。

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。

図１は、本発明に係るインバータ制御回路を備えた系統連系インバータシステムの一例を説明するためのブロック図である。

系統連系インバータシステムＡは、直流電源１、インバータ回路２、フィルタ回路３、変圧回路４、商用電力系統５、インバータ制御回路６、直流電圧センサ７、電流センサ８、線間電圧センサ９を備えている。直流電源１は、インバータ回路２と接続している。インバータ回路２は三相インバータであり、インバータ回路２、フィルタ回路３、変圧回路４、及び、商用電力系統５は、この順で、Ｕ相、Ｖ相、Ｗ相の出力電圧の出力ラインにより、直列に接続されている。インバータ回路２にはインバータ制御回路６が接続されている。系統連系インバータシステムＡは、直流電源１により生成された直流電力を、インバータ回路２で交流電力に変換し、商用電力系統５に供給するものである。

直流電源１は、直流電力を生成するものであり、太陽光エネルギーを電気エネルギーに変換する太陽電池を備えている。

インバータ回路２は、三相インバータであり、図示しない３組６個のスイッチング素子を備えたＰＷＭ制御型インバータ回路である。インバータ回路２は、インバータ制御回路６から入力されるＰＷＭ信号に基づいて各スイッチング素子をオンオフ動作させることで、直流電源１から入力される直流電力を交流電力に変換する。

フィルタ回路３は、リアクトルとキャパシタとを備えたローパスフィルタである。フィルタ回路３は、インバータ回路２から出力される交流電圧に含まれるスイッチングノイズを除去する。変圧回路４は、フィルタ回路３から出力される交流電圧を系統電圧とほぼ同一のレベルに昇圧または降圧する。

直流電圧センサ７は、直流電源１から出力される直流電圧を検出するものである。検出された直流電圧信号は、インバータ制御回路６に入力される。電流センサ８は、変圧回路４から出力される各相の電流を検出するものである。検出された電流信号は、インバータ制御回路６に入力される。線間電圧センサ９は、商用電力系統５の各相の線間電圧を検出するものである。検出された線間電圧信号は、インバータ制御回路６に入力される。

インバータ制御回路６は、インバータ回路２のスイッチング素子のオンオフ動作を制御するＰＷＭ信号を生成するものである。インバータ制御回路６は、直流電圧センサ７から直流電圧信号を、電流センサ８から電流信号を、線間電圧センサ９から線間電圧信号を入力され、インバータ回路２にＰＷＭ信号を出力する。インバータ制御回路６は、位相検出回路６１、ＰＩ制御回路６２、αβ変換回路６３、ｄｑ変換回路６４、ＰＩ制御回路６５、三相変換回路６６、およびＰＷＭ信号生成回路６７を備えている。

位相検出回路６１は、線間電圧センサ９から入力される線間電圧信号から系統電圧の位相を検出し、ｄｑ変換回路６４および三相変換回路６６に出力する。ＰＩ制御回路６２は、ＰＩ制御を行ない、直流電圧センサ７から入力される直流電圧信号と目標直流電圧との差分の補正値を出力する。αβ変換回路６３は、電流センサ８から入力される三相の電流信号を、二相の電流信号に変換して出力する。ｄｑ変換回路６４は、αβ変換回路６３から二相の電流信号を入力され、位相検出回路６１から系統電圧の位相を入力される。ｄｑ変換回路６４は、二相の電流信号を系統電圧の位相に対する位相差成分と同相成分とに変換して出力する。αβ変換およびｄｑ変換も周知であるので、その詳細説明については省略する。

ＰＩ制御回路６５は、ＰＩ制御を行ない、ｄｑ変換回路６４から出力される位相差成分である無効分電流信号と目標無効分電流との差分の補正値を出力する。三相変換回路６６は、ＰＩ制御回路６２が出力する補正値を同相成分として入力され、ＰＩ制御回路６５が出力する補正値を位相差成分として入力され、位相検出回路６１から系統電圧の位相を入力される。三相変換回路６６は、これらの入力に対して逆ｄｑ変換および逆αβ変換を行い、各相の補正値を出力する。

ＰＷＭ信号生成回路６７は、線間電圧センサ９が検出した各相の線間電圧に三相変換回路６６から出力された各相の補正値が加算された補正後の各線間電圧を入力される。ＰＷＭ信号生成回路６７は、補正後の各線間電圧に基づいて、ＰＷＭホールド法により各相の線間電圧波形を生成するためのパルス幅値を算出する。ＰＷＭホールド法は周知であるので、その説明は省略する。ＰＷＭ信号生成回路６７は、算出されたパルス幅値からＵ相、Ｖ相、Ｗ相の各相電圧波形を決定し、ＰＷＭ信号を生成してインバータ回路２に出力する。インバータ回路２のＵ相、Ｖ相、Ｗ相のスイッチング素子は、それぞれＵ相、Ｖ相、Ｗ相のＰＷＭ信号に基づいてオンオフ動作する。なお、ＰＷＭ信号生成回路６７は、Ｕ相、Ｖ相、Ｗ相のパルス信号を反転したパルス信号も生成し、逆相のＰＷＭ信号としてインバータ回路２に出力する。インバータ回路２のＵ相、Ｖ相、Ｗ相の各スイッチング素子に直列接続されているスイッチング素子は、それぞれ逆相のＰＷＭ信号に基づいて、Ｕ相、Ｖ相、Ｗ相の各スイッチング素子とは反対にオンオフ動作する。

本発明は、ＰＷＭ信号生成回路６７で算出された３つのパルス幅値のうち絶対値が最大のものが正の値であるか否かにより、各相電圧波形を決定する規則が異なる点に特徴がある。以下、図２ないし図４を参照して、各相電圧波形を決定する規則について説明する。

図２は、絶対値が最大であるパルス幅値が正の値の場合における、線間電圧波形と相電圧波形との関係を示した図である。同図（ａ）は、あるサンプリング期間（ｋＴ〜（ｋ＋１）Ｔ）における各線間電圧波形を示している。この例では、Ｕ相、Ｖ相、Ｗ相のパルス幅値として、それぞれΔＴuv(ｋ)、ΔＴvw(ｋ)、ΔＴwu(ｋ)が算出され、｜ΔＴuv(ｋ)｜＞｜ΔＴvw(ｋ)｜＞｜ΔＴwu(ｋ)｜、ΔＴuv(ｋ)＞０、ΔＴvw(ｋ)，ΔＴwu(ｋ)＜０の関係がある。また、各線間電圧の合計は、常にゼロとなっている必要がある。

同図（ａ）においては、上から順に、Ｕ相のＶ相に対する線間電圧Ｖuv、Ｖ相のＷ相に対する線間電圧Ｖvw、Ｗ相のＵ相に対する線間電圧Ｖwuの波形を示している。パルス幅値の絶対値が最大であるＵ相の線間電圧Ｖuvの波形は、算出されたパルス幅値の絶対値｜ΔＴuv(ｋ)｜の期間のオン状態が中央に配置されたパルス波形とされている。なお、オン状態の電圧がＥ、オフ状態の電圧がゼロとされている。また、Ｕ相の次の相であるＶ相の線間電圧Ｖvwの波形は、算出されたパルス幅値の絶対値｜ΔＴvw(ｋ)｜の期間の負の極性のオン状態が中央に配置されたパルス波形とされている。なお、負の極性のオン状態の電圧は−Ｅとされている。また、Ｖ相の次の相であるＷ相の線間電圧Ｖwuの波形は、算出されたパルス幅値の絶対値｜ΔＴwu(ｋ)｜の１／２の期間の負の極性のオン状態が線間電圧Ｖvwのパルス波形のオン状態の両端の外側に相当する位置にそれぞれ配置されたパルス波形とされている。この場合、各線間電圧の合計（＝Ｖuv＋Ｖvw＋Ｖwu）は、常にゼロとなっている。

同図（ｂ）は、同図（ａ）に示す各線間電圧波形から変換された、当該サンプリング期間の各相電圧波形を示している。

同図（ｂ）においては、上から順に、Ｕ相の相電圧Ｖu、Ｖ相の相電圧Ｖv、Ｗ相の相電圧Ｖwの波形を示している。Ｕ相のパルス幅値ΔＴuv(ｋ)の絶対値が最大なので、相電圧Ｖuの波形は、当該パルス幅値の絶対値｜ΔＴuv(ｋ)｜の期間のオン状態が中央に配置されたパルス波形とされている。なお、オン状態の電圧は（１／２）Ｅ、オフ状態の電圧は−（１／２）Ｅとなっている。また、Ｕ相の次のＶ相の相電圧Ｖvの波形は、全区間がオフ状態の波形とされている。なお、オフ状態の電圧は−（１／２）Ｅとなっている。また、Ｖ相の次のＷ相の相電圧Ｖwの波形は、前のＶ相のパルス幅値の絶対値｜ΔＴvw(ｋ)｜の期間のオン状態が中央に配置されたパルス波形とされている。なお、オン状態の電圧は（１／２）Ｅ、オフ状態の電圧は−（１／２）Ｅとなっている。

これらの変換された各相電圧波形に基づいて、各線間電圧波形を容易に確認することができる。例えば、Ｖuv＝Ｖu−Ｖvより、図２（ｂ）のＶuの波形からＶvの波形の引き算を行うと、ＶuがＥ／２の期間ではＶuvはＥ／２−（−Ｅ／２）＝Ｅとなり、Ｖuが−Ｅ／２の期間ではＶuvは−Ｅ／２−（−Ｅ／２）＝０となり、同図（ａ）のＶuvの波形と一致する。また、Ｖvw＝Ｖv−Ｖwより、図２（ｂ）のＶvの波形からＶwの波形の引き算を行うと、ＶwがＥ／２の期間ではＶvwは−Ｅ／２−（＋Ｅ／２）＝−Ｅとなり、Ｖwが−Ｅ／２の期間ではＶvwは−Ｅ／２−（−Ｅ／２）＝０となり、同図（ａ）のＶvwの波形と一致する。また、Ｖwu＝Ｖw−Ｖuより、図２（ｂ）のＶwの波形からＶuの波形の引き算を行うと、ＶwがＥ／２の期間ではＶwuはＥ／２−（＋Ｅ／２）＝０となり、Ｖuが−Ｅ／２の期間ではＶwuは−Ｅ／２−（−Ｅ／２）＝０となり、Ｖwが−Ｅ／２でＶuがＥ／２の期間ではＶwuは−Ｅ／２−（＋Ｅ／２）＝−Ｅとなり、同図（ａ）のＶwuの波形と一致する。

図３は、絶対値が最大であるパルス幅値が負の値の場合における、線間電圧波形と相電圧波形との関係を示した図である。同図（ａ）は、図２と同じサンプリング期間（ｋＴ〜（ｋ＋１）Ｔ）における線間電圧Ｖuv、Ｖvw、Ｖwuの波形を示している。この例では、パルス幅値ΔＴuv(ｋ)、ΔＴvw(ｋ)、ΔＴwu(ｋ)が、｜ΔＴuv(ｋ)｜＞｜ΔＴwu(ｋ)｜＞｜ΔＴvw(ｋ)｜、ΔＴuv(ｋ)＜０、ΔＴvw(ｋ)，ΔＴwu(ｋ)＞０の関係にある。また、線間電圧の合計（＝Ｖuv＋Ｖvw＋Ｖwu）は、常にゼロとなっている必要がある。

この場合、パルス幅値の絶対値が最大であるＵ相の線間電圧Ｖuvの波形は、算出されたパルス幅値の絶対値｜ΔＴuv(ｋ)｜の期間の負の極性のオン状態が中央に配置されたパルス波形とされている。なお、オン状態の電圧が−Ｅ、オフ状態の電圧がゼロとされている。また、Ｕ相の次の相であるＶ相の線間電圧Ｖvwの波形は、算出されたパルス幅値の絶対値｜ΔＴvw(ｋ)｜の１／２の期間のオン状態が線間電圧Ｖuvのパルス波形のオン状態の両端の内側に相当する位置にそれぞれ配置されたパルス波形とされている。なお、オン状態の電圧はＥとされている。また、Ｖ相の次の相であるＷ相の線間電圧Ｖwuの波形は、算出されたパルス幅値の絶対値｜ΔＴwu(ｋ)｜の期間のオン状態が中央に配置されたパルス波形とされている。この場合、各線間電圧の合計（＝Ｖuv＋Ｖvw＋Ｖwu）は、常にゼロとなっている。

同図（ｂ）は、同図（ａ）に示す各線間電圧波形から変換された、当該サンプリング期間の各相電圧Ｖu、Ｖv、Ｖwの波形を示している。

この例では、Ｕ相のパルス幅値ΔＴuv(ｋ)の絶対値が最大なので、相電圧Ｖuの波形は、全区間がオフ状態の波形とされている。なお、オフ状態の電圧は−（１／２）Ｅとなっている。また、Ｕ相の次のＶ相の相電圧Ｖvの波形は、絶対値が最大であるパルス幅値の絶対値｜ΔＴuv(ｋ)｜の期間のオン状態が中央に配置されたパルス波形とされている。なお、オン状態の電圧は（１／２）Ｅ、オフ状態の電圧は−（１／２）Ｅとなっている。また、Ｖ相の次のＷ相の相電圧Ｖwの波形は、当該Ｗ相のパルス幅値の絶対値｜ΔＴwu(ｋ)｜の期間のオン状態が中央に配置されたパルス波形とされている。なお、オン状態の電圧は（１／２）Ｅ、オフ状態の電圧は−（１／２）Ｅとなっている。

絶対値が最大であるパルス幅値が負の値の場合でも、これらの変換された各相電圧波形に基づいて、各線間電圧波形を容易に確認することができる。例えば、図３（ｂ）のＶuの波形からＶvの波形の引き算を行うと、ＶvがＥ／２の期間ではＶuvは−Ｅ／２−（＋Ｅ／２）＝−Ｅとなり、Ｖvが−Ｅ／２の期間ではＶuvは−Ｅ／２−（−Ｅ／２）＝０となり、同図（ａ）のＶuvの波形と一致する。また、図３（ｂ）のＶvの波形からＶwの波形の引き算を行うと、ＶwがＥ／２の期間ではＶvwはＥ／２−（＋Ｅ／２）＝０となり、Ｖvが−Ｅ／２の期間ではＶvwは−Ｅ／２−（−Ｅ／２）＝０となり、ＶvがＥ／２でＶwが−Ｅ／２の期間ではＶvwはＥ／２−（−Ｅ／２）＝Ｅとなり、同図（ａ）のＶvwの波形と一致する。また、図３（ｂ）のＶwの波形からＶuの波形の引き算を行うと、ＶwがＥ／２の期間ではＶwuはＥ／２−（−Ｅ／２）＝Ｅとなり、Ｖwが−Ｅ／２の期間ではＶwuは−Ｅ／２−（−Ｅ／２）＝０となり、同図（ａ）のＶwuの波形と一致する。

図４は、ＰＷＭ信号生成回路６７で行われる、各相電圧波形を決定する処理手順を示すフローチャートである。ＰＷＭ信号生成回路６７は、各サンプリング期間の開始時ｋＴにパルス幅値を算出する。当該処理は、ＰＷＭ信号生成回路６７が各相のパルス幅値を算出したときに開始される。

まず、算出された３つのパルス幅値のうち、絶対値が最大のものをΔＴmaxとする（Ｓ１）。また、ΔＴmaxが算出された相を第１の相とし、第１の相の次の相を第２の相とし、第２の相の次の相を第３の相とする。図２および図３の例では、ΔＴmax＝ΔＴuv（ｋ）となり、Ｕ相、Ｖ相、Ｗ相がそれぞれ第１の相、第２の相、第３の相となる。次に、ΔＴmaxが正の値であるか否かが判別される（Ｓ２）。なお、すべてのパルス幅値がゼロの場合は起こりえないので、ΔＴmax＝０の場合は考慮しない。

ΔＴmaxが正の値の場合（Ｓ２：ＹＥＳ）、第１の相の相電圧波形が｜ΔＴmax｜の期間のオン状態が中央に配置されたパルス波形とされ（Ｓ３）、第２の相の相電圧波形が全区間オフ状態の波形とされ（Ｓ４）、第３の相の相電圧波形が第２の相のパルス幅値の絶対値の期間のオン状態が中央に配置されたパルス波形とされ（Ｓ５）、処理が終了される。

図２の例では、ΔＴuv（ｋ）＞０なので、Ｕ相の相電圧波形が｜ΔＴuv（ｋ）｜の期間のオン状態が中央に配置されたパルス波形とされ、Ｖ相の相電圧波形が全区間オフ状態の波形とされ、Ｗ相の相電圧波形が｜ΔＴvw（ｋ）｜の期間のオン状態が中央に配置されたパルス波形とされている。

ΔＴmaxが負の値の場合（Ｓ２：ＮＯ）、第１の相の相電圧波形が全区間オフ状態の波形とされ（Ｓ６）、第２の相の相電圧波形がΔＴmaxの絶対値の期間のオン状態が中央に配置されたパルス波形とされ（Ｓ７）、第３の相の相電圧波形が第３の相のパルス幅値の絶対値の期間のオン状態が中央に配置されたパルス波形とされ（Ｓ８）、処理が終了される。

図３の例では、ΔＴuv（ｋ）＜０なので、Ｕ相の相電圧波形が全区間オフ状態の波形とされ、Ｖ相の相電圧波形が｜ΔＴuv（ｋ）｜の期間のオン状態が中央に配置されたパルス波形とされ、Ｗ相の相電圧波形が｜ΔＴwu（ｋ）｜の期間のオン状態が中央に配置されたパルス波形とされている。

ＰＷＭ信号生成回路６７は、決定された各相電圧波形のオフ状態をローレベル電圧とし、オン状態をハイレベル電圧としたＰＷＭ信号をインバータ回路２に出力する。実際には、各サンプリング期間の開始時ｋＴからローレベル電圧がＰＷＭ信号として出力されており、ハイレベル電圧に切り替わるまでに上記の相電圧波形を決定する処理（以下、「相電圧波形決定処理」という。）が行われ、決定された各相電圧波形に応じたタイミングでハイレベル電圧に切り替えられる。

なお、各サンプリング期間の開始時ｋＴの前に、パルス幅値が算出され、相電圧波形決定処理が行われるようにしてもよい。この場合は、決定された各相電圧波形に応じてＰＷＭ信号を出力する。

次に、インバータ制御回路６の作用について説明する。

本実施形態においては、算出されたパルス幅値のうち絶対値が最大のものが正の値であるか負の値であるかにより場合を分けて、それぞれ適切な規則で各相電圧波形を決定しＰＷＭ信号を生成する。したがって、絶対値が最大であるパルス幅値が負の値の場合でも適切に各相電圧波形を決定することができる。また、本実施形態によると、図４に示すフローチャートの処理手順により各相電圧波形を適切に決定することができる。

さらに、本実施形態において、決定された相電圧波形は常にローレベルで開始される。したがって、サンプリング期間の開始時ｋＴに相電圧波形が決定していなくてもよく、サンプリング期間の開始時ｋＴの線間電圧信号に基づいて各パルス幅値を算出し相電圧波形を決定することができる。これによって、より精度のよいＰＷＭ信号を生成することができる。また、決定された相電圧波形は常にローレベルで終了される。したがって、サンプリング期間の境目でスイッチングが起きないので、スイッチングロスを抑制することができる。

なお、上記実施形態のインバータ制御回路６のうち、ＰＷＭ信号生成回路６７以外の構成は、上記に限定されない。例えば、各相の補正値を線間電圧に加算してＰＷＭ信号生成装置に入力するのではなく、同相成分の補正値および位相差成分の補正値をαβ変換およびｄｑ変換した線間電圧の同相成分および位相差成分に加算し、これを三相変換回路６６で各線間電圧に変換してＰＷＭ信号生成装置に入力するようにしてもよい。

また、相電圧波形を決定する処理手順は、図４に示すフローチャートに限定されない。絶対値が最大であるパルス幅値が正の値か負の値かで場合を分けて、波形を決定する規則を変更するものであればよい。

なお、上記実施形態では、系統連系インバータシステムに本発明のインバータ制御回路を用いた場合について説明したが、これに限られない。従来のインバータ制御回路に上述した方法でＰＷＭ信号を生成するプログラムをコンピュータ読み取り可能に記録したＲＯＭなどの記録媒体からコンピュータに読み込んで、そのプログラムを実行させることにより、本発明のインバータ制御回路を実現してもよい。

本発明に係るインバータ制御回路は、上述した実施形態に限定されるものではない。本発明に係るインバータ制御回路の各部の具体的な構成は、種々に設計変更自在である。

本発明に係るインバータ制御回路を備えた系統連系インバータシステムの一例を説明するためのブロック図である。 絶対値が最大であるパルス幅値が正の値の場合における、線間電圧波形と相電圧波形との関係を示した図である。 絶対値が最大であるパルス幅値が負の値の場合における、線間電圧波形と相電圧波形との関係を示した図である。 各相電圧波形を決定する処理手順を示すフローチャートである。 従来の各相電圧波形を決定する規則を説明するための、線間電圧波形と相電圧波形との関係を示した図である。

符号の説明

Ａ 系統連系インバータシステム
１ 直流電源
２ インバータ回路
３ フィルタ回路
４ 変圧回路
５ 商用電力系統
６ インバータ制御回路
６１ 位相検出回路
６２ ＰＩ制御回路
６３ αβ変換回路
６４ ｄｑ変換回路
６５ ＰＩ制御回路
６６ 三相変換回路
６７ ＰＷＭ信号生成回路（算出手段、判別手段、ＰＷＭ信号生成手段）
７ 直流電圧センサ
８ 電流センサ
９ 線間電圧センサ

Claims (5)

1. 三相インバータ回路が有する各相のスイッチング手段をＰＷＭ信号で制御するインバータ制御回路であって、
   各サンプリング期間の前記三相インバータ回路が出力する各相の線間電圧波形をそれぞれ生成するための、絶対値がパルス幅を表し正負がパルス波形の極性を表す３つのパルス幅値を算出する算出手段と、
   前記算出手段により算出された３つのパルス幅値のうち絶対値が最大であるパルス幅値が０より大きいか否かを判別する判別手段と、
   絶対値が最大であるパルス幅値が０より大きい場合は予め設定された第１の規則で当該サンプリング期間の各相の波形を決定し、絶対値が最大であるパルス幅値が０より小さい場合は予め設定された前記第１の規則とは異なる規則で当該サンプリング期間の各相の波形を決定して前記ＰＷＭ信号を生成するＰＷＭ信号生成手段と、
   を備えていることを特徴とするインバータ制御回路。
2. 前記ＰＷＭ信号生成手段は、
   絶対値が最大であるパルス幅値が０より大きい場合、
   前記パルス幅値の絶対値が最大である第１の相の波形を、当該第１の相のパルス幅値の期間のオン状態が中央に配置されたパルス波形とし、
   前記第１の相の次の第２の相の波形を、全区間がオフ状態の波形とし、
   前記第２の相の次の第３の相の波形を、前記第２の相のパルス幅値の絶対値の期間のオン状態が中央に配置されたパルス波形とし、
   絶対値が最大であるパルス幅値が０より小さい場合、
   前記第１の相の波形を、全区間がオフ状態の波形とし、
   前記第２の相の波形を、前記第１の相のパルス幅値の絶対値の期間のオン状態が中央に配置されたパルス波形とし、
   前記第３の相の波形を、当該第３の相のパルス幅値の期間のオン状態が中央に配置されたパルス波形とする、
   請求項１に記載のインバータ制御回路。
3. 請求項１または２に記載のインバータ制御回路を備えている系統連系インバータシステム。
4. コンピュータを、
   三相インバータ回路が有する各相のスイッチング手段をＰＷＭ信号で制御するインバータ制御回路として機能させるためのプログラムであって、
   前記コンピュータを、
   各サンプリング期間の前記三相インバータ回路が出力する各相の線間電圧波形をそれぞれ生成するための、絶対値がパルス幅を表し正負がパルス波形の極性を表す３つのパルス幅値を算出する算出手段と、
   前記算出手段により算出された３つのパルス幅値のうち絶対値が最大であるパルス幅値が０より大きいか否かを判別する判別手段と、
   絶対値が最大であるパルス幅値が０より大きい場合は予め設定された第１の規則で当該サンプリング期間の各相の波形を決定し、絶対値が最大であるパルス幅値が０より小さい場合は予め設定された前記第１の規則とは異なる規則で当該サンプリング期間の各相の波形を決定して前記ＰＷＭ信号を生成するＰＷＭ信号生成手段と、
   して機能させるためのプログラム。
5. 請求項４に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。

Images