JP2008295135A - 電力変換装置 - Google Patents

Abstract

【課題】電力変換装置において、装置規模あるいはコストの更なる削減を簡易に実現すること。
【解決手段】三相交流を出力する三相インバータ１と、単相交流を出力し、三相インバータ１の各相出力端に接続される単相インバータ２ａ〜２ｃと、三相電圧指令に基づいて三相インバータ１への制御信号である三相ＰＷＭ信号を生成出力する三相ＰＷＭ回路４と、三相ＰＷＭ信号を単相インバータ２ａ〜２ｃの演算周期で平均化する平均値演算器６と、三相電圧指令と平均値演算器６の出力との差分出力に基づいて前記単相インバータ２ａ〜２ｃへの制御信号である単相ＰＷＭ信号を生成出力する単相ＰＷＭ回路５と、を備える。
【選択図】 図１

Description

本発明は、電力変換装置に関するものであり、特に、複数のインバータを組み合わせて構成し、所望の出力を得ることが可能な電力変換装置に関するものである。

従来、三相電圧指令から、三相インバータのＰＷＭ信号を減算して、単相インバータの電圧指令を得るように構成したインバータ装置が開示されている（例えば、下記特許文献１）。

この特許文献１に示されたインバータ装置では、直流電力を三相交流電力に変換する三相インバータと、この三相インバータの各出力に直列に接続され、単相交流電力をそれぞれ出力する複数の単相インバータと、組み合わせることにより、インバータの大容量化、高電圧化、入力高調波の削減、あるいは回生機能の付加等を実現している。

特開２０００−５０６４３号公報

ところで、電力変換装置にかかる近時の市場においては、コスト削減、装置サイズの削減等に関するユーザからの要望が増大している。したがって、ある一定の精度を維持しつつ、これらの要求を満たすためには、現在の回路構成の見直しが必然となる。

ここで、従来のインバータ装置の構成に目を向けると、従来のインバータ装置では、三相電圧指令から三相インバータのＰＷＭ言号を減算して単相インバータの電圧指令を得る演算処理を、旧来のアナログ回路を使用していた。したがって、この部分の回路をディジタル回路に変更できれば、コスト削減や装置サイズの削減等が期待される。

しかしながら、アナログ回路では時々刻々と変化する信号の変化に追随した制御を行うことができるが、ディジタル回路では演算周期という概念があり、演算のタイミングのズレによる誤差が問題となる。

例えば、電力変換装置において、三相電圧指令から単相インバータの電圧指令を得る演算処理を所定の演算周期を有するディジタル回路で実現する場合、演算周期内の三相インバータのＰＷＭ信号が切り替わる区間では、出力電圧に誤差が生ずることになる。

本発明は、上記に鑑みてなされたものであって、三相電圧指令から単相インバータの電圧指令を得る演算処理をディジタル回路で実現した電力変換装置を提供することを目的とする。

また、本発明は、演算周期を有するディジタル回路を用いることにより、装置規模あるいはコストの更なる削減を簡易に実現することができる電力変換装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかる電力変換装置は、三相交流を出力する三相インバータと、単相交流を出力し、前記三相インバータの各相出力端に直列に各ｎ個（ｎは自然数）接続される３ｎ個の単相インバータと、三相電圧指令に基づいて前記三相インバータへの制御信号である三相ＰＷＭ信号を生成出力する三相ＰＷＭ回路と、前記三相ＰＷＭ信号を前記単相インバータの演算周期で平均化する平均値演算器と、前記三相電圧指令と前記平均値演算器の出力との差分出力に基づいて前記各単相インバータへの制御信号である単相ＰＷＭ信号を生成出力する単相ＰＷＭ回路と、を備えたことを特徴とする。

本発明にかかる電力変換装置によれば、三相電圧指令と、三相ＰＷＭ信号を単相インバータの演算周期で平均化した平均値演算器の出力と、の差分出力に基づいて単相ＰＷＭ信号を生成するようにしているので、演算周期を有するディジタル回路を用いた場合であっても、電力変換装置の規模、あるいはコストの更なる削減を簡易に実現することができるという効果が得られる。

以下に、本発明にかかる電力変換装置の好適な実施の形態を図面に基づいて詳細に説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

実施の形態１．
（電力変換装置の構成）
図１は、本発明の実施の形態１にかかる電力変換装置の構成を示す図である。同図に示す電力変換装置は、直流出力を三相交流出力に変換する三相インバータ１、直流出力を単相交流出力に変換する単相インバータ２ａ〜２ｃ、三相インバータ１および単相インバータ２ａ〜２ｃを制御するインバータ制御回路１０を備えている。

三相インバータ１は、スイッチング素子とダイオードとを逆並列接続したスイッチ回路部を直列に上下２回路分接続した一対のスイッチ部が各並列に３組接続されたブリッジ回路を構成し、当該ブリッジ回路の直流端子には、バッテリやコンデンサを含む直流電源が接続されている。

単相インバータ２は、スイッチング素子とダイオードとを逆並列接続したスイッチ回路部を直列に上下２回路分接続した一対のスイッチ部が各並列に２組接続されたブリッジ回路を構成し、当該ブリッジ回路の直流端子には、バッテリやコンデンサを含む直流電源が接続されている。

なお、単相インバータ２ａ〜２ｃは、各々の交流端子の一端が三相インバータの各相における交流端子の各一端に接続されるとともに、各々の交流端子の他端は、図示しない三相負荷（例えば三相モータ）に接続するための端子として引き出されている。

また、インバータ制御回路１０は、三相電圧指令Ｖ*に基づいて生成したＰＷＭ信号（以下「三相ＰＷＭ信号」という）を三相インバータ１に出力する三相ＰＷＭ回路４、入力される三相ＰＷＭ信号に基づいて、所定の演算周期における三相ＰＷＭ信号の平均値（以下「三相ＰＷＭ平均化信号」という）を演算して出力する平均値演算器６、三相電圧指令Ｖ*と三相ＰＷＭ平均化信号との減算処理を行う減算器９、減算器９の差分出力に基づいて生成したＰＷＭ信号（以下「単相ＰＷＭ信号」という）を単相インバータ２ａ〜２ｃにそれぞれ出力する単相ＰＷＭ回路５を備えている。

なお、図１の構成は、三相インバータの各相出力端に各１個の単相インバータが接続される実施形態について示すものであるが、この実施形態に限定されるものではない。例えば、三相インバータの各相出力端に直列にｎ個（ｎは自然数）の単相インバータが接続される構成であっても構わない。すなわち、単一の三相インバータの各相出力端に直列に各ｎ個接続される、３ｎ個の単相インバータを備える構成であっても構わない。

（電力変換装置の動作）
つぎに、実施の形態１にかかる電力変換装置の動作について図１〜図３を参照して説明する。なお、図２は、平均値演算器６の動作を説明するための図であり、図３は、キャリア波の略１周期に渡る平均値演算器６の動作を説明する図である。

図２において、細い実線で示した直線波形はキャリア波（キャリア信号）であり、細い破線で示した直線波形は、三相ＰＷＭ回路４に入力される三相電圧指令である。また、太い破線で示した波形は、キャリア波および三相電圧指令に基づいて生成された三相ＰＷＭ信号（元のＰＷＭ信号）であり、太い実線で示した直線波形は、三相ＰＷＭ信号を平均化した三相ＰＷＭ平均化信号である。

図１において、いま、平均値演算器６がない場合を考える。この場合、減算器９には、元のＰＷＭ信号である三相ＰＷＭ信号が入力される。しかしながら、ディジタル回路では演算周期という概念があるので、減算器９は、ｔ＝ｔ０の時点で入力された値を用いた演算処理を行う。すなわち、三相ＰＷＭ回路４が出力する三相ＰＷＭ信号と、単相ＰＷＭ回路５が出力する単相ＰＷＭ信号とでは、入力信号の入力タイミングにズレが生ずることとなり、これらの信号間には、出力誤差が生ずることになる。

一方、平均値演算器６を備えた図１の構成では、平均値演算器６が生成した三相ＰＷＭ平均化信号が減算器９に入力される。三相ＰＷＭ平均化信号は、元のＰＷＭ信号である三相ＰＷＭ信号に対して、斜線部Ｍ１で示される領域（ｔ＝ｔ０〜ｔ１'）が、斜線部Ｍ２で示される領域（ｔ＝ｔ１'〜ｔ１）に移動したような信号となるため、減算器９に入力される三相ＰＷＭ平均化信号は、元のＰＷＭ信号である三相ＰＷＭ信号の出力が反映された信号となる。その結果、三相インバータ１および単相インバータ２ａ〜２ｃの双方には、上記のような出力誤差のない正確なＰＷＭ信号が出力されることになる。なお、平均値演算器６の出力は、つぎの演算周期において反映されることになる。つまり、ｔ＝ｔ０〜ｔ１の間に平均値演算器６によって平均化された値は、ｔ＝ｔ１における減算器９の処理に反映される。

また、図３では、キャリア波の周期を１２０μｓとした場合の一例を示している。同図に示すように、平均値演算器６による平均化処理の効果は、ＰＷＭ信号の変化が生ずる区間である演算区間Ｔ１、Ｔ２において生ずる。このことは、演算区間Ｔ１、Ｔ２以外の区間においては、平均化処理の効果がないということになるが、裏を返せば、当該区間では平均化処理を行う必要がないということを意味する。なお、平均化処理を行う必要がない区間において平均化処理を行ったとしても、生成されるＰＷＭ信号に影響を与えることはない。

以上説明したように、この実施の形態の電力変換装置によれば、三相電圧指令と、三相ＰＷＭ信号を単相インバータの演算周期で平均化した平均値演算器の出力と、の差分出力に基づいて単相ＰＷＭ信号を生成するようにしているので、演算周期を有するディジタル回路を用いた場合であっても、電力変換装置の規模、あるいはコストの更なる削減を簡易に実現することができる。

実施の形態２．
図４は、本発明の実施の形態２にかかる電力変換装置の構成を示す図である。同図の電力変換装置では、図１に示した電力変換装置の構成において、減算器９と単相ＰＷＭ回路５との間に超過電圧補正回路７を備える構成としている。なお、その他の構成については、図１に示した実施の形態１の構成と同一または同等であり、これらの共通の構成部には、同一の符号を付して示すとともに、その説明を省略する。

図５は、超過電圧補正回路７の動作を説明するための図である。同図において、例えば単相インバータの出力可能電圧の上限値が＋１００Ｖであり、下限値が−１００Ｖであるとし、単相インバータの電圧指令が＋１２０Ｖであったと仮定する。この場合、超過電圧補正回路７は、電圧指令が＋１２０Ｖの演算区間では、電圧指令を＋１００Ｖに補正するとともに、当該演算区間における超過電圧（ΔＶ＝１２０Ｖ−１００Ｖ＝２０Ｖ）を、以後の演算区間において補正するように動作する。

このような電圧補正を行う実施の形態２の電力変換装置においては、実施の形態１の電力変換装置と同様の効果が得られる他、出力電圧波形上の電圧不足分を出力波形の１周期を通して、補正することができるので、出力電圧指令と実際の出力電圧波形との誤差をより小さくすることが可能となる。

なお、図４の構成では、単相ＰＷＭ回路５の入力側に超過電圧補正回路７を備える構成としているが、この構成に限定されるものではなく、例えば、単相ＰＷＭ回路５の各出力側に備える構成であっても構わない。

実施の形態３．
図６は、本発明の実施の形態３にかかる電力変換装置の構成を示す図である。同図の電力変換装置では、実施の形態１の平均値演算器６の構成に代えて、三相ＰＷＭ回路４から出力される三相ＰＷＭ信号のパルス幅を補正するパルス幅補正回路８を備える構成としている。なお、その他の構成については、図１に示した実施の形態１の構成と同一または同等であり、これらの共通の構成部には、同一の符号を付して示すとともに、その説明を省略する。

図７は、パルス幅補正回路８の動作を説明するための図である。同図において、細い実線で示した直線波形はキャリア波（キャリア信号）であり、細い破線で示した直線波形は、三相ＰＷＭ回路４に入力される三相電圧指令である。また、太い破線で示した波形は、キャリア波および三相電圧指令に基づいて生成された三相ＰＷＭ信号（元のＰＷＭ信号）であり、太い実線で示した直線波形は、三相ＰＷＭ信号のパルス幅を広げて演算周期に合わせた補正信号（以下「三相ＰＷＭパルス幅補正信号」という）である。

図７において、パルス幅補正回路８がない場合には、実施の形態１で、平均値演算器６がない場合と同様であり、三相ＰＷＭ回路４が出力する三相ＰＷＭ信号と、単相ＰＷＭ回路５が出力する単相ＰＷＭ信号との間に出力誤差が生ずる。

一方、パルス幅補正回路８を備えた図７の構成では、パルス幅補正回路８が生成した三相ＰＷＭパルス幅補正信号が三相インバータ１に出力される。一方、この三相ＰＷＭパルス幅補正信号は、図示のように演算周期の処理タイミングの時点でしか変化しない。したがって、減算器９の処理タイミング時に入力される三相ＰＷＭ信号（三相ＰＷＭパルス幅補正信号）とパルス幅補正回路８が出力する三相ＰＷＭ信号（三相ＰＷＭパルス幅補正信号）とが同一の信号となる。その結果、三相インバータ１および単相インバータ２ａ〜２ｃの双方には、上記のような出力誤差のない正確なＰＷＭ信号が出力される。

また、図８は、キャリア波の略１周期に渡るパルス幅補正回路８の動作を説明する図であり、キャリア波の周期を１２０μｓとした場合の一例を示している。同図に示すように、パルス幅補正回路８によるパルス幅補正処理の効果は、実施の形態１のときと同様に、ＰＷＭ信号の変化が生ずる区間である演算区間Ｔ３、Ｔ４において生ずる。このことは、演算区間Ｔ３、Ｔ４２以外の区間においては、パルス幅補正処理の効果がないということになるが、裏を返せば、当該区間ではパルス幅補正処理を行う必要がないということを意味する。なお、パルス幅補正処理を行う必要がない区間においてパルス幅補正処理を行ったとしても、生成されるＰＷＭ信号に影響を与えることはないことは実施の形態１と同様である。

以上説明したように、この実施の形態の電力変換装置によれば、三相ＰＷＭ信号を単相インバータの演算周期における処理タイミングで切り替わるように補正したパルス幅補正信号を三相インバータへの制御信号として出力するとともに、このパルス幅補正信号に基づいて生成した単相ＰＷＭ信号を単相インバータへの制御信号として出力するようにしているので、演算周期を有するディジタル回路を用いた場合であっても、電力変換装置の規模、あるいはコストの更なる削減を簡易に実現することができる。

実施の形態４．
図９は、本発明の実施の形態４にかかる電力変換装置の構成を示す図である。同図の電力変換装置では、図６に示した電力変換装置の構成において、減算器９と単相ＰＷＭ回路５との間に超過電圧補正回路７を備える構成としている。なお、その他の構成については、図６に示した実施の形態３の構成と同一または同等であり、これらの共通の構成部には、同一の符号を付して示すとともに、その説明を省略する。また、超過電圧補正回路７の動作については、実施の形態２の電力変換装置と同様であり、その説明についても省略する。

上記のように構成された実施の形態４の電力変換装置においては、実施の形態３の電力変換装置と同様の効果が得られる他、実施の形態２と同様に、出力電圧波形上の電圧不足分を出力波形の１周期を通して、補正することができるので、出力電圧指令と実際の出力電圧波形との誤差をより小さくすることが可能となる。

なお、図９の構成では、単相ＰＷＭ回路５の入力側に超過電圧補正回路７を備える構成としているが、この構成に限定されるものではなく、例えば、単相ＰＷＭ回路５の各出力側に備える構成であっても構わない。

（シミュレーション結果）
つぎに、実施の形態１，３の電力変換装置におけるシミュレーション結果について図１０〜図１２の各図面を参照して説明する。ここで、図１１は、実施の形態１の電力変換装置におけるシミュレーション結果を示す図であり、図１２は、実施の形態３の電力変換装置におけるシミュレーション結果を示す図である。また、図１０は、比較例として示す、従来の電力変換装置におけるシミュレーション結果を示す図である。なお、図１０のシミュレーション結果は、平均値演算器６および超過電圧補正回路７のいずれも設けられていないときの出力波形を示している。また、図１０〜図１２の各図面においては、上段部にＵＶ線間のＰＷＭ波形（電圧波形）を示し、下段部に三相電流（ＵＶＷの各相電流）を示している。

従来の電力変換装置では、図１０の（ａ）に示すように、ＵＶ線間ＰＷＭ波形（電圧波形）が不規則になっているため、同図の（ｂ）に示すように正弦波には程遠い波形となっている。

一方、実施の形態１の電力変換装置では、図１１の（ａ）に示すように、ＵＶ線間ＰＷＭ波形（電圧波形）は従来の電力変換装置と比べて改善され、同図の（ｂ）に示す電流波形も、より正弦波に近い波形となっている。ただし、所々に角状の電流成分が現れているが、この成分は、単相インバータに対する電圧指令の残留誤差によるものと考えられる。

また、実施の形態３の電力変換装置では、図１２の（ａ）に示すように、ＵＶ線間ＰＷＭ波形（電圧波形）がさらに改善されており、同図の（ｂ）に示す電流波形もさらに正弦波に近い波形となっている。また、図１１の（ｂ）に見られたような、角状の電流成分も改善されていることが分かる。

（シミュレーション結果に対する考察）
階調制御インバータは、単相インバータの電圧指令を、元々の電圧指令から三相インバータのＰＷＭ信号を差し引くことで生成する。この処理を所定の演算周期を有するディジタル回路で実施すると、三相ＰＷＭ信号のタイミングが正確に得られないため、誤差が発生することになる。

そこで、本願発明者らは、上述のように、三相インバータに付与されるＰＷＭ信号を、
（１）所定の演算時間により平均化する演算回路
（２）制御周期のタイミングでしかスイッチングしないようなパルス幅補正回路
を提案した。どちらの技術思想も、「単相インバータの電圧指令の誤差を低減し、出力電流波形の歪みを減らす」という目的は同じである。

しかしながら、（１）の平均化演算回路では、誤差を完全に０にすることは不可能である。そのため、実施の形態２のところで説明した「超過電圧補正回路」を提案した。この超過電圧補正回路を用いることにより、さらに誤差を低減できるので、より出力電流波形の歪みを減らすことは可能である。

一方、（２）パルス幅補正回路では、三相ＰＷＭ信号のタイミングを正確に得られるように、三相インバータへの電圧指令を強制的に変化させている。そのため、実施の形態３の構成では、単相インバータの電圧指令の誤差を殆ど０にすることができるので、出力電流波形の歪みを大きく低減することが可能となる。

以上のように、本発明にかかる電力変換装置は、装置規模あるいはコストの更なる削減を簡易に実現することができる発明として有用である。

本発明の実施の形態１にかかる電力変換装置の構成を示す図である。 平均値演算器の動作を説明するための図である。 キャリア波の略１周期に渡る平均値演算器の動作を説明する図である。 本発明の実施の形態２にかかる電力変換装置の構成を示す図である。 超過電圧補正回路の動作を説明するための図である。 本発明の実施の形態３にかかる電力変換装置の構成を示す図である。 パルス幅補正回路の動作を説明するための図である。 キャリア波の略１周期に渡るパルス幅補正回路の動作を説明する図である。 本発明の実施の形態４にかかる電力変換装置の構成を示す図である。 従来技術の電力変換装置におけるシミュレーション結果を示す図である。 実施の形態１の電力変換装置におけるシミュレーション結果を示す図である。 実施の形態３の電力変換装置におけるシミュレーション結果を示す図である。

符号の説明

１ 三相インバータ
２ａ〜２ｃ 単相インバータ
４ 三相ＰＷＭ回路
５ 単相ＰＷＭ回路
６ 平均値演算器
７ 超過電圧補正回路
８ パルス幅補正回路
９ 減算器
１０ インバータ制御回路

Claims (4)

1. 三相交流を出力する三相インバータと、
   単相交流を出力し、前記三相インバータの各相出力端に直列に各ｎ個（ｎは自然数）接続される３ｎ個の単相インバータと、
   三相電圧指令に基づいて前記三相インバータへの制御信号である三相ＰＷＭ信号を生成出力する三相ＰＷＭ回路と、
   前記三相ＰＷＭ信号を前記単相インバータの演算周期で平均化する平均値演算器と、
   前記三相電圧指令と前記平均値演算器の出力との差分出力に基づいて前記各単相インバータへの制御信号である単相ＰＷＭ信号を生成出力する単相ＰＷＭ回路と、
   を備えたことを特徴とする電力変換装置。
2. 前記各単相インバータに対する電圧指令が、該単相インバータの出力可能電圧を超過する場合、その超過分の電圧を単相インバータにおける次回の演算周期以降に補正する超過電圧補正回路をさらに備えたことを特徴とする請求項１に記載の電力変換装置。
3. 三相交流を出力する三相インバータと、
   単相交流を出力し、前記三相インバータの各相出力端に直列に各ｎ個（ｎは自然数）接続される３ｎ個の単相インバータと、
   三相電圧指令に基づいて前記三相インバータを制御するための三相ＰＷＭ信号を生成出力する三相ＰＷＭ回路と、
   前記三相ＰＷＭ信号を前記単相インバータの演算周期における処理タイミングで切り替わるように補正するとともに、該補正したパルス幅補正信号を前記三相インバータへの制御信号として出力するパルス幅補正回路と、
   前記三相電圧指令と前記パルス幅補正回路の出力との差分出力に基づいて前記各単相インバータへの制御信号である単相ＰＷＭ信号を生成出力する単相ＰＷＭ回路と、
   を備えたことを特徴とする電力変換装置。
4. 前記単相インバータに対する電圧指令が、該単相インバータの出力可能電圧を超過する場合、その超過分の電圧を単相インバータにおける次回の演算周期以降に補正する超過電圧補正回路をさらに備えたことを特徴とする請求項３に記載の電力変換装置。

Images