JP4406909B2 - Ａｃ−ｄｃコンバータ - Google Patents
Ａｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP4406909B2 JP4406909B2 JP2000130924A JP2000130924A JP4406909B2 JP 4406909 B2 JP4406909 B2 JP 4406909B2 JP 2000130924 A JP2000130924 A JP 2000130924A JP 2000130924 A JP2000130924 A JP 2000130924A JP 4406909 B2 JP4406909 B2 JP 4406909B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- reactor
- conversion circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は交流入力電流を直流出力電流に変換するＡＣ−ＤＣコンバータ、特に複数の変換回路内に設けられたスイッチング素子の破壊を防止するＡＣ−ＤＣコンバータに属する。
【０００２】
【従来の技術】
従来のＡＣ−ＤＣコンバータは、例えば図３に示すように、リアクトル及びコンデンサを有し且つ三相交流電源(1)の交流入力端子(1A,1B,1C)に接続されるフィルタ回路(2)と、フィルタ回路(2)の出力端子に接続される第１及び第２の変換回路(3A,3B)と、第１及び第２の変換回路(3A,3B)の各出力端子間に接続される還流用整流素子としての第１及び第２の還流用ダイオード(16A,16B)と、直流リアクトル(17A,17B)を介して還流用ダイオード(16A,16B)に接続される平滑コンデンサ(18)とを備えている。第１の変換回路(3A)は、橋絡接続（ブリッジ接続）された３対のスイッチング素子を構成する第１〜第６のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）(4A〜9A)と、各ＩＧＢＴ(4A〜9A)と直列に接続された逆流防止用整流素子を構成する第１〜第６の逆流防止用ダイオード(10A〜15A)とを有する。同様に、第２の変換回路(3B)は、橋絡接続（ブリッジ接続）された３対のスイッチング素子を構成する第１〜第６のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）(4B〜9B)と、各第１〜第６のＩＧＢＴ(4B〜9B)と直列に接続された逆流防止用整流素子を構成する第１〜第６の逆流防止用ダイオード(10B〜15B)とを有する。直流リアクトル(17A,17B)と出力端子(40A)との間に接続された電流検出器(19)は、正側直流リアクトル(17A)に流れる電流ＩL1と正側直流リアクトル(17B)に流れる電流ＩL2との和電流ＩLをその電流に対応する電圧ＶLとして検出する。また、第１及び第２の還流用ダイオード(16A,16B)と平滑コンデンサ(18)との間の負側ラインには、それぞれ正側直流リアクトル(17A,17B)と同一の負側直流リアクトル(34A,34B)が接続される。
【０００３】
交流入力端子(1A,1B,1C)に接続される相電圧検出用トランス(20)は、三相交流電源(1)からのＵ相、Ｖ相及びＷ相の交流入力電圧ＶU,ＶV,ＶWを検出する。制御回路(21)は、相電圧検出用トランス(20)の検出電圧ＶU,ＶV,ＶW及び電流検出器(19)の検出電圧ＶL並びに平滑コンデンサ(18)の電圧ＶDCに応じて第１の変換回路(3A)内に設けられた第１〜第６のＩＧＢＴ(4A〜9A)のゲート端子の各々に第１〜第６のオン・オフ制御信号ＶA1,ＶA2;ＶA3,ＶA4;ＶA5,ＶA6を付与して第１〜第６のＩＧＢＴ(4〜9)をオン・オフ制御すると共に、第２の変換回路(3B)内に設けられた第１〜第６のＩＧＢＴ(4B〜9B)のゲート端子の各々に第１〜第６のオン・オフ制御信号ＶB1,ＶB2;ＶB3,ＶB4;ＶB5,ＶB6を付与して第１〜第６のＩＧＢＴ(4B〜9B)をオン・オフ制御する。
【０００４】
図４に示すように、制御回路(21)は、基準電源(22)と、第１の誤差増幅器(23)と、第２の誤差増幅器(24)と、相電流基準信号発生回路(25)と、三角波発振回路(26)と、ＰＷＭコンパレータ(27,28,29)と、線電流パルス変換回路(30)と、制御信号出力回路(31)と、遅延回路(33)とを備えている。基準電源(22)は、平滑コンデンサ(18)の両端から出力される直流出力電圧ＶDCの基準値を規定する基準電圧ＶRDを発生する。第１の誤差増幅器(23)は、平滑コンデンサ(18)の電圧ＶDCを基準電源(22)の基準電圧ＶRDと比較してそれらの誤差電圧信号ＶE1を出力する。第２の誤差増幅器(24)は、電流検出器(19)の検出電圧ＶLを第１の誤差増幅器(23)の出力信号ＶE1と比較してそれらの誤差電圧信号ＶE2を出力する。相電流基準信号発生回路(25)は、相電圧検出用トランス(20)の検出電圧ＶU,ＶV,ＶW及び第２の誤差増幅器(24)の出力信号ＶE2に基づいてＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,ＶRWUを発生する。三角波発振回路(26)は、三相交流電源(1)の周波数（５０〜６０Hz）よりも十分に高い周波数（１〜１００kHz）の三角波信号ＶTを発生する。ＰＷＭコンパレータ(27,28,29)は、相電流基準信号発生回路(25)のＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,ＶRWUを三角波発振回路(26)の三角波信号ＶTと比較して各相の電流のＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUを出力する。線電流パルス変換回路(30)は、各ＰＷＭコンパレータ(27,28,29)のＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUを「１」、「０」又は「−１」の３値の線電流パルス信号ＶSU(＝ＶPUV−ＶPWU),ＶSV(＝ＶPVW−ＶPUV),ＶSW(＝ＶPWU−ＶPVW)に変換する。制御信号出力回路(31)は、各線電流パルス信号ＶSU,ＶSV,ＶSWの値をそれぞれ判別して変換回路(3)の第１〜第６のＩＧＢＴ(4A〜9A)の各ゲート端子に付与する第１〜第６のオン・オフ制御信号ＶA1,ＶA2;ＶA3,ＶA4;ＶA5,ＶA6を出力する。遅延回路(33)は、制御信号出力回路(31)から出力される第１〜第６のオン・オフ制御信号ＶA1〜ＶA6よりもπ/２［rad］だけ位相の遅れた第１〜第６のオン・オフ制御信号ＶB1〜ＶB6を遅延回路(33)を介して第２の変換回路(3B)の第１〜第６のＩＧＢＴ(4B〜9B)の各ゲート端子に付与する。
【０００５】
制御信号出力回路(31)は、各線電流パルス信号ＶSU,ＶSV,ＶSWの何れかが「１」のときにそれに対応する第１の変換回路(3A)のアームの正側の第１、第３又は第５のＩＧＢＴ(4A,6A,8A)のゲート端子に付与する第１、第３又は第５のオン・オフ制御信号ＶA1,ＶA3,ＶA5を高（Ｈ）レベルにして第１、第３又は第５のＩＧＢＴ(4A,6A,8A)をオン状態にする。また、各線電流パルス信号ＶSU,ＶSV,ＶSWの何れかが「−１」のとき、それに対応するアームの負側の第２、第４又は第６のＩＧＢＴ(5A,7A,9A)のゲート端子に付与する第２、第４又は第６のオン・オフ制御信号ＶA2,ＶA4,ＶA6を高（Ｈ）レベルにして第２、第４又は第６のＩＧＢＴ(5A,7A,9A)をオン状態にする。更に、各線電流パルス信号ＶSU,ＶSV,ＶSWの何れかが「０」のとき、それに対応するアームの正側及び負側の第１及び第２のＩＧＢＴ(4A,5A)、第３及び第４のＩＧＢＴ(6A,7A)又は第５及び第６のＩＧＢＴ(8A,9A)のゲート端子に付与する第１及び第２、第３及び第４又は第５及び第６のオン・オフ制御信号ＶA1,ＶA2;ＶA3,ＶA4;ＶA5,ＶA6の何れか１組を低（Ｌ）レベルにして第１及び第２のＩＧＢＴ(4A,5A)、第３及び第４のＩＧＢＴ(6A,7A)又は第５及び第６のＩＧＢＴ(8A,9A)をオフ状態にする。第２の変換回路(3B)も同様に作動される。
【０００６】
第１の変換回路(3A)と同一の構成を有する第２の変換回路(3B)、第２の還流用ダイオード(16B)及び直流リアクトル(17B,34B)は、第１の変換回路(3A)、還流用ダイオード(16A)及び直流リアクトル(17A,34A)と並列にフィルタ回路(2)と平滑コンデンサ(18)との間に接続される。制御回路(21)は、第１の変換回路(3A)に対して第２の変換回路(3B)のスイッチング位相をπ/２［rad］だけ遅延させ、正側直流リアクトル(17A)に流れる電流ＩL1と正側直流リアクトル(17B)に流れる電流ＩL2との和電流ＩLのレベルに応じて第１の変換回路(3A)及び第２の変換回路(3B)をオン・オフ制御する。
【０００７】
図３に示す従来のＡＣ−ＤＣコンバータの動作は以下の通りである。例えば、図５(Ａ)に示す三相交流電源(1)のＵ相の交流入力電流ＩUが正の半周期間のとき、電流検出器(19)の検出電圧ＶL及び相電圧検出用トランス(20)の検出電圧ＶU,ＶV,ＶW並びに平滑コンデンサ(18)の電圧ＶDCに応じてＰＷＭ変調された第１のオン・オフ制御信号ＶA1が制御回路(21)内の制御信号出力回路(31)から第１の変換回路(3A)内の第１のＩＧＢＴ(4A)のゲート端子に入力され、第１の変換回路(3A)の第１のＩＧＢＴ(4A)がオン・オフ動作される。これと同時に、第１の変換回路(3A)の第２のＩＧＢＴ(5A)のゲート端子に入力される第２のオン・オフ制御信号ＶA2は低レベル一定となり、第１の変換回路(3A)の第２のＩＧＢＴ(5A)がオフ状態となる。
【０００８】
また、三相交流電源(1)のＵ相の交流入力電流ＩUが負の半周期間のときは、電流検出器(19)の検出電圧ＶL及び相電圧検出用トランス(20)の検出電圧ＶU,ＶV,ＶW並びに平滑コンデンサ(18)の電圧ＶDCに応じてＰＷＭ変調された第２のオン・オフ制御信号ＶA2が制御回路(21)内の制御信号出力回路(31)から第１の変換回路(3A)の第２のＩＧＢＴ(5A)のゲート端子に入力され、第１の変換回路(3A)の第２のＩＧＢＴ(5A)がオン・オフ動作される。これと同時に、第１の変換回路(3A)の第１のＩＧＢＴ(4A)のゲート端子に入力される第１のオン・オフ制御信号ＶA1は低レベル一定となり、第１の変換回路(3A)の第１のＩＧＢＴ(4A)がオフ状態となる。これにより、第１の変換回路(3A)のＵ相アームに入力される電流ＩU1は図５(Ｂ)に示すように正負のパルス電流波形となる。
【０００９】
第１及び第２の変換回路(3A,3B)のＵ相アームに入力される正負のパルス状の電流ＩU0はフィルタ回路(2)により低次の高調波成分が除去され、基本波成分のみの正弦波電流となる。Ｖ相アーム及びＷ相アームにも前記と略同様の動作が行なわれる。但し、Ｕ相アームの第１のＩＧＢＴ(4A,4B)がオン状態のときはＶ相アームの第４のＩＧＢＴ(7A,7B)又はＷ相アームの第６のＩＧＢＴ(9A,9B)の何れか１つがオン状態となり、Ｕ相アームの第２のＩＧＢＴ(5A,5B)がオン状態のときはＶ相アームの第３のＩＧＢＴ(6A,6B)又はＷ相アームの第５のＩＧＢＴ(8A,8B)の何れか１つがオン状態となる。
【００１０】
一方、図５(Ａ)に示す三相交流電源(1)のＵ相の交流入力電流ＩUOが正の半周期間のとき、第２の変換回路(3B)内の第１のＩＧＢＴ(4B)のゲート端子には、制御回路(21)内の制御信号出力回路(31)から遅延回路(33)を介してπ/２［rad］だけ位相の遅れた第１のオン・オフ制御信号ＶB1が入力され、第１の変換回路(3A)の第１のＩＧＢＴ(4A)に対してπ/２［rad］だけスイッチング位相が遅れて第２の変換回路(3B)の第１のＩＧＢＴ(4B)がオン・オフ動作される。
【００１１】
したがって、例えば第１及び第２の変換回路(3A,3B)のＵ相アームの第１のＩＧＢＴ(4A,4B)及びＶ相アームの第４のＩＧＢＴ(7A,7B)がオン状態のときは、三相交流電源(1)のＵ相出力、フィルタ回路(2)、第１の逆流防止用ダイオード(10A,10B)、第１のＩＧＢＴ(4A,4B)、直流リアクトル(17A,17B)、平滑コンデンサ(18)並びに負荷(32)、第４のＩＧＢＴ(7A,7B)、第４の逆流防止用ダイオード(13A,13B)、フィルタ回路(2)、三相交流電源(1)のＶ相出力の経路で電流が流れ、正側直流リアクトル(17A,17B)にエネルギが蓄積されると共に平滑コンデンサ(18)が充電される。その後、第１及び第２の変換回路(3A,3B)のＵ相アームの第１のＩＧＢＴ(4)がオフ状態になると、正側直流リアクトル(17A,17B)の蓄積エネルギ及び平滑コンデンサ(18)の電荷が放出され、正側直流リアクトル(17A)、平滑コンデンサ(18)並びに負荷(32)、還流用ダイオード(16)の経路で電流が流れる。また、第１及び第２の変換回路(3A,3B)のＵ相アームの第２のＩＧＢＴ(5A,5B)及びＶ相アームの第３のＩＧＢＴ(6A,6B)がオン状態のときは、三相交流電源(1)のＶ相出力、フィルタ回路(2)、第３の逆流防止用ダイオード(12A,12B)、第３のＩＧＢＴ(6A,6B)、直流リアクトル(17A,17B)、平滑コンデンサ(18)並びに負荷(32)、第２のＩＧＢＴ(5A,5B)、第２の逆流防止用ダイオード(11A,11B)、フィルタ回路(2)、三相交流電源(1)のＵ相出力の経路で電流が流れ、直流リアクトル(17A,17B)にエネルギが蓄積されると共に平滑コンデンサ(18)が充電される。その後、第１及び第２の変換回路(3A,3B)のＵ相アームの第２のＩＧＢＴ(5A,5B)がオフ状態になると、正側直流リアクトル(17A,17B)の蓄積エネルギ及び平滑コンデンサ(18)の電荷が放出され、直流リアクトル(17A,17B)、平滑コンデンサ(18)並びに負荷(32)、還流用ダイオード(16)の経路で電流が流れる。第１及び第２の変換回路(3A,3B)のＶ相アームの第３及び第４のＩＧＢＴ(6A,6B,7A,7B)並びにＷ相アームの第５及び第６のＩＧＢＴ(8A,8B,9A,9B)がオン・オフ動作する場合又は第１及び第２の変換回路(3A,3B)のＵ相アームの第１及び第２のＩＧＢＴ(4A,4B,5A,5B)並びにＷ相アームの第５及び第６のＩＧＢＴ(8A,8B,9A,9B)がオン・オフ動作するときも、前記と略同様の動作が行なわれる。以上により、図５(Ｅ)に示す一定レベルの直流電流ＩLが直流リアクトル(17)に流れ、平滑コンデンサ(18)の両端に直流出力電圧ＶDCが発生する。
【００１２】
第１及び第２の変換回路(3A,3B)の第１〜第６のＩＧＢＴ(4A〜9A,4B〜9B)のオン・オフ動作により平滑コンデンサ(18)の両端から出力される直流出力電圧ＶDCは、制御回路(21)内の第１の誤差増幅器(23)にて基準電源(22)の基準電圧ＶRDと比較され、直流出力電圧ＶDC及び基準電圧ＶRDの誤差電圧信号ＶE1が第１の誤差増幅器(23)から出力される。第１の誤差増幅器(23)の誤差電圧信号ＶE1は、第２の誤差増幅器(24)内では電流検出器(19)により検出された直流リアクトル(17)の検出電圧ＶLと比較され、誤差電圧信号ＶE1及び検出電圧ＶLの誤差電圧信号ＶE2が第２の誤差増幅器(24)から出力される。第２の誤差増幅器(24)の誤差電圧信号ＶE2は、相電圧検出用トランス(20)の検出電圧ＶU,ＶV,ＶWと共に相電流基準信号発生回路(25)に入力され、検出電圧ＶU,ＶV,ＶW及び誤差電圧信号ＶE2に基づいて相電流基準信号発生回路(25)から図６(Ａ)に示すＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,ＶRWUが出力される。相電流基準信号発生回路(25)のＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,ＶRWUは、各ＰＷＭコンパレータ(27,28,29)により三角波発振回路(26)の三角波信号ＶTとそれぞれ比較され、電流基準信号ＶRUV,ＶRVW,ＶRWUと三角波信号ＶTとの関係がＶRUV,ＶRVW,ＶRWU＜ＶTのときに低レベルとなり、ＶRUV,ＶRVW,ＶRWU＞ＶTのときに高レベルとなる図６(Ｂ),(Ｃ),(Ｄ)に示すＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUが各ＰＷＭコンパレータ(27),(28),(29)から出力される。各ＰＷＭコンパレータ(27),(28),(29)のＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUは、線電流パルス変換回路(30)にてそれぞれ図６(Ｅ),(Ｆ),(Ｇ)に示す線電流パルス信号ＶPUV−ＶPWU＝ＶSU；ＶPVW−ＶPUV＝ＶSV；ＶPWU−ＶPVW＝ＶSWに変換される。線電流パルス変換回路(30)の線電流パルス信号ＶSU,ＶSV,ＶSWは、制御信号出力回路(31)にてそれらの値、即ち「１」、「０」又は「−１」がそれぞれ判別され、制御信号出力回路(31)から変換回路(3)の第１〜第６のＩＧＢＴ(4〜9)の各ゲート端子に第１〜第６のオン・オフ制御信号ＶG1,ＶG2;ＶG3,ＶG4;ＶG5,ＶG6がそれぞれ付与される。
【００１３】
以上により、直流リアクトル(17)に流れる電流ＩL及び三相交流電源(1)のＵ相、Ｖ相及びＷ相の交流入力電圧ＶU,ＶV,ＶW並びに平滑コンデンサ(18)の両端の直流出力電圧ＶDCに応じて変換回路(3)内の第１〜第６のＩＧＢＴ(4〜9)が制御回路(21)によりオン・オフ制御され、三相交流電源(1)からフィルタ回路(2)を介して変換回路(3)のＵ相、Ｖ相及びＷ相アームに流れる交流入力電流ＩU0,ＩV0,ＩW0が正弦波状に制御されると共に平滑コンデンサ(18)の両端から出力される直流出力電圧ＶDCが一定レベルに保持される。
【００１４】
これと同時に、第２の変換回路(3B)の第２のＩＧＢＴ(5B)のゲート端子に入力される第２のオン・オフ制御信号ＶB2は低レベル一定となり、第２の変換回路(3B)の第２のＩＧＢＴ(5B)がオフ状態となる。また、三相交流電源(1)のＵ相の交流入力電流ＩUが負の半周期間のとき、第２の変換回路(3B)の第２のＩＧＢＴ(5B)のゲート端子には、制御回路(21)内の制御信号出力回路(31)から遅延回路(33)を介してπ/２［rad］だけ位相の遅れた第２のオン・オフ制御信号ＶB2が入力され、第１の変換回路(3A)の第２のＩＧＢＴ(5A)に対してπ/２［rad］だけスイッチング位相が遅れて第２の変換回路(3B)の第２のＩＧＢＴ(5B)がオン・オフ動作される。これと同時に、第２の変換回路(3B)の第１のＩＧＢＴ(4B)のゲート端子に入力される第１のオン・オフ制御信号ＶB1は低レベル一定となり、第２の変換回路(3B)内の第１のＩＧＢＴ(4B)がオフ状態となる。これにより、図５(Ｃ)に示すように第２の変換回路(3B)のＵ相アームに入力される電流ＩU2は、図５(Ｂ)に示す第１の変換回路(3A)のＵ相アームに入力される電流ＩU1に対してπ/２［rad］だけ位相の遅れた正負のパルス電流波形となる。
【００１５】
したがって、第１の変換回路(3A)のＵ相アームに入力される正負のパルス状の電流ＩU1と、第２の変換回路(3B)のＵ相アームに入力される正負のパルス状の電流ＩU2との和ＩU1＋ＩU2がフィルタ回路(2)の出力側の電流ＩU0となるから、図５(Ｄ)に示すように低次高調波が抑制された凸形の電流波形となり、パルス状の電流の波高値ＩU0Pは変換回路の数（段数）が１つの場合に比較して１/２倍になると共にスイッチング周波数が２倍となる。図５(Ａ)に示すフィルタ回路(2)の入力側の電流ＩUはフィルタ回路(2)により高調波成分が除去され、基本波成分のみの正弦波電流となる。第１及び第２の変換回路(3A,3B)のＶ相アーム及びＷ相アームでも前記と略同様の動作が行なわれる。但し、何れの変換回路(3A,3B)でも、Ｕ相アームの第１のＩＧＢＴ(4A,4B)がオン状態のときはＶ相アームの第４のＩＧＢＴ(7A,7B)又はＷ相アームの第６のＩＧＢＴ(9)の何れか１つがオン状態となり、Ｕ相アームの第２のＩＧＢＴ(5A,5B)がオン状態のときはＶ相アームの第３のＩＧＢＴ(6A,6B)又はＷ相アームの第５のＩＧＢＴ(8A,8B)の何れか１つがオン状態となる。
【００１６】
図３に示すＡＣ−ＤＣコンバータでは、三相交流電源(1)からフィルタ回路(2)を介して変換回路(3)のＵ相、Ｖ相及びＷ相アームに流れる交流入力電流ＩU0,ＩV0,ＩW0が正弦波状に制御されると共に平滑コンデンサ(18)の両端から出力される直流出力電圧ＶDCが一定レベルに保持されるので、入力力率を略１.０に上昇できると共に高安定な直流出力電圧ＶDCが得られる。また、第１の変換回路(3A)に対して並列に接続された第２の変換回路(3B)のスイッチング位相をπ/２［rad］だけ遅延させることにより、フィルタ回路(2)の出力側におけるＵ相、Ｖ相及びＷ相の電流ＩU0,ＩV0,ＩW0の低次高調波が抑制されるので、パルス状の電流の波高値ＩU0P,ＩV0P,ＩW0Pは変換回路の数（段数）が１つの場合に比較して１/２倍となると共にスイッチング周波数が２倍となる。このため、フィルタ回路(2)を構成するリアクトルのインダクタンス及びコンデンサの静電容量の値は変換回路の数（段数）が１つの場合に比較して約１/２2倍＝約１/４倍となり、これらの部品の外形が小さくなるのでフィルタ回路(2)を小型化できる。同様に、第１及び第２の変換回路(3A,3B)を構成する第１〜第６のＩＧＢＴ(4A〜9A；4B〜9B)に流れる電流の最大値も１/２倍となるので、各ＩＧＢＴ(4A〜9A；4B〜9B)を小型にして第１及び第２の変換回路(3A,3B)を小型化できる。したがって、フィルタ回路(2)並びに第１及び第２の変換回路(3A,3B)を小型にしてＡＣ−ＤＣコンバータを小型化することが可能となる。更に、変換回路(3)及び還流用ダイオード(16)及び直流リアクトル(17)を２段並列に接続したので、大容量のＡＣ−ＤＣコンバータを容易に得ることができる利点がある。
【００１７】
【発明が解決しようとする課題】
しかしながら、図３に示す従来のＡＣ−ＤＣコンバータでは一方の変換回路(3A又は3B)の出力電流が他方の変換回路(3B又は3A)の出力側に回り込み、正側出力ラインと負側出力ラインとに流れる電流のレベルに差違が生ずることがある。例えば、第１の変換回路(3A)の正側出力ラインに５.５A（アンペア）の電流が流れるのに対して負側出力ラインに４.５Aの電流が流れ、第２の変換回路(3B)の正側出力ラインに４.５Aの電流が流れるのに対して負側出力ラインに５.５Aの電流が流れることがある。特に、各変換回路(3A,3B)の正側及び負側の出力ラインに直流リアクトル(17A,34A;17B,34B)が接続されているので、各変換回路(3A,3B)内に設けられた第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)がオンからオフに切り替わるとき、直流リアクトル(17A,34A;17B,34B)に生ずる電圧がオフしたＩＧＢＴに不均等に印加され、各変換回路(3A,3B)内のＩＧＢＴが破壊されることがあった。
【００１８】
本発明は、不平衡の出力電流により発生する不均等な電圧による変換回路のスイッチング素子の破壊を抑制できるＡＣ−ＤＣコンバータを提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明によるＡＣ−ＤＣコンバータは、交流入力端子(1A,1B,1C)と直流出力端子(40A,40B)との間に並列に接続された複数の変換回路(3A,3B)と、直流出力端子(40A,40B)間に接続された平滑コンデンサ(18)とを備え、変換回路(3A,3B)に設けたスイッチング素子(4A〜9A;4B〜9B)をオン・オフ動作させることにより交流入力端子(1A,1B,1C)から供給される交流電力を変換回路(3A,3B)により直流電力に変換して、直流出力端子(40A,40B)から直流出力を取り出すことができる。このＡＣ−ＤＣコンバータは、変換回路(3A,3B)の出力端子間に接続された還流用整流素子(16A,16B)と、変換回路(3A,3B)の各出力端子と直流出力端子(40A,40B)との間に接続された直流リアクトル(17A,17B,34A,34B)と、直流出力端子(40A,40B)間に接続された少なくとも２つの分圧用コンデンサ(35,36)と、還流用整流素子(16A,16B)と直流リアクトル(17A,17B,34A,34B)との接続点と分圧用コンデンサ(35,36)の接続点と間に接続された電圧平衡用整流素子(37A,38A,37B,38B)とを備えている。変換回路(3A,3B)の出力端子毎に直流リアクトル(17A,17B,34A,34B)、分圧用コンデンサ(35,36)及び電圧平衡用整流素子(37A,38A,37B,38B)の直流回路を形成する。何れかの変換回路(3A,3B)内のスイッチング素子(4A〜9A;4B〜9B)がオンからオフに切り替えられると、直流リアクトル(17A又は17B,34A又は34B)内に蓄積されたエネルギの差分に相当する電流が直流リアクトル(17A又は34A,17B又は34B)、分圧用コンデンサ(35又は36)及び電圧平衡用整流素子(37A,38A,37B,38B)により構成される直流回路に流れて、分圧用コンデンサ(35又は36)が充電される。その結果、分圧用コンデンサ(35,36)は略均等な電圧レベルに充電され、直流リアクトル(17A,34A,17B,34B)に均等な電流が流れるので、均等なレベルの電圧がオフしているスイッチング素子(4A〜9A;4B〜9B)に印加され、各変換回路(3A,3B)内のスイッチング素子(4A〜9A;4B〜9B)の破壊を防止することができる。
【００２０】
本発明の実施の形態では、複数の変換回路(3A,3B)の各スイッチング位相をずらしてスイッチング素子(4A〜9A;4B〜9B)を制御する。変換回路(3)は、交流入力端子(1A,1B,1C)と直流出力端子(40A,40B)との間に並列に接続された第１の変換回路(3A)及び第２の変換回路(3B)を備えている。直流リアクトル(17A,17B,34A,34B)は、第１の変換回路(3A)及び第２の変換回路(3B)の正側出力端子及び負側出力端子にそれぞれ接続される正側直流リアクトル(17A,17B)及び負側直流リアクトル(34A,34B)とを備えている。このため、大容量のＡＣ−ＤＣコンバータを容易に得ることができる。
【００２１】
直流リアクトル(17A,17B,34A,34B)に流れる電流(IL)のレベルに応じて複数の変換回路(3A,3B)のスイッチング素子(4A〜9A;4B〜9B)をオン・オフ制御することにより、交流入力端子(1A,1B,1C)からフィルタ回路(2)を介して複数の変換回路(3A,3B)に流れる交流入力電流(IU0,IV0,IW0)を正弦波状に制御すると共に、平滑コンデンサ(18)から定電圧の直流出力(VDC)を取り出す。これにより、フィルタ回路(2)の出力側の交流入力電流(IU0,IV0,IW0)に含まれる低次高調波が抑制され、パルス状の電流の波高値は変換回路の数（段数）が１つの場合に比較して略１/２倍となる。したがって、フィルタ回路(2)を構成するリアクトル及びコンデンサを小さくできるので、フィルタ回路(2)を小型にしてＡＣ−ＤＣコンバータを小型化することが可能となる。
【００２２】
また、本発明の他の実施の形態では、正側直流リアクトル(17A,17B)間に接続され且つ中間タップが正側直流出力端子(40A)に接続された正側電流均衡用リアクトル(41)と、負側直流リアクトル(34A,34B)間に接続され且つ中間タップが負側直流出力端子(40B)に接続された負側電流均衡用リアクトル(42)とを備えている。第１及び第２の変換回路(3A,3B)の各正側出力ラインに流れる電流のレベル差に基づく電流が正側電流均衡用リアクトル(41)に流れることにより、各変換回路(3A,3B)の正側出力ラインにはバランスの取れた均等の電流が流れる。同様に、第１及び第２の変換回路(3A,3B)の各負側出力ラインに流れる電流のレベル差に基づく電流が負側電流均衡用リアクトル(42)に流れることにより、各変換回路(3A,3B)の負側出力ラインにはバランスの取れた均等の電流が流れる。したがって、第１及び第２の変換回路(3A,3B)内のオフしているスイッチング素子(4A〜9A;4B〜9B)にバランスの取れた電圧が印加されるので、各変換回路(3A,3B)内のスイッチング素子(4A〜9A;4B〜9B)の破壊を防止することができる。
【００２３】
【発明の実施の形態】
以下、本発明によるＡＣ−ＤＣコンバータの実施の形態を図１及び図２について説明する。但し、図１では図４と同一の箇所には同一の符号を付してその説明を省略すると共に、本発明によるＡＣ−ＤＣコンバータの他の実施形態を示す図２では図１と同一の箇所には同一の符号を付してその説明を省略する。
図１に示すように、本実施の形態のＡＣ−ＤＣコンバータは、直流出力端子(40A,40B)間に平滑コンデンサ(18)と並列に分圧用コンデンサ(35,36)を接続し、還流用ダイオード(16A,16B)と直流リアクトル(17A,17B,34A,34B)との接続点と分圧用コンデンサ(35,36)の接続点との間に電圧平衡用整流素子としての電圧平衡用ダイオード(37A,38A,37B,38B)を接続した点に特徴がある。これにより、第１及び第２の変換回路(3A,3B)の出力端子毎に直流リアクトル(17A,17B,34A,34B)、分圧用コンデンサ(35,36)及び電圧平衡用ダイオード(37A,38A,37B,38B)の直流回路が形成される。その他の構成は、図３に示す従来のＡＣ−ＤＣコンバータと同様である。
【００２４】
上記の構成において、例えば第１の変換回路(3A)の正側出力ラインに５.５A、負側出力ラインに４.５Aの出力電流が流れ、第２の変換回路(3B)の正側出力ラインに４.５A、負側出力ラインに５.５Aの出力電流が流れるとする。この状態で各変換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)がオフすると、第１の変換回路(3A)側の負側直流リアクトル(34A)には４.５Aの電流が流れようとし、正側直流リアクトル(17A)には５.５Aの電流が流れようとするために、その差分の電流が正側直流リアクトル(17A)、分圧用コンデンサ(35)、電圧平衡用ダイオード(37A)の経路で流れ、分圧用コンデンサ(35)が充電される。同様に、第２の変換回路(3B)側の正側直流リアクトル(17B)に４.５Aの電流が流れようとし、負側直流リアクトル(34B)に５.５Aの電流が流れようとするために、その差分の電流が負側直流リアクトル(34B)、電流平衡用ダイオード(38B)、分圧用コンデンサ(36)の経路で流れ、分圧用コンデンサ(36)が充電される。その結果、分圧用コンデンサ(35,36)が略均等な電圧レベルに充電されるので、正側直流リアクトル(17A,17B)及び負側直流リアクトル(34A,34B)に均等なレベルの電流が流れる。これにより、第１及び第２の変換回路(3A,3B)内のオフしている第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)に均等なレベルの電圧が印加されるので、不平衡の出力電流により発生する不均等な電圧による各変換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)の破壊を防止することができる。なお、本実施の形態のＡＣ−ＤＣコンバータの基本的な動作は図３に示す従来のＡＣ−ＤＣコンバータの動作と全く同様であるので、説明は省略する。
【００２５】
上記のように、本実施の形態では第１又は第２の変換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)がオンからオフに切り替えられると、直流リアクトル(17A又は17B,34A又は34B)内に蓄積されたエネルギの差分に相当する電流が直流リアクトル(17A又は34A,17B又は34B)、分圧用コンデンサ(35又は36)及び電圧平衡用ダイオード(37A,38A,37B,38B)により構成される直流回路に流れて、分圧用コンデンサ(35又は36)が充電される。これにより、分圧用コンデンサ(35,36)は略均等な電圧レベルに充電され、直流リアクトル(17A,34A,17B,34B)に均等な電流が流れるので、均等なレベルの電圧が第１又は第２の変換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)に印加され、第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)の破壊を防止することができる。
【００２６】
図２は、正側直流リアクトル(17A,17B)間に正側電流均衡用リアクトル(41)を接続して正側電流均衡用リアクトル(41)の中間タップと正側直流出力端子(40A)とを接続すると共に、負側直流リアクトル(34A,34B)間に負側電流均衡用リアクトル(42)を接続して負側電流均衡用リアクトル(42)の中間タップと負側直流出力端子(40B)とを接続した本発明によるＡＣ−ＤＣコンバータの別の実施形態を示す。動作の際に、第１の変換回路(3A)の正側出力ラインに５.５Aの電流が流れ、負側出力ラインに４.５Aの電流が流れ、第２の変換回路(3B)の正側出力ラインに４.５Aの電流が流れ、負側出力ラインに５.５Aの電流が流れるとする。このとき、第１の変換回路(3A)側の正側出力ラインと第２の変換回路(3B)側の正側出力ラインとに流れる電流のレベルには１.０Aの差が発生する。このレベル差に基づく電流が正側電流均衡用リアクトル(41)に流れることにより、第１の変換回路(3A)側の正側出力ラインの電流は減少するように働き、第２の変換回路(3B)側の正側出力ラインの電流は増加するように働くため、共に正側出力ラインはバランスの取れた均等の電流が流れる。負側電流均衡用リアクトル(42)でも同様な作用が生じるので、負側出力ラインにもバランスの取れた均等の電流が流れる。また、第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)のオフ時には、図１の実施の形態と同様に、正側直流リアクトル(17A)、正側電流均衡用リアクトル(41)、分圧用コンデンサ(35)、電圧平衡用ダイオード(37A)の経路で電流が流れ、分圧用コンデンサ(35)が充電される。また、第２の変換回路(3B)側でも同様な作用が生じ、負側直流リアクトル(34B)、電圧平衡用ダイオード(38B)、分圧用コンデンサ(36)、負側電流均衡用リアクトル(42)の経路で流れ、分圧用コンデンサ(36)が充電される。この結果、第１及び第２の変換回路(3A,3B)内のオフしている第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)にバランスの取れた電圧が印加され、各変換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)の破壊を防止することができる。
【００２７】
本発明の実施態様は前記の実施の形態に限定されず、種々の変更が可能である。例えば、上記の実施の形態では第１及び第２の変換回路(3)を構成するスイッチング素子としてＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を使用した形態を示したが、ＭＯＳ-ＦＥＴ（ＭＯＳ型電界効果トランジスタ）、接合型バイポーラトランジスタ又はＪ-ＦＥＴ（接合型電界効果トランジスタ）等も使用可能である。また、上記の実施の形態ではフィルタ回路(2)と平滑コンデンサ(18)との間に変換回路(3)及び還流用ダイオード(16)及び直流リアクトル(17)を２段並列に接続した形態を示したが、２段以上並列に接続することも可能である。この場合、各段の変換回路(3)のスイッチング位相をそれぞれ変換回路(3)の１スイッチング周期に対して変換回路(3)の段数の逆数倍に対応する角度、即ちπ/ｎ［rad］（ｎ：変換回路(3)の段数）ずつずらしてオン・オフ制御すれば、フィルタ回路(2)の出力側におけるＵ相、Ｖ相及びＷ相のパルス状の電流ＩU0,ＩV0,ＩW0の波高値ＩU0P,ＩV0P,ＩW0Pは変換回路(3)が１つの場合に比較して１/ｎ倍となると共にスイッチング周波数がｎ倍となる。したがって、フィルタ回路(2)を構成するリアクトルのインダクタンス及びコンデンサの静電容量値は変換回路(3)が１つの場合に比較して約１/ｎ2倍となり、前記実施の形態よりも更に小さくできるので、フィルタ回路(2)を変換回路(3)の段数に応じて更に小型化できる利点がある。また、フィルタ回路(2)と平滑コンデンサ(18)との間に変換回路(3)及び還流用ダイオード(16)及び直流リアクトル(17)を２段以上並列に接続したので、上記の実施の形態より更に大きな容量のＡＣ−ＤＣコンバータを得ることができる。更に、三相交流用のＡＣ−ＤＣコンバータの場合に限らず単相交流用又は三相以上の多相交流用のＡＣ−ＤＣコンバータにも本発明を適用できることは容易に理解できよう。
【００２８】
本発明の実施の形態では、下記の作用効果が得られる。
[１] 分圧用コンデンサ(35,36)は略均等な電圧レベルに充電され、直流リアクトル(17A,34A,17B,34B)に均等な電流が流れるので、均等なレベルの電圧がオフしているＩＧＢＴ(4A〜9A;4B〜9B)に印加され、各変換回路(3A,3B)内のＩＧＢＴ(4A〜9A;4B〜9B)の破壊を防止することができる。
[２] 正側直流リアクトル(17A,17B)に流れる電流(IL)のレベルに加えて、交流電源(1)の電圧(VU,VV,VW)及び平滑コンデンサ(18)の電圧(VDC)の少なくとも一方に応じて、第１の変換回路(3A)及び第２の変換回路(3B)をオン・オフ制御するので、交流電源(1)からフィルタ回路(2)を介して第１の変換回路(3A)及び第２の変換回路(3B)に流れる交流入力電流(IU0,IV0,IW0)をより正確な正弦波に制御すると共に、平滑コンデンサ(18)からより安定な定電圧の直流出力(VDC)を取り出すことができる。
[３] 複数の変換回路(3A,3B)と複数の正側直流リアクトル(17A,17B)とをフィルタ回路(2)と平滑コンデンサ(18)との間に接続し、正側直流リアクトル(17A,17B)に流れる電流(IL)のレベルに応じて第１の変換回路(3A)及び第２の変換回路(3B)をオン・オフ制御することにより、三相交流電源(1)からフィルタ回路(2)を介して第１の変換回路(3A)及び第２の変換回路(3B)に流れる交流入力電流(IU0,IV0,IW0)を正弦波状に制御すると共に平滑コンデンサ(18)から定電圧の直流出力(VDC)を取り出す。これにより、フィルタ回路(2)の出力側の交流入力電流(IU0,IV0,IW0)に含まれる低次高調波が更に抑制され、パルス状の電流の波高値は変換回路が１つの場合に比較して変換回路の段数分だけ小さくなる。このため、フィルタ回路(2)を構成するリアクトル及びコンデンサを更に小型にしてフィルタ回路(2)を更に小型化できる。また、第１の変換回路(3A)と同一の構成を有する複数の第２の変換回路(3B)と複数の負側直流リアクトル(34A,34B)とをフィルタ回路(2)と平滑コンデンサ(18)との間に接続したので、更に大きな容量のＡＣ−ＤＣコンバータを容易に得ることができる。
[４] 第１の変換回路(3A)の１スイッチング周期に対して第１の変換回路(3A)及び第２の変換回路(3B)の段数の逆数倍に対応する角度ずつスイッチング位相をそれぞれずらして第１の変換回路(3A)及び第２の変換回路(3B)をオン・オフ制御する。これにより、フィルタ回路(2)の出力側の交流入力電流(IU0,IV0,IW0)に含まれる低次高調波が更に強く抑制され、パルス状の電流の波高値は変換回路が１つの場合に比較して第１の変換回路(3A)及び複数の第２の変換回路(3B)の段数の逆数倍となると共に、スイッチング周波数が第１の変換回路(3A)及び複数の第２の変換回路(3B)の段数倍となる。このため、フィルタ回路(2)を構成するリアクトルのインダクタンス及びコンデンサの静電容量の値を第１の変換回路(3A)及び複数の第２の変換回路(3B)の段数に応じて小さくできる。したがって、フィルタ回路(2)を第１の変換回路(3A)及び複数の第２の変換回路(3B)の段数に応じて更に小型化できる。
【００２９】
【発明の効果】
前記のように、本発明では、複数の変換回路内のスイッチング素子に高電圧が印加されないため、スイッチング素子の破壊を防止でき、ＡＣ−ＤＣコンバータの信頼性を向上することができる。
【図面の簡単な説明】
【図１】 本発明によるＡＣ−ＤＣコンバータの一実施の形態を示す電気回路図
【図２】 本発明による他の実施の形態を示す電気回路図
【図３】 従来のＡＣ−ＤＣコンバータを示す電気回路図
【図４】 図３に示す制御回路の内部構成を示す回路ブロック図
【図５】 図３に示すＡＣ−ＤＣコンバータの主要各部の電流を示す波形図
【図６】 図４の制御回路の各部の信号を示すタイミングチャート
【符号の説明】
(1)・・三相交流電源（交流電源）、 (1A,1B,1C)…交流入力端子、 (2)・・フィルタ回路、 (3)・・変換回路、 (3A)・・第１の変換回路、 (3B)・・第２の変換回路、 (4A〜9A；4B〜9B)・・第１〜第６のＩＧＢＴ（スイッチング素子）、 (10A〜15A；10B〜15B)・・第１〜第６の逆流防止用ダイオード（逆流防止用整流素子）、 (16A)・・第１の還流用ダイオード（還流用整流素子）、 (16B)・・第２の還流用ダイオード（環流用整流素子）、 (17A,17B)・・正側直流リアクトル、 (18)・・平滑コンデンサ、 (19)・・電流検出器、 (20)・・相電圧検出用トランス、 (21)・・制御回路、 (22)・・基準電源、 (23)・・第１の誤差増幅器、 (24)・・第２の誤差増幅器、 (25)・・相電流基準信号発生回路、 (26)・・三角波発振回路、 (27,28,29)・・ＰＷＭコンパレータ、 (30)・・線電流パルス変換回路、 (31)・・制御信号出力回路、 (32)・・負荷、 (33)・・遅延回路、 (34A,34B)・・負側直流リアクトル、 (35,36)・・分圧用コンデンサ、 (37A,38A,37B,38B)・・電圧平衡用整流素子（電圧平衡用ダイオード）、 (40A,40B)・・直流出力端子、 (41)・・正側電流均衡用リアクトル、 (42)・・負側電流均衡用リアクトル
【発明の属する技術分野】
本発明は交流入力電流を直流出力電流に変換するＡＣ−ＤＣコンバータ、特に複数の変換回路内に設けられたスイッチング素子の破壊を防止するＡＣ−ＤＣコンバータに属する。
【０００２】
【従来の技術】
従来のＡＣ−ＤＣコンバータは、例えば図３に示すように、リアクトル及びコンデンサを有し且つ三相交流電源(1)の交流入力端子(1A,1B,1C)に接続されるフィルタ回路(2)と、フィルタ回路(2)の出力端子に接続される第１及び第２の変換回路(3A,3B)と、第１及び第２の変換回路(3A,3B)の各出力端子間に接続される還流用整流素子としての第１及び第２の還流用ダイオード(16A,16B)と、直流リアクトル(17A,17B)を介して還流用ダイオード(16A,16B)に接続される平滑コンデンサ(18)とを備えている。第１の変換回路(3A)は、橋絡接続（ブリッジ接続）された３対のスイッチング素子を構成する第１〜第６のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）(4A〜9A)と、各ＩＧＢＴ(4A〜9A)と直列に接続された逆流防止用整流素子を構成する第１〜第６の逆流防止用ダイオード(10A〜15A)とを有する。同様に、第２の変換回路(3B)は、橋絡接続（ブリッジ接続）された３対のスイッチング素子を構成する第１〜第６のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）(4B〜9B)と、各第１〜第６のＩＧＢＴ(4B〜9B)と直列に接続された逆流防止用整流素子を構成する第１〜第６の逆流防止用ダイオード(10B〜15B)とを有する。直流リアクトル(17A,17B)と出力端子(40A)との間に接続された電流検出器(19)は、正側直流リアクトル(17A)に流れる電流ＩL1と正側直流リアクトル(17B)に流れる電流ＩL2との和電流ＩLをその電流に対応する電圧ＶLとして検出する。また、第１及び第２の還流用ダイオード(16A,16B)と平滑コンデンサ(18)との間の負側ラインには、それぞれ正側直流リアクトル(17A,17B)と同一の負側直流リアクトル(34A,34B)が接続される。
【０００３】
交流入力端子(1A,1B,1C)に接続される相電圧検出用トランス(20)は、三相交流電源(1)からのＵ相、Ｖ相及びＷ相の交流入力電圧ＶU,ＶV,ＶWを検出する。制御回路(21)は、相電圧検出用トランス(20)の検出電圧ＶU,ＶV,ＶW及び電流検出器(19)の検出電圧ＶL並びに平滑コンデンサ(18)の電圧ＶDCに応じて第１の変換回路(3A)内に設けられた第１〜第６のＩＧＢＴ(4A〜9A)のゲート端子の各々に第１〜第６のオン・オフ制御信号ＶA1,ＶA2;ＶA3,ＶA4;ＶA5,ＶA6を付与して第１〜第６のＩＧＢＴ(4〜9)をオン・オフ制御すると共に、第２の変換回路(3B)内に設けられた第１〜第６のＩＧＢＴ(4B〜9B)のゲート端子の各々に第１〜第６のオン・オフ制御信号ＶB1,ＶB2;ＶB3,ＶB4;ＶB5,ＶB6を付与して第１〜第６のＩＧＢＴ(4B〜9B)をオン・オフ制御する。
【０００４】
図４に示すように、制御回路(21)は、基準電源(22)と、第１の誤差増幅器(23)と、第２の誤差増幅器(24)と、相電流基準信号発生回路(25)と、三角波発振回路(26)と、ＰＷＭコンパレータ(27,28,29)と、線電流パルス変換回路(30)と、制御信号出力回路(31)と、遅延回路(33)とを備えている。基準電源(22)は、平滑コンデンサ(18)の両端から出力される直流出力電圧ＶDCの基準値を規定する基準電圧ＶRDを発生する。第１の誤差増幅器(23)は、平滑コンデンサ(18)の電圧ＶDCを基準電源(22)の基準電圧ＶRDと比較してそれらの誤差電圧信号ＶE1を出力する。第２の誤差増幅器(24)は、電流検出器(19)の検出電圧ＶLを第１の誤差増幅器(23)の出力信号ＶE1と比較してそれらの誤差電圧信号ＶE2を出力する。相電流基準信号発生回路(25)は、相電圧検出用トランス(20)の検出電圧ＶU,ＶV,ＶW及び第２の誤差増幅器(24)の出力信号ＶE2に基づいてＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,ＶRWUを発生する。三角波発振回路(26)は、三相交流電源(1)の周波数（５０〜６０Hz）よりも十分に高い周波数（１〜１００kHz）の三角波信号ＶTを発生する。ＰＷＭコンパレータ(27,28,29)は、相電流基準信号発生回路(25)のＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,ＶRWUを三角波発振回路(26)の三角波信号ＶTと比較して各相の電流のＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUを出力する。線電流パルス変換回路(30)は、各ＰＷＭコンパレータ(27,28,29)のＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUを「１」、「０」又は「−１」の３値の線電流パルス信号ＶSU(＝ＶPUV−ＶPWU),ＶSV(＝ＶPVW−ＶPUV),ＶSW(＝ＶPWU−ＶPVW)に変換する。制御信号出力回路(31)は、各線電流パルス信号ＶSU,ＶSV,ＶSWの値をそれぞれ判別して変換回路(3)の第１〜第６のＩＧＢＴ(4A〜9A)の各ゲート端子に付与する第１〜第６のオン・オフ制御信号ＶA1,ＶA2;ＶA3,ＶA4;ＶA5,ＶA6を出力する。遅延回路(33)は、制御信号出力回路(31)から出力される第１〜第６のオン・オフ制御信号ＶA1〜ＶA6よりもπ/２［rad］だけ位相の遅れた第１〜第６のオン・オフ制御信号ＶB1〜ＶB6を遅延回路(33)を介して第２の変換回路(3B)の第１〜第６のＩＧＢＴ(4B〜9B)の各ゲート端子に付与する。
【０００５】
制御信号出力回路(31)は、各線電流パルス信号ＶSU,ＶSV,ＶSWの何れかが「１」のときにそれに対応する第１の変換回路(3A)のアームの正側の第１、第３又は第５のＩＧＢＴ(4A,6A,8A)のゲート端子に付与する第１、第３又は第５のオン・オフ制御信号ＶA1,ＶA3,ＶA5を高（Ｈ）レベルにして第１、第３又は第５のＩＧＢＴ(4A,6A,8A)をオン状態にする。また、各線電流パルス信号ＶSU,ＶSV,ＶSWの何れかが「−１」のとき、それに対応するアームの負側の第２、第４又は第６のＩＧＢＴ(5A,7A,9A)のゲート端子に付与する第２、第４又は第６のオン・オフ制御信号ＶA2,ＶA4,ＶA6を高（Ｈ）レベルにして第２、第４又は第６のＩＧＢＴ(5A,7A,9A)をオン状態にする。更に、各線電流パルス信号ＶSU,ＶSV,ＶSWの何れかが「０」のとき、それに対応するアームの正側及び負側の第１及び第２のＩＧＢＴ(4A,5A)、第３及び第４のＩＧＢＴ(6A,7A)又は第５及び第６のＩＧＢＴ(8A,9A)のゲート端子に付与する第１及び第２、第３及び第４又は第５及び第６のオン・オフ制御信号ＶA1,ＶA2;ＶA3,ＶA4;ＶA5,ＶA6の何れか１組を低（Ｌ）レベルにして第１及び第２のＩＧＢＴ(4A,5A)、第３及び第４のＩＧＢＴ(6A,7A)又は第５及び第６のＩＧＢＴ(8A,9A)をオフ状態にする。第２の変換回路(3B)も同様に作動される。
【０００６】
第１の変換回路(3A)と同一の構成を有する第２の変換回路(3B)、第２の還流用ダイオード(16B)及び直流リアクトル(17B,34B)は、第１の変換回路(3A)、還流用ダイオード(16A)及び直流リアクトル(17A,34A)と並列にフィルタ回路(2)と平滑コンデンサ(18)との間に接続される。制御回路(21)は、第１の変換回路(3A)に対して第２の変換回路(3B)のスイッチング位相をπ/２［rad］だけ遅延させ、正側直流リアクトル(17A)に流れる電流ＩL1と正側直流リアクトル(17B)に流れる電流ＩL2との和電流ＩLのレベルに応じて第１の変換回路(3A)及び第２の変換回路(3B)をオン・オフ制御する。
【０００７】
図３に示す従来のＡＣ−ＤＣコンバータの動作は以下の通りである。例えば、図５(Ａ)に示す三相交流電源(1)のＵ相の交流入力電流ＩUが正の半周期間のとき、電流検出器(19)の検出電圧ＶL及び相電圧検出用トランス(20)の検出電圧ＶU,ＶV,ＶW並びに平滑コンデンサ(18)の電圧ＶDCに応じてＰＷＭ変調された第１のオン・オフ制御信号ＶA1が制御回路(21)内の制御信号出力回路(31)から第１の変換回路(3A)内の第１のＩＧＢＴ(4A)のゲート端子に入力され、第１の変換回路(3A)の第１のＩＧＢＴ(4A)がオン・オフ動作される。これと同時に、第１の変換回路(3A)の第２のＩＧＢＴ(5A)のゲート端子に入力される第２のオン・オフ制御信号ＶA2は低レベル一定となり、第１の変換回路(3A)の第２のＩＧＢＴ(5A)がオフ状態となる。
【０００８】
また、三相交流電源(1)のＵ相の交流入力電流ＩUが負の半周期間のときは、電流検出器(19)の検出電圧ＶL及び相電圧検出用トランス(20)の検出電圧ＶU,ＶV,ＶW並びに平滑コンデンサ(18)の電圧ＶDCに応じてＰＷＭ変調された第２のオン・オフ制御信号ＶA2が制御回路(21)内の制御信号出力回路(31)から第１の変換回路(3A)の第２のＩＧＢＴ(5A)のゲート端子に入力され、第１の変換回路(3A)の第２のＩＧＢＴ(5A)がオン・オフ動作される。これと同時に、第１の変換回路(3A)の第１のＩＧＢＴ(4A)のゲート端子に入力される第１のオン・オフ制御信号ＶA1は低レベル一定となり、第１の変換回路(3A)の第１のＩＧＢＴ(4A)がオフ状態となる。これにより、第１の変換回路(3A)のＵ相アームに入力される電流ＩU1は図５(Ｂ)に示すように正負のパルス電流波形となる。
【０００９】
第１及び第２の変換回路(3A,3B)のＵ相アームに入力される正負のパルス状の電流ＩU0はフィルタ回路(2)により低次の高調波成分が除去され、基本波成分のみの正弦波電流となる。Ｖ相アーム及びＷ相アームにも前記と略同様の動作が行なわれる。但し、Ｕ相アームの第１のＩＧＢＴ(4A,4B)がオン状態のときはＶ相アームの第４のＩＧＢＴ(7A,7B)又はＷ相アームの第６のＩＧＢＴ(9A,9B)の何れか１つがオン状態となり、Ｕ相アームの第２のＩＧＢＴ(5A,5B)がオン状態のときはＶ相アームの第３のＩＧＢＴ(6A,6B)又はＷ相アームの第５のＩＧＢＴ(8A,8B)の何れか１つがオン状態となる。
【００１０】
一方、図５(Ａ)に示す三相交流電源(1)のＵ相の交流入力電流ＩUOが正の半周期間のとき、第２の変換回路(3B)内の第１のＩＧＢＴ(4B)のゲート端子には、制御回路(21)内の制御信号出力回路(31)から遅延回路(33)を介してπ/２［rad］だけ位相の遅れた第１のオン・オフ制御信号ＶB1が入力され、第１の変換回路(3A)の第１のＩＧＢＴ(4A)に対してπ/２［rad］だけスイッチング位相が遅れて第２の変換回路(3B)の第１のＩＧＢＴ(4B)がオン・オフ動作される。
【００１１】
したがって、例えば第１及び第２の変換回路(3A,3B)のＵ相アームの第１のＩＧＢＴ(4A,4B)及びＶ相アームの第４のＩＧＢＴ(7A,7B)がオン状態のときは、三相交流電源(1)のＵ相出力、フィルタ回路(2)、第１の逆流防止用ダイオード(10A,10B)、第１のＩＧＢＴ(4A,4B)、直流リアクトル(17A,17B)、平滑コンデンサ(18)並びに負荷(32)、第４のＩＧＢＴ(7A,7B)、第４の逆流防止用ダイオード(13A,13B)、フィルタ回路(2)、三相交流電源(1)のＶ相出力の経路で電流が流れ、正側直流リアクトル(17A,17B)にエネルギが蓄積されると共に平滑コンデンサ(18)が充電される。その後、第１及び第２の変換回路(3A,3B)のＵ相アームの第１のＩＧＢＴ(4)がオフ状態になると、正側直流リアクトル(17A,17B)の蓄積エネルギ及び平滑コンデンサ(18)の電荷が放出され、正側直流リアクトル(17A)、平滑コンデンサ(18)並びに負荷(32)、還流用ダイオード(16)の経路で電流が流れる。また、第１及び第２の変換回路(3A,3B)のＵ相アームの第２のＩＧＢＴ(5A,5B)及びＶ相アームの第３のＩＧＢＴ(6A,6B)がオン状態のときは、三相交流電源(1)のＶ相出力、フィルタ回路(2)、第３の逆流防止用ダイオード(12A,12B)、第３のＩＧＢＴ(6A,6B)、直流リアクトル(17A,17B)、平滑コンデンサ(18)並びに負荷(32)、第２のＩＧＢＴ(5A,5B)、第２の逆流防止用ダイオード(11A,11B)、フィルタ回路(2)、三相交流電源(1)のＵ相出力の経路で電流が流れ、直流リアクトル(17A,17B)にエネルギが蓄積されると共に平滑コンデンサ(18)が充電される。その後、第１及び第２の変換回路(3A,3B)のＵ相アームの第２のＩＧＢＴ(5A,5B)がオフ状態になると、正側直流リアクトル(17A,17B)の蓄積エネルギ及び平滑コンデンサ(18)の電荷が放出され、直流リアクトル(17A,17B)、平滑コンデンサ(18)並びに負荷(32)、還流用ダイオード(16)の経路で電流が流れる。第１及び第２の変換回路(3A,3B)のＶ相アームの第３及び第４のＩＧＢＴ(6A,6B,7A,7B)並びにＷ相アームの第５及び第６のＩＧＢＴ(8A,8B,9A,9B)がオン・オフ動作する場合又は第１及び第２の変換回路(3A,3B)のＵ相アームの第１及び第２のＩＧＢＴ(4A,4B,5A,5B)並びにＷ相アームの第５及び第６のＩＧＢＴ(8A,8B,9A,9B)がオン・オフ動作するときも、前記と略同様の動作が行なわれる。以上により、図５(Ｅ)に示す一定レベルの直流電流ＩLが直流リアクトル(17)に流れ、平滑コンデンサ(18)の両端に直流出力電圧ＶDCが発生する。
【００１２】
第１及び第２の変換回路(3A,3B)の第１〜第６のＩＧＢＴ(4A〜9A,4B〜9B)のオン・オフ動作により平滑コンデンサ(18)の両端から出力される直流出力電圧ＶDCは、制御回路(21)内の第１の誤差増幅器(23)にて基準電源(22)の基準電圧ＶRDと比較され、直流出力電圧ＶDC及び基準電圧ＶRDの誤差電圧信号ＶE1が第１の誤差増幅器(23)から出力される。第１の誤差増幅器(23)の誤差電圧信号ＶE1は、第２の誤差増幅器(24)内では電流検出器(19)により検出された直流リアクトル(17)の検出電圧ＶLと比較され、誤差電圧信号ＶE1及び検出電圧ＶLの誤差電圧信号ＶE2が第２の誤差増幅器(24)から出力される。第２の誤差増幅器(24)の誤差電圧信号ＶE2は、相電圧検出用トランス(20)の検出電圧ＶU,ＶV,ＶWと共に相電流基準信号発生回路(25)に入力され、検出電圧ＶU,ＶV,ＶW及び誤差電圧信号ＶE2に基づいて相電流基準信号発生回路(25)から図６(Ａ)に示すＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,ＶRWUが出力される。相電流基準信号発生回路(25)のＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,ＶRWUは、各ＰＷＭコンパレータ(27,28,29)により三角波発振回路(26)の三角波信号ＶTとそれぞれ比較され、電流基準信号ＶRUV,ＶRVW,ＶRWUと三角波信号ＶTとの関係がＶRUV,ＶRVW,ＶRWU＜ＶTのときに低レベルとなり、ＶRUV,ＶRVW,ＶRWU＞ＶTのときに高レベルとなる図６(Ｂ),(Ｃ),(Ｄ)に示すＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUが各ＰＷＭコンパレータ(27),(28),(29)から出力される。各ＰＷＭコンパレータ(27),(28),(29)のＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUは、線電流パルス変換回路(30)にてそれぞれ図６(Ｅ),(Ｆ),(Ｇ)に示す線電流パルス信号ＶPUV−ＶPWU＝ＶSU；ＶPVW−ＶPUV＝ＶSV；ＶPWU−ＶPVW＝ＶSWに変換される。線電流パルス変換回路(30)の線電流パルス信号ＶSU,ＶSV,ＶSWは、制御信号出力回路(31)にてそれらの値、即ち「１」、「０」又は「−１」がそれぞれ判別され、制御信号出力回路(31)から変換回路(3)の第１〜第６のＩＧＢＴ(4〜9)の各ゲート端子に第１〜第６のオン・オフ制御信号ＶG1,ＶG2;ＶG3,ＶG4;ＶG5,ＶG6がそれぞれ付与される。
【００１３】
以上により、直流リアクトル(17)に流れる電流ＩL及び三相交流電源(1)のＵ相、Ｖ相及びＷ相の交流入力電圧ＶU,ＶV,ＶW並びに平滑コンデンサ(18)の両端の直流出力電圧ＶDCに応じて変換回路(3)内の第１〜第６のＩＧＢＴ(4〜9)が制御回路(21)によりオン・オフ制御され、三相交流電源(1)からフィルタ回路(2)を介して変換回路(3)のＵ相、Ｖ相及びＷ相アームに流れる交流入力電流ＩU0,ＩV0,ＩW0が正弦波状に制御されると共に平滑コンデンサ(18)の両端から出力される直流出力電圧ＶDCが一定レベルに保持される。
【００１４】
これと同時に、第２の変換回路(3B)の第２のＩＧＢＴ(5B)のゲート端子に入力される第２のオン・オフ制御信号ＶB2は低レベル一定となり、第２の変換回路(3B)の第２のＩＧＢＴ(5B)がオフ状態となる。また、三相交流電源(1)のＵ相の交流入力電流ＩUが負の半周期間のとき、第２の変換回路(3B)の第２のＩＧＢＴ(5B)のゲート端子には、制御回路(21)内の制御信号出力回路(31)から遅延回路(33)を介してπ/２［rad］だけ位相の遅れた第２のオン・オフ制御信号ＶB2が入力され、第１の変換回路(3A)の第２のＩＧＢＴ(5A)に対してπ/２［rad］だけスイッチング位相が遅れて第２の変換回路(3B)の第２のＩＧＢＴ(5B)がオン・オフ動作される。これと同時に、第２の変換回路(3B)の第１のＩＧＢＴ(4B)のゲート端子に入力される第１のオン・オフ制御信号ＶB1は低レベル一定となり、第２の変換回路(3B)内の第１のＩＧＢＴ(4B)がオフ状態となる。これにより、図５(Ｃ)に示すように第２の変換回路(3B)のＵ相アームに入力される電流ＩU2は、図５(Ｂ)に示す第１の変換回路(3A)のＵ相アームに入力される電流ＩU1に対してπ/２［rad］だけ位相の遅れた正負のパルス電流波形となる。
【００１５】
したがって、第１の変換回路(3A)のＵ相アームに入力される正負のパルス状の電流ＩU1と、第２の変換回路(3B)のＵ相アームに入力される正負のパルス状の電流ＩU2との和ＩU1＋ＩU2がフィルタ回路(2)の出力側の電流ＩU0となるから、図５(Ｄ)に示すように低次高調波が抑制された凸形の電流波形となり、パルス状の電流の波高値ＩU0Pは変換回路の数（段数）が１つの場合に比較して１/２倍になると共にスイッチング周波数が２倍となる。図５(Ａ)に示すフィルタ回路(2)の入力側の電流ＩUはフィルタ回路(2)により高調波成分が除去され、基本波成分のみの正弦波電流となる。第１及び第２の変換回路(3A,3B)のＶ相アーム及びＷ相アームでも前記と略同様の動作が行なわれる。但し、何れの変換回路(3A,3B)でも、Ｕ相アームの第１のＩＧＢＴ(4A,4B)がオン状態のときはＶ相アームの第４のＩＧＢＴ(7A,7B)又はＷ相アームの第６のＩＧＢＴ(9)の何れか１つがオン状態となり、Ｕ相アームの第２のＩＧＢＴ(5A,5B)がオン状態のときはＶ相アームの第３のＩＧＢＴ(6A,6B)又はＷ相アームの第５のＩＧＢＴ(8A,8B)の何れか１つがオン状態となる。
【００１６】
図３に示すＡＣ−ＤＣコンバータでは、三相交流電源(1)からフィルタ回路(2)を介して変換回路(3)のＵ相、Ｖ相及びＷ相アームに流れる交流入力電流ＩU0,ＩV0,ＩW0が正弦波状に制御されると共に平滑コンデンサ(18)の両端から出力される直流出力電圧ＶDCが一定レベルに保持されるので、入力力率を略１.０に上昇できると共に高安定な直流出力電圧ＶDCが得られる。また、第１の変換回路(3A)に対して並列に接続された第２の変換回路(3B)のスイッチング位相をπ/２［rad］だけ遅延させることにより、フィルタ回路(2)の出力側におけるＵ相、Ｖ相及びＷ相の電流ＩU0,ＩV0,ＩW0の低次高調波が抑制されるので、パルス状の電流の波高値ＩU0P,ＩV0P,ＩW0Pは変換回路の数（段数）が１つの場合に比較して１/２倍となると共にスイッチング周波数が２倍となる。このため、フィルタ回路(2)を構成するリアクトルのインダクタンス及びコンデンサの静電容量の値は変換回路の数（段数）が１つの場合に比較して約１/２2倍＝約１/４倍となり、これらの部品の外形が小さくなるのでフィルタ回路(2)を小型化できる。同様に、第１及び第２の変換回路(3A,3B)を構成する第１〜第６のＩＧＢＴ(4A〜9A；4B〜9B)に流れる電流の最大値も１/２倍となるので、各ＩＧＢＴ(4A〜9A；4B〜9B)を小型にして第１及び第２の変換回路(3A,3B)を小型化できる。したがって、フィルタ回路(2)並びに第１及び第２の変換回路(3A,3B)を小型にしてＡＣ−ＤＣコンバータを小型化することが可能となる。更に、変換回路(3)及び還流用ダイオード(16)及び直流リアクトル(17)を２段並列に接続したので、大容量のＡＣ−ＤＣコンバータを容易に得ることができる利点がある。
【００１７】
【発明が解決しようとする課題】
しかしながら、図３に示す従来のＡＣ−ＤＣコンバータでは一方の変換回路(3A又は3B)の出力電流が他方の変換回路(3B又は3A)の出力側に回り込み、正側出力ラインと負側出力ラインとに流れる電流のレベルに差違が生ずることがある。例えば、第１の変換回路(3A)の正側出力ラインに５.５A（アンペア）の電流が流れるのに対して負側出力ラインに４.５Aの電流が流れ、第２の変換回路(3B)の正側出力ラインに４.５Aの電流が流れるのに対して負側出力ラインに５.５Aの電流が流れることがある。特に、各変換回路(3A,3B)の正側及び負側の出力ラインに直流リアクトル(17A,34A;17B,34B)が接続されているので、各変換回路(3A,3B)内に設けられた第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)がオンからオフに切り替わるとき、直流リアクトル(17A,34A;17B,34B)に生ずる電圧がオフしたＩＧＢＴに不均等に印加され、各変換回路(3A,3B)内のＩＧＢＴが破壊されることがあった。
【００１８】
本発明は、不平衡の出力電流により発生する不均等な電圧による変換回路のスイッチング素子の破壊を抑制できるＡＣ−ＤＣコンバータを提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明によるＡＣ−ＤＣコンバータは、交流入力端子(1A,1B,1C)と直流出力端子(40A,40B)との間に並列に接続された複数の変換回路(3A,3B)と、直流出力端子(40A,40B)間に接続された平滑コンデンサ(18)とを備え、変換回路(3A,3B)に設けたスイッチング素子(4A〜9A;4B〜9B)をオン・オフ動作させることにより交流入力端子(1A,1B,1C)から供給される交流電力を変換回路(3A,3B)により直流電力に変換して、直流出力端子(40A,40B)から直流出力を取り出すことができる。このＡＣ−ＤＣコンバータは、変換回路(3A,3B)の出力端子間に接続された還流用整流素子(16A,16B)と、変換回路(3A,3B)の各出力端子と直流出力端子(40A,40B)との間に接続された直流リアクトル(17A,17B,34A,34B)と、直流出力端子(40A,40B)間に接続された少なくとも２つの分圧用コンデンサ(35,36)と、還流用整流素子(16A,16B)と直流リアクトル(17A,17B,34A,34B)との接続点と分圧用コンデンサ(35,36)の接続点と間に接続された電圧平衡用整流素子(37A,38A,37B,38B)とを備えている。変換回路(3A,3B)の出力端子毎に直流リアクトル(17A,17B,34A,34B)、分圧用コンデンサ(35,36)及び電圧平衡用整流素子(37A,38A,37B,38B)の直流回路を形成する。何れかの変換回路(3A,3B)内のスイッチング素子(4A〜9A;4B〜9B)がオンからオフに切り替えられると、直流リアクトル(17A又は17B,34A又は34B)内に蓄積されたエネルギの差分に相当する電流が直流リアクトル(17A又は34A,17B又は34B)、分圧用コンデンサ(35又は36)及び電圧平衡用整流素子(37A,38A,37B,38B)により構成される直流回路に流れて、分圧用コンデンサ(35又は36)が充電される。その結果、分圧用コンデンサ(35,36)は略均等な電圧レベルに充電され、直流リアクトル(17A,34A,17B,34B)に均等な電流が流れるので、均等なレベルの電圧がオフしているスイッチング素子(4A〜9A;4B〜9B)に印加され、各変換回路(3A,3B)内のスイッチング素子(4A〜9A;4B〜9B)の破壊を防止することができる。
【００２０】
本発明の実施の形態では、複数の変換回路(3A,3B)の各スイッチング位相をずらしてスイッチング素子(4A〜9A;4B〜9B)を制御する。変換回路(3)は、交流入力端子(1A,1B,1C)と直流出力端子(40A,40B)との間に並列に接続された第１の変換回路(3A)及び第２の変換回路(3B)を備えている。直流リアクトル(17A,17B,34A,34B)は、第１の変換回路(3A)及び第２の変換回路(3B)の正側出力端子及び負側出力端子にそれぞれ接続される正側直流リアクトル(17A,17B)及び負側直流リアクトル(34A,34B)とを備えている。このため、大容量のＡＣ−ＤＣコンバータを容易に得ることができる。
【００２１】
直流リアクトル(17A,17B,34A,34B)に流れる電流(IL)のレベルに応じて複数の変換回路(3A,3B)のスイッチング素子(4A〜9A;4B〜9B)をオン・オフ制御することにより、交流入力端子(1A,1B,1C)からフィルタ回路(2)を介して複数の変換回路(3A,3B)に流れる交流入力電流(IU0,IV0,IW0)を正弦波状に制御すると共に、平滑コンデンサ(18)から定電圧の直流出力(VDC)を取り出す。これにより、フィルタ回路(2)の出力側の交流入力電流(IU0,IV0,IW0)に含まれる低次高調波が抑制され、パルス状の電流の波高値は変換回路の数（段数）が１つの場合に比較して略１/２倍となる。したがって、フィルタ回路(2)を構成するリアクトル及びコンデンサを小さくできるので、フィルタ回路(2)を小型にしてＡＣ−ＤＣコンバータを小型化することが可能となる。
【００２２】
また、本発明の他の実施の形態では、正側直流リアクトル(17A,17B)間に接続され且つ中間タップが正側直流出力端子(40A)に接続された正側電流均衡用リアクトル(41)と、負側直流リアクトル(34A,34B)間に接続され且つ中間タップが負側直流出力端子(40B)に接続された負側電流均衡用リアクトル(42)とを備えている。第１及び第２の変換回路(3A,3B)の各正側出力ラインに流れる電流のレベル差に基づく電流が正側電流均衡用リアクトル(41)に流れることにより、各変換回路(3A,3B)の正側出力ラインにはバランスの取れた均等の電流が流れる。同様に、第１及び第２の変換回路(3A,3B)の各負側出力ラインに流れる電流のレベル差に基づく電流が負側電流均衡用リアクトル(42)に流れることにより、各変換回路(3A,3B)の負側出力ラインにはバランスの取れた均等の電流が流れる。したがって、第１及び第２の変換回路(3A,3B)内のオフしているスイッチング素子(4A〜9A;4B〜9B)にバランスの取れた電圧が印加されるので、各変換回路(3A,3B)内のスイッチング素子(4A〜9A;4B〜9B)の破壊を防止することができる。
【００２３】
【発明の実施の形態】
以下、本発明によるＡＣ−ＤＣコンバータの実施の形態を図１及び図２について説明する。但し、図１では図４と同一の箇所には同一の符号を付してその説明を省略すると共に、本発明によるＡＣ−ＤＣコンバータの他の実施形態を示す図２では図１と同一の箇所には同一の符号を付してその説明を省略する。
図１に示すように、本実施の形態のＡＣ−ＤＣコンバータは、直流出力端子(40A,40B)間に平滑コンデンサ(18)と並列に分圧用コンデンサ(35,36)を接続し、還流用ダイオード(16A,16B)と直流リアクトル(17A,17B,34A,34B)との接続点と分圧用コンデンサ(35,36)の接続点との間に電圧平衡用整流素子としての電圧平衡用ダイオード(37A,38A,37B,38B)を接続した点に特徴がある。これにより、第１及び第２の変換回路(3A,3B)の出力端子毎に直流リアクトル(17A,17B,34A,34B)、分圧用コンデンサ(35,36)及び電圧平衡用ダイオード(37A,38A,37B,38B)の直流回路が形成される。その他の構成は、図３に示す従来のＡＣ−ＤＣコンバータと同様である。
【００２４】
上記の構成において、例えば第１の変換回路(3A)の正側出力ラインに５.５A、負側出力ラインに４.５Aの出力電流が流れ、第２の変換回路(3B)の正側出力ラインに４.５A、負側出力ラインに５.５Aの出力電流が流れるとする。この状態で各変換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)がオフすると、第１の変換回路(3A)側の負側直流リアクトル(34A)には４.５Aの電流が流れようとし、正側直流リアクトル(17A)には５.５Aの電流が流れようとするために、その差分の電流が正側直流リアクトル(17A)、分圧用コンデンサ(35)、電圧平衡用ダイオード(37A)の経路で流れ、分圧用コンデンサ(35)が充電される。同様に、第２の変換回路(3B)側の正側直流リアクトル(17B)に４.５Aの電流が流れようとし、負側直流リアクトル(34B)に５.５Aの電流が流れようとするために、その差分の電流が負側直流リアクトル(34B)、電流平衡用ダイオード(38B)、分圧用コンデンサ(36)の経路で流れ、分圧用コンデンサ(36)が充電される。その結果、分圧用コンデンサ(35,36)が略均等な電圧レベルに充電されるので、正側直流リアクトル(17A,17B)及び負側直流リアクトル(34A,34B)に均等なレベルの電流が流れる。これにより、第１及び第２の変換回路(3A,3B)内のオフしている第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)に均等なレベルの電圧が印加されるので、不平衡の出力電流により発生する不均等な電圧による各変換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)の破壊を防止することができる。なお、本実施の形態のＡＣ−ＤＣコンバータの基本的な動作は図３に示す従来のＡＣ−ＤＣコンバータの動作と全く同様であるので、説明は省略する。
【００２５】
上記のように、本実施の形態では第１又は第２の変換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)がオンからオフに切り替えられると、直流リアクトル(17A又は17B,34A又は34B)内に蓄積されたエネルギの差分に相当する電流が直流リアクトル(17A又は34A,17B又は34B)、分圧用コンデンサ(35又は36)及び電圧平衡用ダイオード(37A,38A,37B,38B)により構成される直流回路に流れて、分圧用コンデンサ(35又は36)が充電される。これにより、分圧用コンデンサ(35,36)は略均等な電圧レベルに充電され、直流リアクトル(17A,34A,17B,34B)に均等な電流が流れるので、均等なレベルの電圧が第１又は第２の変換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)に印加され、第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)の破壊を防止することができる。
【００２６】
図２は、正側直流リアクトル(17A,17B)間に正側電流均衡用リアクトル(41)を接続して正側電流均衡用リアクトル(41)の中間タップと正側直流出力端子(40A)とを接続すると共に、負側直流リアクトル(34A,34B)間に負側電流均衡用リアクトル(42)を接続して負側電流均衡用リアクトル(42)の中間タップと負側直流出力端子(40B)とを接続した本発明によるＡＣ−ＤＣコンバータの別の実施形態を示す。動作の際に、第１の変換回路(3A)の正側出力ラインに５.５Aの電流が流れ、負側出力ラインに４.５Aの電流が流れ、第２の変換回路(3B)の正側出力ラインに４.５Aの電流が流れ、負側出力ラインに５.５Aの電流が流れるとする。このとき、第１の変換回路(3A)側の正側出力ラインと第２の変換回路(3B)側の正側出力ラインとに流れる電流のレベルには１.０Aの差が発生する。このレベル差に基づく電流が正側電流均衡用リアクトル(41)に流れることにより、第１の変換回路(3A)側の正側出力ラインの電流は減少するように働き、第２の変換回路(3B)側の正側出力ラインの電流は増加するように働くため、共に正側出力ラインはバランスの取れた均等の電流が流れる。負側電流均衡用リアクトル(42)でも同様な作用が生じるので、負側出力ラインにもバランスの取れた均等の電流が流れる。また、第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)のオフ時には、図１の実施の形態と同様に、正側直流リアクトル(17A)、正側電流均衡用リアクトル(41)、分圧用コンデンサ(35)、電圧平衡用ダイオード(37A)の経路で電流が流れ、分圧用コンデンサ(35)が充電される。また、第２の変換回路(3B)側でも同様な作用が生じ、負側直流リアクトル(34B)、電圧平衡用ダイオード(38B)、分圧用コンデンサ(36)、負側電流均衡用リアクトル(42)の経路で流れ、分圧用コンデンサ(36)が充電される。この結果、第１及び第２の変換回路(3A,3B)内のオフしている第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)にバランスの取れた電圧が印加され、各変換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4A〜9A;4B〜9B)の破壊を防止することができる。
【００２７】
本発明の実施態様は前記の実施の形態に限定されず、種々の変更が可能である。例えば、上記の実施の形態では第１及び第２の変換回路(3)を構成するスイッチング素子としてＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を使用した形態を示したが、ＭＯＳ-ＦＥＴ（ＭＯＳ型電界効果トランジスタ）、接合型バイポーラトランジスタ又はＪ-ＦＥＴ（接合型電界効果トランジスタ）等も使用可能である。また、上記の実施の形態ではフィルタ回路(2)と平滑コンデンサ(18)との間に変換回路(3)及び還流用ダイオード(16)及び直流リアクトル(17)を２段並列に接続した形態を示したが、２段以上並列に接続することも可能である。この場合、各段の変換回路(3)のスイッチング位相をそれぞれ変換回路(3)の１スイッチング周期に対して変換回路(3)の段数の逆数倍に対応する角度、即ちπ/ｎ［rad］（ｎ：変換回路(3)の段数）ずつずらしてオン・オフ制御すれば、フィルタ回路(2)の出力側におけるＵ相、Ｖ相及びＷ相のパルス状の電流ＩU0,ＩV0,ＩW0の波高値ＩU0P,ＩV0P,ＩW0Pは変換回路(3)が１つの場合に比較して１/ｎ倍となると共にスイッチング周波数がｎ倍となる。したがって、フィルタ回路(2)を構成するリアクトルのインダクタンス及びコンデンサの静電容量値は変換回路(3)が１つの場合に比較して約１/ｎ2倍となり、前記実施の形態よりも更に小さくできるので、フィルタ回路(2)を変換回路(3)の段数に応じて更に小型化できる利点がある。また、フィルタ回路(2)と平滑コンデンサ(18)との間に変換回路(3)及び還流用ダイオード(16)及び直流リアクトル(17)を２段以上並列に接続したので、上記の実施の形態より更に大きな容量のＡＣ−ＤＣコンバータを得ることができる。更に、三相交流用のＡＣ−ＤＣコンバータの場合に限らず単相交流用又は三相以上の多相交流用のＡＣ−ＤＣコンバータにも本発明を適用できることは容易に理解できよう。
【００２８】
本発明の実施の形態では、下記の作用効果が得られる。
[１] 分圧用コンデンサ(35,36)は略均等な電圧レベルに充電され、直流リアクトル(17A,34A,17B,34B)に均等な電流が流れるので、均等なレベルの電圧がオフしているＩＧＢＴ(4A〜9A;4B〜9B)に印加され、各変換回路(3A,3B)内のＩＧＢＴ(4A〜9A;4B〜9B)の破壊を防止することができる。
[２] 正側直流リアクトル(17A,17B)に流れる電流(IL)のレベルに加えて、交流電源(1)の電圧(VU,VV,VW)及び平滑コンデンサ(18)の電圧(VDC)の少なくとも一方に応じて、第１の変換回路(3A)及び第２の変換回路(3B)をオン・オフ制御するので、交流電源(1)からフィルタ回路(2)を介して第１の変換回路(3A)及び第２の変換回路(3B)に流れる交流入力電流(IU0,IV0,IW0)をより正確な正弦波に制御すると共に、平滑コンデンサ(18)からより安定な定電圧の直流出力(VDC)を取り出すことができる。
[３] 複数の変換回路(3A,3B)と複数の正側直流リアクトル(17A,17B)とをフィルタ回路(2)と平滑コンデンサ(18)との間に接続し、正側直流リアクトル(17A,17B)に流れる電流(IL)のレベルに応じて第１の変換回路(3A)及び第２の変換回路(3B)をオン・オフ制御することにより、三相交流電源(1)からフィルタ回路(2)を介して第１の変換回路(3A)及び第２の変換回路(3B)に流れる交流入力電流(IU0,IV0,IW0)を正弦波状に制御すると共に平滑コンデンサ(18)から定電圧の直流出力(VDC)を取り出す。これにより、フィルタ回路(2)の出力側の交流入力電流(IU0,IV0,IW0)に含まれる低次高調波が更に抑制され、パルス状の電流の波高値は変換回路が１つの場合に比較して変換回路の段数分だけ小さくなる。このため、フィルタ回路(2)を構成するリアクトル及びコンデンサを更に小型にしてフィルタ回路(2)を更に小型化できる。また、第１の変換回路(3A)と同一の構成を有する複数の第２の変換回路(3B)と複数の負側直流リアクトル(34A,34B)とをフィルタ回路(2)と平滑コンデンサ(18)との間に接続したので、更に大きな容量のＡＣ−ＤＣコンバータを容易に得ることができる。
[４] 第１の変換回路(3A)の１スイッチング周期に対して第１の変換回路(3A)及び第２の変換回路(3B)の段数の逆数倍に対応する角度ずつスイッチング位相をそれぞれずらして第１の変換回路(3A)及び第２の変換回路(3B)をオン・オフ制御する。これにより、フィルタ回路(2)の出力側の交流入力電流(IU0,IV0,IW0)に含まれる低次高調波が更に強く抑制され、パルス状の電流の波高値は変換回路が１つの場合に比較して第１の変換回路(3A)及び複数の第２の変換回路(3B)の段数の逆数倍となると共に、スイッチング周波数が第１の変換回路(3A)及び複数の第２の変換回路(3B)の段数倍となる。このため、フィルタ回路(2)を構成するリアクトルのインダクタンス及びコンデンサの静電容量の値を第１の変換回路(3A)及び複数の第２の変換回路(3B)の段数に応じて小さくできる。したがって、フィルタ回路(2)を第１の変換回路(3A)及び複数の第２の変換回路(3B)の段数に応じて更に小型化できる。
【００２９】
【発明の効果】
前記のように、本発明では、複数の変換回路内のスイッチング素子に高電圧が印加されないため、スイッチング素子の破壊を防止でき、ＡＣ−ＤＣコンバータの信頼性を向上することができる。
【図面の簡単な説明】
【図１】 本発明によるＡＣ−ＤＣコンバータの一実施の形態を示す電気回路図
【図２】 本発明による他の実施の形態を示す電気回路図
【図３】 従来のＡＣ−ＤＣコンバータを示す電気回路図
【図４】 図３に示す制御回路の内部構成を示す回路ブロック図
【図５】 図３に示すＡＣ−ＤＣコンバータの主要各部の電流を示す波形図
【図６】 図４の制御回路の各部の信号を示すタイミングチャート
【符号の説明】
(1)・・三相交流電源（交流電源）、 (1A,1B,1C)…交流入力端子、 (2)・・フィルタ回路、 (3)・・変換回路、 (3A)・・第１の変換回路、 (3B)・・第２の変換回路、 (4A〜9A；4B〜9B)・・第１〜第６のＩＧＢＴ（スイッチング素子）、 (10A〜15A；10B〜15B)・・第１〜第６の逆流防止用ダイオード（逆流防止用整流素子）、 (16A)・・第１の還流用ダイオード（還流用整流素子）、 (16B)・・第２の還流用ダイオード（環流用整流素子）、 (17A,17B)・・正側直流リアクトル、 (18)・・平滑コンデンサ、 (19)・・電流検出器、 (20)・・相電圧検出用トランス、 (21)・・制御回路、 (22)・・基準電源、 (23)・・第１の誤差増幅器、 (24)・・第２の誤差増幅器、 (25)・・相電流基準信号発生回路、 (26)・・三角波発振回路、 (27,28,29)・・ＰＷＭコンパレータ、 (30)・・線電流パルス変換回路、 (31)・・制御信号出力回路、 (32)・・負荷、 (33)・・遅延回路、 (34A,34B)・・負側直流リアクトル、 (35,36)・・分圧用コンデンサ、 (37A,38A,37B,38B)・・電圧平衡用整流素子（電圧平衡用ダイオード）、 (40A,40B)・・直流出力端子、 (41)・・正側電流均衡用リアクトル、 (42)・・負側電流均衡用リアクトル
Claims (5)
- 交流入力端子と直流出力端子との間に並列に接続された複数の変換回路と、前記直流出力端子間に接続された平滑コンデンサとを備え、
前記変換回路に設けたスイッチング素子をオン・オフ動作させることにより前記交流入力端子から供給される交流電力を前記変換回路により直流電力に変換して、前記直流出力端子から直流出力を取り出すＡＣ−ＤＣコンバータにおいて、
前記変換回路の出力端子間に接続された還流用整流素子と、
前記変換回路の各出力端子と前記直流出力端子との間に接続された直流リアクトルと、
前記直流出力端子間に接続された少なくとも２つの分圧用コンデンサと、
前記還流用整流素子と前記直流リアクトルとの接続点と前記分圧用コンデンサの接続点との間に接続された電圧平衡用整流素子とを備え、
前記変換回路の出力端子毎に前記直流リアクトル、分圧用コンデンサ及び電圧平衡用整流素子の直流回路を形成したことを特徴とするＡＣ−ＤＣコンバータ。 - 前記複数の変換回路の各スイッチング位相をずらして前記スイッチング素子を制御する請求項１に記載のＡＣ−ＤＣコンバータ。
- 前記変換回路は、前記交流入力端子と直流出力端子との間に並列に接続された第１の変換回路及び第２の変換回路を備え、
前記直流リアクトルは、前記第１の変換回路及び第２の変換回路の正側出力端子及び負側出力端子にそれぞれ接続される正側直流リアクトル及び負側直流リアクトルとを備えた請求項１又は２に記載のＡＣ−ＤＣコンバータ。 - 前記直流リアクトルに流れる電流のレベルに応じて前記複数の変換回路のスイッチング素子をオン・オフ制御することにより、前記交流入力端子から前記フィルタ回路を介して前記複数の変換回路に流れる交流入力電流を正弦波状に制御すると共に、前記平滑コンデンサから定電圧の直流出力を取り出す請求項１に記載のＡＣ−ＤＣコンバータ。
- 前記正側直流リアクトル間に接続され且つ中間タップが正側直流出力端子に接続された正側電流均衡用リアクトルと、前記負側直流リアクトル間に接続され且つ中間タップが負側直流出力端子に接続された負側電流均衡用リアクトルとを備えた請求項３に記載のＡＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130924A JP4406909B2 (ja) | 2000-04-28 | 2000-04-28 | Ａｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130924A JP4406909B2 (ja) | 2000-04-28 | 2000-04-28 | Ａｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001314086A JP2001314086A (ja) | 2001-11-09 |
| JP4406909B2 true JP4406909B2 (ja) | 2010-02-03 |
Family
ID=18639918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000130924A Expired - Fee Related JP4406909B2 (ja) | 2000-04-28 | 2000-04-28 | Ａｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4406909B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3821270B2 (ja) * | 2000-06-08 | 2006-09-13 | 富士電機システムズ株式会社 | Ｐｗｍ整流装置 |
| EP1544989A4 (en) | 2002-07-30 | 2015-03-11 | Daikin Ind Ltd | POWER MODULE FOR AC / AC POWER CONVERSION |
| JP4378952B2 (ja) * | 2002-12-28 | 2009-12-09 | ダイキン工業株式会社 | ３相ｐａｍ負荷駆動システム |
| JP2008067482A (ja) * | 2006-09-06 | 2008-03-21 | Tokyo Electric Power Co Inc:The | 多段変換器の運転制御装置 |
| JP4952331B2 (ja) * | 2007-03-28 | 2012-06-13 | サンケン電気株式会社 | Ａｃ−ｄｃコンバータ |
| EP3979484A1 (de) * | 2020-10-02 | 2022-04-06 | Wobben Properties GmbH | Verfahren zum steuern einer windenergieanlage |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2721915B2 (ja) * | 1989-06-26 | 1998-03-04 | サンケン電気株式会社 | 整流回路装置 |
| JPH0374194U (ja) * | 1989-11-22 | 1991-07-25 | ||
| JPH05236756A (ja) * | 1992-02-24 | 1993-09-10 | Mitsubishi Electric Corp | 電流型インバータの保護装置 |
| JPH05252752A (ja) * | 1992-03-05 | 1993-09-28 | Fuji Electric Co Ltd | パルス幅変調制御電流形電力変換装置の制御方法 |
| JP3207275B2 (ja) * | 1992-11-25 | 2001-09-10 | 株式会社東芝 | 電力変換装置 |
| JP2774246B2 (ja) * | 1994-06-24 | 1998-07-09 | 東洋電機製造株式会社 | 電流形コンバータの制御装置 |
| JP3824033B2 (ja) * | 1997-06-02 | 2006-09-20 | サンケン電気株式会社 | 高調波補償装置を有する電源装置 |
| JP3737008B2 (ja) * | 1999-04-30 | 2006-01-18 | 高周波熱錬株式会社 | 電力変換装置 |
| JP2001067691A (ja) * | 1999-08-31 | 2001-03-16 | Sanyo Electric Co Ltd | 光ディスク装置およびトラッキングエラー信号の自動オフセット調整方法 |
| JP3704006B2 (ja) * | 1999-09-01 | 2005-10-05 | 高周波熱錬株式会社 | Ｐｗｍ制御式コンバータ |
| JP3367101B2 (ja) * | 1999-11-11 | 2003-01-14 | サンケン電気株式会社 | Ａｃ−ｄｃコンバータ |
| JP3367100B2 (ja) * | 1999-11-11 | 2003-01-14 | サンケン電気株式会社 | Ａｃ−ｄｃコンバータ |
-
2000
- 2000-04-28 JP JP2000130924A patent/JP4406909B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001314086A (ja) | 2001-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8508957B2 (en) | Power conversion device for converting DC power to AC power | |
| US8963616B2 (en) | Circuit topology for a phase connection of an inverter | |
| WO2007129456A1 (ja) | 電力変換装置 | |
| JPH04125072A (ja) | 電力変換装置 | |
| Lee et al. | An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter | |
| Piepenbreier et al. | Regenerative drive converter with line-frequency switched rectifier and without DC link components | |
| Velliangiri et al. | Design of nine step switched capacitor multilevel inverter and its cascaded extension | |
| JP4501144B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3324645B2 (ja) | 交流−直流変換装置 | |
| JP2000228883A (ja) | 電力変換装置 | |
| JP4406909B2 (ja) | Ａｃ−ｄｃコンバータ | |
| Klumpner et al. | Using reverse blocking IGBTs in power converters for adjustable speed drives | |
| Gruson et al. | Comparison of losses between matrix and indirect matrix converters with an improved modulation | |
| JP2003230276A (ja) | 電力変換装置の制御方法 | |
| JP3367101B2 (ja) | Ａｃ−ｄｃコンバータ | |
| Iimori et al. | Study of dead time of PWM rectifier of voltage-source inverter without DC-link components and its operating characteristics of induction motor | |
| JP3367100B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP5400956B2 (ja) | 電力変換装置 | |
| JP2011229347A (ja) | 電力変換装置 | |
| JPS63268470A (ja) | 電力変換器 | |
| JP2014054152A (ja) | 電力変換装置及び電力制御装置 | |
| JP3246584B2 (ja) | Ａｃ／ｄｃコンバータ | |
| EP2304869B1 (en) | Method and apparatus for converting direct current into an alternating current | |
| JP3150521B2 (ja) | ブリッジ回路及びインバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |