JP3326790B2 - 電力変換装置の制御装置 - Google Patents
電力変換装置の制御装置Info
- Publication number
- JP3326790B2 JP3326790B2 JP12916499A JP12916499A JP3326790B2 JP 3326790 B2 JP3326790 B2 JP 3326790B2 JP 12916499 A JP12916499 A JP 12916499A JP 12916499 A JP12916499 A JP 12916499A JP 3326790 B2 JP3326790 B2 JP 3326790B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- signal
- reference voltage
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、直流電力を交流電
力に変換するインバータ装置又は交流電力を直流電力に
変換するコンバータ装置を含む電力変換装置の制御装
置、特に低次高調波による交流出力又は交流入力の波形
の歪みを低減できる電力変換装置の制御装置に属する。
力に変換するインバータ装置又は交流電力を直流電力に
変換するコンバータ装置を含む電力変換装置の制御装
置、特に低次高調波による交流出力又は交流入力の波形
の歪みを低減できる電力変換装置の制御装置に属する。
【０００２】
【従来の技術】ＰＷＭ（パルス幅変調）制御により複数
の電力変換用スイッチング素子をオン・オフ制御して直
流電力を交流電力に変換する電力変換装置は、従来から
誘導モータ駆動用インバータ、無停電電源装置等に用い
られている。特に、最近は共振転流回路を利用して電力
変換用スイッチング素子のスイッチング損失を低減する
共振ＤＣリンク型電力変換装置が注目されている。
の電力変換用スイッチング素子をオン・オフ制御して直
流電力を交流電力に変換する電力変換装置は、従来から
誘導モータ駆動用インバータ、無停電電源装置等に用い
られている。特に、最近は共振転流回路を利用して電力
変換用スイッチング素子のスイッチング損失を低減する
共振ＤＣリンク型電力変換装置が注目されている。
【０００３】従来から用いられている電力変換装置とし
て搬送波比較方式のインバータ装置を図１８に示す。図
１８に示すインバータ装置は、直流電源(1)に直列に接
続された複数のスイッチング素子としての一対の電力変
換用ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）
(2,3)と、一対の電力変換用ＩＧＢＴ(2,3)のコレクタ−
エミッタ端子間にそれぞれ接続されたダイオード(4,5)
と、一対の電力変換用ＩＧＢＴ(2,3)の接続点に接続さ
れた負荷(6)と、一対の電力変換用ＩＧＢＴ(2,3)の各ゲ
ート端子に第１及び第２の制御パルス信号ＶG1,ＶG2を
付与して一対の電力変換用ＩＧＢＴ(2,3)をオン・オフ
制御する制御装置としての制御回路(7)とを備えてい
る。一対の電力変換用ＩＧＢＴ(2,3)で構成されるスイ
ッチング回路には、図１８に示す直列（シリーズ）型の
他に一対の電力変換用ＩＧＢＴと一対のコンデンサをブ
リッジ接続して構成されるハーフブリッジ型又は二対の
電力変換用ＩＧＢＴで構成されるフルブリッジ型等があ
る。図１８に示すインバータ装置では、制御回路(7)か
ら出力される第１及び第２の制御パルス信号ＶG1,ＶG2
で一対の電力変換用ＩＧＢＴ(2,3)をオン・オフ制御す
ることにより、直流電源(1)からの直流電力を交流電力
に変換し負荷(6)に供給する。
て搬送波比較方式のインバータ装置を図１８に示す。図
１８に示すインバータ装置は、直流電源(1)に直列に接
続された複数のスイッチング素子としての一対の電力変
換用ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）
(2,3)と、一対の電力変換用ＩＧＢＴ(2,3)のコレクタ−
エミッタ端子間にそれぞれ接続されたダイオード(4,5)
と、一対の電力変換用ＩＧＢＴ(2,3)の接続点に接続さ
れた負荷(6)と、一対の電力変換用ＩＧＢＴ(2,3)の各ゲ
ート端子に第１及び第２の制御パルス信号ＶG1,ＶG2を
付与して一対の電力変換用ＩＧＢＴ(2,3)をオン・オフ
制御する制御装置としての制御回路(7)とを備えてい
る。一対の電力変換用ＩＧＢＴ(2,3)で構成されるスイ
ッチング回路には、図１８に示す直列（シリーズ）型の
他に一対の電力変換用ＩＧＢＴと一対のコンデンサをブ
リッジ接続して構成されるハーフブリッジ型又は二対の
電力変換用ＩＧＢＴで構成されるフルブリッジ型等があ
る。図１８に示すインバータ装置では、制御回路(7)か
ら出力される第１及び第２の制御パルス信号ＶG1,ＶG2
で一対の電力変換用ＩＧＢＴ(2,3)をオン・オフ制御す
ることにより、直流電源(1)からの直流電力を交流電力
に変換し負荷(6)に供給する。
【０００４】制御回路(7)は、基準電圧発生手段として
の基準電圧発生器(8)と、搬送波発生手段としての搬送
波発生器(9)と、比較手段としての比較器(10)と、符号
検出器(11)と、反転器(12)と、デッドタイム形成器(13,
14)と、ゲートドライブ回路(15,16)とを備えている。基
準電圧発生器(8)は比較器(10)の＋入力端子に接続さ
れ、搬送波発生器(9)は比較器(10)の−入力端子に接続
される。比較器(10)の出力端子は符号検出器(11)に接続
される。符号検出器(11)の出力端子は、デッドタイム形
成器(13)に接続されると共に、反転器(12)を介してもう
一方のデッドタイム形成器(14)に接続される。デッドタ
イム形成器(13)はゲートドライブ回路(15)を介して電力
変換用ＩＧＢＴ(2)のゲート端子に接続され、もう一方
のデッドタイム形成器(14)はもう一方のゲートドライブ
回路(16)を介してもう一方の電力変換用ＩＧＢＴ(3)の
ゲート端子に接続される。
の基準電圧発生器(8)と、搬送波発生手段としての搬送
波発生器(9)と、比較手段としての比較器(10)と、符号
検出器(11)と、反転器(12)と、デッドタイム形成器(13,
14)と、ゲートドライブ回路(15,16)とを備えている。基
準電圧発生器(8)は比較器(10)の＋入力端子に接続さ
れ、搬送波発生器(9)は比較器(10)の−入力端子に接続
される。比較器(10)の出力端子は符号検出器(11)に接続
される。符号検出器(11)の出力端子は、デッドタイム形
成器(13)に接続されると共に、反転器(12)を介してもう
一方のデッドタイム形成器(14)に接続される。デッドタ
イム形成器(13)はゲートドライブ回路(15)を介して電力
変換用ＩＧＢＴ(2)のゲート端子に接続され、もう一方
のデッドタイム形成器(14)はもう一方のゲートドライブ
回路(16)を介してもう一方の電力変換用ＩＧＢＴ(3)の
ゲート端子に接続される。
【０００５】基準電圧発生器(8)は、負荷(6)に供給され
る交流出力の基準電圧ＶRを出力する。搬送波発生器(9)
は、交流出力の周波数（５０〜６０Hz）より十分周波数
の高い（２０〜１５０kHz）鋸歯搬送波ｈを出力する。
鋸歯搬送波ｈは、最小値から最大値に向かって比例直線
的に上昇した後、最大値から最小値に向かって急激に降
下してリセットされる。比較器(10)は、基準電圧ＶRの
レベルと鋸歯搬送波ｈの電圧レベルとを比較し、基準電
圧ＶRのレベルが鋸歯搬送波ｈの電圧レベルより高い場
合は正値の信号を出力し、基準電圧ＶRのレベルが鋸歯
搬送波ｈの電圧レベルより低い場合は負値の信号を出力
する。符号検出器(11)は、比較器(10)の出力信号が正値
のとき「＋１」、負値のとき「−１」となるＰＷＭ信号
Ｕを出力する。反転器(12)は、符号検出器(11)のＰＷＭ
信号Ｕが「＋１」のときは「−１」を出力し、それ以外
のときは「＋１」を出力する。デッドタイム形成器(13,
14)は、ＰＷＭ信号Ｕが「−１」から「＋１」に変化し
たとき、一定期間ｔDだけ「−１」を出力し、それ以外
では、ＰＷＭ信号Ｕと同じ信号を出力する。ゲートドラ
イブ回路(15,16)は、各電力変換用ＩＧＢＴ(2,3)に対し
て、デッドタイム形成器(13,14)の出力信号が「＋１」
のときにオン状態となり、それ以外ではオフ状態となる
第１及び第２の制御パルス信号ＶG1,ＶG2を出力する。
る交流出力の基準電圧ＶRを出力する。搬送波発生器(9)
は、交流出力の周波数（５０〜６０Hz）より十分周波数
の高い（２０〜１５０kHz）鋸歯搬送波ｈを出力する。
鋸歯搬送波ｈは、最小値から最大値に向かって比例直線
的に上昇した後、最大値から最小値に向かって急激に降
下してリセットされる。比較器(10)は、基準電圧ＶRの
レベルと鋸歯搬送波ｈの電圧レベルとを比較し、基準電
圧ＶRのレベルが鋸歯搬送波ｈの電圧レベルより高い場
合は正値の信号を出力し、基準電圧ＶRのレベルが鋸歯
搬送波ｈの電圧レベルより低い場合は負値の信号を出力
する。符号検出器(11)は、比較器(10)の出力信号が正値
のとき「＋１」、負値のとき「−１」となるＰＷＭ信号
Ｕを出力する。反転器(12)は、符号検出器(11)のＰＷＭ
信号Ｕが「＋１」のときは「−１」を出力し、それ以外
のときは「＋１」を出力する。デッドタイム形成器(13,
14)は、ＰＷＭ信号Ｕが「−１」から「＋１」に変化し
たとき、一定期間ｔDだけ「−１」を出力し、それ以外
では、ＰＷＭ信号Ｕと同じ信号を出力する。ゲートドラ
イブ回路(15,16)は、各電力変換用ＩＧＢＴ(2,3)に対し
て、デッドタイム形成器(13,14)の出力信号が「＋１」
のときにオン状態となり、それ以外ではオフ状態となる
第１及び第２の制御パルス信号ＶG1,ＶG2を出力する。
【０００６】基準電圧発生器(8)の基準電圧ＶR及び搬送
波発生器(9)の鋸歯搬送波ｈの出力波形を図１９(Ａ)に
示し、符号検出器(11)のＰＷＭ信号Ｕの出力波形を図１
９(Ｂ)に示す。また、一対の電力変換用ＩＧＢＴ(2,3)
の何れか一方に動作遅れ等が生じ、一対の電力変換用Ｉ
ＧＢＴ(2,3)が同時にオン状態になると直流電源(1)が短
路されるため、デッドタイム形成器(13,14)によりＰＷ
Ｍ信号Ｕの立ち上がりを一定期間ｔDだけ遅延させ、一
対の電力変換用ＩＧＢＴ(2,3)のターンオンを遅らせて
いる。これにより、ゲートドライブ回路(15,16)からそ
れぞれ出力される第１及び第２の制御パルス信号ＶG1,
ＶG2の波形をそれぞれ図２０(Ａ)及び(Ｂ)に示す。これ
以降の説明では、図２０(Ａ)及び(Ｂ)に示す第１及び第
２の制御パルス信号ＶG1,ＶG2のデッドタイムｔDを全て
省略して図示する。
波発生器(9)の鋸歯搬送波ｈの出力波形を図１９(Ａ)に
示し、符号検出器(11)のＰＷＭ信号Ｕの出力波形を図１
９(Ｂ)に示す。また、一対の電力変換用ＩＧＢＴ(2,3)
の何れか一方に動作遅れ等が生じ、一対の電力変換用Ｉ
ＧＢＴ(2,3)が同時にオン状態になると直流電源(1)が短
路されるため、デッドタイム形成器(13,14)によりＰＷ
Ｍ信号Ｕの立ち上がりを一定期間ｔDだけ遅延させ、一
対の電力変換用ＩＧＢＴ(2,3)のターンオンを遅らせて
いる。これにより、ゲートドライブ回路(15,16)からそ
れぞれ出力される第１及び第２の制御パルス信号ＶG1,
ＶG2の波形をそれぞれ図２０(Ａ)及び(Ｂ)に示す。これ
以降の説明では、図２０(Ａ)及び(Ｂ)に示す第１及び第
２の制御パルス信号ＶG1,ＶG2のデッドタイムｔDを全て
省略して図示する。
【０００７】次に、従来の共振ＤＣリンク型ＰＷＭイン
バータ装置を図２１に示す。図２１のインバータ装置は
三相交流用を示し、直流電源(1)に接続された共振転流
回路(17)と、共振転流回路(17)と負荷(6)との間にブリ
ッジ接続された３対の電力変換用ＩＧＢＴ(2,3)、(18,1
9)、(20,21)と、３対の電力変換用ＩＧＢＴ(2,3)、(18,
19)、(20,21)のコレクタ−エミッタ端子間にそれぞれ接
続されたダイオード(4,5)、(22,23)、(24,25)と、３対
の電力変換用ＩＧＢＴ(2,3)、(18,19)、(20,21)をオン
・オフ制御する制御回路(7)とを備えている。図２１に
示す制御回路(7)は、図１８に示す基準電圧発生器(8)を
互いに（２／３)π［rad］の位相差を有するＵ、Ｖ、Ｗ
相の基準電圧ＶUR,ＶVR,ＶWRを発生するＵ、Ｖ、Ｗ相基
準電圧発生器(26,27,28)に変更し、比較器(10)、符号検
出器(11)、反転器(12)、デッドタイム形成器(13,14)及
びゲートドライブ回路(15,16)を３組設けた以外は図１
８に示す制御回路(7)と略同様である。
バータ装置を図２１に示す。図２１のインバータ装置は
三相交流用を示し、直流電源(1)に接続された共振転流
回路(17)と、共振転流回路(17)と負荷(6)との間にブリ
ッジ接続された３対の電力変換用ＩＧＢＴ(2,3)、(18,1
9)、(20,21)と、３対の電力変換用ＩＧＢＴ(2,3)、(18,
19)、(20,21)のコレクタ−エミッタ端子間にそれぞれ接
続されたダイオード(4,5)、(22,23)、(24,25)と、３対
の電力変換用ＩＧＢＴ(2,3)、(18,19)、(20,21)をオン
・オフ制御する制御回路(7)とを備えている。図２１に
示す制御回路(7)は、図１８に示す基準電圧発生器(8)を
互いに（２／３)π［rad］の位相差を有するＵ、Ｖ、Ｗ
相の基準電圧ＶUR,ＶVR,ＶWRを発生するＵ、Ｖ、Ｗ相基
準電圧発生器(26,27,28)に変更し、比較器(10)、符号検
出器(11)、反転器(12)、デッドタイム形成器(13,14)及
びゲートドライブ回路(15,16)を３組設けた以外は図１
８に示す制御回路(7)と略同様である。
【０００８】共振転流回路(17)は、共振用コンデンサ(2
9)と、共振用リアクトル(30)と、３つの転流用ＩＧＢＴ
(31,32,33)と、３つの転流用ダイオード(34,35,36)とか
ら構成される。転流用ＩＧＢＴ(31)のコレクタ端子は、
直流電源(1)の正極端子に接続される。転流用ＩＧＢＴ
(31)のコレクタ−エミッタ端子間には、転流用ダイオー
ド(34)が接続される。転流用ＩＧＢＴ(31)のエミッタ端
子と直流電源(1)の負極端子との間には、転流用ＩＧＢ
Ｔ(32)及び転流用ダイオード(35)が直列に接続される。
転流用ＩＧＢＴ(32)のコレクタ端子と転流用ダイオード
(35)のアノード端子との間には、転流用ダイオード(36)
及び転流用ＩＧＢＴ(33)が直列に接続される。転流用Ｉ
ＧＢＴ(32)及び転流用ダイオード(35)の接続点と転流用
ダイオード(36)及び転流用ＩＧＢＴ(33)の接続点との間
には共振用リアクトル(30)が接続される。転流用ダイオ
ード(36)及び転流用ＩＧＢＴ(33)と電力変換用ＩＧＢＴ
(2,3)との間には共振用コンデンサ(29)が接続される。
また、３つの転流用ＩＧＢＴ(31,32,33)は転流制御回路
(37)によりオン・オフ制御され、３対の電力変換用ＩＧ
ＢＴ(2,3)、(18,19)、(20,21)のターンオン及びターン
オフ毎に共振転流回路(17)が動作して共振用コンデンサ
(29)の両端の電圧、即ち直流リンク電圧ＶDLが略０Ｖに
なる。
9)と、共振用リアクトル(30)と、３つの転流用ＩＧＢＴ
(31,32,33)と、３つの転流用ダイオード(34,35,36)とか
ら構成される。転流用ＩＧＢＴ(31)のコレクタ端子は、
直流電源(1)の正極端子に接続される。転流用ＩＧＢＴ
(31)のコレクタ−エミッタ端子間には、転流用ダイオー
ド(34)が接続される。転流用ＩＧＢＴ(31)のエミッタ端
子と直流電源(1)の負極端子との間には、転流用ＩＧＢ
Ｔ(32)及び転流用ダイオード(35)が直列に接続される。
転流用ＩＧＢＴ(32)のコレクタ端子と転流用ダイオード
(35)のアノード端子との間には、転流用ダイオード(36)
及び転流用ＩＧＢＴ(33)が直列に接続される。転流用Ｉ
ＧＢＴ(32)及び転流用ダイオード(35)の接続点と転流用
ダイオード(36)及び転流用ＩＧＢＴ(33)の接続点との間
には共振用リアクトル(30)が接続される。転流用ダイオ
ード(36)及び転流用ＩＧＢＴ(33)と電力変換用ＩＧＢＴ
(2,3)との間には共振用コンデンサ(29)が接続される。
また、３つの転流用ＩＧＢＴ(31,32,33)は転流制御回路
(37)によりオン・オフ制御され、３対の電力変換用ＩＧ
ＢＴ(2,3)、(18,19)、(20,21)のターンオン及びターン
オフ毎に共振転流回路(17)が動作して共振用コンデンサ
(29)の両端の電圧、即ち直流リンク電圧ＶDLが略０Ｖに
なる。
【０００９】共振転流回路(17)の動作の概略は以下の通
りである。転流用ＩＧＢＴ(31)がオン状態のとき、転流
用ＩＧＢＴ(32,33)を同時にオフ状態からオン状態にす
ると、直流電源(1)から転流用ＩＧＢＴ(32,33)を介して
共振用リアクトル(30)に電流が流れ、エネルギが蓄積さ
れる。このとき、共振用コンデンサ(29)は図示の極性で
直流電源(1)の電圧Ｅまで充電されている。前記の状態
で、転流用ＩＧＢＴ(31)をオン状態からオフ状態にする
と、共振用リアクトル(30)の蓄積エネルギが転流用ＩＧ
ＢＴ(32,33)を介して図示とは逆の極性で共振用コンデ
ンサ(29)に供給され、共振用コンデンサ(29)の電荷が略
０になるまで放電される。共振用コンデンサ(29)の電荷
が略０になると、共振用コンデンサ(29)の両端の電圧、
即ち直流リンク電圧ＶDLが略０Ｖとなるので、この期間
内に各電力変換用ＩＧＢＴ(2,3)、(18,19)、(20,21)の
スイッチングを行う。これにより、各電力変換用ＩＧＢ
Ｔ(2,3)、(18,19)、(20,21)のターンオン又はターンオ
フ時においてゼロ電圧スイッチング（ＺＶＳ）となる。
その後、転流用ＩＧＢＴ(32,33)を同時にオン状態から
オフ状態にすると、共振用リアクトル(30)のエネルギは
転流用ダイオード(35)、(36)を介して共振用コンデンサ
(29)に供給され、共振用コンデンサ(29)が図示の極性で
充電される。直流リンク電圧ＶDLが直流電源(1)の電圧
Ｅを越えると、転流用ダイオード(34)が導通状態とな
り、共振用コンデンサ(29)の蓄積電荷が直流電源(1)に
帰還されるので、この期間内に転流用ＩＧＢＴ(31)をオ
フ状態からオン状態にする。これにより、転流用ＩＧＢ
Ｔ(31)のターンオン時においてゼロ電圧スイッチングと
なる。なお、図２１に示す共振転流回路(17)の動作の詳
細は、例えば「安常、中岡：新世代３相電圧型ＺＶＳ−
ＰＷＭインバータ・コンバータ用共振ＤＣリンク回路ト
ポロジーと特性評価、パワーエレクトロニクス研究会論
文誌Vol.21,No.2(1996)」に記載されている。
りである。転流用ＩＧＢＴ(31)がオン状態のとき、転流
用ＩＧＢＴ(32,33)を同時にオフ状態からオン状態にす
ると、直流電源(1)から転流用ＩＧＢＴ(32,33)を介して
共振用リアクトル(30)に電流が流れ、エネルギが蓄積さ
れる。このとき、共振用コンデンサ(29)は図示の極性で
直流電源(1)の電圧Ｅまで充電されている。前記の状態
で、転流用ＩＧＢＴ(31)をオン状態からオフ状態にする
と、共振用リアクトル(30)の蓄積エネルギが転流用ＩＧ
ＢＴ(32,33)を介して図示とは逆の極性で共振用コンデ
ンサ(29)に供給され、共振用コンデンサ(29)の電荷が略
０になるまで放電される。共振用コンデンサ(29)の電荷
が略０になると、共振用コンデンサ(29)の両端の電圧、
即ち直流リンク電圧ＶDLが略０Ｖとなるので、この期間
内に各電力変換用ＩＧＢＴ(2,3)、(18,19)、(20,21)の
スイッチングを行う。これにより、各電力変換用ＩＧＢ
Ｔ(2,3)、(18,19)、(20,21)のターンオン又はターンオ
フ時においてゼロ電圧スイッチング（ＺＶＳ）となる。
その後、転流用ＩＧＢＴ(32,33)を同時にオン状態から
オフ状態にすると、共振用リアクトル(30)のエネルギは
転流用ダイオード(35)、(36)を介して共振用コンデンサ
(29)に供給され、共振用コンデンサ(29)が図示の極性で
充電される。直流リンク電圧ＶDLが直流電源(1)の電圧
Ｅを越えると、転流用ダイオード(34)が導通状態とな
り、共振用コンデンサ(29)の蓄積電荷が直流電源(1)に
帰還されるので、この期間内に転流用ＩＧＢＴ(31)をオ
フ状態からオン状態にする。これにより、転流用ＩＧＢ
Ｔ(31)のターンオン時においてゼロ電圧スイッチングと
なる。なお、図２１に示す共振転流回路(17)の動作の詳
細は、例えば「安常、中岡：新世代３相電圧型ＺＶＳ−
ＰＷＭインバータ・コンバータ用共振ＤＣリンク回路ト
ポロジーと特性評価、パワーエレクトロニクス研究会論
文誌Vol.21,No.2(1996)」に記載されている。
【００１０】制御回路(7)内のＵ、Ｖ、Ｗ相の基準電圧
ＶUR,ＶVR,ＶWR及び鋸歯搬送波ｈの波形を図２２(Ａ)に
示し、Ｕ、Ｖ、Ｗ相のＰＷＭ信号ＵU,ＵV,ＵWの波形を
それぞれ図２２(Ｂ)、(Ｃ)、(Ｄ)に示す。また、負荷
(6)に流れるＵ、Ｖ、Ｗ相の電流ＩLU,ＩLV,ＩLWの波形
を図２２(Ｅ)に示し、共振転流回路(17)の直流リンク電
圧ＶDLの波形を図２２(Ｆ)に示す。更に、各電力変換用
ＩＧＢＴ(2,3,18,19,20,21)のコレクタ−エミッタ端子
間に流れるスイッチング電流ＩT1,ＩT2,ＩT3,ＩT4,
ＩT5,ＩT6の波形をそれぞれ図２３(Ａ)、(Ｂ)、(Ｃ)、
(Ｄ)、(Ｅ)、(Ｆ)に示す。図２２及び図２３において、
ｔ0〜ｔ18は鋸歯搬送波ｈの電圧が最大値から最小値に
急激に変化する鋸歯搬送波ｈのリセットのタイミングを
示す。
ＶUR,ＶVR,ＶWR及び鋸歯搬送波ｈの波形を図２２(Ａ)に
示し、Ｕ、Ｖ、Ｗ相のＰＷＭ信号ＵU,ＵV,ＵWの波形を
それぞれ図２２(Ｂ)、(Ｃ)、(Ｄ)に示す。また、負荷
(6)に流れるＵ、Ｖ、Ｗ相の電流ＩLU,ＩLV,ＩLWの波形
を図２２(Ｅ)に示し、共振転流回路(17)の直流リンク電
圧ＶDLの波形を図２２(Ｆ)に示す。更に、各電力変換用
ＩＧＢＴ(2,3,18,19,20,21)のコレクタ−エミッタ端子
間に流れるスイッチング電流ＩT1,ＩT2,ＩT3,ＩT4,
ＩT5,ＩT6の波形をそれぞれ図２３(Ａ)、(Ｂ)、(Ｃ)、
(Ｄ)、(Ｅ)、(Ｆ)に示す。図２２及び図２３において、
ｔ0〜ｔ18は鋸歯搬送波ｈの電圧が最大値から最小値に
急激に変化する鋸歯搬送波ｈのリセットのタイミングを
示す。
【００１１】図２１に示す共振ＤＣリンク型ＰＷＭイン
バータ装置では、共振転流回路(17)の各転流用ＩＧＢＴ
(31,32,33)をスイッチング動作させて直流リンク電圧Ｖ
DLを略０Ｖにし、その期間内に各電力変換用ＩＧＢＴ
(2,3,18,19,20,21)のスイッチングを行うことにより、
各電力変換用ＩＧＢＴ(2,3,18,19,20,21)のターンオン
又はターンオフ時においてゼロ電圧スイッチングとなる
ので、各電力変換用ＩＧＢＴ(2,3,18,19,20,21)のスイ
ッチング動作時のサージ電圧、サージ電流及びスイッチ
ング損失を抑制することができる。
バータ装置では、共振転流回路(17)の各転流用ＩＧＢＴ
(31,32,33)をスイッチング動作させて直流リンク電圧Ｖ
DLを略０Ｖにし、その期間内に各電力変換用ＩＧＢＴ
(2,3,18,19,20,21)のスイッチングを行うことにより、
各電力変換用ＩＧＢＴ(2,3,18,19,20,21)のターンオン
又はターンオフ時においてゼロ電圧スイッチングとなる
ので、各電力変換用ＩＧＢＴ(2,3,18,19,20,21)のスイ
ッチング動作時のサージ電圧、サージ電流及びスイッチ
ング損失を抑制することができる。
【００１２】
【発明が解決しようとする課題】ところで、図１８に示
す搬送波比較方式のインバータ装置では、基準電圧ＶR
の正及び負の半周期間に対して鋸波搬送波ｈの波形が図
１９(Ａ)に示すように正負対称の波形とならないため、
比較器(10)から符号検出器(11)を介して出力されるＰＷ
Ｍ信号Ｕの波形が図１９(Ｂ)に示すように基準電圧ＶR
の正及び負の半周期間に対して相互に反転した波形とな
らない。即ち、ＰＷＭ信号Ｕを示す関数をＵ(ψ)（ψは
基準電圧ＶRの位相［rad］を示す）とするとき、Ｕ(ψ)
＝−Ｕ(ψ＋π)の関係が成立しないため、交流出力の周
波数に対してＰＷＭ信号Ｕが非対称となり、このような
ＰＷＭ信号は偶数次の低次高調波成分を多く含む。した
がって、負荷(6)に供給される交流出力電圧ＶOを示す関
数をＶ(θ)（θは交流出力電圧ＶOの位相［rad］を示
す）とするとき、Ｖ(θ)＝−Ｖ(θ＋π)の関係が成立せ
ず、正負対称の正弦波形とならないため、偶数次の低次
高調波による交流出力波形の歪みが発生する。また、図
２１に示す共振ＤＣリンク型ＰＷＭインバータ装置で
は、図２２(Ｂ)、(Ｃ)、(Ｄ)、(Ｆ)に示すように、各電
力変換用ＩＧＢＴ(2,3)、(18,19)、(20,21)のスイッチ
ング毎に共振転流回路(17)の各転流用ＩＧＢＴ(31,32,3
3)をスイッチング動作させて直流リンク電圧ＶDLを略０
Ｖにするため、各電力変換用ＩＧＢＴ(2,3)、(18,19)、
(20,21)のスイッチング動作時のサージ電圧、サージ電
流及びスイッチング損失を低減できるが、共振転流回路
(17)での電力損失が増加する。共振転流回路(17)の動作
回数は、負荷(6)に供給する交流電力の相数が増えるに
従って増加する。更に、共振転流回路(17)の動作時間
は、共振回路を構成する共振用コンデンサ(29)及び共振
用リアクトル(30)の定数で決定される共振周波数に依存
するため、共振転流回路(17)の動作中はスイッチング動
作中の電力変換用ＩＧＢＴ以外の電力変換用ＩＧＢＴの
スイッチング動作ができない。したがって、共振転流回
路(17)の動作回数の増加に伴って共振転流回路(17)の動
作タイミングの重複が生じ、これにより各電力変換用Ｉ
ＧＢＴ(2,3)、(18,19)、(20,21)がスイッチングできな
い期間が発生するため、スイッチングタイミングの制限
が多い問題点があった。
す搬送波比較方式のインバータ装置では、基準電圧ＶR
の正及び負の半周期間に対して鋸波搬送波ｈの波形が図
１９(Ａ)に示すように正負対称の波形とならないため、
比較器(10)から符号検出器(11)を介して出力されるＰＷ
Ｍ信号Ｕの波形が図１９(Ｂ)に示すように基準電圧ＶR
の正及び負の半周期間に対して相互に反転した波形とな
らない。即ち、ＰＷＭ信号Ｕを示す関数をＵ(ψ)（ψは
基準電圧ＶRの位相［rad］を示す）とするとき、Ｕ(ψ)
＝−Ｕ(ψ＋π)の関係が成立しないため、交流出力の周
波数に対してＰＷＭ信号Ｕが非対称となり、このような
ＰＷＭ信号は偶数次の低次高調波成分を多く含む。した
がって、負荷(6)に供給される交流出力電圧ＶOを示す関
数をＶ(θ)（θは交流出力電圧ＶOの位相［rad］を示
す）とするとき、Ｖ(θ)＝−Ｖ(θ＋π)の関係が成立せ
ず、正負対称の正弦波形とならないため、偶数次の低次
高調波による交流出力波形の歪みが発生する。また、図
２１に示す共振ＤＣリンク型ＰＷＭインバータ装置で
は、図２２(Ｂ)、(Ｃ)、(Ｄ)、(Ｆ)に示すように、各電
力変換用ＩＧＢＴ(2,3)、(18,19)、(20,21)のスイッチ
ング毎に共振転流回路(17)の各転流用ＩＧＢＴ(31,32,3
3)をスイッチング動作させて直流リンク電圧ＶDLを略０
Ｖにするため、各電力変換用ＩＧＢＴ(2,3)、(18,19)、
(20,21)のスイッチング動作時のサージ電圧、サージ電
流及びスイッチング損失を低減できるが、共振転流回路
(17)での電力損失が増加する。共振転流回路(17)の動作
回数は、負荷(6)に供給する交流電力の相数が増えるに
従って増加する。更に、共振転流回路(17)の動作時間
は、共振回路を構成する共振用コンデンサ(29)及び共振
用リアクトル(30)の定数で決定される共振周波数に依存
するため、共振転流回路(17)の動作中はスイッチング動
作中の電力変換用ＩＧＢＴ以外の電力変換用ＩＧＢＴの
スイッチング動作ができない。したがって、共振転流回
路(17)の動作回数の増加に伴って共振転流回路(17)の動
作タイミングの重複が生じ、これにより各電力変換用Ｉ
ＧＢＴ(2,3)、(18,19)、(20,21)がスイッチングできな
い期間が発生するため、スイッチングタイミングの制限
が多い問題点があった。
【００１３】そこで、本発明では低次高調波による交流
出力又は交流入力の波形の歪みを低減できる電力変換装
置の制御装置を提供することを目的とする。また、本発
明は共振転流回路を有する場合において共振転流回路で
の電力損失を低減できる電力変換装置の制御装置を提供
することを目的とする。更に、本発明は共振転流回路の
動作タイミングの重複によるスイッチングタイミングの
制限が少ない電力変換装置の制御装置を提供することを
目的とする。
出力又は交流入力の波形の歪みを低減できる電力変換装
置の制御装置を提供することを目的とする。また、本発
明は共振転流回路を有する場合において共振転流回路で
の電力損失を低減できる電力変換装置の制御装置を提供
することを目的とする。更に、本発明は共振転流回路の
動作タイミングの重複によるスイッチングタイミングの
制限が少ない電力変換装置の制御装置を提供することを
目的とする。
【００１４】
【課題を達成するための手段】請求項１に係る発明の電
力変換装置の制御装置(7)は、基準電圧(VR)を出力する
基準電圧発生手段(8)と、交流出力又は交流入力の周波
数よりも十分周波数の高い鋸歯搬送波(h)を出力する搬
送波発生手段(9)と、交流出力又は交流入力の周波数に
対して対称波となる補正信号(S)を出力する補正信号発
生手段(38)とを備え、補正信号(S)により鋸歯搬送波(h)
を補正し、補正された鋸歯搬送波(h1)の電圧レベルと基
準電圧(VR)のレベルとを比較して形成した補正ＰＷＭ信
号(U1)により、複数のスイッチング素子(2,3)をオン・
オフ制御して直流−交流又は交流−直流間で電力を変換
する。この電力変換装置の制御装置(7)は、鋸歯搬送波
(h)と補正信号(S)との積を表す補正搬送波(h1)を出力す
る乗算手段(39)と、基準電圧発生手段(8)の基準電圧
(VR)のレベルと乗算手段(39)の補正搬送波(h1)の電圧レ
ベルとを比較して、ＰＷＭ信号(U)を交流出力又は交流
入力の周波数に対して対称波に補正した補正ＰＷＭ信号
(U1)を出力する比較手段(10)とを備えている。鋸歯搬送
波(h)と補正信号(S)との積信号が乗算手段(39)により形
成され、鋸歯搬送波(h)を交流出力又は交流入力の周波
数に対して対称波に補正した補正搬送波(h1)として出力
される。乗算手段(39)から出力される補正搬送波(h1)の
電圧レベルが比較手段(10)により基準電圧発生手段(8)
の基準電圧(VR)のレベルと比較され、ＰＷＭ信号(U)を
交流出力又は交流入力の周波数に対して対称波に補正し
た補正ＰＷＭ信号(U1)として出力される。補正ＰＷＭ信
号(U1)には偶数次の低次高調波成分が含まれないため、
交流出力又は交流入力の波形が正負対称に補正され、低
次高調波による交流出力又は交流入力の波形の歪みを低
減できる。
力変換装置の制御装置(7)は、基準電圧(VR)を出力する
基準電圧発生手段(8)と、交流出力又は交流入力の周波
数よりも十分周波数の高い鋸歯搬送波(h)を出力する搬
送波発生手段(9)と、交流出力又は交流入力の周波数に
対して対称波となる補正信号(S)を出力する補正信号発
生手段(38)とを備え、補正信号(S)により鋸歯搬送波(h)
を補正し、補正された鋸歯搬送波(h1)の電圧レベルと基
準電圧(VR)のレベルとを比較して形成した補正ＰＷＭ信
号(U1)により、複数のスイッチング素子(2,3)をオン・
オフ制御して直流−交流又は交流−直流間で電力を変換
する。この電力変換装置の制御装置(7)は、鋸歯搬送波
(h)と補正信号(S)との積を表す補正搬送波(h1)を出力す
る乗算手段(39)と、基準電圧発生手段(8)の基準電圧
(VR)のレベルと乗算手段(39)の補正搬送波(h1)の電圧レ
ベルとを比較して、ＰＷＭ信号(U)を交流出力又は交流
入力の周波数に対して対称波に補正した補正ＰＷＭ信号
(U1)を出力する比較手段(10)とを備えている。鋸歯搬送
波(h)と補正信号(S)との積信号が乗算手段(39)により形
成され、鋸歯搬送波(h)を交流出力又は交流入力の周波
数に対して対称波に補正した補正搬送波(h1)として出力
される。乗算手段(39)から出力される補正搬送波(h1)の
電圧レベルが比較手段(10)により基準電圧発生手段(8)
の基準電圧(VR)のレベルと比較され、ＰＷＭ信号(U)を
交流出力又は交流入力の周波数に対して対称波に補正し
た補正ＰＷＭ信号(U1)として出力される。補正ＰＷＭ信
号(U1)には偶数次の低次高調波成分が含まれないため、
交流出力又は交流入力の波形が正負対称に補正され、低
次高調波による交流出力又は交流入力の波形の歪みを低
減できる。
【００１５】請求項２に係る発明の電力変換装置の制御
装置(7)は、基準電圧(VR)を出力する基準電圧発生手段
(8)と、交流出力又は交流入力の周波数よりも十分周波
数の高い鋸歯搬送波(h)を出力する搬送波発生手段(9)
と、交流出力又は交流入力の周波数に対して対称波とな
る補正信号(S)を出力する補正信号発生手段(38)と、基
準電圧(VR)と補正信号(S)との積を表す補正基準電圧(V
R1)を出力する第１の乗算手段(40)と、補正基準電圧(V
R1)のレベルと鋸歯搬送波(h)の電圧レベルとを比較して
ＰＷＭ信号(U)を出力する比較手段(10)と、ＰＷＭ信号
(U)と補正信号(S)との積を表す補正ＰＷＭ信号(U1)を出
力する第２の乗算手段(41)とを備え、補正ＰＷＭ信号(U
1)により複数のスイッチング素子(2,3)をオン・オフ制
御して直流−交流又は交流−直流間で電力を変換する。
基準電圧(VR)と補正信号(S)との積信号が第１の乗算手
段(40)により形成され、補正基準電圧(VR1)として出力
される。第１の乗算手段(40)から出力される補正基準電
圧(VR1)のレベルが比較手段(10)により搬送波発生手段
(9)の鋸歯搬送波(h)の電圧レベルと比較され、ＰＷＭ信
号(U)として出力される。比較手段(10)から出力される
ＰＷＭ信号(U)と補正信号発生手段(38)の補正信号(S)と
の積信号が第２の乗算手段(41)により形成され、ＰＷＭ
信号(U)を交流出力又は交流入力の周波数に対して対称
波に補正した補正ＰＷＭ信号(U1)として出力される。補
正ＰＷＭ信号(U1)には偶数次の低次高調波成分が含まれ
ないため、交流出力又は交流入力の波形が正負対称に補
正され、低次高調波による交流出力又は交流入力の波形
の歪みを低減できる。また、３つ以上の相出力又は相入
力を有する電力変換装置の制御装置(7)の場合に、全て
の相に対して共通に鋸歯搬送波(h)を使用できるので、
３つ以上の相出力又は相入力を有する電力変換装置に本
発明を適用する場合、請求項１の電力変換装置の制御装
置(7)よりも回路構成を簡略化できる利点がある。
装置(7)は、基準電圧(VR)を出力する基準電圧発生手段
(8)と、交流出力又は交流入力の周波数よりも十分周波
数の高い鋸歯搬送波(h)を出力する搬送波発生手段(9)
と、交流出力又は交流入力の周波数に対して対称波とな
る補正信号(S)を出力する補正信号発生手段(38)と、基
準電圧(VR)と補正信号(S)との積を表す補正基準電圧(V
R1)を出力する第１の乗算手段(40)と、補正基準電圧(V
R1)のレベルと鋸歯搬送波(h)の電圧レベルとを比較して
ＰＷＭ信号(U)を出力する比較手段(10)と、ＰＷＭ信号
(U)と補正信号(S)との積を表す補正ＰＷＭ信号(U1)を出
力する第２の乗算手段(41)とを備え、補正ＰＷＭ信号(U
1)により複数のスイッチング素子(2,3)をオン・オフ制
御して直流−交流又は交流−直流間で電力を変換する。
基準電圧(VR)と補正信号(S)との積信号が第１の乗算手
段(40)により形成され、補正基準電圧(VR1)として出力
される。第１の乗算手段(40)から出力される補正基準電
圧(VR1)のレベルが比較手段(10)により搬送波発生手段
(9)の鋸歯搬送波(h)の電圧レベルと比較され、ＰＷＭ信
号(U)として出力される。比較手段(10)から出力される
ＰＷＭ信号(U)と補正信号発生手段(38)の補正信号(S)と
の積信号が第２の乗算手段(41)により形成され、ＰＷＭ
信号(U)を交流出力又は交流入力の周波数に対して対称
波に補正した補正ＰＷＭ信号(U1)として出力される。補
正ＰＷＭ信号(U1)には偶数次の低次高調波成分が含まれ
ないため、交流出力又は交流入力の波形が正負対称に補
正され、低次高調波による交流出力又は交流入力の波形
の歪みを低減できる。また、３つ以上の相出力又は相入
力を有する電力変換装置の制御装置(7)の場合に、全て
の相に対して共通に鋸歯搬送波(h)を使用できるので、
３つ以上の相出力又は相入力を有する電力変換装置に本
発明を適用する場合、請求項１の電力変換装置の制御装
置(7)よりも回路構成を簡略化できる利点がある。
【００１６】請求項３に係る発明の電力変換装置の制御
装置(7)は、基準電圧(VR)を出力する基準電圧発生手段
(8)と、交流出力又は交流入力の周波数よりも十分周波
数の高い鋸歯搬送波(h)を出力する搬送波発生手段(9)
と、交流出力又は交流入力の周波数に対して対称波とな
る補正信号(S)を出力する補正信号発生手段(38)と、基
準電圧(VR)と補正信号(S)との積を表す補正基準電圧(V
R1)を出力する乗算手段(39)と、補正基準電圧(VR1)のレ
ベルと鋸歯搬送波(h)の電圧レベルとを比較してＰＷＭ
信号(U)を出力する比較手段(10)と、ＰＷＭ信号(U)から
複数のスイッチング素子(2,3)をオン・オフ駆動する信
号(VG1,VG2)を発生する駆動信号発生手段と、補正信号
(S)の値により駆動信号発生手段の出力信号(VG1,VG2)を
入れ替える信号切換手段(42)とを備え、駆動信号発生手
段から信号切換手段(42)を介して出力される信号(VG1,V
G2)により、複数のスイッチング素子(2,3)をオン・オフ
制御して直流−交流又は交流−直流間で電力を変換す
る。補正信号(S)の値により、複数のスイッチング素子
(2,3)をオン・オフ駆動する信号(VG1,VG2)が信号切換手
段(42)により入れ替わるので、複数のスイッチング素子
(2,3)に流れる電流(IT1,IT2)が交流出力又は交流入力の
周波数に対して対称波に補正される。これにより、複数
のスイッチング素子(2,3)に流れる電流(IT1,IT2)に対し
て偶数次の低次高調波が重畳されないので、交流出力又
は交流入力の波形が正負対称に補正され、低次高調波に
よる交流出力又は交流入力の波形の歪みを低減できる。
装置(7)は、基準電圧(VR)を出力する基準電圧発生手段
(8)と、交流出力又は交流入力の周波数よりも十分周波
数の高い鋸歯搬送波(h)を出力する搬送波発生手段(9)
と、交流出力又は交流入力の周波数に対して対称波とな
る補正信号(S)を出力する補正信号発生手段(38)と、基
準電圧(VR)と補正信号(S)との積を表す補正基準電圧(V
R1)を出力する乗算手段(39)と、補正基準電圧(VR1)のレ
ベルと鋸歯搬送波(h)の電圧レベルとを比較してＰＷＭ
信号(U)を出力する比較手段(10)と、ＰＷＭ信号(U)から
複数のスイッチング素子(2,3)をオン・オフ駆動する信
号(VG1,VG2)を発生する駆動信号発生手段と、補正信号
(S)の値により駆動信号発生手段の出力信号(VG1,VG2)を
入れ替える信号切換手段(42)とを備え、駆動信号発生手
段から信号切換手段(42)を介して出力される信号(VG1,V
G2)により、複数のスイッチング素子(2,3)をオン・オフ
制御して直流−交流又は交流−直流間で電力を変換す
る。補正信号(S)の値により、複数のスイッチング素子
(2,3)をオン・オフ駆動する信号(VG1,VG2)が信号切換手
段(42)により入れ替わるので、複数のスイッチング素子
(2,3)に流れる電流(IT1,IT2)が交流出力又は交流入力の
周波数に対して対称波に補正される。これにより、複数
のスイッチング素子(2,3)に流れる電流(IT1,IT2)に対し
て偶数次の低次高調波が重畳されないので、交流出力又
は交流入力の波形が正負対称に補正され、低次高調波に
よる交流出力又は交流入力の波形の歪みを低減できる。
【００１７】請求項４に係る発明の電力変換装置の制御
装置(7)は、交流出力又は交流入力の電流(IL)を検出す
る電流検出手段(43)を備え、補正信号発生手段(38)は電
流検出手段(43)の検出電流(I)の方向に基づいて補正信
号(S)を発生する。鋸歯搬送波(h)のリセットのタイミン
グが常に複数のスイッチング素子(2,3)のターンオン又
はターンオフのタイミングに同期し、複数のスイッチン
グ素子(2,3)に流れる各電流(IT1,IT2)の波形が正負対称
となるので、交流出力又は交流入力の電流(IL)の波形の
低次高調波による歪みを低減できる。
装置(7)は、交流出力又は交流入力の電流(IL)を検出す
る電流検出手段(43)を備え、補正信号発生手段(38)は電
流検出手段(43)の検出電流(I)の方向に基づいて補正信
号(S)を発生する。鋸歯搬送波(h)のリセットのタイミン
グが常に複数のスイッチング素子(2,3)のターンオン又
はターンオフのタイミングに同期し、複数のスイッチン
グ素子(2,3)に流れる各電流(IT1,IT2)の波形が正負対称
となるので、交流出力又は交流入力の電流(IL)の波形の
低次高調波による歪みを低減できる。
【００１８】請求項５に係る発明の電力変換装置の制御
装置(7)は、複数のスイッチング素子(2)、(3)の直流入
力側又は直流出力側に共振転流回路(17)を接続し、共振
転流回路(17)は搬送波発生手段(9)の鋸歯搬送波(h)のリ
セット時に同期して駆動され出力する直流リンク電圧(V
DL)を略０Ｖにする。搬送波発生手段(9)の鋸歯搬送波
(h)のリセット時に同期して共振転流回路(17)から出力
される直流リンク電圧(VDL)が略０Ｖとなるので、複数
のスイッチング素子(2,3)のターンオフ時はゼロ電圧ス
イッチングとなる。これにより、複数のスイッチング素
子(2,3)のターンオフ時のサージ電圧、サージ電流及び
スイッチング損失が低減される。また、搬送波発生手段
(9)の鋸歯搬送波(h)のリセット時に共振転流回路(17)を
駆動するのみで複数のスイッチング素子(2,3)のスイッ
チング損失等を低減できるので、共振転流回路(17)の動
作回数を低減できる。したがって、共振転流回路(17)で
の電力損失を低減できると共に、共振転流回路(17)の動
作タイミングの重複が生じないため、複数のスイッチン
グ素子(2,3)のスイッチングタイミングの制限を少なく
できる。
装置(7)は、複数のスイッチング素子(2)、(3)の直流入
力側又は直流出力側に共振転流回路(17)を接続し、共振
転流回路(17)は搬送波発生手段(9)の鋸歯搬送波(h)のリ
セット時に同期して駆動され出力する直流リンク電圧(V
DL)を略０Ｖにする。搬送波発生手段(9)の鋸歯搬送波
(h)のリセット時に同期して共振転流回路(17)から出力
される直流リンク電圧(VDL)が略０Ｖとなるので、複数
のスイッチング素子(2,3)のターンオフ時はゼロ電圧ス
イッチングとなる。これにより、複数のスイッチング素
子(2,3)のターンオフ時のサージ電圧、サージ電流及び
スイッチング損失が低減される。また、搬送波発生手段
(9)の鋸歯搬送波(h)のリセット時に共振転流回路(17)を
駆動するのみで複数のスイッチング素子(2,3)のスイッ
チング損失等を低減できるので、共振転流回路(17)の動
作回数を低減できる。したがって、共振転流回路(17)で
の電力損失を低減できると共に、共振転流回路(17)の動
作タイミングの重複が生じないため、複数のスイッチン
グ素子(2,3)のスイッチングタイミングの制限を少なく
できる。
【００１９】請求項６に係る発明の電力変換装置の制御
装置(7)は、複数のスイッチング素子(2,3)の両主端子間
にスナバ用コンデンサ(44,45)を接続し、複数のスイッ
チング素子(2,3)のターンオン時に搬送波発生手段(9)の
鋸歯搬送波(h)がリセットされる。複数のスイッチング
素子(2,3)のターンオン時に搬送波発生手段(9)の鋸歯搬
送波(h)がリセットされ、共振転流回路(17)から出力さ
れる直流リンク電圧(VDL)が略０Ｖとなるので、複数の
スイッチング素子(2,3)のターンオン時はゼロ電圧スイ
ッチングとなる。これにより、複数のスイッチング素子
(2,3)のターンオン時でのサージ電圧、サージ電流及び
スイッチング損失が低減される。また、複数のスイッチ
ング素子(2,3)のターンオフ時はスナバ用コンデンサ(4
4,45)のスナバ作用によりゼロ電圧スイッチングとな
り、サージ電圧、サージ電流及びスイッチング損失が低
減される。したがって、複数のスイッチング素子(2,3)
の全てのスイッチング動作時においてゼロ電圧スイッチ
ングとなるので、請求項５の場合と比較してサージ電
圧、サージ電流及びスイッチング損失を更に低減できる
利点がある。
装置(7)は、複数のスイッチング素子(2,3)の両主端子間
にスナバ用コンデンサ(44,45)を接続し、複数のスイッ
チング素子(2,3)のターンオン時に搬送波発生手段(9)の
鋸歯搬送波(h)がリセットされる。複数のスイッチング
素子(2,3)のターンオン時に搬送波発生手段(9)の鋸歯搬
送波(h)がリセットされ、共振転流回路(17)から出力さ
れる直流リンク電圧(VDL)が略０Ｖとなるので、複数の
スイッチング素子(2,3)のターンオン時はゼロ電圧スイ
ッチングとなる。これにより、複数のスイッチング素子
(2,3)のターンオン時でのサージ電圧、サージ電流及び
スイッチング損失が低減される。また、複数のスイッチ
ング素子(2,3)のターンオフ時はスナバ用コンデンサ(4
4,45)のスナバ作用によりゼロ電圧スイッチングとな
り、サージ電圧、サージ電流及びスイッチング損失が低
減される。したがって、複数のスイッチング素子(2,3)
の全てのスイッチング動作時においてゼロ電圧スイッチ
ングとなるので、請求項５の場合と比較してサージ電
圧、サージ電流及びスイッチング損失を更に低減できる
利点がある。
【００２０】請求項７に係る発明の電力変換装置の制御
装置(7)は、交流出力又は交流入力の電流(IL)を検出す
る電流検出手段(43)を備え、電流検出手段(43)の検出電
流(I)の方向に基づいて複数のスイッチング素子(2,3)の
いずれかのスイッチング動作を休止するゲート切換手段
(50)を備えている。ゲート切換手段(50)により、電流検
出手段(43)の検出電流(I)の方向に基づいて複数のスイ
ッチング素子(2,3)のうち電流の流れない方のスイッチ
ング動作を休止する。したがって、複数のスイッチング
素子(2,3)が同時にスイッチング動作することがないた
め、デッドタイム、即ち複数のスイッチング素子(2,3)
を同時にオフ状態にする期間を設ける必要がなく、制御
装置(7)の回路構成を簡略化できる利点がある。
装置(7)は、交流出力又は交流入力の電流(IL)を検出す
る電流検出手段(43)を備え、電流検出手段(43)の検出電
流(I)の方向に基づいて複数のスイッチング素子(2,3)の
いずれかのスイッチング動作を休止するゲート切換手段
(50)を備えている。ゲート切換手段(50)により、電流検
出手段(43)の検出電流(I)の方向に基づいて複数のスイ
ッチング素子(2,3)のうち電流の流れない方のスイッチ
ング動作を休止する。したがって、複数のスイッチング
素子(2,3)が同時にスイッチング動作することがないた
め、デッドタイム、即ち複数のスイッチング素子(2,3)
を同時にオフ状態にする期間を設ける必要がなく、制御
装置(7)の回路構成を簡略化できる利点がある。
【００２１】請求項８に係る発明の電力変換装置の制御
装置(7)は、基準電圧発生手段(8)の基準電圧(VR)から電
圧補正値(ΔV)を演算する電圧補正値演算手段(53)と、
補正信号(S)の電圧レベルの切換時を含む任意の期間に
基準電圧(VR)に対して電圧補正値(ΔV)を付加して補正
基準電圧(VR2)を出力する補正基準電圧発生手段とを備
えている。補正基準電圧発生手段により、補正信号(S)
の電圧レベルの切換時を含む任意の期間に基準電圧(VR)
に対して電圧補正値演算手段(53)の電圧補正値(ΔV)を
付加し、補正基準電圧(VR2)を出力する。これにより、
補正搬送波(h1)の切換時に発生する補正ＰＷＭ信号(U1)
のパルス幅の拡がりが抑制されるので、交流出力又は交
流入力の波形の歪みが補正される。したがって、補正搬
送波(h1)の切換時に発生する交流出力又は交流入力の波
形の歪みを最小限に抑えることができる利点がある。
装置(7)は、基準電圧発生手段(8)の基準電圧(VR)から電
圧補正値(ΔV)を演算する電圧補正値演算手段(53)と、
補正信号(S)の電圧レベルの切換時を含む任意の期間に
基準電圧(VR)に対して電圧補正値(ΔV)を付加して補正
基準電圧(VR2)を出力する補正基準電圧発生手段とを備
えている。補正基準電圧発生手段により、補正信号(S)
の電圧レベルの切換時を含む任意の期間に基準電圧(VR)
に対して電圧補正値演算手段(53)の電圧補正値(ΔV)を
付加し、補正基準電圧(VR2)を出力する。これにより、
補正搬送波(h1)の切換時に発生する補正ＰＷＭ信号(U1)
のパルス幅の拡がりが抑制されるので、交流出力又は交
流入力の波形の歪みが補正される。したがって、補正搬
送波(h1)の切換時に発生する交流出力又は交流入力の波
形の歪みを最小限に抑えることができる利点がある。
【００２２】
【発明の実施の形態】以下、本発明による電力変換装置
の制御装置を搬送波比較方式のインバータ装置に適用し
た一実施の形態を図１及び図２に基づいて説明する。但
し、これらの図面では図１８及び図１９に示す箇所と実
質的に同一の部分には同一の符号を付し、その説明を省
略する。本実施の形態のインバータ装置を図１に示す。
即ち、図１に示すインバータ装置の制御装置としての制
御回路(7)は、負荷(6)に供給される交流出力の周波数に
対して対称波となる「＋１」又は「−１」の二値の補正
信号Ｓを出力する補正信号発生手段としての補正信号発
生器(38)と、搬送波発生器(9)の鋸歯搬送波ｈと補正信
号発生器(38)の補正信号Ｓとの積を表す補正搬送波ｈ1
を出力する乗算手段としての乗算器(39)とを図１８に示
すインバータ装置の制御回路(7)に設けた点に特徴があ
る。また、図１に示す制御回路(7)の比較器(10)は、基
準電圧発生器(8)の基準電圧ＶRのレベルと乗算器(39)の
補正搬送波ｈ1の電圧レベルとを比較し、符号検出器(1
1)を介して補正ＰＷＭ信号Ｕ1を出力する。その他の回
路構成は、図１８に示す従来のインバータ装置と略同様
である。
の制御装置を搬送波比較方式のインバータ装置に適用し
た一実施の形態を図１及び図２に基づいて説明する。但
し、これらの図面では図１８及び図１９に示す箇所と実
質的に同一の部分には同一の符号を付し、その説明を省
略する。本実施の形態のインバータ装置を図１に示す。
即ち、図１に示すインバータ装置の制御装置としての制
御回路(7)は、負荷(6)に供給される交流出力の周波数に
対して対称波となる「＋１」又は「−１」の二値の補正
信号Ｓを出力する補正信号発生手段としての補正信号発
生器(38)と、搬送波発生器(9)の鋸歯搬送波ｈと補正信
号発生器(38)の補正信号Ｓとの積を表す補正搬送波ｈ1
を出力する乗算手段としての乗算器(39)とを図１８に示
すインバータ装置の制御回路(7)に設けた点に特徴があ
る。また、図１に示す制御回路(7)の比較器(10)は、基
準電圧発生器(8)の基準電圧ＶRのレベルと乗算器(39)の
補正搬送波ｈ1の電圧レベルとを比較し、符号検出器(1
1)を介して補正ＰＷＭ信号Ｕ1を出力する。その他の回
路構成は、図１８に示す従来のインバータ装置と略同様
である。
【００２３】図１に示す構成において、図２(Ａ)に示す
搬送波発生器(9)の鋸歯搬送波ｈと図２(Ｄ)に示す補正
信号発生器(38)の補正信号Ｓとの積信号が乗算器(39)に
より形成される。乗算器(39)から出力される積信号は、
図２(Ｂ)に示すように鋸歯搬送波ｈを負荷(6)に供給さ
れる交流出力の周波数に対して対称波に補正された補正
搬送波ｈ1となる。乗算器(39)から出力される補正搬送
波ｈ1の電圧レベルは、比較器(10)により図２(Ｂ)に示
す基準電圧発生器(8)の基準電圧ＶRのレベルと比較さ
れ、図２(Ｃ)に示すようにＰＷＭ信号Ｕを負荷(6)に供
給される交流出力の周波数に対して対称波に補正した補
正ＰＷＭ信号Ｕ1として符号検出器(11)を介して出力さ
れる。比較器(10)から符号検出器(11)を介して出力され
る補正ＰＷＭ信号Ｕ1は、デッドタイム形成器(13)に直
接入力されると共に反転器(12)を介してもう一方のデッ
ドタイム形成器(14)に入力される。デッドタイム形成器
(13,14)によりデッドタイムｔDが形成された補正ＰＷＭ
信号Ｕ1及びその反転信号−Ｕ1はゲートドライブ回路(1
5,16)に入力され、ゲートドライブ回路(15,16)から第１
及び第２の制御パルス信号ＶG1,ＶG2としてそれぞれ各
電力変換用ＩＧＢＴ(2,3)のゲート端子に出力される。
なお、本実施の形態のインバータ装置の主回路の動作
は、図１８に示す従来のインバータ装置の主回路の動作
と略同様であるため、説明は省略する。
搬送波発生器(9)の鋸歯搬送波ｈと図２(Ｄ)に示す補正
信号発生器(38)の補正信号Ｓとの積信号が乗算器(39)に
より形成される。乗算器(39)から出力される積信号は、
図２(Ｂ)に示すように鋸歯搬送波ｈを負荷(6)に供給さ
れる交流出力の周波数に対して対称波に補正された補正
搬送波ｈ1となる。乗算器(39)から出力される補正搬送
波ｈ1の電圧レベルは、比較器(10)により図２(Ｂ)に示
す基準電圧発生器(8)の基準電圧ＶRのレベルと比較さ
れ、図２(Ｃ)に示すようにＰＷＭ信号Ｕを負荷(6)に供
給される交流出力の周波数に対して対称波に補正した補
正ＰＷＭ信号Ｕ1として符号検出器(11)を介して出力さ
れる。比較器(10)から符号検出器(11)を介して出力され
る補正ＰＷＭ信号Ｕ1は、デッドタイム形成器(13)に直
接入力されると共に反転器(12)を介してもう一方のデッ
ドタイム形成器(14)に入力される。デッドタイム形成器
(13,14)によりデッドタイムｔDが形成された補正ＰＷＭ
信号Ｕ1及びその反転信号−Ｕ1はゲートドライブ回路(1
5,16)に入力され、ゲートドライブ回路(15,16)から第１
及び第２の制御パルス信号ＶG1,ＶG2としてそれぞれ各
電力変換用ＩＧＢＴ(2,3)のゲート端子に出力される。
なお、本実施の形態のインバータ装置の主回路の動作
は、図１８に示す従来のインバータ装置の主回路の動作
と略同様であるため、説明は省略する。
【００２４】図１に示す実施の形態では、乗算器(39)か
ら出力される補正搬送波ｈ1が負荷(6)に供給される交流
出力の周波数に対して対称波になるため、比較器(10)か
ら符号検出器(11)を介して出力される補正ＰＷＭ信号Ｕ
1も負荷(6)に供給される交流出力の周波数に対して対称
波となる。したがって、交流出力の周波数に対して非対
称なＰＷＭ信号Ｕに含まれる偶数次の低次高調波成分が
相殺されるので、補正ＰＷＭ信号Ｕ1には偶数次の低次
高調波成分が含まれない。これにより、負荷(6)に供給
される交流出力の波形が正負対称に補正され、低次高調
波による波形の歪みが少ない交流出力を負荷(6)に供給
することができる。
ら出力される補正搬送波ｈ1が負荷(6)に供給される交流
出力の周波数に対して対称波になるため、比較器(10)か
ら符号検出器(11)を介して出力される補正ＰＷＭ信号Ｕ
1も負荷(6)に供給される交流出力の周波数に対して対称
波となる。したがって、交流出力の周波数に対して非対
称なＰＷＭ信号Ｕに含まれる偶数次の低次高調波成分が
相殺されるので、補正ＰＷＭ信号Ｕ1には偶数次の低次
高調波成分が含まれない。これにより、負荷(6)に供給
される交流出力の波形が正負対称に補正され、低次高調
波による波形の歪みが少ない交流出力を負荷(6)に供給
することができる。
【００２５】本発明は様々な変更実施が可能である。例
えば、図３に示す実施の形態では、負荷(6)に供給され
る交流出力の周波数に対して対称波となる「＋１」又は
「−１」の二値の補正信号Ｓを出力する補正信号発生器
(38)と、基準電圧発生器(8)の基準電圧ＶRと補正信号発
生器(38)の補正信号Ｓとの積を表す補正基準電圧ＶR1を
出力する第１の乗算手段としての第１の乗算器(40)と、
比較器(10)の出力信号と補正信号発生器(38)の補正信号
Ｓとの積を表す補正ＰＷＭ信号Ｕ1を出力する第２の乗
算手段としての第２の乗算器(41)とを図１８に示す制御
回路(7)に設けている。また、図３に示す制御回路(7)の
比較器(10)は、第１の乗算器(40)の補正基準電圧ＶR1の
レベルと搬送波発生器(9)の鋸歯搬送波ｈの電圧レベル
とを比較して、その比較出力をＰＷＭ信号Ｕを出力す
る。その他の回路構成は、図１８に示す従来のインバー
タ装置と略同様である。
えば、図３に示す実施の形態では、負荷(6)に供給され
る交流出力の周波数に対して対称波となる「＋１」又は
「−１」の二値の補正信号Ｓを出力する補正信号発生器
(38)と、基準電圧発生器(8)の基準電圧ＶRと補正信号発
生器(38)の補正信号Ｓとの積を表す補正基準電圧ＶR1を
出力する第１の乗算手段としての第１の乗算器(40)と、
比較器(10)の出力信号と補正信号発生器(38)の補正信号
Ｓとの積を表す補正ＰＷＭ信号Ｕ1を出力する第２の乗
算手段としての第２の乗算器(41)とを図１８に示す制御
回路(7)に設けている。また、図３に示す制御回路(7)の
比較器(10)は、第１の乗算器(40)の補正基準電圧ＶR1の
レベルと搬送波発生器(9)の鋸歯搬送波ｈの電圧レベル
とを比較して、その比較出力をＰＷＭ信号Ｕを出力す
る。その他の回路構成は、図１８に示す従来のインバー
タ装置と略同様である。
【００２６】図３に示す構成において、基準電圧発生器
(8)の基準電圧ＶRと補正信号発生器(38)の補正信号Ｓと
の積信号が第１の乗算器(40)により形成され、補正基準
電圧ＶR1として出力される。第１の乗算器(40)から出力
される補正基準電圧ＶR1のレベルは、比較器(10)により
搬送波発生器(9)の鋸歯搬送波ｈの電圧レベルと比較さ
れ、その比較出力がＰＷＭ信号Ｕとして符号検出器(11)
を介して第２の乗算器(41)に出力される。第２の乗算器
(41)では、比較器(10)から符号検出器(11)を介して出力
されるＰＷＭ信号Ｕと補正信号発生器(38)の補正信号Ｓ
との積信号が形成され、その積信号がＰＷＭ信号Ｕを負
荷(6)に供給される交流出力の周波数に対して対称波に
補正された補正ＰＷＭ信号Ｕ1として出力される。これ
以降の動作は図１に示す制御回路(7)の動作と略同様で
あるため、説明は省略する。
(8)の基準電圧ＶRと補正信号発生器(38)の補正信号Ｓと
の積信号が第１の乗算器(40)により形成され、補正基準
電圧ＶR1として出力される。第１の乗算器(40)から出力
される補正基準電圧ＶR1のレベルは、比較器(10)により
搬送波発生器(9)の鋸歯搬送波ｈの電圧レベルと比較さ
れ、その比較出力がＰＷＭ信号Ｕとして符号検出器(11)
を介して第２の乗算器(41)に出力される。第２の乗算器
(41)では、比較器(10)から符号検出器(11)を介して出力
されるＰＷＭ信号Ｕと補正信号発生器(38)の補正信号Ｓ
との積信号が形成され、その積信号がＰＷＭ信号Ｕを負
荷(6)に供給される交流出力の周波数に対して対称波に
補正された補正ＰＷＭ信号Ｕ1として出力される。これ
以降の動作は図１に示す制御回路(7)の動作と略同様で
あるため、説明は省略する。
【００２７】図３に示す実施の形態では、補正ＰＷＭ信
号Ｕ1の波形が図１に示す実施の形態の場合における補
正ＰＷＭ信号Ｕ1の波形と略同一となる。したがって、
図１の実施の形態と略同様の効果が得られる。また、３
つ以上の相出力を有するインバータ装置の場合に、全て
の相に対して共通に鋸歯搬送波ｈを使用できるので、搬
送波発生器(9)は１つでよく、図１に示す実施の形態の
インバータ装置の制御回路(7)よりも回路構成を簡略化
できる利点がある。
号Ｕ1の波形が図１に示す実施の形態の場合における補
正ＰＷＭ信号Ｕ1の波形と略同一となる。したがって、
図１の実施の形態と略同様の効果が得られる。また、３
つ以上の相出力を有するインバータ装置の場合に、全て
の相に対して共通に鋸歯搬送波ｈを使用できるので、搬
送波発生器(9)は１つでよく、図１に示す実施の形態の
インバータ装置の制御回路(7)よりも回路構成を簡略化
できる利点がある。
【００２８】また、図４に示す実施の形態では、負荷
(6)に供給される交流出力の周波数に対して対称波とな
る「＋１」又は「−１」の二値の補正信号Ｓを出力する
補正信号発生器(38)と、基準電圧発生器(8)の基準電圧
ＶRと補正信号発生器(38)の補正信号Ｓとの積を表す補
正基準電圧ＶR1を出力する乗算器(39)と、補正信号発生
器(38)の補正信号Ｓの値により一対の電力変換用ＩＧＢ
Ｔ(2,3)をオン・オフ駆動する制御パルス信号ＶG1,ＶG2
を入れ替える信号切換手段としての信号切換器(42)とを
図１８に示す制御回路(7)に設けている。また、図４に
示す制御回路(7)の比較器(10)は、乗算器(39)の補正基
準電圧ＶR1のレベルと搬送波発生器(9)の鋸歯搬送波ｈ
の電圧レベルとを比較し、その比較出力をＰＷＭ信号Ｕ
として出力する。その他の回路構成は、図１８に示す従
来のインバータ装置と略同様である。
(6)に供給される交流出力の周波数に対して対称波とな
る「＋１」又は「−１」の二値の補正信号Ｓを出力する
補正信号発生器(38)と、基準電圧発生器(8)の基準電圧
ＶRと補正信号発生器(38)の補正信号Ｓとの積を表す補
正基準電圧ＶR1を出力する乗算器(39)と、補正信号発生
器(38)の補正信号Ｓの値により一対の電力変換用ＩＧＢ
Ｔ(2,3)をオン・オフ駆動する制御パルス信号ＶG1,ＶG2
を入れ替える信号切換手段としての信号切換器(42)とを
図１８に示す制御回路(7)に設けている。また、図４に
示す制御回路(7)の比較器(10)は、乗算器(39)の補正基
準電圧ＶR1のレベルと搬送波発生器(9)の鋸歯搬送波ｈ
の電圧レベルとを比較し、その比較出力をＰＷＭ信号Ｕ
として出力する。その他の回路構成は、図１８に示す従
来のインバータ装置と略同様である。
【００２９】図４に示す構成において、基準電圧発生器
(8)の基準電圧ＶRと補正信号発生器(38)の補正信号Ｓと
の積信号が乗算器(39)により形成され、補正基準電圧Ｖ
R1として出力される。乗算器(39)から出力される補正基
準電圧ＶR1のレベルは、比較器(10)により搬送波発生器
(9)の鋸歯搬送波ｈの電圧レベルと比較され、その比較
出力がＰＷＭ信号Ｕとして符号検出器(11)を介して出力
される。比較器(10)から符号検出器(11)を介して出力さ
れるＰＷＭ信号Ｕは、デッドタイム形成器(13)に直接入
力されると共に反転器(12)を介してもう一方のデッドタ
イム形成器(14)に入力される。デッドタイム形成器(13,
14)によりデッドタイムｔDが形成されたＰＷＭ信号Ｕ及
びその反転信号−Ｕは信号切換器(42)に入力される。信
号切換器(42)では、補正信号発生器(38)の補正信号Ｓの
値が「＋１」のときにデッドタイム形成器(13)、(14)か
ら入力されるデッドタイムｔDが形成されたＰＷＭ信号
Ｕ及びその反転信号−Ｕをそれぞれゲートドライブ回路
(15,16)に出力し、補正信号Ｓの値が「−１」のときに
デッドタイム形成器(13,14)から入力される前記の信号
を相互に入れ替えてそれぞれゲートドライブ回路(16,1
5)に出力する。したがって、信号切換器(42)から出力さ
れる信号はＰＷＭ信号Ｕを負荷(6)に供給される交流出
力の周波数に対して対称波に補正した補正ＰＷＭ信号Ｕ
1及びその反転信号−Ｕ1に等しくなる。これ以降の動作
は図１に示す制御回路(7)の動作と略同様であるため、
説明は省略する。
(8)の基準電圧ＶRと補正信号発生器(38)の補正信号Ｓと
の積信号が乗算器(39)により形成され、補正基準電圧Ｖ
R1として出力される。乗算器(39)から出力される補正基
準電圧ＶR1のレベルは、比較器(10)により搬送波発生器
(9)の鋸歯搬送波ｈの電圧レベルと比較され、その比較
出力がＰＷＭ信号Ｕとして符号検出器(11)を介して出力
される。比較器(10)から符号検出器(11)を介して出力さ
れるＰＷＭ信号Ｕは、デッドタイム形成器(13)に直接入
力されると共に反転器(12)を介してもう一方のデッドタ
イム形成器(14)に入力される。デッドタイム形成器(13,
14)によりデッドタイムｔDが形成されたＰＷＭ信号Ｕ及
びその反転信号−Ｕは信号切換器(42)に入力される。信
号切換器(42)では、補正信号発生器(38)の補正信号Ｓの
値が「＋１」のときにデッドタイム形成器(13)、(14)か
ら入力されるデッドタイムｔDが形成されたＰＷＭ信号
Ｕ及びその反転信号−Ｕをそれぞれゲートドライブ回路
(15,16)に出力し、補正信号Ｓの値が「−１」のときに
デッドタイム形成器(13,14)から入力される前記の信号
を相互に入れ替えてそれぞれゲートドライブ回路(16,1
5)に出力する。したがって、信号切換器(42)から出力さ
れる信号はＰＷＭ信号Ｕを負荷(6)に供給される交流出
力の周波数に対して対称波に補正した補正ＰＷＭ信号Ｕ
1及びその反転信号−Ｕ1に等しくなる。これ以降の動作
は図１に示す制御回路(7)の動作と略同様であるため、
説明は省略する。
【００３０】図４に示す実施の形態では、信号切換器(4
2)からゲートドライブ回路(15,16)に入力される信号の
波形が図１及び図３に示す実施の形態の場合と略同一と
なる。よって、図１及び図３の実施の形態と略同様の効
果が得られる。また、ＰＷＭ機能を持つマイクロコンピ
ュータには、例えば日立製作所製のＳＨ７０３２等のよ
うに複数の相出力に対するＰＷＭ信号が出力でき且つデ
ッドタイムの形成までできるものもあるので、これらの
マイクロコンピュータ１個で制御回路(7)を構成する場
合に、図１及び図３に示す実施の形態のインバータ装置
よりも回路構成を簡素化できる利点がある。
2)からゲートドライブ回路(15,16)に入力される信号の
波形が図１及び図３に示す実施の形態の場合と略同一と
なる。よって、図１及び図３の実施の形態と略同様の効
果が得られる。また、ＰＷＭ機能を持つマイクロコンピ
ュータには、例えば日立製作所製のＳＨ７０３２等のよ
うに複数の相出力に対するＰＷＭ信号が出力でき且つデ
ッドタイムの形成までできるものもあるので、これらの
マイクロコンピュータ１個で制御回路(7)を構成する場
合に、図１及び図３に示す実施の形態のインバータ装置
よりも回路構成を簡素化できる利点がある。
【００３１】また、図５に示す実施の形態では、負荷
(6)に供給される交流出力電流ＩLを検出する電流検出手
段としての電流検出器(43)を一対の電力変換用ＩＧＢＴ
(2,3)と負荷(6)との間の出力ラインに設け、電流検出器
(43)の検出信号Ｉの符号が正のときに「＋１」、負のと
きに「−１」となる補正信号Ｓを出力する補正信号発生
器(38)と、搬送波発生器(9)の鋸歯搬送波ｈと補正信号
発生器(38)の補正信号Ｓとの積を表す補正搬送波ｈ1を
出力する乗算器(39)とを図１８に示す制御回路(7)に設
けている。また、図５に示す制御回路(7)の比較器(10)
は、基準電圧発生器(8)の基準電圧ＶRのレベルと乗算器
(39)の補正搬送波ｈ1の電圧レベルとを比較し、符号検
出器(11)を介して補正ＰＷＭ信号Ｕ1を出力する。その
他の回路構成は、図１８に示す従来のインバータ装置と
略同様である。
(6)に供給される交流出力電流ＩLを検出する電流検出手
段としての電流検出器(43)を一対の電力変換用ＩＧＢＴ
(2,3)と負荷(6)との間の出力ラインに設け、電流検出器
(43)の検出信号Ｉの符号が正のときに「＋１」、負のと
きに「−１」となる補正信号Ｓを出力する補正信号発生
器(38)と、搬送波発生器(9)の鋸歯搬送波ｈと補正信号
発生器(38)の補正信号Ｓとの積を表す補正搬送波ｈ1を
出力する乗算器(39)とを図１８に示す制御回路(7)に設
けている。また、図５に示す制御回路(7)の比較器(10)
は、基準電圧発生器(8)の基準電圧ＶRのレベルと乗算器
(39)の補正搬送波ｈ1の電圧レベルとを比較し、符号検
出器(11)を介して補正ＰＷＭ信号Ｕ1を出力する。その
他の回路構成は、図１８に示す従来のインバータ装置と
略同様である。
【００３２】図５に示す構成において、負荷(6)に供給
される図６(Ｅ)に示す交流出力電流ＩLが電流検出器(4
3)により検出され、その検出信号Ｉの符号が正のときに
「＋１」、負のときに「−１」となる図６(Ｄ)に示す補
正信号Ｓが補正信号発生器(38)から出力される。図６
(Ｄ)に示す補正信号発生器(38)の補正信号Ｓは乗算器(3
9)に入力され、図６(Ａ)に示す搬送波発生器(9)の鋸歯
搬送波ｈとの積信号が形成される。乗算器(39)から出力
される積信号は、図６(Ｂ)に示すように鋸歯搬送波ｈを
負荷(6)に供給される交流出力の電流ＩLの周波数に対し
て対称波に補正された補正搬送波ｈ1となる。乗算器(3
9)から出力される補正搬送波ｈ1の電圧レベルは、比較
器(10)により図６(Ｂ)に示す基準電圧発生器(8)の基準
電圧ＶRのレベルと比較され、図６(Ｃ)に示すようにＰ
ＷＭ信号Ｕを負荷(6)に供給される交流出力の電流ＩLの
周波数に対して対称波に補正した補正ＰＷＭ信号Ｕ1と
して符号検出器(11)を介して出力される。比較器(10)か
ら符号検出器(11)を介して出力される補正ＰＷＭ信号Ｕ
1は、デッドタイム形成器(13)に直接入力されると共に
反転器(12)を介してもう一方のデッドタイム形成器(14)
に入力される。デッドタイム形成器(13,14)によりデッ
ドタイムｔDが形成された補正ＰＷＭ信号Ｕ1及びその反
転信号−Ｕ1はゲートドライブ回路(15,16)に入力され、
ゲートドライブ回路(15,16)から第１及び第２の制御パ
ルス信号ＶG1,ＶG2としてそれぞれ各電力変換用ＩＧＢ
Ｔ(2,3)のゲート端子に出力される。ゲートドライブ回
路(15,16)から出力される第１及び第２の制御パルス信
号ＶG1,ＶG2により、一対の電力変換用ＩＧＢＴ(2,3)が
オン・オフ駆動され、各電力変換用ＩＧＢＴ(2,3)のコ
レクタ−エミッタ端子間にそれぞれ図６(Ｆ)及び(Ｇ)に
示すようなスイッチング電流ＩT1,ＩT2が流れる。ま
た、図６(Ｆ)及び(Ｇ)に示すように、各電力変換用ＩＧ
ＢＴ(2,3)に流れるスイッチング電流ＩT1,ＩT2が正方向
のときのターンオンのタイミングが図６(Ａ)に示す鋸歯
搬送波ｈのリセット（立ち下がり部分）のタイミングに
同期する。
される図６(Ｅ)に示す交流出力電流ＩLが電流検出器(4
3)により検出され、その検出信号Ｉの符号が正のときに
「＋１」、負のときに「−１」となる図６(Ｄ)に示す補
正信号Ｓが補正信号発生器(38)から出力される。図６
(Ｄ)に示す補正信号発生器(38)の補正信号Ｓは乗算器(3
9)に入力され、図６(Ａ)に示す搬送波発生器(9)の鋸歯
搬送波ｈとの積信号が形成される。乗算器(39)から出力
される積信号は、図６(Ｂ)に示すように鋸歯搬送波ｈを
負荷(6)に供給される交流出力の電流ＩLの周波数に対し
て対称波に補正された補正搬送波ｈ1となる。乗算器(3
9)から出力される補正搬送波ｈ1の電圧レベルは、比較
器(10)により図６(Ｂ)に示す基準電圧発生器(8)の基準
電圧ＶRのレベルと比較され、図６(Ｃ)に示すようにＰ
ＷＭ信号Ｕを負荷(6)に供給される交流出力の電流ＩLの
周波数に対して対称波に補正した補正ＰＷＭ信号Ｕ1と
して符号検出器(11)を介して出力される。比較器(10)か
ら符号検出器(11)を介して出力される補正ＰＷＭ信号Ｕ
1は、デッドタイム形成器(13)に直接入力されると共に
反転器(12)を介してもう一方のデッドタイム形成器(14)
に入力される。デッドタイム形成器(13,14)によりデッ
ドタイムｔDが形成された補正ＰＷＭ信号Ｕ1及びその反
転信号−Ｕ1はゲートドライブ回路(15,16)に入力され、
ゲートドライブ回路(15,16)から第１及び第２の制御パ
ルス信号ＶG1,ＶG2としてそれぞれ各電力変換用ＩＧＢ
Ｔ(2,3)のゲート端子に出力される。ゲートドライブ回
路(15,16)から出力される第１及び第２の制御パルス信
号ＶG1,ＶG2により、一対の電力変換用ＩＧＢＴ(2,3)が
オン・オフ駆動され、各電力変換用ＩＧＢＴ(2,3)のコ
レクタ−エミッタ端子間にそれぞれ図６(Ｆ)及び(Ｇ)に
示すようなスイッチング電流ＩT1,ＩT2が流れる。ま
た、図６(Ｆ)及び(Ｇ)に示すように、各電力変換用ＩＧ
ＢＴ(2,3)に流れるスイッチング電流ＩT1,ＩT2が正方向
のときのターンオンのタイミングが図６(Ａ)に示す鋸歯
搬送波ｈのリセット（立ち下がり部分）のタイミングに
同期する。
【００３３】図５に示す実施の形態では、負荷(6)に供
給される交流出力の電流ＩLの方向の切換時に同期して
補正ＰＷＭ信号Ｕ1が対称波となるので、図１に示す実
施の形態と略同様の効果が得られる。また、図６(Ｄ)に
示す補正信号Ｓの反転信号を使用するか、又は図６(Ａ)
に示す立ち下がり部分がリセット状態となる鋸歯搬送波
ｈの代わりに立ち上がり部分がリセット状態となる鋸歯
搬送波を使用しても上記と略同様の効果が得られる。こ
の場合は、各電力変換用ＩＧＢＴ(2,3)に流れるスイッ
チング電流ＩT1,ＩT2が正方向のときのターンオフのタ
イミングが立ち上がり鋸歯搬送波のリセット（立ち上が
り部分）のタイミングに同期する。更に、図７に示すよ
うに、図５に示す実施の形態を三相インバータ装置に適
用した場合でも得られる作用効果は図５に示す場合と略
同様である。
給される交流出力の電流ＩLの方向の切換時に同期して
補正ＰＷＭ信号Ｕ1が対称波となるので、図１に示す実
施の形態と略同様の効果が得られる。また、図６(Ｄ)に
示す補正信号Ｓの反転信号を使用するか、又は図６(Ａ)
に示す立ち下がり部分がリセット状態となる鋸歯搬送波
ｈの代わりに立ち上がり部分がリセット状態となる鋸歯
搬送波を使用しても上記と略同様の効果が得られる。こ
の場合は、各電力変換用ＩＧＢＴ(2,3)に流れるスイッ
チング電流ＩT1,ＩT2が正方向のときのターンオフのタ
イミングが立ち上がり鋸歯搬送波のリセット（立ち上が
り部分）のタイミングに同期する。更に、図７に示すよ
うに、図５に示す実施の形態を三相インバータ装置に適
用した場合でも得られる作用効果は図５に示す場合と略
同様である。
【００３４】次に、本発明による電力変換装置の制御装
置を図２１に示す共振ＤＣリンク型ＰＷＭインバータ装
置に適用した実施の形態を図８に示す。図８に示す実施
の形態のインバータ装置は、Ｕ相、Ｖ相及びＷ相の交流
出力電流ＩLU,ＩLV,ＩLWを検出する電流検出器(43)を図
２１に示すＵ相、Ｖ相及びＷ相の各出力ラインに設け、
電流検出器(43)の検出信号Ｉの符号が正のときに「＋
１」、負のときに「−１」となる補正信号Ｓを出力する
補正信号発生器(38)と、搬送波発生器(9)の鋸歯搬送波
ｈと補正信号発生器(38)の補正信号Ｓとの積を表す補正
搬送波ｈ1を出力する乗算器(39)とを各相毎に図２１に
示す制御回路(7)に設けた点に特徴がある。また、図８
に示す制御回路(7)の各相毎に設けられる比較器(10)
は、Ｕ、Ｖ、Ｗ相基準電圧発生器(26,27,28)のＵ、Ｖ、
Ｗ相の基準電圧ＶUR,ＶVR,ＶWRのレベルと各相の乗算器
(39)の補正搬送波ｈU1,ｈV1,ｈW1の電圧レベルとを比較
し、各相の符号検出器(11)を介してＵ、Ｖ、Ｗ相の補正
ＰＷＭ信号ＵU1,ＵV1,ＵW1を出力する。転流制御回路(3
7)は、搬送波発生器(9)の鋸歯搬送波ｈのリセットのタ
イミングに同期して共振転流回路(17)の各転流用ＩＧＢ
Ｔ(31,32,33)をオン・オフ制御する。その他の回路構成
は、図２１に示す従来の共振ＤＣリンク型ＰＷＭインバ
ータ装置と略同様である。
置を図２１に示す共振ＤＣリンク型ＰＷＭインバータ装
置に適用した実施の形態を図８に示す。図８に示す実施
の形態のインバータ装置は、Ｕ相、Ｖ相及びＷ相の交流
出力電流ＩLU,ＩLV,ＩLWを検出する電流検出器(43)を図
２１に示すＵ相、Ｖ相及びＷ相の各出力ラインに設け、
電流検出器(43)の検出信号Ｉの符号が正のときに「＋
１」、負のときに「−１」となる補正信号Ｓを出力する
補正信号発生器(38)と、搬送波発生器(9)の鋸歯搬送波
ｈと補正信号発生器(38)の補正信号Ｓとの積を表す補正
搬送波ｈ1を出力する乗算器(39)とを各相毎に図２１に
示す制御回路(7)に設けた点に特徴がある。また、図８
に示す制御回路(7)の各相毎に設けられる比較器(10)
は、Ｕ、Ｖ、Ｗ相基準電圧発生器(26,27,28)のＵ、Ｖ、
Ｗ相の基準電圧ＶUR,ＶVR,ＶWRのレベルと各相の乗算器
(39)の補正搬送波ｈU1,ｈV1,ｈW1の電圧レベルとを比較
し、各相の符号検出器(11)を介してＵ、Ｖ、Ｗ相の補正
ＰＷＭ信号ＵU1,ＵV1,ＵW1を出力する。転流制御回路(3
7)は、搬送波発生器(9)の鋸歯搬送波ｈのリセットのタ
イミングに同期して共振転流回路(17)の各転流用ＩＧＢ
Ｔ(31,32,33)をオン・オフ制御する。その他の回路構成
は、図２１に示す従来の共振ＤＣリンク型ＰＷＭインバ
ータ装置と略同様である。
【００３５】図８に示す構成において、負荷(6)に供給
される図９(Ｇ)に示すＵ相、Ｖ相及びＷ相の交流出力電
流ＩLU,ＩLV,ＩLWが電流検出器(43)により検出され、そ
の検出信号ＩU,ＩV,ＩWの符号が正のときに「＋１」、
負のときに「−１」となる図９(Ｈ)、(Ｉ)、(Ｊ)に示す
Ｕ相、Ｖ相及びＷ相の補正信号ＳU,ＳV,ＳWが各相の補
正信号発生器(38)から出力される。図９(Ｈ)、(Ｉ)、
(Ｊ)に示す各相の補正信号発生器(38)の補正信号ＳU,Ｓ
V,ＳWは各相の乗算器(39)に入力され、搬送波発生器(9)
の鋸歯搬送波ｈとの積信号が形成される。各相の乗算器
(39)から出力される積信号は、図９(Ａ)、(Ｂ)、(Ｃ)に
示すように鋸歯搬送波ｈを各相の交流出力電流ＩLU,Ｉ
LV,ＩLWの周波数に対して対称波に補正されたＵ相、Ｖ
相及びＷ相の補正搬送波ｈU1,ｈV1,ｈW1となる。Ｕ相、
Ｖ相及びＷ相の補正搬送波ｈU1,ｈV1,ｈW1の電圧レベル
は、各相の比較器(10)により図９(Ａ)、(Ｂ)、(Ｃ)に示
すＵ、Ｖ、Ｗ相基準電圧発生器(26,27,28)の基準電圧Ｖ
UR,ＶVR,ＶWRのレベルと比較され、その比較出力が図９
(Ｄ)、(Ｅ)、(Ｆ)に示すようにＵ、Ｖ、Ｗ相の交流出力
電流ＩLU,ＩLV,ＩLWの周波数に対して対称波に補正され
たＵ、Ｖ、Ｗ相の補正ＰＷＭ信号ＵU1,ＵV1,ＵW1として
各相の符号検出器(11)を介して出力される。Ｕ、Ｖ、Ｗ
相の補正ＰＷＭ信号ＵU1,ＵV1,ＵW1は、各相毎の反転器
(12)、デッドタイム形成器(13,14)及びゲートドライブ
回路(15,16)により、第１〜第６の制御パルス信号ＶG1
〜ＶG6としてそれぞれ各電力変換用ＩＧＢＴ(2,3)、(1
8,19)、(20,21)のゲート端子に出力される。第１〜第６
の制御パルス信号ＶG1〜ＶG6により、３対の電力変換用
ＩＧＢＴ(2,3)、(18,19)、(20,21)がオン・オフ駆動さ
れ、各電力変換用ＩＧＢＴ(2,3,18,19,20,21)のコレク
タ−エミッタ端子間にそれぞれ図１０(Ａ)〜(Ｆ)に示す
ようなスイッチング電流ＩT1,ＩT2,ＩT3,ＩT4,ＩT5,Ｉ
T6が流れる。また、図１０(Ａ)〜(Ｆ)に示すように、各
電力変換用ＩＧＢＴ(2,3,18,19,20,21)に流れるスイッ
チング電流ＩT1,ＩT2,ＩT3,ＩT4,ＩT5,ＩT6が正方向の
ときのターンオフのタイミングが搬送波発生器(9)の鋸
歯搬送波ｈのリセットのタイミングｔ0〜ｔ18に同期す
る。搬送波発生器(9)の鋸歯搬送波ｈのリセットのタイ
ミングｔ0〜ｔ18に同期して、共振転流回路(17)の各転
流用ＩＧＢＴ(31,32,33)が転流制御回路(37)によりオン
・オフ制御され、共振用コンデンサ(29)の両端の直流リ
ンク電圧ＶDLが図９(Ｋ)に示すように略０Ｖとなる。共
振転流回路(17)の動作については、図２１の場合と略同
様であるので説明は省略する。したがって、各電力変換
用ＩＧＢＴ(2,3)、(18,19)、(20,21)のターンオフのと
きに、共振転流回路(17)が動作して各電力変換用ＩＧＢ
Ｔ(2,3)、(18,19)、(20,21)のコレクタ−エミッタ端子
間の電圧が略０Ｖとなるので、各電力変換用ＩＧＢＴ
(2,3)、(18,19)、(20,21)のターンオフ時においてゼロ
電圧スイッチング（ＺＶＳ）となる。
される図９(Ｇ)に示すＵ相、Ｖ相及びＷ相の交流出力電
流ＩLU,ＩLV,ＩLWが電流検出器(43)により検出され、そ
の検出信号ＩU,ＩV,ＩWの符号が正のときに「＋１」、
負のときに「−１」となる図９(Ｈ)、(Ｉ)、(Ｊ)に示す
Ｕ相、Ｖ相及びＷ相の補正信号ＳU,ＳV,ＳWが各相の補
正信号発生器(38)から出力される。図９(Ｈ)、(Ｉ)、
(Ｊ)に示す各相の補正信号発生器(38)の補正信号ＳU,Ｓ
V,ＳWは各相の乗算器(39)に入力され、搬送波発生器(9)
の鋸歯搬送波ｈとの積信号が形成される。各相の乗算器
(39)から出力される積信号は、図９(Ａ)、(Ｂ)、(Ｃ)に
示すように鋸歯搬送波ｈを各相の交流出力電流ＩLU,Ｉ
LV,ＩLWの周波数に対して対称波に補正されたＵ相、Ｖ
相及びＷ相の補正搬送波ｈU1,ｈV1,ｈW1となる。Ｕ相、
Ｖ相及びＷ相の補正搬送波ｈU1,ｈV1,ｈW1の電圧レベル
は、各相の比較器(10)により図９(Ａ)、(Ｂ)、(Ｃ)に示
すＵ、Ｖ、Ｗ相基準電圧発生器(26,27,28)の基準電圧Ｖ
UR,ＶVR,ＶWRのレベルと比較され、その比較出力が図９
(Ｄ)、(Ｅ)、(Ｆ)に示すようにＵ、Ｖ、Ｗ相の交流出力
電流ＩLU,ＩLV,ＩLWの周波数に対して対称波に補正され
たＵ、Ｖ、Ｗ相の補正ＰＷＭ信号ＵU1,ＵV1,ＵW1として
各相の符号検出器(11)を介して出力される。Ｕ、Ｖ、Ｗ
相の補正ＰＷＭ信号ＵU1,ＵV1,ＵW1は、各相毎の反転器
(12)、デッドタイム形成器(13,14)及びゲートドライブ
回路(15,16)により、第１〜第６の制御パルス信号ＶG1
〜ＶG6としてそれぞれ各電力変換用ＩＧＢＴ(2,3)、(1
8,19)、(20,21)のゲート端子に出力される。第１〜第６
の制御パルス信号ＶG1〜ＶG6により、３対の電力変換用
ＩＧＢＴ(2,3)、(18,19)、(20,21)がオン・オフ駆動さ
れ、各電力変換用ＩＧＢＴ(2,3,18,19,20,21)のコレク
タ−エミッタ端子間にそれぞれ図１０(Ａ)〜(Ｆ)に示す
ようなスイッチング電流ＩT1,ＩT2,ＩT3,ＩT4,ＩT5,Ｉ
T6が流れる。また、図１０(Ａ)〜(Ｆ)に示すように、各
電力変換用ＩＧＢＴ(2,3,18,19,20,21)に流れるスイッ
チング電流ＩT1,ＩT2,ＩT3,ＩT4,ＩT5,ＩT6が正方向の
ときのターンオフのタイミングが搬送波発生器(9)の鋸
歯搬送波ｈのリセットのタイミングｔ0〜ｔ18に同期す
る。搬送波発生器(9)の鋸歯搬送波ｈのリセットのタイ
ミングｔ0〜ｔ18に同期して、共振転流回路(17)の各転
流用ＩＧＢＴ(31,32,33)が転流制御回路(37)によりオン
・オフ制御され、共振用コンデンサ(29)の両端の直流リ
ンク電圧ＶDLが図９(Ｋ)に示すように略０Ｖとなる。共
振転流回路(17)の動作については、図２１の場合と略同
様であるので説明は省略する。したがって、各電力変換
用ＩＧＢＴ(2,3)、(18,19)、(20,21)のターンオフのと
きに、共振転流回路(17)が動作して各電力変換用ＩＧＢ
Ｔ(2,3)、(18,19)、(20,21)のコレクタ−エミッタ端子
間の電圧が略０Ｖとなるので、各電力変換用ＩＧＢＴ
(2,3)、(18,19)、(20,21)のターンオフ時においてゼロ
電圧スイッチング（ＺＶＳ）となる。
【００３６】図８に示す実施の形態では、負荷(6)に供
給されるＵ、Ｖ、Ｗ相の交流出力電流ＩLU,ＩLV,ＩLWの
方向の切換時に同期してＵ、Ｖ、Ｗ相の補正ＰＷＭ信号
ＵU1,ＵV1,ＵW1が対称波となるので、図１に示す実施の
形態と略同様にＵ、Ｖ、Ｗ相の補正ＰＷＭ信号ＵU1,Ｕ
V1,ＵW1には偶数次の低次高調波成分が含まれない。こ
れにより、負荷(6)に供給される三相交流出力の波形が
正負対称に補正され、低次高調波による波形の歪みが少
ない三相交流出力を負荷(6)に供給することができる。
また、鋸歯搬送波ｈの１周期に対して１回のみの共振転
流回路(17)の動作で各電力変換用ＩＧＢＴ(2,3)、(18,1
9)、(20,21)のスイッチング損失を低減できるので、図
２１に示すように鋸歯搬送波ｈの１周期に対して相数に
応じた回数、即ち最高４回、共振転流回路(17)が動作す
る場合に比較して共振転流回路(17)の動作回数を削減す
ることができる。したがって、図２１に示す場合よりも
共振転流回路(17)での電力損失を低減することができ
る。また、共振転流回路(17)の動作回数が少ないため、
図２１に示すインバータ装置のように共振転流回路(17)
の動作タイミングの重複が生じない。したがって、各電
力変換用ＩＧＢＴ(2,3)、(18,19)、(20,21)がスイッチ
ングできない期間が殆ど無く、スイッチングタイミング
の制限を少なくできる。なお、図８に示す実施の形態で
は、図２１に示す共振転流回路(17)を使用したインバー
タ装置を示したが、その他の方式の共振転流回路を用い
ても略同様の効果を得ることが可能である。
給されるＵ、Ｖ、Ｗ相の交流出力電流ＩLU,ＩLV,ＩLWの
方向の切換時に同期してＵ、Ｖ、Ｗ相の補正ＰＷＭ信号
ＵU1,ＵV1,ＵW1が対称波となるので、図１に示す実施の
形態と略同様にＵ、Ｖ、Ｗ相の補正ＰＷＭ信号ＵU1,Ｕ
V1,ＵW1には偶数次の低次高調波成分が含まれない。こ
れにより、負荷(6)に供給される三相交流出力の波形が
正負対称に補正され、低次高調波による波形の歪みが少
ない三相交流出力を負荷(6)に供給することができる。
また、鋸歯搬送波ｈの１周期に対して１回のみの共振転
流回路(17)の動作で各電力変換用ＩＧＢＴ(2,3)、(18,1
9)、(20,21)のスイッチング損失を低減できるので、図
２１に示すように鋸歯搬送波ｈの１周期に対して相数に
応じた回数、即ち最高４回、共振転流回路(17)が動作す
る場合に比較して共振転流回路(17)の動作回数を削減す
ることができる。したがって、図２１に示す場合よりも
共振転流回路(17)での電力損失を低減することができ
る。また、共振転流回路(17)の動作回数が少ないため、
図２１に示すインバータ装置のように共振転流回路(17)
の動作タイミングの重複が生じない。したがって、各電
力変換用ＩＧＢＴ(2,3)、(18,19)、(20,21)がスイッチ
ングできない期間が殆ど無く、スイッチングタイミング
の制限を少なくできる。なお、図８に示す実施の形態で
は、図２１に示す共振転流回路(17)を使用したインバー
タ装置を示したが、その他の方式の共振転流回路を用い
ても略同様の効果を得ることが可能である。
【００３７】また、図１１に示す実施の形態のインバー
タ装置は、図８に示すインバータ装置において各電力変
換用ＩＧＢＴ(2,3)、(18,19)、(20,21)のコレクタ−エ
ミッタ端子間にスナバ用コンデンサ(44,45)、(46,47)、
(48,49)を接続し、各相毎に設けられた補正信号発生器
(38)と乗算器(39)との間に反転器(12)を接続したもので
ある。その他の回路構成は、図８に示すインバータ装置
と略同様である。
タ装置は、図８に示すインバータ装置において各電力変
換用ＩＧＢＴ(2,3)、(18,19)、(20,21)のコレクタ−エ
ミッタ端子間にスナバ用コンデンサ(44,45)、(46,47)、
(48,49)を接続し、各相毎に設けられた補正信号発生器
(38)と乗算器(39)との間に反転器(12)を接続したもので
ある。その他の回路構成は、図８に示すインバータ装置
と略同様である。
【００３８】図１１に示す構成において、負荷(6)に供
給される図１２(Ｇ)に示すＵ相、Ｖ相及びＷ相の交流出
力電流ＩLU,ＩLV,ＩLWが電流検出器(43)により検出さ
れ、その検出信号ＩU,ＩV,ＩWの符号が正のときに「＋
１」、負のときに「−１」となる図１２(Ｈ)、(Ｉ)、
(Ｊ)に示すＵ相、Ｖ相及びＷ相の補正信号ＳU,ＳV,ＳW
が各相の補正信号発生器(38)から出力される。図１２
(Ｈ)、(Ｉ)、(Ｊ)に示す各相の補正信号発生器(38)の補
正信号ＳU,ＳV,ＳWは反転器(12)を介して乗算器(39)に
入力され、搬送波発生器(9)の鋸歯搬送波ｈとの積信号
が形成される。各相の乗算器(39)から出力される積信号
は、図１２(Ａ)、(Ｂ)、(Ｃ)に示すように鋸歯搬送波ｈ
を各相の交流出力電流ＩLU,ＩLV,ＩLWの周波数に対して
対称波に補正されたＵ相、Ｖ相及びＷ相の補正搬送波ｈ
U1,ｈV1,ｈW1となる。Ｕ相、Ｖ相及びＷ相の補正搬送波
ｈU1,ｈV1,ｈW1の電圧レベルは、各相の比較器(10)によ
り図１２(Ａ)、(Ｂ)、(Ｃ)に示すＵ、Ｖ、Ｗ相基準電圧
発生器(26,27,28)の基準電圧ＶUR,ＶVR,ＶWRのレベルと
比較され、その比較出力が図１２(Ｄ)、(Ｅ)、(Ｆ)に示
すようにＵ、Ｖ、Ｗ相の交流出力電流ＩLU,ＩLV,ＩLWの
周波数に対して対称波に補正されたＵ、Ｖ、Ｗ相の補正
ＰＷＭ信号ＵU1,ＵV1,ＵW1として各相の符号検出器(11)
を介して出力される。Ｕ、Ｖ、Ｗ相の補正ＰＷＭ信号Ｕ
U1,ＵV1,ＵW1は、各相毎の反転器(12)、デッドタイム形
成器(13,14)及びゲートドライブ回路(15,16)により、第
１〜第６の制御パルス信号ＶG1〜ＶG6としてそれぞれ各
電力変換用ＩＧＢＴ(2,3)、(18,19)、(20,21)のゲート
端子に出力される。第１〜第６の制御パルス信号ＶG1〜
ＶG6により、３対の電力変換用ＩＧＢＴ(2,3)、(18,1
9)、(20,21)がオン・オフ駆動され、各電力変換用ＩＧ
ＢＴ(2,3,18,19,20,21)のコレクタ−エミッタ端子間に
それぞれ図１３(Ａ)〜(Ｆ)に示すようなスイッチング電
流ＩT1,ＩT2,ＩT3,ＩT4,ＩT5,ＩT6が流れる。また、図
１３(Ａ)〜(Ｆ)に示すように、各電力変換用ＩＧＢＴ
(2,3,18,19,20,21)に流れるスイッチング電流ＩT1,
ＩT2,ＩT3,ＩT4,ＩT5,ＩT6が正方向のときのターンオン
のタイミングが搬送波発生器(9)の鋸歯搬送波ｈのリセ
ットのタイミングｔ0〜ｔ18に同期する。搬送波発生器
(9)の鋸歯搬送波ｈのリセットのタイミングｔ0〜ｔ18に
同期して、共振転流回路(17)の各転流用ＩＧＢＴ(31,3
2,33)が転流制御回路(37)によりオン・オフ制御され、
共振用コンデンサ(29)の両端の直流リンク電圧ＶDLが図
１２(Ｋ)に示すように略０Ｖとなる。共振転流回路(17)
の動作については、図２１の場合と略同様であるので説
明は省略する。したがって、各電力変換用ＩＧＢＴ(2,
3)、(18,19)、(20,21)のターンオンのときに、共振転流
回路(17)が動作して各電力変換用ＩＧＢＴ(2,3)、(18,1
9)、(20,21)のコレクタ−エミッタ端子間の電圧が略０
Ｖとなるので、各電力変換用ＩＧＢＴ(2,3)、(18,19)、
(20,21)のターンオン時においてゼロ電圧スイッチング
（ＺＶＳ）となる。また、各電力変換用ＩＧＢＴ(2,
3)、(18,19)、(20,21)のターンオフ時は、スナバ用コン
デンサ(44,45)、(46,47)、(48,49)がスナバとして作用
して各電力変換用ＩＧＢＴ(2,3)、(18,19)、(20,21)の
コレクタ−エミッタ端子間の電圧が略０Ｖから緩やかに
上昇するので、各電力変換用ＩＧＢＴ(2,3)、(18,19)、
(20,21)のターンオフ時においてもゼロ電圧スイッチン
グとなる。
給される図１２(Ｇ)に示すＵ相、Ｖ相及びＷ相の交流出
力電流ＩLU,ＩLV,ＩLWが電流検出器(43)により検出さ
れ、その検出信号ＩU,ＩV,ＩWの符号が正のときに「＋
１」、負のときに「−１」となる図１２(Ｈ)、(Ｉ)、
(Ｊ)に示すＵ相、Ｖ相及びＷ相の補正信号ＳU,ＳV,ＳW
が各相の補正信号発生器(38)から出力される。図１２
(Ｈ)、(Ｉ)、(Ｊ)に示す各相の補正信号発生器(38)の補
正信号ＳU,ＳV,ＳWは反転器(12)を介して乗算器(39)に
入力され、搬送波発生器(9)の鋸歯搬送波ｈとの積信号
が形成される。各相の乗算器(39)から出力される積信号
は、図１２(Ａ)、(Ｂ)、(Ｃ)に示すように鋸歯搬送波ｈ
を各相の交流出力電流ＩLU,ＩLV,ＩLWの周波数に対して
対称波に補正されたＵ相、Ｖ相及びＷ相の補正搬送波ｈ
U1,ｈV1,ｈW1となる。Ｕ相、Ｖ相及びＷ相の補正搬送波
ｈU1,ｈV1,ｈW1の電圧レベルは、各相の比較器(10)によ
り図１２(Ａ)、(Ｂ)、(Ｃ)に示すＵ、Ｖ、Ｗ相基準電圧
発生器(26,27,28)の基準電圧ＶUR,ＶVR,ＶWRのレベルと
比較され、その比較出力が図１２(Ｄ)、(Ｅ)、(Ｆ)に示
すようにＵ、Ｖ、Ｗ相の交流出力電流ＩLU,ＩLV,ＩLWの
周波数に対して対称波に補正されたＵ、Ｖ、Ｗ相の補正
ＰＷＭ信号ＵU1,ＵV1,ＵW1として各相の符号検出器(11)
を介して出力される。Ｕ、Ｖ、Ｗ相の補正ＰＷＭ信号Ｕ
U1,ＵV1,ＵW1は、各相毎の反転器(12)、デッドタイム形
成器(13,14)及びゲートドライブ回路(15,16)により、第
１〜第６の制御パルス信号ＶG1〜ＶG6としてそれぞれ各
電力変換用ＩＧＢＴ(2,3)、(18,19)、(20,21)のゲート
端子に出力される。第１〜第６の制御パルス信号ＶG1〜
ＶG6により、３対の電力変換用ＩＧＢＴ(2,3)、(18,1
9)、(20,21)がオン・オフ駆動され、各電力変換用ＩＧ
ＢＴ(2,3,18,19,20,21)のコレクタ−エミッタ端子間に
それぞれ図１３(Ａ)〜(Ｆ)に示すようなスイッチング電
流ＩT1,ＩT2,ＩT3,ＩT4,ＩT5,ＩT6が流れる。また、図
１３(Ａ)〜(Ｆ)に示すように、各電力変換用ＩＧＢＴ
(2,3,18,19,20,21)に流れるスイッチング電流ＩT1,
ＩT2,ＩT3,ＩT4,ＩT5,ＩT6が正方向のときのターンオン
のタイミングが搬送波発生器(9)の鋸歯搬送波ｈのリセ
ットのタイミングｔ0〜ｔ18に同期する。搬送波発生器
(9)の鋸歯搬送波ｈのリセットのタイミングｔ0〜ｔ18に
同期して、共振転流回路(17)の各転流用ＩＧＢＴ(31,3
2,33)が転流制御回路(37)によりオン・オフ制御され、
共振用コンデンサ(29)の両端の直流リンク電圧ＶDLが図
１２(Ｋ)に示すように略０Ｖとなる。共振転流回路(17)
の動作については、図２１の場合と略同様であるので説
明は省略する。したがって、各電力変換用ＩＧＢＴ(2,
3)、(18,19)、(20,21)のターンオンのときに、共振転流
回路(17)が動作して各電力変換用ＩＧＢＴ(2,3)、(18,1
9)、(20,21)のコレクタ−エミッタ端子間の電圧が略０
Ｖとなるので、各電力変換用ＩＧＢＴ(2,3)、(18,19)、
(20,21)のターンオン時においてゼロ電圧スイッチング
（ＺＶＳ）となる。また、各電力変換用ＩＧＢＴ(2,
3)、(18,19)、(20,21)のターンオフ時は、スナバ用コン
デンサ(44,45)、(46,47)、(48,49)がスナバとして作用
して各電力変換用ＩＧＢＴ(2,3)、(18,19)、(20,21)の
コレクタ−エミッタ端子間の電圧が略０Ｖから緩やかに
上昇するので、各電力変換用ＩＧＢＴ(2,3)、(18,19)、
(20,21)のターンオフ時においてもゼロ電圧スイッチン
グとなる。
【００３９】図１１に示す実施の形態では、負荷(6)に
供給されるＵ、Ｖ、Ｗ相の交流出力電流ＩLU,ＩLV,ＩLW
の方向の切換時に同期してＵ、Ｖ、Ｗ相の補正ＰＷＭ信
号ＵU1,ＵV1,ＵW1が対称波となり、Ｕ、Ｖ、Ｗ相の補正
ＰＷＭ信号ＵU1,ＵV1,ＵW1には偶数次の低次高調波成分
が含まれないので、負荷(6)に供給される三相交流出力
の波形が正負対称に補正される。したがって、図８に示
す実施の形態と同様に低次高調波による波形の歪みが少
ない三相交流出力を負荷(6)に供給することができる。
また、鋸歯搬送波ｈの１周期に対して１回のみ共振転流
回路(17)が動作するので、図８に示す実施の形態と同様
に共振転流回路(17)の動作回数を削減して共振転流回路
(17)での電力損失を低減することができる。また、共振
転流回路(17)の動作回数が少ないため、図８に示す実施
の形態と同様にスイッチングタイミングの制限を少なく
できる。更に、各電力変換用ＩＧＢＴ(2,3)、(18,19)、
(20,21)の全てのスイッチング動作時においてゼロ電圧
スイッチングとなるので、図８に示す実施の形態のイン
バータ装置に比較してサージ電圧、サージ電流及びスイ
ッチング損失を更に低減できる利点がある。
供給されるＵ、Ｖ、Ｗ相の交流出力電流ＩLU,ＩLV,ＩLW
の方向の切換時に同期してＵ、Ｖ、Ｗ相の補正ＰＷＭ信
号ＵU1,ＵV1,ＵW1が対称波となり、Ｕ、Ｖ、Ｗ相の補正
ＰＷＭ信号ＵU1,ＵV1,ＵW1には偶数次の低次高調波成分
が含まれないので、負荷(6)に供給される三相交流出力
の波形が正負対称に補正される。したがって、図８に示
す実施の形態と同様に低次高調波による波形の歪みが少
ない三相交流出力を負荷(6)に供給することができる。
また、鋸歯搬送波ｈの１周期に対して１回のみ共振転流
回路(17)が動作するので、図８に示す実施の形態と同様
に共振転流回路(17)の動作回数を削減して共振転流回路
(17)での電力損失を低減することができる。また、共振
転流回路(17)の動作回数が少ないため、図８に示す実施
の形態と同様にスイッチングタイミングの制限を少なく
できる。更に、各電力変換用ＩＧＢＴ(2,3)、(18,19)、
(20,21)の全てのスイッチング動作時においてゼロ電圧
スイッチングとなるので、図８に示す実施の形態のイン
バータ装置に比較してサージ電圧、サージ電流及びスイ
ッチング損失を更に低減できる利点がある。
【００４０】また、図１４に示す実施の形態のインバー
タ装置は、図５に示す制御回路(7)のデッドタイム形成
器(13,14)及びゲートドライブ回路(15,16)の代わりに、
補正信号発生器(38)の補正信号Ｓに応じて一対の電力変
換用ＩＧＢＴ(2,3)のいずれかのスイッチング動作を休
止するゲート切換手段(50)を設けたものである。ゲート
切換手段(50)は、符号検出器(11)及び電力変換用ＩＧＢ
Ｔ(2)のゲート端子及び補正信号発生器(38)間に接続さ
れるゲートドライブ回路(51)と、補正信号発生器(38)に
接続される反転器(12)と、符号検出器(11)及びもう一方
の電力変換用ＩＧＢＴ(3)のゲート端子及び反転器(12)
間に接続されるもう一方のゲートドライブ回路(52)とか
ら構成される。ゲートドライブ回路(51)は、補正信号発
生器(38)の補正信号Ｓが「＋１」のときは符号検出器(1
1)から入力されるＰＷＭ信号Ｕを第１の制御パルス信号
ＶG1として電力変換用ＩＧＢＴ(2)のゲート端子に付与
し、補正信号Ｓが「−１」のときは電力変換用ＩＧＢＴ
(2)のゲート端子に低(Ｌ)レベル一定のオフ信号を付与
する。もう一方のゲートドライブ回路(52)は、補正信号
発生器(38)の補正信号Ｓが「−１」のときは符号検出器
(11)から反転器(12)を介して入力される反転ＰＷＭ信号
−Ｕを第２の制御パルス信号ＶG2としてもう一方の電力
変換用ＩＧＢＴ(3)のゲート端子に付与し、補正信号Ｓ
が「＋１」のときはもう一方の電力変換用ＩＧＢＴ(3)
のゲート端子に低(Ｌ)レベル一定のオフ信号を付与す
る。その他の回路構成は、図５に示す実施の形態のイン
バータ装置と略同様である。
タ装置は、図５に示す制御回路(7)のデッドタイム形成
器(13,14)及びゲートドライブ回路(15,16)の代わりに、
補正信号発生器(38)の補正信号Ｓに応じて一対の電力変
換用ＩＧＢＴ(2,3)のいずれかのスイッチング動作を休
止するゲート切換手段(50)を設けたものである。ゲート
切換手段(50)は、符号検出器(11)及び電力変換用ＩＧＢ
Ｔ(2)のゲート端子及び補正信号発生器(38)間に接続さ
れるゲートドライブ回路(51)と、補正信号発生器(38)に
接続される反転器(12)と、符号検出器(11)及びもう一方
の電力変換用ＩＧＢＴ(3)のゲート端子及び反転器(12)
間に接続されるもう一方のゲートドライブ回路(52)とか
ら構成される。ゲートドライブ回路(51)は、補正信号発
生器(38)の補正信号Ｓが「＋１」のときは符号検出器(1
1)から入力されるＰＷＭ信号Ｕを第１の制御パルス信号
ＶG1として電力変換用ＩＧＢＴ(2)のゲート端子に付与
し、補正信号Ｓが「−１」のときは電力変換用ＩＧＢＴ
(2)のゲート端子に低(Ｌ)レベル一定のオフ信号を付与
する。もう一方のゲートドライブ回路(52)は、補正信号
発生器(38)の補正信号Ｓが「−１」のときは符号検出器
(11)から反転器(12)を介して入力される反転ＰＷＭ信号
−Ｕを第２の制御パルス信号ＶG2としてもう一方の電力
変換用ＩＧＢＴ(3)のゲート端子に付与し、補正信号Ｓ
が「＋１」のときはもう一方の電力変換用ＩＧＢＴ(3)
のゲート端子に低(Ｌ)レベル一定のオフ信号を付与す
る。その他の回路構成は、図５に示す実施の形態のイン
バータ装置と略同様である。
【００４１】図１４に示す構成において、負荷(6)に流
れる交流出力の電流ＩLが電流検出器(43)により検出さ
れ、その検出信号Ｉの符号が正のときに「＋１」、負の
ときに「−１」となる補正信号Ｓが補正信号発生器(38)
から出力される。補正信号発生器(38)の補正信号Ｓが
「＋１」のときは、ゲート切換手段(50)のゲートドライ
ブ回路(51)から電力変換用ＩＧＢＴ(2)のゲート端子に
第１の制御パルス信号ＶG1が出力されると共に、もう一
方のゲートドライブ回路(52)からもう一方の電力変換用
ＩＧＢＴ(3)のゲート端子に低(Ｌ)レベル一定のオフ信
号が出力される。これにより、負荷(6)に流れる交流出
力の電流ＩLが正の半周期のときは、電力変換用ＩＧＢ
Ｔ(2)がスイッチング動作されると共にもう一方の電力
変換用ＩＧＢＴ(3)がオフ状態に保持される。また、補
正信号発生器(38)の補正信号Ｓが「−１」のときは、ゲ
ート切換手段(50)のゲートドライブ回路(51)から電力変
換用ＩＧＢＴ(2)のゲート端子に低(Ｌ)レベル一定のオ
フ信号が出力されると共に、もう一方のゲートドライブ
回路(52)からもう一方の電力変換用ＩＧＢＴ(3)のゲー
ト端子に第２の制御パルス信号ＶG2が出力される。これ
により、負荷(6)に流れる交流出力の電流ＩLが負の半周
期のときは、電力変換用ＩＧＢＴ(2)がオフ状態に保持
されると共にもう一方の電力変換用ＩＧＢＴ(3)がスイ
ッチング動作される。
れる交流出力の電流ＩLが電流検出器(43)により検出さ
れ、その検出信号Ｉの符号が正のときに「＋１」、負の
ときに「−１」となる補正信号Ｓが補正信号発生器(38)
から出力される。補正信号発生器(38)の補正信号Ｓが
「＋１」のときは、ゲート切換手段(50)のゲートドライ
ブ回路(51)から電力変換用ＩＧＢＴ(2)のゲート端子に
第１の制御パルス信号ＶG1が出力されると共に、もう一
方のゲートドライブ回路(52)からもう一方の電力変換用
ＩＧＢＴ(3)のゲート端子に低(Ｌ)レベル一定のオフ信
号が出力される。これにより、負荷(6)に流れる交流出
力の電流ＩLが正の半周期のときは、電力変換用ＩＧＢ
Ｔ(2)がスイッチング動作されると共にもう一方の電力
変換用ＩＧＢＴ(3)がオフ状態に保持される。また、補
正信号発生器(38)の補正信号Ｓが「−１」のときは、ゲ
ート切換手段(50)のゲートドライブ回路(51)から電力変
換用ＩＧＢＴ(2)のゲート端子に低(Ｌ)レベル一定のオ
フ信号が出力されると共に、もう一方のゲートドライブ
回路(52)からもう一方の電力変換用ＩＧＢＴ(3)のゲー
ト端子に第２の制御パルス信号ＶG2が出力される。これ
により、負荷(6)に流れる交流出力の電流ＩLが負の半周
期のときは、電力変換用ＩＧＢＴ(2)がオフ状態に保持
されると共にもう一方の電力変換用ＩＧＢＴ(3)がスイ
ッチング動作される。
【００４２】図１４に示す実施の形態では、負荷(6)に
供給される交流出力の電流ＩLの方向に応じて一対の電
力変換用ＩＧＢＴ(2,3)のうち電流の流れない方のスイ
ッチング動作をゲート切換手段(50)により休止する。し
たがって、一対の電力変換用ＩＧＢＴ(2,3)が同時にス
イッチング動作することがないため、図５に示す実施の
形態に比較してデッドタイム形成器(13,14)を省略で
き、制御回路(7)の回路構成を簡素化できる利点があ
る。
供給される交流出力の電流ＩLの方向に応じて一対の電
力変換用ＩＧＢＴ(2,3)のうち電流の流れない方のスイ
ッチング動作をゲート切換手段(50)により休止する。し
たがって、一対の電力変換用ＩＧＢＴ(2,3)が同時にス
イッチング動作することがないため、図５に示す実施の
形態に比較してデッドタイム形成器(13,14)を省略で
き、制御回路(7)の回路構成を簡素化できる利点があ
る。
【００４３】また、図１５に示す実施の形態のインバー
タ装置では、基準電圧発生器(8)の基準電圧ＶRから電圧
補正値ΔＶを演算する電圧補正値演算手段としての電圧
補正値演算回路(53)と、鋸歯搬送波ｈに対する補正信号
Ｓの値の切換時を含む任意の期間に基準電圧ＶRに対し
て電圧補正値演算回路(53)の電圧補正値ΔＶを付加して
補正基準電圧ＶR2を出力する補正基準電圧発生手段とを
図１に示すインバータ装置の制御回路(7)に設けてい
る。電圧補正値演算回路(53)は、基準電圧発生器(8)の
基準電圧ＶRに基づいてΔＶ＝(１−ＶR 2)／８の関数で
示される電圧補正値ΔＶを出力する。補正基準電圧発生
手段は、第１及び第２の遅延回路(54,55)と、第１及び
第２の減算器(56,57)と、乗算器(58)とから構成され
る。第１の遅延回路(54)は、補正信号発生器(38)から出
力される補正信号Ｓ0を鋸歯搬送波ｈの１周期分の時間
だけ遅延させて鋸歯搬送波ｈに対する補正信号Ｓを出力
する。第２の遅延回路(55)は、第１の遅延回路(54)から
出力される補正信号Ｓを更に鋸歯搬送波ｈの１周期分の
時間だけ遅延させた補正信号Ｓ1を出力する。第１の減
算器(56)は、第２の遅延回路(55)から出力される補正信
号Ｓ1と補正信号発生器(38)から出力される補正信号Ｓ0
との差信号Ｓ2を出力する。乗算器(58)は、電圧補正値
演算回路(53)の電圧補正値ΔＶと第１の減算器(56)の差
信号Ｓ2との積を表す電圧補正信号ΔＶ1を出力する。第
２の減算器(57)は、基準電圧発生器(8)の基準電圧ＶRと
乗算器(58)の電圧補正信号ΔＶ1との差を表す補正基準
電圧ＶR2を出力する。また、図１５に示す制御回路(7)
の比較器(10)は、第２の減算器(57)から出力される補正
基準電圧ＶR2のレベルと乗算器(39)から出力される補正
搬送波ｈ1の電圧レベルとを比較し、符号検出器(11)を
介して補正ＰＷＭ信号Ｕ1を出力する。その他の構成
は、図１に示す制御回路(7)と略同様である。
タ装置では、基準電圧発生器(8)の基準電圧ＶRから電圧
補正値ΔＶを演算する電圧補正値演算手段としての電圧
補正値演算回路(53)と、鋸歯搬送波ｈに対する補正信号
Ｓの値の切換時を含む任意の期間に基準電圧ＶRに対し
て電圧補正値演算回路(53)の電圧補正値ΔＶを付加して
補正基準電圧ＶR2を出力する補正基準電圧発生手段とを
図１に示すインバータ装置の制御回路(7)に設けてい
る。電圧補正値演算回路(53)は、基準電圧発生器(8)の
基準電圧ＶRに基づいてΔＶ＝(１−ＶR 2)／８の関数で
示される電圧補正値ΔＶを出力する。補正基準電圧発生
手段は、第１及び第２の遅延回路(54,55)と、第１及び
第２の減算器(56,57)と、乗算器(58)とから構成され
る。第１の遅延回路(54)は、補正信号発生器(38)から出
力される補正信号Ｓ0を鋸歯搬送波ｈの１周期分の時間
だけ遅延させて鋸歯搬送波ｈに対する補正信号Ｓを出力
する。第２の遅延回路(55)は、第１の遅延回路(54)から
出力される補正信号Ｓを更に鋸歯搬送波ｈの１周期分の
時間だけ遅延させた補正信号Ｓ1を出力する。第１の減
算器(56)は、第２の遅延回路(55)から出力される補正信
号Ｓ1と補正信号発生器(38)から出力される補正信号Ｓ0
との差信号Ｓ2を出力する。乗算器(58)は、電圧補正値
演算回路(53)の電圧補正値ΔＶと第１の減算器(56)の差
信号Ｓ2との積を表す電圧補正信号ΔＶ1を出力する。第
２の減算器(57)は、基準電圧発生器(8)の基準電圧ＶRと
乗算器(58)の電圧補正信号ΔＶ1との差を表す補正基準
電圧ＶR2を出力する。また、図１５に示す制御回路(7)
の比較器(10)は、第２の減算器(57)から出力される補正
基準電圧ＶR2のレベルと乗算器(39)から出力される補正
搬送波ｈ1の電圧レベルとを比較し、符号検出器(11)を
介して補正ＰＷＭ信号Ｕ1を出力する。その他の構成
は、図１に示す制御回路(7)と略同様である。
【００４４】図１５に示す構成において、補正信号発生
器(38)から出力される補正信号Ｓ0が第１の遅延回路(5
4)により鋸歯搬送波ｈの１周期分の時間だけ遅延され、
図１６(Ｂ)に示す鋸歯搬送波ｈに対する補正信号Ｓとし
て出力される。図１６(Ｂ)に示す第１の遅延回路(54)の
補正信号Ｓは、搬送波発生器(9)の鋸歯搬送波ｈと共に
乗算器(39)に入力され、図１６(Ｃ)に示す補正搬送波ｈ
1が形成される。これと同時に、第１の遅延回路(54)の
補正信号Ｓは第２の遅延回路(55)に入力され、補正信号
Ｓから更に鋸歯搬送波ｈの１周期分の時間だけ遅延した
補正信号Ｓ1が出力される。第２の遅延回路(55)の補正
信号Ｓ1は補正信号発生器(38)の補正信号Ｓ0と共に第１
の減算器(56)に入力され、補正信号Ｓ1と補正信号Ｓ0と
の差信号Ｓ2が出力される。よって、第１の減算器(56)
から出力される差信号Ｓ2は鋸歯搬送波ｈに対する補正
信号Ｓの電圧レベルの切換時を中心として鋸歯搬送波ｈ
の２周期分の時間のパルス幅を有する矩形パルス信号と
なる。第１の減算器(56)の差信号Ｓ2は、電圧補正値演
算回路(53)の電圧補正値ΔＶ＝(１−ＶR 2)／８と共に乗
算器(58)に入力され、電圧補正信号ΔＶ1が形成され
る。乗算器(58)の電圧補正信号ΔＶ1は基準電圧発生器
(8)の基準電圧ＶRと共に第２の減算器(57)に入力され、
基準電圧ＶRと電圧補正信号ΔＶ1との差信号が図１６
(Ａ)に示す補正基準電圧ＶR2として出力される。第２の
減算器(57)の補正基準電圧ＶR2のレベルは比較器(10)に
より乗算器(39)の補正搬送波ｈ1の電圧レベルと比較さ
れ、それらの比較出力が符号検出器(11)を介して図１６
(Ｄ)に示す補正ＰＷＭ信号Ｕ1として出力される。これ
以降の動作は図１に示す制御回路(7)の動作と略同様で
あるため、説明は省略する。
器(38)から出力される補正信号Ｓ0が第１の遅延回路(5
4)により鋸歯搬送波ｈの１周期分の時間だけ遅延され、
図１６(Ｂ)に示す鋸歯搬送波ｈに対する補正信号Ｓとし
て出力される。図１６(Ｂ)に示す第１の遅延回路(54)の
補正信号Ｓは、搬送波発生器(9)の鋸歯搬送波ｈと共に
乗算器(39)に入力され、図１６(Ｃ)に示す補正搬送波ｈ
1が形成される。これと同時に、第１の遅延回路(54)の
補正信号Ｓは第２の遅延回路(55)に入力され、補正信号
Ｓから更に鋸歯搬送波ｈの１周期分の時間だけ遅延した
補正信号Ｓ1が出力される。第２の遅延回路(55)の補正
信号Ｓ1は補正信号発生器(38)の補正信号Ｓ0と共に第１
の減算器(56)に入力され、補正信号Ｓ1と補正信号Ｓ0と
の差信号Ｓ2が出力される。よって、第１の減算器(56)
から出力される差信号Ｓ2は鋸歯搬送波ｈに対する補正
信号Ｓの電圧レベルの切換時を中心として鋸歯搬送波ｈ
の２周期分の時間のパルス幅を有する矩形パルス信号と
なる。第１の減算器(56)の差信号Ｓ2は、電圧補正値演
算回路(53)の電圧補正値ΔＶ＝(１−ＶR 2)／８と共に乗
算器(58)に入力され、電圧補正信号ΔＶ1が形成され
る。乗算器(58)の電圧補正信号ΔＶ1は基準電圧発生器
(8)の基準電圧ＶRと共に第２の減算器(57)に入力され、
基準電圧ＶRと電圧補正信号ΔＶ1との差信号が図１６
(Ａ)に示す補正基準電圧ＶR2として出力される。第２の
減算器(57)の補正基準電圧ＶR2のレベルは比較器(10)に
より乗算器(39)の補正搬送波ｈ1の電圧レベルと比較さ
れ、それらの比較出力が符号検出器(11)を介して図１６
(Ｄ)に示す補正ＰＷＭ信号Ｕ1として出力される。これ
以降の動作は図１に示す制御回路(7)の動作と略同様で
あるため、説明は省略する。
【００４５】図１５に示す実施の形態では、鋸歯搬送波
ｈに対する補正信号Ｓの電圧レベルの切換時の前後に基
準電圧ＶRに対して電圧補正値ΔＶを付加して基準電圧
ＶRを補正することにより、補正搬送波ｈ1の切換時に発
生する補正ＰＷＭ信号Ｕ1のパルス幅の拡がりが抑制さ
れ、負荷(6)に供給される交流出力の波形の歪みが補正
される。したがって、補正搬送波ｈ1の切換時に発生す
る交流出力の波形の歪みを最小限に抑えることができ
る。図１６及び図１７は、それぞれ基準電圧ＶRの補正
をした場合としない場合のシミュレーション波形を示
す。補正をしない場合は図１７(Ｅ)及び(Ｆ)に示すよう
に補正搬送波ｈ1の切換時に交流出力の電圧ＶO及び交流
出力の電流ＩLの波形が歪むが、補正をした場合は図１
６(Ｅ)及び(Ｆ)に示すように交流出力の電圧ＶO及び交
流出力の電流ＩLの波形の歪みを抑えることができる。
なお、この実施の形態では、電圧補正値ΔＶを基準電圧
ＶRの関数としたが、固定値又は他の演算式でも類似の
作用効果が得られる。
ｈに対する補正信号Ｓの電圧レベルの切換時の前後に基
準電圧ＶRに対して電圧補正値ΔＶを付加して基準電圧
ＶRを補正することにより、補正搬送波ｈ1の切換時に発
生する補正ＰＷＭ信号Ｕ1のパルス幅の拡がりが抑制さ
れ、負荷(6)に供給される交流出力の波形の歪みが補正
される。したがって、補正搬送波ｈ1の切換時に発生す
る交流出力の波形の歪みを最小限に抑えることができ
る。図１６及び図１７は、それぞれ基準電圧ＶRの補正
をした場合としない場合のシミュレーション波形を示
す。補正をしない場合は図１７(Ｅ)及び(Ｆ)に示すよう
に補正搬送波ｈ1の切換時に交流出力の電圧ＶO及び交流
出力の電流ＩLの波形が歪むが、補正をした場合は図１
６(Ｅ)及び(Ｆ)に示すように交流出力の電圧ＶO及び交
流出力の電流ＩLの波形の歪みを抑えることができる。
なお、この実施の形態では、電圧補正値ΔＶを基準電圧
ＶRの関数としたが、固定値又は他の演算式でも類似の
作用効果が得られる。
【００４６】本発明の実施態様は前記の各実施の形態に
限定されず、更に種々の変更が可能である。例えば、上
記の各実施の形態では、電力変換用スイッチング素子及
び転流用スイッチング素子としてＩＧＢＴ（絶縁ゲート
型バイポーラトランジスタ）を使用した形態を示した
が、ＭＯＳ-ＦＥＴ（ＭＯＳ型電界効果トランジス
タ）、接合型バイポーラトランジスタ、Ｊ-ＦＥＴ（接
合型電界効果トランジスタ）又はサイリスタ等も使用可
能である。また、上記の各実施の形態では、単相又は三
相のインバータ装置に本発明を適用した形態を示した
が、４つ以上の相出力を有する多相インバータ装置にも
本発明を適用することが可能である。更に、本発明は直
流電力を交流電力に変換するインバータ装置に限定する
ことなく、交流電力を直流電力に変換するコンバータ装
置にも適用が可能である。特に力率改善型コンバータ装
置に本発明を適用した場合は、交流入力の波形が対称波
となり波形歪みが改善されるので、交流入力電流を交流
入力電圧に正確に追従させることができ、入力力率の改
善効果を更に向上することが可能となる。
限定されず、更に種々の変更が可能である。例えば、上
記の各実施の形態では、電力変換用スイッチング素子及
び転流用スイッチング素子としてＩＧＢＴ（絶縁ゲート
型バイポーラトランジスタ）を使用した形態を示した
が、ＭＯＳ-ＦＥＴ（ＭＯＳ型電界効果トランジス
タ）、接合型バイポーラトランジスタ、Ｊ-ＦＥＴ（接
合型電界効果トランジスタ）又はサイリスタ等も使用可
能である。また、上記の各実施の形態では、単相又は三
相のインバータ装置に本発明を適用した形態を示した
が、４つ以上の相出力を有する多相インバータ装置にも
本発明を適用することが可能である。更に、本発明は直
流電力を交流電力に変換するインバータ装置に限定する
ことなく、交流電力を直流電力に変換するコンバータ装
置にも適用が可能である。特に力率改善型コンバータ装
置に本発明を適用した場合は、交流入力の波形が対称波
となり波形歪みが改善されるので、交流入力電流を交流
入力電圧に正確に追従させることができ、入力力率の改
善効果を更に向上することが可能となる。
【００４７】
【発明の効果】本発明によれば、低次高調波による交流
出力又は交流入力の波形の歪みを低減できるので、低損
失で高力率の電力変換装置を実現できる。また、共振転
流回路を有する場合は、共振転流回路での電力損失を低
減でき且つスイッチングタイミングの制限が少ないの
で、効率の高い電力変換装置を実現できる。
出力又は交流入力の波形の歪みを低減できるので、低損
失で高力率の電力変換装置を実現できる。また、共振転
流回路を有する場合は、共振転流回路での電力損失を低
減でき且つスイッチングタイミングの制限が少ないの
で、効率の高い電力変換装置を実現できる。
【図１】 本発明による電力変換装置の制御装置を搬送
波比較方式のインバータ装置に適用した一実施の形態を
示す電気回路図
波比較方式のインバータ装置に適用した一実施の形態を
示す電気回路図
【図２】 図１に示す回路の各部の信号及び電圧を示す
波形図
波形図
【図３】 本発明の第２の実施の形態を示す電気回路図
【図４】 本発明の第３の実施の形態を示す電気回路図
【図５】 本発明の第４の実施の形態を示す電気回路図
【図６】 図５に示す回路の各部の信号及び電圧及び電
流を示す波形図
流を示す波形図
【図７】 図５に示す実施の形態の電力変換装置の制御
装置を三相インバータ装置に適用した場合の実施の形態
を示す電気回路図
装置を三相インバータ装置に適用した場合の実施の形態
を示す電気回路図
【図８】 図２１に示す共振ＤＣリンク型ＰＷＭインバ
ータ装置に本発明を適用した一実施の形態を示す電気回
路図
ータ装置に本発明を適用した一実施の形態を示す電気回
路図
【図９】 図８に示す回路の各部の信号及び電圧及び電
流を示す波形図
流を示す波形図
【図１０】 図８に示す各電力変換用ＩＧＢＴのスイッ
チング電流を示す波形図
チング電流を示す波形図
【図１１】 図８に示すインバータ装置の変更実施の形
態を示す電気回路図
態を示す電気回路図
【図１２】 図１１に示す回路の各部の信号及び電圧及
び電流を示す波形図
び電流を示す波形図
【図１３】 図１１に示す各電力変換用ＩＧＢＴのスイ
ッチング電流を示す波形図
ッチング電流を示す波形図
【図１４】 本発明の第５の実施の形態を示す電気回路
図
図
【図１５】 本発明の第６の実施の形態を示す電気回路
図
図
【図１６】 図１５に示す回路の基準電圧の補正をした
ときのシミュレーション波形図
ときのシミュレーション波形図
【図１７】 図１５に示す回路の基準電圧の補正をしな
いときのシミュレーション波形図
いときのシミュレーション波形図
【図１８】 従来の搬送波比較方式のインバータ装置を
示す電気回路図
示す電気回路図
【図１９】 図１８に示す回路の各部の信号を示す波形
図
図
【図２０】 図１８に示す回路の制御パルス信号を示す
拡大波形図
拡大波形図
【図２１】 従来の共振ＤＣリンク型ＰＷＭインバータ
装置を示す電気回路図
装置を示す電気回路図
【図２２】 図２１に示す回路の各部の信号及び電圧及
び電流を示す波形図
び電流を示す波形図
【図２３】 図２１に示す各電力変換用ＩＧＢＴのスイ
ッチング電流を示す波形図
ッチング電流を示す波形図
(1)・・直流電源、 (2,3)・・電力変換用ＩＧＢＴ（ス
イッチング素子）、(4,5)・・ダイオード、 (6)・・負
荷、 (7)・・制御回路（制御装置）、 (8)・・基準電
圧発生器（基準電圧発生手段）、 (9)・・搬送波発生
器（搬送波発生手段）、 (10)・・比較器（比較手
段）、 (11)・・符号検出器、 (12)・・反転器、 (1
3,14)・・デッドタイム形成器、 (15,16)・・ゲートド
ライブ回路、 (17)・・共振転流回路、 (18,19,20,2
1)・・電力変換用ＩＧＢＴ、 (22,23,24,25)・・ダイ
オード、 (26)・・Ｕ相基準電圧発生器、 (27)・・Ｖ
相基準電圧発生器、 (28)・・Ｗ相基準電圧発生器、
(29)・・共振用コンデンサ、(30)・・共振用リアクト
ル、 (31,32,33)・・転流用ＩＧＢＴ、 (34,35,36)・
・転流用ダイオード、 (37)・・転流制御回路、 (38)
・・補正信号発生器（補正信号発生手段）、 (39)・・
乗算器（乗算手段）、 (40)・・第１の乗算器（第１の
乗算手段）、 (41)・・第２の乗算器（第２の乗算手
段）、 (42)・・信号切換器（信号切換手段）、 (43)
・・電流検出器（電流検出手段）、 (44,45,46,47,48,
49)・・スナバ用コンデンサ、 (50)・・ゲート切換手
段、 (51,52)・・ゲートドライブ回路、 (53)・・電
圧補正値演算回路（電圧補正値演算手段）、 (54)・・
第１の遅延回路、 (55)・・第２の遅延回路、(56)・・
第１の減算器、 (57)・・第２の減算器、 (58)・・乗
算器
イッチング素子）、(4,5)・・ダイオード、 (6)・・負
荷、 (7)・・制御回路（制御装置）、 (8)・・基準電
圧発生器（基準電圧発生手段）、 (9)・・搬送波発生
器（搬送波発生手段）、 (10)・・比較器（比較手
段）、 (11)・・符号検出器、 (12)・・反転器、 (1
3,14)・・デッドタイム形成器、 (15,16)・・ゲートド
ライブ回路、 (17)・・共振転流回路、 (18,19,20,2
1)・・電力変換用ＩＧＢＴ、 (22,23,24,25)・・ダイ
オード、 (26)・・Ｕ相基準電圧発生器、 (27)・・Ｖ
相基準電圧発生器、 (28)・・Ｗ相基準電圧発生器、
(29)・・共振用コンデンサ、(30)・・共振用リアクト
ル、 (31,32,33)・・転流用ＩＧＢＴ、 (34,35,36)・
・転流用ダイオード、 (37)・・転流制御回路、 (38)
・・補正信号発生器（補正信号発生手段）、 (39)・・
乗算器（乗算手段）、 (40)・・第１の乗算器（第１の
乗算手段）、 (41)・・第２の乗算器（第２の乗算手
段）、 (42)・・信号切換器（信号切換手段）、 (43)
・・電流検出器（電流検出手段）、 (44,45,46,47,48,
49)・・スナバ用コンデンサ、 (50)・・ゲート切換手
段、 (51,52)・・ゲートドライブ回路、 (53)・・電
圧補正値演算回路（電圧補正値演算手段）、 (54)・・
第１の遅延回路、 (55)・・第２の遅延回路、(56)・・
第１の減算器、 (57)・・第２の減算器、 (58)・・乗
算器
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/12 H02M 1/08 H02M 7/217 H02M 7/48
Claims (8)
- 【請求項１】 基準電圧を出力する基準電圧発生手段
と、交流出力又は交流入力の周波数よりも十分周波数の
高い鋸歯搬送波を出力する搬送波発生手段と、前記交流
出力又は交流入力の周波数に対して対称波となる補正信
号を出力する補正信号発生手段とを備え、 前記補正信号により前記鋸歯搬送波を補正し、補正され
た前記鋸歯搬送波の電圧レベルと前記基準電圧のレベル
とを比較して形成した補正ＰＷＭ信号により、複数のス
イッチング素子をオン・オフ制御して直流−交流又は交
流−直流間で電力を変換する電力変換装置の制御装置に
おいて、 前記鋸歯搬送波と前記補正信号との積を表す補正搬送波
を出力する乗算手段と、前記基準電圧発生手段の基準電
圧のレベルと前記乗算手段の補正搬送波の電圧レベルと
を比較して、ＰＷＭ信号を交流出力又は交流入力の周波
数に対して対称波に補正した前記補正ＰＷＭ信号を出力
する比較手段とを備えたことを特徴とする電力変換装置
の制御装置。 - 【請求項２】 基準電圧を出力する基準電圧発生手段
と、交流出力又は交流入力の周波数よりも十分周波数の
高い鋸歯搬送波を出力する搬送波発生手段と、前記交流
出力又は交流入力の周波数に対して対称波となる補正信
号を出力する補正信号発生手段と、前記基準電圧と前記
補正信号との積を表す補正基準電圧を出力する第１の乗
算手段と、前記補正基準電圧のレベルと前記鋸歯搬送波
の電圧レベルとを比較してＰＷＭ信号を出力する比較手
段と、前記ＰＷＭ信号と前記補正信号との積を表す補正
ＰＷＭ信号を出力する第２の乗算手段とを備え、 前記補正ＰＷＭ信号により、複数のスイッチング素子を
オン・オフ制御して直流−交流又は交流−直流間で電力
を変換することを特徴とする電力変換装置の制御装置。 - 【請求項３】 基準電圧を出力する基準電圧発生手段
と、交流出力又は交流入力の周波数よりも十分周波数の
高い鋸歯搬送波を出力する搬送波発生手段と、前記交流
出力又は交流入力の周波数に対して対称波となる補正信
号を出力する補正信号発生手段と、前記基準電圧と前記
補正信号との積を表す補正基準電圧を出力する乗算手段
と、前記補正基準電圧のレベルと前記鋸歯搬送波の電圧
レベルとを比較してＰＷＭ信号を出力する比較手段と、
前記ＰＷＭ信号から複数のスイッチング素子をオン・オ
フ駆動する信号を発生する駆動信号発生手段と、前記補
正信号の値により前記駆動信号発生手段の出力信号を入
れ替える信号切換手段とを備え、 前記駆動信号発生手段から前記信号切換手段を介して出
力される信号により、前記複数のスイッチング素子をオ
ン・オフ制御して直流−交流又は交流−直流間で電力を
変換することを特徴とする電力変換装置の制御装置。 - 【請求項４】 前記交流出力又は交流入力の電流を検出
する電流検出手段を備え、 前記補正信号発生手段は、前記電流検出手段の検出電流
の方向に基づいて前記補正信号を発生する請求項１〜３
のいずれか１項に記載の電力変換装置の制御装置。 - 【請求項５】 前記複数のスイッチング素子の直流入力
側又は直流出力側に共振転流回路を接続し、 該共振転流回路は、前記搬送波発生手段の鋸歯搬送波の
リセット時に同期して駆動され出力する直流リンク電圧
を略０Ｖにする請求項４に記載の電力変換装置の制御装
置。 - 【請求項６】 前記複数のスイッチング素子の両主端子
間にスナバ用コンデンサを接続し、 前記複数のスイッチング素子のターンオン時に前記搬送
波発生手段の鋸歯搬送波がリセットされる請求項５に記
載の電力変換装置の制御装置。 - 【請求項７】 前記交流出力又は交流入力の電流を検出
する電流検出手段を備え、 前記電流検出手段の検出電流の方向に基づいて前記複数
のスイッチング素子のいずれかのスイッチング動作を休
止するゲート切換手段を備えた請求項１〜６のいずれか
１項に記載の電力変換装置の制御装置。 - 【請求項８】 前記基準電圧発生手段の基準電圧から電
圧補正値を演算する電圧補正値演算手段と、前記補正信
号の電圧レベルの切換時を含む任意の期間に前記基準電
圧に対して前記電圧補正値を付加して補正基準電圧を出
力する補正基準電圧発生手段とを備えた請求項１〜７の
いずれか１項に記載の電力変換装置の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12916499A JP3326790B2 (ja) | 1999-05-10 | 1999-05-10 | 電力変換装置の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12916499A JP3326790B2 (ja) | 1999-05-10 | 1999-05-10 | 電力変換装置の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000324842A JP2000324842A (ja) | 2000-11-24 |
| JP3326790B2 true JP3326790B2 (ja) | 2002-09-24 |
Family
ID=15002735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12916499A Expired - Lifetime JP3326790B2 (ja) | 1999-05-10 | 1999-05-10 | 電力変換装置の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326790B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10862404B2 (en) | 2015-07-14 | 2020-12-08 | Mitsubishi Electric Corporation | Power conversion device including an asymmetrical carrier signal generator |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004364366A (ja) | 2003-06-02 | 2004-12-24 | Seiko Epson Corp | Ｐｗｍ制御システム |
| JP5283518B2 (ja) * | 2009-01-19 | 2013-09-04 | 新電元工業株式会社 | 電力変換装置 |
| EP2437392B1 (en) | 2009-05-29 | 2014-04-30 | Toyota Jidosha Kabushiki Kaisha | Control device and control method for alternating current motor |
| WO2012095946A1 (ja) | 2011-01-11 | 2012-07-19 | トヨタ自動車株式会社 | モータ駆動システムの制御装置 |
| JP6257841B2 (ja) * | 2015-04-28 | 2018-01-10 | 三菱電機株式会社 | レーザ発振器 |
-
1999
- 1999-05-10 JP JP12916499A patent/JP3326790B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10862404B2 (en) | 2015-07-14 | 2020-12-08 | Mitsubishi Electric Corporation | Power conversion device including an asymmetrical carrier signal generator |
| DE112016002716B4 (de) * | 2015-07-14 | 2020-12-10 | Mitsubishi Electric Corporation | Leistungswandlervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000324842A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11456679B2 (en) | Voltage level multiplier module for multilevel power converters | |
| Islam et al. | Efficient transformerless MOSFET inverter for a grid-tied photovoltaic system | |
| JP6319824B2 (ja) | マルチレベルインバータデバイスおよび動作方法 | |
| EP2528221A2 (en) | Multi-phase active rectifier | |
| US9831676B2 (en) | Power conversion device and three-phase AC power supply device | |
| Li et al. | An SiC MOSFET and Si diode hybrid three-phase high-power three-level rectifier | |
| Lee et al. | An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter | |
| Bavitra et al. | The high efficiency renewable PV inverter topology | |
| JP2010233350A (ja) | インバータ装置およびインバータの制御方法 | |
| JPH08126352A (ja) | 電力変換装置 | |
| JP3326790B2 (ja) | 電力変換装置の制御装置 | |
| JP2001016856A (ja) | 交流−直流変換装置 | |
| JP2000262070A (ja) | 電力変換装置 | |
| JP2001314081A (ja) | Ａｃ−ｄｃコンバータ | |
| JP2582920B2 (ja) | 直流一交流電力変換装置 | |
| Song et al. | Circulating current elimination scheme for parallel operation of common dc bus inverters | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3367101B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3367100B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP2001314086A (ja) | Ａｃ−ｄｃコンバータ | |
| JP3377039B2 (ja) | 電力変換装置とその制御装置 | |
| Khan et al. | An improved cascaded dual-buck inverter | |
| JP3295929B2 (ja) | 直流電源装置 | |
| Panda et al. | A novel sine wave inverter with PWM DC link | |
| US20240178739A1 (en) | Control apparatus for an arcp inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070712 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |