JPH08126352A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPH08126352A JPH08126352A JP6287279A JP28727994A JPH08126352A JP H08126352 A JPH08126352 A JP H08126352A JP 6287279 A JP6287279 A JP 6287279A JP 28727994 A JP28727994 A JP 28727994A JP H08126352 A JPH08126352 A JP H08126352A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power supply
- switches
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 出力電圧が複数段階に得られる電力変換装置
の効率を高める。 【構成】 第１及び第２のトランジスタＱ1 、Ｑ2 の直
列回路、第３及び第４のトランジスタＱ3 、Ｑ4 の直列
回路、第５及び第６のトランジスタＱ5 、Ｑ6 の直列回
路、及びコンデンサＣを互いに並列に接続する。交流電
源１の一方の端子２を第１のリアクトルＬ1 を介して第
１及び第２のトランジスタＱ1 、Ｑ2 の中点８に接続す
る。第３及び第４のトランジスタＱ3 、Ｑ4 の中点１０
と交流電源１の他方の端子３との間に第２のリアクトル
Ｌ2 を介して負荷６を接続する。第５及び第６のトラン
ジスタＱ5 、Ｑ6 の中点９ａと交流電源１の他方の端子
３との間に第３のリアクトルＬ3 を接続する。出力電圧
Ｖ0 を入力交流電圧Ｖinと同じくする第１のモード、Ｖ
0 をＶinよりも低くする第２のモード、Ｖ0 をＶinより
も高くする第３のモードで第１〜第６のトランジスタＱ
1 〜Ｑ6 の制御を切換える。
の効率を高める。 【構成】 第１及び第２のトランジスタＱ1 、Ｑ2 の直
列回路、第３及び第４のトランジスタＱ3 、Ｑ4 の直列
回路、第５及び第６のトランジスタＱ5 、Ｑ6 の直列回
路、及びコンデンサＣを互いに並列に接続する。交流電
源１の一方の端子２を第１のリアクトルＬ1 を介して第
１及び第２のトランジスタＱ1 、Ｑ2 の中点８に接続す
る。第３及び第４のトランジスタＱ3 、Ｑ4 の中点１０
と交流電源１の他方の端子３との間に第２のリアクトル
Ｌ2 を介して負荷６を接続する。第５及び第６のトラン
ジスタＱ5 、Ｑ6 の中点９ａと交流電源１の他方の端子
３との間に第３のリアクトルＬ3 を接続する。出力電圧
Ｖ0 を入力交流電圧Ｖinと同じくする第１のモード、Ｖ
0 をＶinよりも低くする第２のモード、Ｖ0 をＶinより
も高くする第３のモードで第１〜第６のトランジスタＱ
1 〜Ｑ6 の制御を切換える。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング方式の電
力変換装置（ＡＣ−ＤＣ−ＡＣコンバータ）に関する。
力変換装置（ＡＣ−ＤＣ−ＡＣコンバータ）に関する。
【０００２】
【従来の技術】従来のハーフブリッジ型ＡＣ／ＤＣコン
バータとＤＣ−ＡＣインバータとの組み合せ回路は、図
１に示すように、交流電源１の一端に接続される交流電
源端子２と、交流電源１の他端に接続される電源側共通
端子即ちグランド端子３と昇圧用の第１のリアクトルＬ
1 と第１及び第２のトランジスタＱ1 、Ｑ2 と、第１及
び第２のコンデンサＣ1 、Ｃ2 と、第３及び第４のトラ
ンジスタＱ3 、Ｑ4 と、平滑用の第２のリアクトルＬ2
と、第１及び第２の交流出力端子４、５間に接続された
負荷６と、制御回路７とから成る。
バータとＤＣ−ＡＣインバータとの組み合せ回路は、図
１に示すように、交流電源１の一端に接続される交流電
源端子２と、交流電源１の他端に接続される電源側共通
端子即ちグランド端子３と昇圧用の第１のリアクトルＬ
1 と第１及び第２のトランジスタＱ1 、Ｑ2 と、第１及
び第２のコンデンサＣ1 、Ｃ2 と、第３及び第４のトラ
ンジスタＱ3 、Ｑ4 と、平滑用の第２のリアクトルＬ2
と、第１及び第２の交流出力端子４、５間に接続された
負荷６と、制御回路７とから成る。
【０００３】第１〜第４のトランジスタＱ1 〜Ｑ4 はソ
ースをバルク（サブストレート）に接続した構造の絶縁
ゲート型（ＭＯＳ型）電界効果トランジスタであって第
１、第２、第３及び第４の主スイッチＳ1 、Ｓ2 、Ｓ3
、Ｓ4 に逆並列に接続された第１、第２、第３及び第
４のダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 を内蔵してい
る。第１及び第２のトランジスタＱ1 、Ｑ2 は相互に直
列に接続され、この接続中点８が第１のリアクトルＬ1
を介して電源端子２に接続されている。第１のトランジ
スタＱ1 のソースは中点８に接続され、このドレインが
第１のコンデンサＣ1 に接続されている。第２のトラン
ジスタＱ2 のドレインが中点８に接続され、このソース
が第２のコンデンサＣ2 の下端に接続されている。第１
及び第２のコンデンサＣ1 、Ｃ2 は互いに直列に接続さ
れ、これ等の中点９が端子３及び４に接続されている。
従って、第１及び第２のトランジスタＱ1 、Ｑ2 と第１
及び第２のコンデンサＣ1 、Ｃ2 によってハーフブリッ
ジ型ＡＣ−ＤＣコンバータが構成されている。
ースをバルク（サブストレート）に接続した構造の絶縁
ゲート型（ＭＯＳ型）電界効果トランジスタであって第
１、第２、第３及び第４の主スイッチＳ1 、Ｓ2 、Ｓ3
、Ｓ4 に逆並列に接続された第１、第２、第３及び第
４のダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 を内蔵してい
る。第１及び第２のトランジスタＱ1 、Ｑ2 は相互に直
列に接続され、この接続中点８が第１のリアクトルＬ1
を介して電源端子２に接続されている。第１のトランジ
スタＱ1 のソースは中点８に接続され、このドレインが
第１のコンデンサＣ1 に接続されている。第２のトラン
ジスタＱ2 のドレインが中点８に接続され、このソース
が第２のコンデンサＣ2 の下端に接続されている。第１
及び第２のコンデンサＣ1 、Ｃ2 は互いに直列に接続さ
れ、これ等の中点９が端子３及び４に接続されている。
従って、第１及び第２のトランジスタＱ1 、Ｑ2 と第１
及び第２のコンデンサＣ1 、Ｃ2 によってハーフブリッ
ジ型ＡＣ−ＤＣコンバータが構成されている。
【０００４】第３及び第４のトランジスタＱ3 、Ｑ4 は
ハーフブリッジ型インバータを構成するものであって、
互いに直列に接続されている。第３及び第４のトランジ
スタＱ3 、Ｑ4 の直列回路は第１及び第２のコンデンサ
Ｃ1 、Ｃ2 の直列回路に対して並列に接続されている。
そして、第１及び第２のコンデンサＣ1 、Ｃ2 の中点９
と第３及び第４のトランジスタＱ3 、Ｑ4 の中点１０と
の間に平滑用の第２のリアクトルＬ2 を介して負荷５が
接続されている。制御回路７は第１及び第２のトランジ
スタＱ1 、Ｑ2 のゲート（制御端子）に接続され、第１
及び第２のトランジスタＱ1 、Ｑ2 は交流電源電圧より
も十分に高い周波数のＰＷＭ波（パルス幅変調波）で交
互にオン・オフ制御すると共に、第３及び第４のトラン
ジスタＱ3 、Ｑ4 のゲート（制御端子）にも接続され、
負荷５に交流電圧を供給するように交互にオン・オフす
る。
ハーフブリッジ型インバータを構成するものであって、
互いに直列に接続されている。第３及び第４のトランジ
スタＱ3 、Ｑ4 の直列回路は第１及び第２のコンデンサ
Ｃ1 、Ｃ2 の直列回路に対して並列に接続されている。
そして、第１及び第２のコンデンサＣ1 、Ｃ2 の中点９
と第３及び第４のトランジスタＱ3 、Ｑ4 の中点１０と
の間に平滑用の第２のリアクトルＬ2 を介して負荷５が
接続されている。制御回路７は第１及び第２のトランジ
スタＱ1 、Ｑ2 のゲート（制御端子）に接続され、第１
及び第２のトランジスタＱ1 、Ｑ2 は交流電源電圧より
も十分に高い周波数のＰＷＭ波（パルス幅変調波）で交
互にオン・オフ制御すると共に、第３及び第４のトラン
ジスタＱ3 、Ｑ4 のゲート（制御端子）にも接続され、
負荷５に交流電圧を供給するように交互にオン・オフす
る。
【０００５】交流電源１が上向きの電圧（正方向電圧）
を発生している期間において、第１のトランジスタＱ1
がオン制御され、第２のトランジスタＱ2 がオフ制御さ
れている時には、電源１とリアクトルＬ1 と第１のダイ
オードＤ1 と第１のコンデンサＣ1 とから成る第１の閉
回路で第１のコンデンサＣ1 が充電される。この時、リ
アクトルＬ1 にエネルギーが蓄積されていると、電源１
とリアクトルＬ1 の蓄積エネルギーとの両方によって第
１のコンデンサＣ1 が電源電圧Ｖinより高い値に充電さ
れる。正方向電圧発生期間において、第１のトランジス
タＱ1 がオフ制御、第２のトランジスタＱ2 がオン制御
されている時には、第２のコンデンサＣ2 と電源１とリ
アクトルＬ1 と第２のトランジスタＱ2 とから成る第２
の閉回路が形成され、第２のコンデンサＣ2 の電圧Ｖc2
と電源１の電圧Ｖinとの和がリアクトルＬ1 に加わり、
このリアクトルＬ1 にエネルギーが蓄積される。次に、
電源１が下向きの電圧即ち負方向電圧を発生している期
間において、第１のトランジスタＱ1 がオン制御、第２
のトランジスタＱ2 がオフ制御されている時には、電源
１と第１のコンデンサＣ1 と第１のトランジスタＱ1 と
リアクトルＬ1 とから成る第３の閉回路が形成され、電
源１の電圧ＶinとコンデンサＣ1 の電圧Ｖc1との和の電
圧がリアクトルＬ1 に加わり、ここにエネルギーが蓄積
される。負方向電圧期間において、第２のトランジスタ
Ｑ2 がオン制御され第１のトランジスタＱ1 がオフ制御
されている時には、電源１と第２のコンデンサＣ2 と第
２のダイオードＤ2 とリアクトルＬ1 とから成る第４の
閉回路が形成され、リアクトルＬ1 の蓄積エネルギーと
電源１の両方によって第２のコンデンサＣ2 が電源電圧
Ｖinよりも高い値に充電される。
を発生している期間において、第１のトランジスタＱ1
がオン制御され、第２のトランジスタＱ2 がオフ制御さ
れている時には、電源１とリアクトルＬ1 と第１のダイ
オードＤ1 と第１のコンデンサＣ1 とから成る第１の閉
回路で第１のコンデンサＣ1 が充電される。この時、リ
アクトルＬ1 にエネルギーが蓄積されていると、電源１
とリアクトルＬ1 の蓄積エネルギーとの両方によって第
１のコンデンサＣ1 が電源電圧Ｖinより高い値に充電さ
れる。正方向電圧発生期間において、第１のトランジス
タＱ1 がオフ制御、第２のトランジスタＱ2 がオン制御
されている時には、第２のコンデンサＣ2 と電源１とリ
アクトルＬ1 と第２のトランジスタＱ2 とから成る第２
の閉回路が形成され、第２のコンデンサＣ2 の電圧Ｖc2
と電源１の電圧Ｖinとの和がリアクトルＬ1 に加わり、
このリアクトルＬ1 にエネルギーが蓄積される。次に、
電源１が下向きの電圧即ち負方向電圧を発生している期
間において、第１のトランジスタＱ1 がオン制御、第２
のトランジスタＱ2 がオフ制御されている時には、電源
１と第１のコンデンサＣ1 と第１のトランジスタＱ1 と
リアクトルＬ1 とから成る第３の閉回路が形成され、電
源１の電圧ＶinとコンデンサＣ1 の電圧Ｖc1との和の電
圧がリアクトルＬ1 に加わり、ここにエネルギーが蓄積
される。負方向電圧期間において、第２のトランジスタ
Ｑ2 がオン制御され第１のトランジスタＱ1 がオフ制御
されている時には、電源１と第２のコンデンサＣ2 と第
２のダイオードＤ2 とリアクトルＬ1 とから成る第４の
閉回路が形成され、リアクトルＬ1 の蓄積エネルギーと
電源１の両方によって第２のコンデンサＣ2 が電源電圧
Ｖinよりも高い値に充電される。
【０００６】第３及び第４のトランジスタＱ3 、Ｑ4 は
第１及び第２のコンデンサＣ1 、Ｃ2 を電源として直流
を交流に変換する。即ち、第３のトランジスタＱ3 がオ
ンの期間には、第１のコンデンサＣ1 と第１のトランジ
スタＱ3 と平滑用リアクトルＬ2 と負荷５とから成る閉
回路で負荷５に第１の方向の電流が流れる。また、第４
のトランジスタＱ4 のオン期間には、第２のコンデンサ
Ｃ2 と負荷５と第２のリアクトルＬ2 と第４のトランジ
スタＱ4 との閉回路で第１の方向と反対の第２の方向の
電流が負荷５に流れる。
第１及び第２のコンデンサＣ1 、Ｃ2 を電源として直流
を交流に変換する。即ち、第３のトランジスタＱ3 がオ
ンの期間には、第１のコンデンサＣ1 と第１のトランジ
スタＱ3 と平滑用リアクトルＬ2 と負荷５とから成る閉
回路で負荷５に第１の方向の電流が流れる。また、第４
のトランジスタＱ4 のオン期間には、第２のコンデンサ
Ｃ2 と負荷５と第２のリアクトルＬ2 と第４のトランジ
スタＱ4 との閉回路で第１の方向と反対の第２の方向の
電流が負荷５に流れる。
【０００７】
【発明が解決しようとする課題】ところで、負荷６は交
流電源１よりも高い電圧を常に要求するとは限らず、交
流電源１と同じ周波数及び同じ電圧値の出力電圧を要求
する場合もある。図１の回路では、このような場合であ
ってもトランジスタＱ3 、Ｑ4 を高周波でオン・オフす
る必要があり、スイッチングロスが多く効率が悪かっ
た。また、出力電圧が異なる複数の電力変換装置が要求
された場合に、それぞれ個別に製作するとコスト高にな
る。
流電源１よりも高い電圧を常に要求するとは限らず、交
流電源１と同じ周波数及び同じ電圧値の出力電圧を要求
する場合もある。図１の回路では、このような場合であ
ってもトランジスタＱ3 、Ｑ4 を高周波でオン・オフす
る必要があり、スイッチングロスが多く効率が悪かっ
た。また、出力電圧が異なる複数の電力変換装置が要求
された場合に、それぞれ個別に製作するとコスト高にな
る。
【０００８】そこで本発明の目的は出力電圧を複数段階
に得ることができると共に、入力電圧と出力電圧が実質
的に同一の時にスイッチング損失を低減させることがで
きる電力変換装置を提供することにある。
に得ることができると共に、入力電圧と出力電圧が実質
的に同一の時にスイッチング損失を低減させることがで
きる電力変換装置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の本発明は、交流電源の一端が接続される第１の交流電
源端子と、前記交流電源の他端が接続される第２の交流
電源端子と、第１及び第２のスイッチが直列に接続され
た第１の直列回路と、第３及び第４のスイッチが直列に
接続された回路であり且つ前記第１の直列回路に対して
並列に接続された第２の直列回路と、第５及び第６のス
イッチが直列に接続された回路であり且つ前記第１及び
第２の直列回路に対して並列に接続された第３の直列回
路と、前記第１、第２及び第３の直列回路に対して並列
に接続されたコンデンサと、前記第３及び第４のスイッ
チの中点と交流出力端子との間に接続されたリクトル
と、前記交流電源の電圧と実質的に同一の交流出力電圧
を前記交流出力端子と前記第２の交流電源端子との間に
得る時には、前記第１及び第３のスイッチを前記交流電
源の電圧と同一の周期で同時にオン・オフ制御し且つ前
記第２及び第４のスイッチを前記第１及び第３のスイッ
チと逆位相でオン・オフ制御し且つ前記第５及び第６の
スイッチはオフ制御し、前記交流電源の電圧よりも低い
交流出力電圧を前記交流出力端子と前記第２の交流電源
端子との間に得る時には、前記第１のスイッチを前記交
流電源の電圧と同一の周期でオン・オフ制御し且つ前記
第２のスイッチを前記第１のスイッチと逆位相でオン・
オフ制御し且つ前記第３のスイッチを前記交流電源の電
圧の周波数よりも高い繰返し周波数でオン・オフ制御し
且つ前記第４のスイッチを前記第３のスイッチと逆位相
でオン・オフ制御し且つ前記第５のスイッチを前記交流
電源の電圧の周波数よりも高い繰返し周波数でオン・オ
フ制御し且つ前記第６のスイッチを前記第５のスイッチ
と逆位相でオン・オフ制御するスイッチ制御回路とを備
えた電力変換装置に係わるものである。なお、請求項２
に示すように入力段リアクトルＬ1 とコンデンサ電圧調
整用リアクトルＬ3 とを設けることができる。また、請
求項３に示すように出力電圧を入力交流電源電圧よりも
高くすることもできる。また、請求項４に示すように出
力段リアクトルＬ2 とコンデンサ調整用リアクトルＬ3
とを設けることができる。また、請求項５に示すように
出力電圧を交流電源電圧と実質的に同一にすること、交
流電源電圧よりも低くすること、交流電源電圧よりも高
くすることもできる。また、電力変換装置のスイッチン
グ回路を請求項６に示すように構成することができる。
の本発明は、交流電源の一端が接続される第１の交流電
源端子と、前記交流電源の他端が接続される第２の交流
電源端子と、第１及び第２のスイッチが直列に接続され
た第１の直列回路と、第３及び第４のスイッチが直列に
接続された回路であり且つ前記第１の直列回路に対して
並列に接続された第２の直列回路と、第５及び第６のス
イッチが直列に接続された回路であり且つ前記第１及び
第２の直列回路に対して並列に接続された第３の直列回
路と、前記第１、第２及び第３の直列回路に対して並列
に接続されたコンデンサと、前記第３及び第４のスイッ
チの中点と交流出力端子との間に接続されたリクトル
と、前記交流電源の電圧と実質的に同一の交流出力電圧
を前記交流出力端子と前記第２の交流電源端子との間に
得る時には、前記第１及び第３のスイッチを前記交流電
源の電圧と同一の周期で同時にオン・オフ制御し且つ前
記第２及び第４のスイッチを前記第１及び第３のスイッ
チと逆位相でオン・オフ制御し且つ前記第５及び第６の
スイッチはオフ制御し、前記交流電源の電圧よりも低い
交流出力電圧を前記交流出力端子と前記第２の交流電源
端子との間に得る時には、前記第１のスイッチを前記交
流電源の電圧と同一の周期でオン・オフ制御し且つ前記
第２のスイッチを前記第１のスイッチと逆位相でオン・
オフ制御し且つ前記第３のスイッチを前記交流電源の電
圧の周波数よりも高い繰返し周波数でオン・オフ制御し
且つ前記第４のスイッチを前記第３のスイッチと逆位相
でオン・オフ制御し且つ前記第５のスイッチを前記交流
電源の電圧の周波数よりも高い繰返し周波数でオン・オ
フ制御し且つ前記第６のスイッチを前記第５のスイッチ
と逆位相でオン・オフ制御するスイッチ制御回路とを備
えた電力変換装置に係わるものである。なお、請求項２
に示すように入力段リアクトルＬ1 とコンデンサ電圧調
整用リアクトルＬ3 とを設けることができる。また、請
求項３に示すように出力電圧を入力交流電源電圧よりも
高くすることもできる。また、請求項４に示すように出
力段リアクトルＬ2 とコンデンサ調整用リアクトルＬ3
とを設けることができる。また、請求項５に示すように
出力電圧を交流電源電圧と実質的に同一にすること、交
流電源電圧よりも低くすること、交流電源電圧よりも高
くすることもできる。また、電力変換装置のスイッチン
グ回路を請求項６に示すように構成することができる。
【００１０】
【発明の作用及び効果】請求項１〜５発明においては、
交流電源電圧と実質的に等しい交流出力電圧を得る場合
に第１〜第６のスイッチのいずれも交流電源電圧の周波
数よりも高い周波数でオン・オフ制御しない。従って、
単位時間当りのスイッチング回数が少なくなり、効率が
向上する。また、請求項１〜５の発明によれば共通のス
イッチを使用して出力電圧を複数段階に変えることがで
きる。従って、複数段階の出力電圧を簡単な構成で得る
ことができる。また、請求項１〜５の電力変換装置を量
産し、出力電圧の異なる種々の電力変換装置として使用
することができる。請求項６の発明によれば、第２のス
イッチに逆方向に流れる電流の一部又は全部を第２のダ
イオードに流すことによって、第２のスイッチのストレ
ージによる第１のスイッチと第２のスイッチの短絡回路
の形成を防ぎ、これによる電力損失の低減及びスイッチ
の損傷防止を図ることができる。
交流電源電圧と実質的に等しい交流出力電圧を得る場合
に第１〜第６のスイッチのいずれも交流電源電圧の周波
数よりも高い周波数でオン・オフ制御しない。従って、
単位時間当りのスイッチング回数が少なくなり、効率が
向上する。また、請求項１〜５の発明によれば共通のス
イッチを使用して出力電圧を複数段階に変えることがで
きる。従って、複数段階の出力電圧を簡単な構成で得る
ことができる。また、請求項１〜５の電力変換装置を量
産し、出力電圧の異なる種々の電力変換装置として使用
することができる。請求項６の発明によれば、第２のス
イッチに逆方向に流れる電流の一部又は全部を第２のダ
イオードに流すことによって、第２のスイッチのストレ
ージによる第１のスイッチと第２のスイッチの短絡回路
の形成を防ぎ、これによる電力損失の低減及びスイッチ
の損傷防止を図ることができる。
【００１１】
【第１の実施例】次に、図２〜図１２を参照して本発明
の実施例の電力変換装置を説明する。但し、図２におい
て図１と実質的に同一の部分には同一の符号を付してそ
の説明を省略する。図２の回路は、図１の第１及び第２
のコンデンサＣ1 、Ｃ2 の代りに１つのコンデンサＣを
第１及び第２のトランジスタＱ1 、Ｑ2 の直列回路及び
第３及び第４のトランジスタＱ3 、Ｑ4 の直列回路に対
して並列に接続し、このコンデンサＣに第５及び第６の
トランジスタＱ5 、Ｑ6 の直列回路を並列に接続し、第
５及び第６のトランジスタＱ5 、Ｑ6 の中点９ａをコン
デンサ電圧調整用の第３のリアクトルＬ3 を介して端子
３及び５に接続し、また第１〜第６のトランジスタＱ1
〜Ｑ6 を出力電圧の大小に応じて３段階に異なる制御に
なるように制御回路７ａを形成した他は図１と同一に構
成したものである。なお、第５及び第６のトランジスタ
Ｑ5 、Ｑ6 も絶縁ゲート型電界効果トランジスタであっ
て、第５及び第６の主スイッチＳ5 、Ｓ6 とこれに逆並
列接続された内蔵の第５及び第６のダイオードＤ5 、Ｄ
6 とから成る。
の実施例の電力変換装置を説明する。但し、図２におい
て図１と実質的に同一の部分には同一の符号を付してそ
の説明を省略する。図２の回路は、図１の第１及び第２
のコンデンサＣ1 、Ｃ2 の代りに１つのコンデンサＣを
第１及び第２のトランジスタＱ1 、Ｑ2 の直列回路及び
第３及び第４のトランジスタＱ3 、Ｑ4 の直列回路に対
して並列に接続し、このコンデンサＣに第５及び第６の
トランジスタＱ5 、Ｑ6 の直列回路を並列に接続し、第
５及び第６のトランジスタＱ5 、Ｑ6 の中点９ａをコン
デンサ電圧調整用の第３のリアクトルＬ3 を介して端子
３及び５に接続し、また第１〜第６のトランジスタＱ1
〜Ｑ6 を出力電圧の大小に応じて３段階に異なる制御に
なるように制御回路７ａを形成した他は図１と同一に構
成したものである。なお、第５及び第６のトランジスタ
Ｑ5 、Ｑ6 も絶縁ゲート型電界効果トランジスタであっ
て、第５及び第６の主スイッチＳ5 、Ｓ6 とこれに逆並
列接続された内蔵の第５及び第６のダイオードＤ5 、Ｄ
6 とから成る。
【００１２】制御回路７ａは第１〜第６のトランジスタ
Ｑ1 〜Ｑ6 のゲートら接続された制御信号出力ライン１
１、１２、１３、１４、１５、１６を有する。また、端
子２に接続された入力電圧検出ライン１７、コンデンサ
Ｃの上端に接続された直流電圧検出ライン１８、及び端
子４に接続された交流出力電圧検出ライン１９が制御回
路７ａに接続されている。図３は制御回路７ａを原理的
に示すものであって、入力交流電圧Ｖacに同期した５０
Ｈｚの方形波パルスを形成するための５０Ｈｚ方形波パ
ルス形成回路２０及びこの方形波パルスの位相反転パル
スを形成するための反転パルス形成回路２１を有する。
なお、５０Ｈｚ方形波パルス形成回路２０は入力交流電
圧検出ライン１７に接続され、入力交流電圧Ｖinに基づ
いて方形波パルスを形成する。制御回路７ａは更に、第
１、第２、第３、第４、第５及び第６のトランジスタＱ
2 用ＰＷＭパルス形成回路２２、２３、２４、２５、２
６、２７を有する。８個のパルス形成回路２０〜２７と
６個の制御信号ライン１１〜１６との間には、第１、第
２及び第３のモード選択スイッチ群２８、２９、３０が
設けられている。第１のモード選択スイッチ群２８は、
スイッチａ、ｂによって５０Ｈｚ方形波パルス形成回路
２０と反転パルス形成回路２１とをＱ1 、Ｑ2 のライン
１１、１２に接続し、同時にスイッチｃ、ｄによって５
０Ｈｚ方形波パルス形成回路２０と反転パルス形成回路
２１をＱ3 、Ｑ4 のライン１３、１４に接続する。な
お、第１のモードの時には第５及び第６のトランジスタ
Ｑ5 、Ｑ6 はオフに保たれるので、ここに制御信号は印
加されない。第２のモード選択スイッチ群２９は、スイ
ッチｅ、ｆ、ｇ、ｈ、ｉ、ｊによってパルス形成回路２
０、２１、２４、２５、２６、２７をライン１１、１
２、１３、１４、１５、１６に接続する。第３のモード
選択スイッチ群３０は、スイッチｋ、ｌ、ｍ、ｎ、ｏ、
ｐによってパルス形成回路２２、２３、２０、２１、２
６、２７をライン１１、１２、１３、１４、１５、１６
に接続する。
Ｑ1 〜Ｑ6 のゲートら接続された制御信号出力ライン１
１、１２、１３、１４、１５、１６を有する。また、端
子２に接続された入力電圧検出ライン１７、コンデンサ
Ｃの上端に接続された直流電圧検出ライン１８、及び端
子４に接続された交流出力電圧検出ライン１９が制御回
路７ａに接続されている。図３は制御回路７ａを原理的
に示すものであって、入力交流電圧Ｖacに同期した５０
Ｈｚの方形波パルスを形成するための５０Ｈｚ方形波パ
ルス形成回路２０及びこの方形波パルスの位相反転パル
スを形成するための反転パルス形成回路２１を有する。
なお、５０Ｈｚ方形波パルス形成回路２０は入力交流電
圧検出ライン１７に接続され、入力交流電圧Ｖinに基づ
いて方形波パルスを形成する。制御回路７ａは更に、第
１、第２、第３、第４、第５及び第６のトランジスタＱ
2 用ＰＷＭパルス形成回路２２、２３、２４、２５、２
６、２７を有する。８個のパルス形成回路２０〜２７と
６個の制御信号ライン１１〜１６との間には、第１、第
２及び第３のモード選択スイッチ群２８、２９、３０が
設けられている。第１のモード選択スイッチ群２８は、
スイッチａ、ｂによって５０Ｈｚ方形波パルス形成回路
２０と反転パルス形成回路２１とをＱ1 、Ｑ2 のライン
１１、１２に接続し、同時にスイッチｃ、ｄによって５
０Ｈｚ方形波パルス形成回路２０と反転パルス形成回路
２１をＱ3 、Ｑ4 のライン１３、１４に接続する。な
お、第１のモードの時には第５及び第６のトランジスタ
Ｑ5 、Ｑ6 はオフに保たれるので、ここに制御信号は印
加されない。第２のモード選択スイッチ群２９は、スイ
ッチｅ、ｆ、ｇ、ｈ、ｉ、ｊによってパルス形成回路２
０、２１、２４、２５、２６、２７をライン１１、１
２、１３、１４、１５、１６に接続する。第３のモード
選択スイッチ群３０は、スイッチｋ、ｌ、ｍ、ｎ、ｏ、
ｐによってパルス形成回路２２、２３、２０、２１、２
６、２７をライン１１、１２、１３、１４、１５、１６
に接続する。
【００１３】５０Ｈｚ方形波パルス形成回路２０は図４
に示すように入力交流電圧検出ライン１７に接続された
ゼロクロス検出回路３１とここに接続されたＴ型フリッ
プフロップ３２とで形成され、図１０（Ａ）に示す５０
Ｈｚ正弦波交流電圧Ｖinのゼロクロス検出に基づいて図
１０（Ｂ）に示す５０Ｈｚの方形波パルスを発生する。
反転パルス形成回路２１は周知の位相反転回路（ＮＯＴ
回路）から成り、図１０（Ｂ）のパルスと逆位相の図１
０（Ｃ）の方形波パルスを出力する。なお、反転パルス
形成回路２１をパルス形成回路２０の位相反転によらな
いで、パルス形成回路２０と同様の構成のもので逆位相
出力を得るようにするか、又は図４のフリップフロップ
の逆相出力端子から図１０（Ｃ）の方形波パルスを得る
ことができる。
に示すように入力交流電圧検出ライン１７に接続された
ゼロクロス検出回路３１とここに接続されたＴ型フリッ
プフロップ３２とで形成され、図１０（Ａ）に示す５０
Ｈｚ正弦波交流電圧Ｖinのゼロクロス検出に基づいて図
１０（Ｂ）に示す５０Ｈｚの方形波パルスを発生する。
反転パルス形成回路２１は周知の位相反転回路（ＮＯＴ
回路）から成り、図１０（Ｂ）のパルスと逆位相の図１
０（Ｃ）の方形波パルスを出力する。なお、反転パルス
形成回路２１をパルス形成回路２０の位相反転によらな
いで、パルス形成回路２０と同様の構成のもので逆位相
出力を得るようにするか、又は図４のフリップフロップ
の逆相出力端子から図１０（Ｃ）の方形波パルスを得る
ことができる。
【００１４】Ｑ1 用ＰＷＭパルス形成回路２２は図５に
示すように、出力電圧検出ライン１９に接続された整流
平滑回路１９ａと、この整流平滑回路１９ａと基準電圧
源３３とに接続され、これ等の電圧の差に対応した電圧
を出力する誤差増幅器３４と、入力交流電圧Ｖinよりも
高い周波数で三角波電圧Ｖt1を図８（Ａ）に示すように
発生する三角波発生回路３５と、誤差増幅器３４の出力
Ｖd1と三角波電圧Ｖt1とを図８（Ａ）に示すように比較
して図８（Ｂ）のＰＷＭパルスを発生する電圧比較器３
６とから成る。このＰＷＭパルスのパルス幅の変化によ
って出力電圧Ｖ0 が制御される。図３のＱ2 用ＰＷＭパ
ルス形成回路２３はＱ1 用ＰＷＭパルス形成回路２２の
出力パルスの位相反転回路から成り、図８（Ｃ）に示す
ＰＷＭパルスを発生する。なお、図８（Ｃ）の位相反転
ＰＷＭパルスを形成するために、図５の比較器３６と同
様なものを追加して設け、これによって三角波Ｖt1と誤
差出力Ｖd1とを比較し、図５の比較器３６と逆相の出力
パルスを発生するように構成することもできる。
示すように、出力電圧検出ライン１９に接続された整流
平滑回路１９ａと、この整流平滑回路１９ａと基準電圧
源３３とに接続され、これ等の電圧の差に対応した電圧
を出力する誤差増幅器３４と、入力交流電圧Ｖinよりも
高い周波数で三角波電圧Ｖt1を図８（Ａ）に示すように
発生する三角波発生回路３５と、誤差増幅器３４の出力
Ｖd1と三角波電圧Ｖt1とを図８（Ａ）に示すように比較
して図８（Ｂ）のＰＷＭパルスを発生する電圧比較器３
６とから成る。このＰＷＭパルスのパルス幅の変化によ
って出力電圧Ｖ0 が制御される。図３のＱ2 用ＰＷＭパ
ルス形成回路２３はＱ1 用ＰＷＭパルス形成回路２２の
出力パルスの位相反転回路から成り、図８（Ｃ）に示す
ＰＷＭパルスを発生する。なお、図８（Ｃ）の位相反転
ＰＷＭパルスを形成するために、図５の比較器３６と同
様なものを追加して設け、これによって三角波Ｖt1と誤
差出力Ｖd1とを比較し、図５の比較器３６と逆相の出力
パルスを発生するように構成することもできる。
【００１５】Ｑ3 用ＰＷＭパルス形成回路２４は、図６
に示すように基準信号形成回路３６と、誤差増幅器（比
較回路）３７と、三角波発生回路３８と、電圧比較器３
９とから成る。基準信号形成回路３６は周知のＰＬＬ回
路を含み、出力電圧検出ライン１７で検出した交流入力
電圧Ｖinをライン１９で検出した交流出力電圧Ｖ0 に同
期化した正弦波を形成し、更に所望振幅を有するように
振幅調整して正弦波の基準信号Ｖacr を形成する。誤差
増幅器３７は、基準信号Ｖacr と出力電圧Ｖ0との差に
対応した誤差信号Ｖd2を図９（Ａ）に示すように形成す
る。三角波発生回路３８は出力電圧Ｖ0 よりも十分に高
い周波数の三角波電圧Ｖt2を図９（Ａ）に示すように発
生する。なお、この三角波発生回路３８を図５の三角波
発生回路３５と兼用することができる。比較器３９は誤
差信号Ｖd2と三角波電圧Ｖt2とを図９（Ａ）に示すよう
に比較して図９（Ｂ）に示すトランジスタＱ3 のための
ＰＷＭパルスを出力する。図３に示すＱ4 用ＰＷＭパル
ス形成回路２５は位相反転回路からなり、図９（Ｂ）の
ＰＷＭパルスを位相反転した図９（Ｃ）のトランジスタ
Ｑ4 のためのＰＷＭパルスを出力する。なお、Ｑ4 用パ
ルス形成回路として図６の比較器３９と同様なものを設
け、この入力の極性を変えてＶd2とＶt2とを比較して図
９（Ｃ）のＰＷＭパルスを形成してもよい。
に示すように基準信号形成回路３６と、誤差増幅器（比
較回路）３７と、三角波発生回路３８と、電圧比較器３
９とから成る。基準信号形成回路３６は周知のＰＬＬ回
路を含み、出力電圧検出ライン１７で検出した交流入力
電圧Ｖinをライン１９で検出した交流出力電圧Ｖ0 に同
期化した正弦波を形成し、更に所望振幅を有するように
振幅調整して正弦波の基準信号Ｖacr を形成する。誤差
増幅器３７は、基準信号Ｖacr と出力電圧Ｖ0との差に
対応した誤差信号Ｖd2を図９（Ａ）に示すように形成す
る。三角波発生回路３８は出力電圧Ｖ0 よりも十分に高
い周波数の三角波電圧Ｖt2を図９（Ａ）に示すように発
生する。なお、この三角波発生回路３８を図５の三角波
発生回路３５と兼用することができる。比較器３９は誤
差信号Ｖd2と三角波電圧Ｖt2とを図９（Ａ）に示すよう
に比較して図９（Ｂ）に示すトランジスタＱ3 のための
ＰＷＭパルスを出力する。図３に示すＱ4 用ＰＷＭパル
ス形成回路２５は位相反転回路からなり、図９（Ｂ）の
ＰＷＭパルスを位相反転した図９（Ｃ）のトランジスタ
Ｑ4 のためのＰＷＭパルスを出力する。なお、Ｑ4 用パ
ルス形成回路として図６の比較器３９と同様なものを設
け、この入力の極性を変えてＶd2とＶt2とを比較して図
９（Ｃ）のＰＷＭパルスを形成してもよい。
【００１６】Ｑ5 用ＰＷＭパルス形成回路２６は、図７
に示すように、基準電圧源４１と誤差増幅器４２と三角
波発生回路４３と電圧比較器４４とから成る。誤差増幅
器４２はライン１８のコンデンサ電圧Ｖc と基準電圧Ｖ
r との差に対応する電圧を発生する。三角波発生回路４
３は５０Ｈｚよりも高く且つ図５の三角波電圧の周波数
よりも好ましくは数倍高い周波数の三角波電圧を発生す
る。比較器４４は三角波電圧と誤差出力とを図８（Ａ）
と同様に比較し、図１１（Ｆ）に示すようなＰＷＭパル
スを発生する。このＰＷＭパルスの幅はコンデンサＣの
電圧を一定にするように制御される。Ｑ6 用ＰＷＭパル
ス形成回路２７は、位相反転回路から成り、Ｑ5 用ＰＷ
Ｍパルス形成回路２６の出力パルスの位相を反転した図
１１（Ｇ）のパルスを発生する。
に示すように、基準電圧源４１と誤差増幅器４２と三角
波発生回路４３と電圧比較器４４とから成る。誤差増幅
器４２はライン１８のコンデンサ電圧Ｖc と基準電圧Ｖ
r との差に対応する電圧を発生する。三角波発生回路４
３は５０Ｈｚよりも高く且つ図５の三角波電圧の周波数
よりも好ましくは数倍高い周波数の三角波電圧を発生す
る。比較器４４は三角波電圧と誤差出力とを図８（Ａ）
と同様に比較し、図１１（Ｆ）に示すようなＰＷＭパル
スを発生する。このＰＷＭパルスの幅はコンデンサＣの
電圧を一定にするように制御される。Ｑ6 用ＰＷＭパル
ス形成回路２７は、位相反転回路から成り、Ｑ5 用ＰＷ
Ｍパルス形成回路２６の出力パルスの位相を反転した図
１１（Ｇ）のパルスを発生する。
【００１７】次に、図２の装置の動作を説明する。図２
の装置は出力電圧Ｖ0 を３段階に変えることができるよ
うに形成されている。即ち、入力交流電圧Ｖinと同一の
出力電圧Ｖ0 を出力する第１のモードと、入力交流電圧
Ｖinよりも低い出力電圧Ｖ0 を出力する第２のモード
と、入力交流電圧Ｖinよりも高い出力電圧Ｖ0 を出力す
る第３のモードとを設定することができる。勿論、３つ
のモードから選択された１つ又は２つのみを得ることが
できるように変形することができる。
の装置は出力電圧Ｖ0 を３段階に変えることができるよ
うに形成されている。即ち、入力交流電圧Ｖinと同一の
出力電圧Ｖ0 を出力する第１のモードと、入力交流電圧
Ｖinよりも低い出力電圧Ｖ0 を出力する第２のモード
と、入力交流電圧Ｖinよりも高い出力電圧Ｖ0 を出力す
る第３のモードとを設定することができる。勿論、３つ
のモードから選択された１つ又は２つのみを得ることが
できるように変形することができる。
【００１８】
【第１のモード】入力交流電圧Ｖinと同一の出力電圧Ｖ
0 を得る第１のモードの場合には、図３の第１のモード
選択スイッチ群２８のすべてのスイッチａ〜ｄをオンに
する。これにより、第１〜第６のトランジスタＱ1 〜Ｑ
6 には図１０（Ｂ）〜（Ｇ）の制御信号が供給される。
即ち、第１及び第３のトランジスタＱ1 、Ｑ3 は５０Ｈ
ｚ方形波パルスによって１８０度間隔で断続的にオンに
なり、第２及び第４のトランジスタＱ2 、Ｑ4 はＱ1 、
Ｑ3 と反対に動作する。また、第５及び第６のトランジ
スタＱ5 、Ｑ6 はオフに保たれる。これにより、入力交
流電圧Ｖinが正の半波の期間（ｔ0 〜ｔ1 ）では、交流
電源１、第１のリアクトルＬ1 、第１のトランジスタＱ
1 、第３のトランジスタＱ3 、第２のリアクトルＬ2 、
及び負荷６の閉回路で正方向電流が流れる。また、入力
交流電圧Ｖinが負の半波の期間（ｔ1〜ｔ2 ）では、交
流電源１、負荷６、第２のリアクトルＬ2 、第４のトラ
ンジスタＱ4 、第２のトランジスタＱ2 、及び第１のリ
アクトルＬ1 の閉回路で負方向電流が流れる。この第１
のモードでは入力交流電圧Ｖinが僅かな電圧降下を伴っ
て出力電圧Ｖ0 となる。この場合、第１〜第６のトラン
ジスタＱ1 〜Ｑ6 は高周波（例えば２０ｋＨｚ）でオン
・オフされないので、単位時間当りのスイッチング回数
が少なくなり、スイッチング損失による効率低下が少な
くなる。
0 を得る第１のモードの場合には、図３の第１のモード
選択スイッチ群２８のすべてのスイッチａ〜ｄをオンに
する。これにより、第１〜第６のトランジスタＱ1 〜Ｑ
6 には図１０（Ｂ）〜（Ｇ）の制御信号が供給される。
即ち、第１及び第３のトランジスタＱ1 、Ｑ3 は５０Ｈ
ｚ方形波パルスによって１８０度間隔で断続的にオンに
なり、第２及び第４のトランジスタＱ2 、Ｑ4 はＱ1 、
Ｑ3 と反対に動作する。また、第５及び第６のトランジ
スタＱ5 、Ｑ6 はオフに保たれる。これにより、入力交
流電圧Ｖinが正の半波の期間（ｔ0 〜ｔ1 ）では、交流
電源１、第１のリアクトルＬ1 、第１のトランジスタＱ
1 、第３のトランジスタＱ3 、第２のリアクトルＬ2 、
及び負荷６の閉回路で正方向電流が流れる。また、入力
交流電圧Ｖinが負の半波の期間（ｔ1〜ｔ2 ）では、交
流電源１、負荷６、第２のリアクトルＬ2 、第４のトラ
ンジスタＱ4 、第２のトランジスタＱ2 、及び第１のリ
アクトルＬ1 の閉回路で負方向電流が流れる。この第１
のモードでは入力交流電圧Ｖinが僅かな電圧降下を伴っ
て出力電圧Ｖ0 となる。この場合、第１〜第６のトラン
ジスタＱ1 〜Ｑ6 は高周波（例えば２０ｋＨｚ）でオン
・オフされないので、単位時間当りのスイッチング回数
が少なくなり、スイッチング損失による効率低下が少な
くなる。
【００１９】
【第２のモード】入力交流電圧Ｖinよりも低い出力電圧
Ｖ0 を得る第２のモードの場合には、図３の第２のモー
ド選択スイッチ群２９のスイッチｅ〜ｊをオンにする。
これにより、５０Ｈｚ方形波パルス形成回路２０、反転
パルス形成回路２１、Ｑ3 〜Ｑ6用ＰＷＭパルス形成回
路２４〜２７がスイッチｅ〜ｊを介して第１〜第６のト
ランジスタＱ1 〜Ｑ6 のゲートに接続され、第１〜第６
のトランジスタＱ1 〜Ｑ6には図１１の（Ｂ）〜（Ｇ）
のパルスが供給される。この結果、入力交流電圧Ｖinの
正の半波の期間ｔ0 〜ｔ1 であり且つ第３のトランジス
タＱ3 がオンの期間には、交流電源１、第１のリアクト
ルＬ1 、第１のトランジスタＱ1 、第３のトランジスタ
Ｑ3 、第２のリアクトルＬ2 及び負荷６の閉回路で正方
向電流が流れる。また、入力交流電圧Ｖinの正の半波の
期間ｔ0 〜ｔ1 であり且つ第４のトランジスタＱ4 がオ
ン即ち第３のトランジスタＱ3 がオフの期間には、交流
電源１、第１のリアクトルＬ1 、第１のトランジスタＱ
1 、コンデンサＣ、第４のトランジスタＱ4 、第２のリ
アクトルＬ2 及び負荷６の閉回路で正方向電流が流れ
る。
Ｖ0 を得る第２のモードの場合には、図３の第２のモー
ド選択スイッチ群２９のスイッチｅ〜ｊをオンにする。
これにより、５０Ｈｚ方形波パルス形成回路２０、反転
パルス形成回路２１、Ｑ3 〜Ｑ6用ＰＷＭパルス形成回
路２４〜２７がスイッチｅ〜ｊを介して第１〜第６のト
ランジスタＱ1 〜Ｑ6 のゲートに接続され、第１〜第６
のトランジスタＱ1 〜Ｑ6には図１１の（Ｂ）〜（Ｇ）
のパルスが供給される。この結果、入力交流電圧Ｖinの
正の半波の期間ｔ0 〜ｔ1 であり且つ第３のトランジス
タＱ3 がオンの期間には、交流電源１、第１のリアクト
ルＬ1 、第１のトランジスタＱ1 、第３のトランジスタ
Ｑ3 、第２のリアクトルＬ2 及び負荷６の閉回路で正方
向電流が流れる。また、入力交流電圧Ｖinの正の半波の
期間ｔ0 〜ｔ1 であり且つ第４のトランジスタＱ4 がオ
ン即ち第３のトランジスタＱ3 がオフの期間には、交流
電源１、第１のリアクトルＬ1 、第１のトランジスタＱ
1 、コンデンサＣ、第４のトランジスタＱ4 、第２のリ
アクトルＬ2 及び負荷６の閉回路で正方向電流が流れ
る。
【００２０】第２のモードにおける入力交流電圧Ｖinの
負の半波の期間ｔ1 〜ｔ2 であり且つ第４のトランジス
タＱ4 がオンの期間には、交流電源１、負荷６、第２の
リアクトルＬ2 、第４のトランジスタＱ4 、第２のトラ
ンジスタＱ2 及び第１のリアクトルＬ1 の閉回路で負方
向の電流が流れる。また、入力交流電圧Ｖinの負の半波
の期間ｔ1 〜ｔ2 であり且つ第３のトランジスタＱ3 の
オンの期間即ち第４のトランジスタＱ4 のオフの期間に
は、交流電源１、負荷６、第２のリアクトルＬ2 、第３
のトランジスタＱ3 、コンデンサＣ、第２のトランジス
タＱ2 及び第１のリアクトルＬ1 の閉回路で負方向電流
が流れる。入力交流電圧Ｖinが第３及び第４のトランジ
スタＱ3 、Ｑ4 で高周波で断続されるので、入力交流電
圧Ｖinよりも低い出力電圧Ｖ0 が得られる。
負の半波の期間ｔ1 〜ｔ2 であり且つ第４のトランジス
タＱ4 がオンの期間には、交流電源１、負荷６、第２の
リアクトルＬ2 、第４のトランジスタＱ4 、第２のトラ
ンジスタＱ2 及び第１のリアクトルＬ1 の閉回路で負方
向の電流が流れる。また、入力交流電圧Ｖinの負の半波
の期間ｔ1 〜ｔ2 であり且つ第３のトランジスタＱ3 の
オンの期間即ち第４のトランジスタＱ4 のオフの期間に
は、交流電源１、負荷６、第２のリアクトルＬ2 、第３
のトランジスタＱ3 、コンデンサＣ、第２のトランジス
タＱ2 及び第１のリアクトルＬ1 の閉回路で負方向電流
が流れる。入力交流電圧Ｖinが第３及び第４のトランジ
スタＱ3 、Ｑ4 で高周波で断続されるので、入力交流電
圧Ｖinよりも低い出力電圧Ｖ0 が得られる。
【００２１】第２のモードにおいてコンデンサＣは第１
〜第４のトランジスタＱ1 〜Ｑ4 を通る回路で充電され
る。このため、もしコンデンサＣの電圧Ｖc を制御しな
いと、この電圧Ｖc は徐々に高くなる。そこで、第５及
び第６のトランジスタＱ5 、Ｑ6 を使用してコンデンサ
Ｃの電荷を放出してこの電圧Ｖc を制御する。コンデン
サＣの放電回路は次のように形成される。まず、入力交
流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第６
のトランジスタＱ6 のオンの期間には、コンデンサＣ、
第１のトランジスタＱ1 、第１のリアクトルＬ1 、電源
１、第３のリアクトルＬ3 及び第６のトランジスタＱ6
から成る閉回路でコンデンサＣの放電電流が流れる。こ
の時、第１及び第３のリアクトルＬ1 、Ｌ3 にエネルギ
ーが蓄積される。次に、入力交流電圧Ｖinが正の半波の
期間ｔ0 〜ｔ1 であり且つ第５のトランジスタＱ5 のオ
ンの期間には、第３のリアクトルＬ3 、第５のトランジ
スタＱ5 、第１のトランジスタＱ1 、第１のリアクトル
Ｌ1 及び電源１から成る閉回路でリアクトルＬ1 、Ｌ3
のエネルギーの放出が行われ、リアクトルＬ3 のエネル
ギーは電源１に帰還される。第５及び第６のトランジス
タＱ5 、Ｑ6 が図１２（Ｆ）（Ｇ）に示すように電源１
の電圧Ｖinよりも十分に高い周波数でＰＷＭパルスで断
続され、このＰＷＭパルスの幅の制御によってコンデン
サＣの放電期間が制御され、コンデンサＣの電圧Ｖc は
ほぼ一定に保たれる。なお、入力交流電圧Ｖinが負の期
間ｔ1 〜ｔ2 であり且つ第５のトランジスタＱ5 がオン
の期間には、コンデンサＣ、第５のトランジスタＱ5 、
第３のリアクトルＬ3 、電源１、第１のリアクトルＬ1
及び第２のトランジスタＱ2 から成る閉回路でコンデン
サＣの電荷が放出される。また、入力交流電圧Ｖinが負
の期間ｔ1 〜ｔ2 であり且つ第６のトランジスタＱ6 の
オン期間には、第３のリアクトルＬ3 、電源１、第１の
リアクトルＬ1 、第２のトランジスタＱ2 及び第６のト
ランジスタＱ6 から成る閉回路でリアクトルＬ1 、Ｌ3
のエネルギーが放出される。
〜第４のトランジスタＱ1 〜Ｑ4 を通る回路で充電され
る。このため、もしコンデンサＣの電圧Ｖc を制御しな
いと、この電圧Ｖc は徐々に高くなる。そこで、第５及
び第６のトランジスタＱ5 、Ｑ6 を使用してコンデンサ
Ｃの電荷を放出してこの電圧Ｖc を制御する。コンデン
サＣの放電回路は次のように形成される。まず、入力交
流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第６
のトランジスタＱ6 のオンの期間には、コンデンサＣ、
第１のトランジスタＱ1 、第１のリアクトルＬ1 、電源
１、第３のリアクトルＬ3 及び第６のトランジスタＱ6
から成る閉回路でコンデンサＣの放電電流が流れる。こ
の時、第１及び第３のリアクトルＬ1 、Ｌ3 にエネルギ
ーが蓄積される。次に、入力交流電圧Ｖinが正の半波の
期間ｔ0 〜ｔ1 であり且つ第５のトランジスタＱ5 のオ
ンの期間には、第３のリアクトルＬ3 、第５のトランジ
スタＱ5 、第１のトランジスタＱ1 、第１のリアクトル
Ｌ1 及び電源１から成る閉回路でリアクトルＬ1 、Ｌ3
のエネルギーの放出が行われ、リアクトルＬ3 のエネル
ギーは電源１に帰還される。第５及び第６のトランジス
タＱ5 、Ｑ6 が図１２（Ｆ）（Ｇ）に示すように電源１
の電圧Ｖinよりも十分に高い周波数でＰＷＭパルスで断
続され、このＰＷＭパルスの幅の制御によってコンデン
サＣの放電期間が制御され、コンデンサＣの電圧Ｖc は
ほぼ一定に保たれる。なお、入力交流電圧Ｖinが負の期
間ｔ1 〜ｔ2 であり且つ第５のトランジスタＱ5 がオン
の期間には、コンデンサＣ、第５のトランジスタＱ5 、
第３のリアクトルＬ3 、電源１、第１のリアクトルＬ1
及び第２のトランジスタＱ2 から成る閉回路でコンデン
サＣの電荷が放出される。また、入力交流電圧Ｖinが負
の期間ｔ1 〜ｔ2 であり且つ第６のトランジスタＱ6 の
オン期間には、第３のリアクトルＬ3 、電源１、第１の
リアクトルＬ1 、第２のトランジスタＱ2 及び第６のト
ランジスタＱ6 から成る閉回路でリアクトルＬ1 、Ｌ3
のエネルギーが放出される。
【００２２】
【第３のモード】入力交流電圧Ｖinよりも高い出力電圧
Ｖ0 を得る第３のモードの場合には図３の第３のモード
選択用スイッチ群３０のスイッチｋ〜ｐをオンにする。
これにより、パルス形成回路２２、２３、２０、２１、
２６、２７がトランジスタＱ1 〜Ｑ6 に接続される。こ
れにより、図１２に示すように第１及び第２のトランジ
スタＱ1 、Ｑ2 は高周波で断続され、第３及び第４のト
ランジスタＱ3 、Ｑ4 は入力交流電圧Ｖinと同じ周期で
オン・オフされ、第５及び第６のトランジスタＱ5、Ｑ6
は高周波で断続される。
Ｖ0 を得る第３のモードの場合には図３の第３のモード
選択用スイッチ群３０のスイッチｋ〜ｐをオンにする。
これにより、パルス形成回路２２、２３、２０、２１、
２６、２７がトランジスタＱ1 〜Ｑ6 に接続される。こ
れにより、図１２に示すように第１及び第２のトランジ
スタＱ1 、Ｑ2 は高周波で断続され、第３及び第４のト
ランジスタＱ3 、Ｑ4 は入力交流電圧Ｖinと同じ周期で
オン・オフされ、第５及び第６のトランジスタＱ5、Ｑ6
は高周波で断続される。
【００２３】この第３のモードにおいて、入力交流電圧
Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第１のトラ
ンジスタＱ1 のオン期間には、電源１、第１のリアクト
ルＬ1 、第１のトランジスタＱ1 、第３のトランジスタ
Ｑ3 、第２のリアクトルＬ2、負荷６から成る閉回路で
第１の方向の電流が流れる。この時、第１のリアクトル
Ｌ1 に前のサイクルで充電されたエネルギーの放出が生
じ、電源１の電圧Ｖinと第１のリアクトルＬ1 の電圧と
の和が出力され、入力交流電圧Ｖinよりも高い振幅の出
力電圧Ｖ0 が得られる。第３のモードにおいて、入力交
流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第２
のトランジスタＱ2 のオン期間には、電源１、第１のリ
アクトルＬ1 、第２のトランジスタＱ2 、コンデンサ
Ｃ、第３のトランジスタＱ3 、第２のリアクトルＬ2 及
び負荷６から成る閉回路で第１の方向の電流が流れ、且
つ第１のリアクトルＬ1 にエネルギーが蓄積される。こ
の時には入力交流電圧ＶinにコンデンサＣの電圧Ｖc が
加算されて出力電圧Ｖ0 となる。
Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第１のトラ
ンジスタＱ1 のオン期間には、電源１、第１のリアクト
ルＬ1 、第１のトランジスタＱ1 、第３のトランジスタ
Ｑ3 、第２のリアクトルＬ2、負荷６から成る閉回路で
第１の方向の電流が流れる。この時、第１のリアクトル
Ｌ1 に前のサイクルで充電されたエネルギーの放出が生
じ、電源１の電圧Ｖinと第１のリアクトルＬ1 の電圧と
の和が出力され、入力交流電圧Ｖinよりも高い振幅の出
力電圧Ｖ0 が得られる。第３のモードにおいて、入力交
流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第２
のトランジスタＱ2 のオン期間には、電源１、第１のリ
アクトルＬ1 、第２のトランジスタＱ2 、コンデンサ
Ｃ、第３のトランジスタＱ3 、第２のリアクトルＬ2 及
び負荷６から成る閉回路で第１の方向の電流が流れ、且
つ第１のリアクトルＬ1 にエネルギーが蓄積される。こ
の時には入力交流電圧ＶinにコンデンサＣの電圧Ｖc が
加算されて出力電圧Ｖ0 となる。
【００２４】第３のモードにおいて、入力交流電圧Ｖin
が負の半波の期間ｔ1 〜ｔ2 であり且つ第２のトランジ
スタＱ2 がオンの期間には、電源１、負荷６、第２のリ
アクトルＬ2 、第４のトランジスタＱ4 、第２のトラン
ジスタＱ2 及び第１のリアクトルＬ1 から成る閉回路で
第２の方向の電流が流れる。この時は入力交流電圧Ｖin
に第１のリアクトルＬ1 の電圧が加算されて出力電圧Ｖ
0 となる。また、入力交流電圧Ｖinが負の半波の期間ｔ
1 〜ｔ2 であり且つ第１のトランジスタＱ1 がオンの期
間には、電源１、負荷６、第２のリアクトルＬ2 、第４
のトランジスタＱ4 、コンデンサＣ、第１のトランジス
タＱ1 及び第１のリアクトルＬ1 から成る閉回路で第２
の方向の電流が流れる。この時には入力交流電圧Ｖinに
コンデンサＣの電圧Ｖc が加算されて出力電圧Ｖ0 とな
る。なお、この期間に第１のリアクトルＬ1 にエネルギ
ーが蓄積される。
が負の半波の期間ｔ1 〜ｔ2 であり且つ第２のトランジ
スタＱ2 がオンの期間には、電源１、負荷６、第２のリ
アクトルＬ2 、第４のトランジスタＱ4 、第２のトラン
ジスタＱ2 及び第１のリアクトルＬ1 から成る閉回路で
第２の方向の電流が流れる。この時は入力交流電圧Ｖin
に第１のリアクトルＬ1 の電圧が加算されて出力電圧Ｖ
0 となる。また、入力交流電圧Ｖinが負の半波の期間ｔ
1 〜ｔ2 であり且つ第１のトランジスタＱ1 がオンの期
間には、電源１、負荷６、第２のリアクトルＬ2 、第４
のトランジスタＱ4 、コンデンサＣ、第１のトランジス
タＱ1 及び第１のリアクトルＬ1 から成る閉回路で第２
の方向の電流が流れる。この時には入力交流電圧Ｖinに
コンデンサＣの電圧Ｖc が加算されて出力電圧Ｖ0 とな
る。なお、この期間に第１のリアクトルＬ1 にエネルギ
ーが蓄積される。
【００２５】第３のモードにおけるＡＣ−ＡＣ変換にお
いてコンデンサＣの放電が生じ、この電圧が低下する。
そこで、第５及び第６のトランジスタＱ5 、Ｑ6 を第１
及び第２のトランジスタＱ1 、Ｑ2 よりも高い周波数で
断続することによってコンデンサＣの電圧Ｖc を一定に
する。この詳しい動作を次に述べる。入力交流電圧Ｖin
が正の半波の期間ｔ0 〜ｔ1 であり且つ第６のトランジ
スタＱ6 のオン期間には、電源１、第１のリアクトルＬ
1 、第１のトランジスタＱ1 、コンデンサＣ、第６のト
ランジスタＱ6 及び第３のリアクトルＬ3 から成る閉回
路でコンデンサを充電する。この時、第３のリアクトル
Ｌ3 の蓄積エネルギーの放出があるので、コンデンサＣ
は、電源１の電圧Ｖinと第１及び第３のリアクトルＬ1
、Ｌ3 の電圧との和で充電される。即ち、出力電圧Ｖ0
よりも高い電圧でコンデンサＣが充電される。入力交
流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第５
のトランジスタＱ5 のオン期間には、電源１、第１のリ
アクトルＬ1 、第１のトランジスタＱ1 、第５のトラン
ジスタＱ5 及び第３のリアクトルＬ3 の閉回路に電流が
流れ、第３のリアクトルＬ3 にエネルギーが蓄積され
る。入力交流電圧Ｖinが負の半波の期間ｔ1 〜ｔ2 であ
り且つ第５のトランジスタＱ5 がオンの期間には、電源
１、第３のリアクトルＬ3 、第５のトランジスタＱ5 、
コンデンサＣ、第２のトランジスタＱ2 及び第１のリア
クトルＬ1 から成る閉回路に電流が流れ、電源１の電圧
Ｖinと第１及び第３のリアクトルＬ1 、Ｌ3の電圧の和
でコンデンサＣが充電される。入力交流電圧Ｖinが負の
半波の期間ｔ1 〜ｔ2 であり且つ第６のトランジスタＱ
6 のオンの期間には、電源１、第３のリアクトルＬ3 、
第３のトランジスタＱ3 、第２のトランジスタＱ2 及び
第１のリアクトルＬ1 のから成る閉回路に電流が流れ、
第３のリアクトルＬ3 にエネルギーが蓄積される。
いてコンデンサＣの放電が生じ、この電圧が低下する。
そこで、第５及び第６のトランジスタＱ5 、Ｑ6 を第１
及び第２のトランジスタＱ1 、Ｑ2 よりも高い周波数で
断続することによってコンデンサＣの電圧Ｖc を一定に
する。この詳しい動作を次に述べる。入力交流電圧Ｖin
が正の半波の期間ｔ0 〜ｔ1 であり且つ第６のトランジ
スタＱ6 のオン期間には、電源１、第１のリアクトルＬ
1 、第１のトランジスタＱ1 、コンデンサＣ、第６のト
ランジスタＱ6 及び第３のリアクトルＬ3 から成る閉回
路でコンデンサを充電する。この時、第３のリアクトル
Ｌ3 の蓄積エネルギーの放出があるので、コンデンサＣ
は、電源１の電圧Ｖinと第１及び第３のリアクトルＬ1
、Ｌ3 の電圧との和で充電される。即ち、出力電圧Ｖ0
よりも高い電圧でコンデンサＣが充電される。入力交
流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第５
のトランジスタＱ5 のオン期間には、電源１、第１のリ
アクトルＬ1 、第１のトランジスタＱ1 、第５のトラン
ジスタＱ5 及び第３のリアクトルＬ3 の閉回路に電流が
流れ、第３のリアクトルＬ3 にエネルギーが蓄積され
る。入力交流電圧Ｖinが負の半波の期間ｔ1 〜ｔ2 であ
り且つ第５のトランジスタＱ5 がオンの期間には、電源
１、第３のリアクトルＬ3 、第５のトランジスタＱ5 、
コンデンサＣ、第２のトランジスタＱ2 及び第１のリア
クトルＬ1 から成る閉回路に電流が流れ、電源１の電圧
Ｖinと第１及び第３のリアクトルＬ1 、Ｌ3の電圧の和
でコンデンサＣが充電される。入力交流電圧Ｖinが負の
半波の期間ｔ1 〜ｔ2 であり且つ第６のトランジスタＱ
6 のオンの期間には、電源１、第３のリアクトルＬ3 、
第３のトランジスタＱ3 、第２のトランジスタＱ2 及び
第１のリアクトルＬ1 のから成る閉回路に電流が流れ、
第３のリアクトルＬ3 にエネルギーが蓄積される。
【００２６】
【第２の実施例】次に、図１３に示す第２の実施例の電
力変換装置を説明する。但し、図１３において図２と実
質的に同一の部分には同一の符号を付してその説明を省
略する。図１３の回路は図２の回路に、第１〜第６のス
イッチＱ1 〜Ｑ6 の内蔵ダイオードＤ1 〜Ｄ6 よりもス
トレージタイムが小さく且つスイッチング速度の速い第
１〜第６の高速ダイオードＤ1a〜Ｄ6aと、６個のリアク
トルＬ11、Ｌ12、Ｌ21、Ｌ22、Ｌ31、Ｌ32とを付加した
ものである。
力変換装置を説明する。但し、図１３において図２と実
質的に同一の部分には同一の符号を付してその説明を省
略する。図１３の回路は図２の回路に、第１〜第６のス
イッチＱ1 〜Ｑ6 の内蔵ダイオードＤ1 〜Ｄ6 よりもス
トレージタイムが小さく且つスイッチング速度の速い第
１〜第６の高速ダイオードＤ1a〜Ｄ6aと、６個のリアク
トルＬ11、Ｌ12、Ｌ21、Ｌ22、Ｌ31、Ｌ32とを付加した
ものである。
【００２７】第１及び第２の付加リアクトルＬ11、Ｌ12
は第１のリアクトルＬ1 の出力側端子と第１及び第２の
トランジスタＱ1 、Ｑ2 の間に接続されている。第１の
高速ダイオードＤ1aは第１のトランジスタＱ1 のドレイ
ン側ライン５１と第２のトランジスタＱ2 のドレインと
の間に接続されている。第２の高速ダイオードＤ2aは第
２のトランジスタＱ2 のソース側のライン５２と第１の
トランジスタＱ1 のソースとの間に接続されている。第
３の付加リアクトルＬ21は第３のトランジスタＱ3 のソ
ースと第２のリアクトルＬ2 との間に接続されている。
第４の付加リアクトルＬ22は第４のトランジスタＱ4 の
ドレインと第２のリアクトルＬ2 との間に接続されてい
る。第３の高速ダイオードＤ3aは第３及び第４のトラン
ジスタＱ3 、Ｑ4 のドレイン間に接続されている。第４
の高速ダイオードＤ4aは第３及び第４のトランジスタＱ
3 、Ｑ4 のソース間に接続されている。第５及び第６の
付加リアクトルＬ31、Ｌ32は第３のリアクトルＬ3 と第
５及び第６のトランジスタの間に接続されている。第５
の高速ダイオードＤ5aは第５及び第６のトランジスタＱ
5 、Ｑ6 のドレイン間に接続されている。第６の高速ダ
イオードＤ6aは第５及び第６のトランジスタＱ5 、Ｑ6
のソース間に接続されている。
は第１のリアクトルＬ1 の出力側端子と第１及び第２の
トランジスタＱ1 、Ｑ2 の間に接続されている。第１の
高速ダイオードＤ1aは第１のトランジスタＱ1 のドレイ
ン側ライン５１と第２のトランジスタＱ2 のドレインと
の間に接続されている。第２の高速ダイオードＤ2aは第
２のトランジスタＱ2 のソース側のライン５２と第１の
トランジスタＱ1 のソースとの間に接続されている。第
３の付加リアクトルＬ21は第３のトランジスタＱ3 のソ
ースと第２のリアクトルＬ2 との間に接続されている。
第４の付加リアクトルＬ22は第４のトランジスタＱ4 の
ドレインと第２のリアクトルＬ2 との間に接続されてい
る。第３の高速ダイオードＤ3aは第３及び第４のトラン
ジスタＱ3 、Ｑ4 のドレイン間に接続されている。第４
の高速ダイオードＤ4aは第３及び第４のトランジスタＱ
3 、Ｑ4 のソース間に接続されている。第５及び第６の
付加リアクトルＬ31、Ｌ32は第３のリアクトルＬ3 と第
５及び第６のトランジスタの間に接続されている。第５
の高速ダイオードＤ5aは第５及び第６のトランジスタＱ
5 、Ｑ6 のドレイン間に接続されている。第６の高速ダ
イオードＤ6aは第５及び第６のトランジスタＱ5 、Ｑ6
のソース間に接続されている。
【００２８】図１３の第１〜第６の高速ダイオードＤ1a
〜Ｄ6a及び第１〜第６の付加リアクトルＬ11、Ｌ12、Ｌ
21、Ｌ22、Ｌ31、Ｌ32は図２の回路において第１〜第６
のトランジスタＱ1 〜Ｑ6 の内蔵ダイオードＤ1 〜Ｄ6
のストレージタイムのために生じる損失を低減する作用
を有する。第１及び第２のトランジスタＱ1 、Ｑ2 の入
力段のスイッチング回路と第３及び第４のトランジスタ
Ｑ3 、Ｑ4 の出力段のスイッチング回路と、第５及び第
６のトランジスタＱ5 、Ｑ6 のスイッチング回路におけ
る高周波断続動作は実質的に同一であるので、次に第３
及び第４のトランジスタＱ3 、Ｑ4 のスイッチング回路
を例にしてこの動作を説明する。
〜Ｄ6a及び第１〜第６の付加リアクトルＬ11、Ｌ12、Ｌ
21、Ｌ22、Ｌ31、Ｌ32は図２の回路において第１〜第６
のトランジスタＱ1 〜Ｑ6 の内蔵ダイオードＤ1 〜Ｄ6
のストレージタイムのために生じる損失を低減する作用
を有する。第１及び第２のトランジスタＱ1 、Ｑ2 の入
力段のスイッチング回路と第３及び第４のトランジスタ
Ｑ3 、Ｑ4 の出力段のスイッチング回路と、第５及び第
６のトランジスタＱ5 、Ｑ6 のスイッチング回路におけ
る高周波断続動作は実質的に同一であるので、次に第３
及び第４のトランジスタＱ3 、Ｑ4 のスイッチング回路
を例にしてこの動作を説明する。
【００２９】図１４は図２の第３及び第４のトランジス
タＱ3 、Ｑ4 を抽出して示す。第２のモードで第３及び
第４のトランジスタＱ3 、Ｑ4 を高周波でオン・オフし
ている場合において、第３のトランジスタＱ3 のオン期
間には第３のトランジスタＱ3 、第２のリアクトルＬ2
の回路で電流が流れる。次に、第３のトランジスタＱ3
がオフになると、電源１、第１のリアクトルＬ1 、第１
のトランジスタＱ1 、コンデンサＣ、第４のトランジス
タＱ4 の内蔵ダイオードＤ4 、第２のリアクトルＬ2 、
負荷６の閉回路で電流が流れる。これにより図１４に示
す第２のリアクトルＬ2 の蓄積エネルギーの放出も行わ
れる。次に、再び第３のトランジスタがオンになった時
に、第４のダイオードＤ4 がストレージタイムのために
直ちにオフにならない。このため、第３のトランジスタ
Ｑ3 と第４のダイオードＤ4 とによる短絡回路が形成さ
れ、大きな電力損失が生じるばかりでなく、第３及び第
４のトランジスタＱ3 、Ｑ4 が損傷する恐れもある。
タＱ3 、Ｑ4 を抽出して示す。第２のモードで第３及び
第４のトランジスタＱ3 、Ｑ4 を高周波でオン・オフし
ている場合において、第３のトランジスタＱ3 のオン期
間には第３のトランジスタＱ3 、第２のリアクトルＬ2
の回路で電流が流れる。次に、第３のトランジスタＱ3
がオフになると、電源１、第１のリアクトルＬ1 、第１
のトランジスタＱ1 、コンデンサＣ、第４のトランジス
タＱ4 の内蔵ダイオードＤ4 、第２のリアクトルＬ2 、
負荷６の閉回路で電流が流れる。これにより図１４に示
す第２のリアクトルＬ2 の蓄積エネルギーの放出も行わ
れる。次に、再び第３のトランジスタがオンになった時
に、第４のダイオードＤ4 がストレージタイムのために
直ちにオフにならない。このため、第３のトランジスタ
Ｑ3 と第４のダイオードＤ4 とによる短絡回路が形成さ
れ、大きな電力損失が生じるばかりでなく、第３及び第
４のトランジスタＱ3 、Ｑ4 が損傷する恐れもある。
【００３０】図１３及び図１５は上述の問題を解決する
ことができる回路である。図１３及び図１５において第
３のトランジスタＱ3 がオンの期間には第３のトランジ
スタＱ3 と第４の付加リアクトルＬ22と第２のリアクト
ルＬ2 とを通って電流が流れる。次に、第３のトランジ
スタＱ3 がオフになると、第４の付加リアクトルＬ22及
び出力ラインの第２のリアクトルＬ2 に蓄積されたエネ
ルギーは第４のトランジスタＱ4 と第４の高速ダイオー
ドＤ4aとの両方を通って放出される。更に詳細には、第
２のモードにおいて、電源１、第１のリアクトルＬ1 、
第１のトランジスタＱ1 、コンデンサＣ、第４のトラン
ジスタＱ4 及び第４の高速ダイオードＤ4a、第３及び第
４の付加リアクトルＬ21、Ｌ22、第２のリアクトルＬ2
及び負荷６の回路で流れる。即ち、第４のトランジスタ
Ｑ4 のストレージタイムの長い内蔵ダイオードＤ4aとス
トレージタイムの短い第４の高速ダイオードＤ4aとを通
って電流が流れない。この結果、次に、第３のトランジ
スタＱ3 がオンになった時に第３のトランジスタＱ3 と
第４のトランジスタＱ4 の内蔵ダイオードとによる短絡
回路が形成されない。なお、第３のトランジスタＱ3 が
オン期間と第４の高速ダイオードＤ4aのオン期間との僅
かな重なり合いが生じたとしても、これが短時間であれ
ば電力損失が小さく且つ第３のトランジスタＱ3 又は高
速ダイオードＤ4aが破壊することはない。なお、第４の
付加リアクトルＬ22の電圧降下を第４のトランジスタＱ
4 の内蔵ダイオードＤ4 の順方向電圧よりも大きく設定
し、内蔵ダイオードＤ4 を逆バイアスしてここを通って
電流が流れないようにすることもできる。
ことができる回路である。図１３及び図１５において第
３のトランジスタＱ3 がオンの期間には第３のトランジ
スタＱ3 と第４の付加リアクトルＬ22と第２のリアクト
ルＬ2 とを通って電流が流れる。次に、第３のトランジ
スタＱ3 がオフになると、第４の付加リアクトルＬ22及
び出力ラインの第２のリアクトルＬ2 に蓄積されたエネ
ルギーは第４のトランジスタＱ4 と第４の高速ダイオー
ドＤ4aとの両方を通って放出される。更に詳細には、第
２のモードにおいて、電源１、第１のリアクトルＬ1 、
第１のトランジスタＱ1 、コンデンサＣ、第４のトラン
ジスタＱ4 及び第４の高速ダイオードＤ4a、第３及び第
４の付加リアクトルＬ21、Ｌ22、第２のリアクトルＬ2
及び負荷６の回路で流れる。即ち、第４のトランジスタ
Ｑ4 のストレージタイムの長い内蔵ダイオードＤ4aとス
トレージタイムの短い第４の高速ダイオードＤ4aとを通
って電流が流れない。この結果、次に、第３のトランジ
スタＱ3 がオンになった時に第３のトランジスタＱ3 と
第４のトランジスタＱ4 の内蔵ダイオードとによる短絡
回路が形成されない。なお、第３のトランジスタＱ3 が
オン期間と第４の高速ダイオードＤ4aのオン期間との僅
かな重なり合いが生じたとしても、これが短時間であれ
ば電力損失が小さく且つ第３のトランジスタＱ3 又は高
速ダイオードＤ4aが破壊することはない。なお、第４の
付加リアクトルＬ22の電圧降下を第４のトランジスタＱ
4 の内蔵ダイオードＤ4 の順方向電圧よりも大きく設定
し、内蔵ダイオードＤ4 を逆バイアスしてここを通って
電流が流れないようにすることもできる。
【００３１】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 第１〜第６のトランジスタＱ1 〜Ｑ6 の代りに
ＩＧＢＴ（インシュレーテット・ゲート・バイポーラ・
トランジスタ）から成る半導体スイッチを使用すること
ができる。また、Ｑ1 〜Ｑ6 をバイポーラトランジスタ
とダイオードの逆並列回路とすることができる。 （２） 第１及び第２のトランジスタＱ1 、Ｑ2 のオン
期間の相互間、第３及び第４のトランジスタＱ3 、Ｑ4
のオン期間、第５及び第６のトランジスタＱ5、Ｑ6 の
オン期間の相互間にデットタイム（休止期間）を設けて
ストレージによる短絡を防止してもよい。 （３） 第１及び第２のモードのみ、又は第２及び第３
のモードのみ又は第１及び第３のモードのみが得られる
ように構成することもできる。 （４） 図１３において、リアクトルＬ11とＬ12、リア
クトルＬ21、Ｌ22、リアクトルＬ31、Ｌ32とをそれぞれ
電磁結合し、一方のリアクトルの蓄積エネルギーを他方
のリアクトルに放出してもよい。また、Ｌ1 、Ｌ11、Ｌ
12の相互電磁結合、Ｌ2 、Ｌ21、Ｌ22の相互電磁結合、
Ｌ3 、Ｌ31、Ｌ32の相互電磁結合も可能である。 （５） 図１３において、リアクトルＬ1 、Ｌ2 、Ｌ3
のいずれか１つ又は２つ又は全部を省くことができる。 （６） 入力電圧と同一の出力電圧を得る第１のモ−ド
と入力電圧よりも低い電圧を得る第２のモ−ドとの２種
類のみを得る場合には、請求項１示すように第１及び第
３のリアクトルＬ1 、Ｌ3 を省いて第２のリアクトルＬ
2 のみとすること、又は請求項２に示すように第２のリ
アクトルＬ2 を省いて第１及び第３のリアクトルＬ1 、
Ｌ3 のみとすることができる。また、入力電圧と同一の
出力電圧を得る第１のモ−ドと入力電圧よりも高い出力
電圧を得る第２のモ−ドの２種類のみを得る場合には、
請求項３に示すように第２及び第３のリアクトルＬ2 、
Ｌ3 を省いて第１のリアクトルＬ1 のみとすること、又
は請求項４に示すように第１のリアクトルＬ1 を省いて
第２及び第３のリアクトルＬ2 、Ｌ3 のみとすることが
できる。
く、例えば次の変形が可能なものである。 （１） 第１〜第６のトランジスタＱ1 〜Ｑ6 の代りに
ＩＧＢＴ（インシュレーテット・ゲート・バイポーラ・
トランジスタ）から成る半導体スイッチを使用すること
ができる。また、Ｑ1 〜Ｑ6 をバイポーラトランジスタ
とダイオードの逆並列回路とすることができる。 （２） 第１及び第２のトランジスタＱ1 、Ｑ2 のオン
期間の相互間、第３及び第４のトランジスタＱ3 、Ｑ4
のオン期間、第５及び第６のトランジスタＱ5、Ｑ6 の
オン期間の相互間にデットタイム（休止期間）を設けて
ストレージによる短絡を防止してもよい。 （３） 第１及び第２のモードのみ、又は第２及び第３
のモードのみ又は第１及び第３のモードのみが得られる
ように構成することもできる。 （４） 図１３において、リアクトルＬ11とＬ12、リア
クトルＬ21、Ｌ22、リアクトルＬ31、Ｌ32とをそれぞれ
電磁結合し、一方のリアクトルの蓄積エネルギーを他方
のリアクトルに放出してもよい。また、Ｌ1 、Ｌ11、Ｌ
12の相互電磁結合、Ｌ2 、Ｌ21、Ｌ22の相互電磁結合、
Ｌ3 、Ｌ31、Ｌ32の相互電磁結合も可能である。 （５） 図１３において、リアクトルＬ1 、Ｌ2 、Ｌ3
のいずれか１つ又は２つ又は全部を省くことができる。 （６） 入力電圧と同一の出力電圧を得る第１のモ−ド
と入力電圧よりも低い電圧を得る第２のモ−ドとの２種
類のみを得る場合には、請求項１示すように第１及び第
３のリアクトルＬ1 、Ｌ3 を省いて第２のリアクトルＬ
2 のみとすること、又は請求項２に示すように第２のリ
アクトルＬ2 を省いて第１及び第３のリアクトルＬ1 、
Ｌ3 のみとすることができる。また、入力電圧と同一の
出力電圧を得る第１のモ−ドと入力電圧よりも高い出力
電圧を得る第２のモ−ドの２種類のみを得る場合には、
請求項３に示すように第２及び第３のリアクトルＬ2 、
Ｌ3 を省いて第１のリアクトルＬ1 のみとすること、又
は請求項４に示すように第１のリアクトルＬ1 を省いて
第２及び第３のリアクトルＬ2 、Ｌ3 のみとすることが
できる。
【図１】従来の電力変換装置を示す回路図である。
【図２】本発明の第１の実施例の電力変換装置を示す回
路図である。
路図である。
【図３】図２の制御回路を示すブロック図である。
【図４】図３の５０Ｈｚ方形波パルス形成回路を示すブ
ロック図である。
ロック図である。
【図５】図３のＱ1 用ＰＷＭパルス形成回路を示すブロ
ック図である。
ック図である。
【図６】図３のＱ3 用ＰＷＭパルス形成回路を示すブロ
ック図である。
ック図である。
【図７】図３のＱ5 用ＰＷＭパルス形成回路を示すブロ
ック図である。
ック図である。
【図８】図５の各部の状態を示す波形図である。
【図９】図６の各部の状態を示す波形図である。
【図１０】第１のモードにおける図２の各部の状態を示
す波形図である。
す波形図である。
【図１１】第２のモードにおける図２の各部の状態を示
す波形図である。
す波形図である。
【図１２】第３のモードにおける各部の状態を示す波形
図である。
図である。
【図１３】第２の実施例の電力変換装置を示す回路図で
ある。
ある。
【図１４】図２の一部を示す図である。
【図１５】図１３の一部を示す図である。
Ｑ1 〜Ｑ6 トランジスタ Ｃ コンデンサ Ｌ1 リアクトル
Claims (6)
- 【請求項１】 交流電源の一端が接続される第１の交流
電源端子と、 前記交流電源の他端が接続される第２の交流電源端子
と、 第１及び第２のスイッチが直列に接続された第１の直列
回路と、 第３及び第４のスイッチが直列に接続された回路であり
且つ前記第１の直列回路に対して並列に接続された第２
の直列回路と、 第５及び第６のスイッチが直列に接続された回路であり
且つ前記第１及び第２の直列回路に対して並列に接続さ
れた第３の直列回路と、 前記第１、第２及び第３の直列回路に対して並列に接続
されたコンデンサと、 前記第３及び第４のスイッチの中点と交流出力端子との
間に接続されたリクトルと、 前記交流電源の電圧と実質的に同一の交流出力電圧を前
記交流出力端子と前記第２の交流電源端子との間に得る
時には、前記第１及び第３のスイッチを前記交流電源の
電圧と同一の周期で同時にオン・オフ制御し且つ前記第
２及び第４のスイッチを前記第１及び第３のスイッチと
逆位相でオン・オフ制御し且つ前記第５及び第６のスイ
ッチはオフ制御し、前記交流電源の電圧よりも低い交流
出力電圧を前記交流出力端子と前記第２の交流電源端子
との間に得る時には、前記第１のスイッチを前記交流電
源の電圧と同一の周期でオン・オフ制御し且つ前記第２
のスイッチを前記第１のスイッチと逆位相でオン・オフ
制御し且つ前記第３のスイッチを前記交流電源の電圧の
周波数よりも高い繰返し周波数でオン・オフ制御し且つ
前記第４のスイッチを前記第３のスイッチと逆位相でオ
ン・オフ制御し且つ前記第５のスイッチを前記交流電源
の電圧の周波数よりも高い繰返し周波数でオン・オフ制
御し且つ前記第６のスイッチを前記第５のスイッチと逆
位相でオン・オフ制御するスイッチ制御回路とを備えた
電力変換装置。 - 【請求項２】 交流電源の一端が接続される第１の交流
電源端子と、 前記交流電源の他端が接続される第２の交流電源端子
と、 第１及び第２のスイッチが直列に接続された第１の直列
回路と、 第３及び第４のスイッチが直列に接続された回路であり
且つ前記第１の直列回路に対して並列に接続された第２
の直列回路と、 第５及び第６のスイッチが直列に接続された回路であり
且つ前記第１及び第２の直列回路に対して並列に接続さ
れた第３の直列回路と、 前記第１、第２及び第３の直列回路に対して並列に接続
されたコンデンサと、 前記第１の交流電源端子と前記第１及び第２のスイッチ
の中点との間に接続された入力段リアクトルと、 前記第５及び第６のスイッチの中点と前記第２の交流電
源端子との間に接続されたコンデンサ電圧調整用リクト
ルと、 前記交流電源の電圧と実質的に同一の交流出力電圧を前
記第３及び第４のスイッチの中点と前記第２の交流電源
端子との間に得る時には、前記第１及び第３のスイッチ
を前記交流電源の電圧と同一の周期でオン・オフ制御し
且つ前記第２及び第４のスイッチを前記第１及び第３の
スイッチと逆位相でオン・オフ制御し且つ前記第５及び
第６のスイッチはオフ制御し、前記交流電源の電圧より
も低い交流出力電圧を前記第３及び第４のスイッチの中
点と前記第２の交流電源端子との間に得る時には、前記
第１のスイッチを前記交流電源の電圧と同一の周期でオ
ン・オフ制御し且つ前記第２のスイッチを前記第１のス
イッチと逆位相でオン・オフ制御し且つ前記第３のスイ
ッチを前記交流電源の電圧の周波数よりも高い繰返し周
波数でオン・オフ制御し且つ前記第４のスイッチを前記
第３のスイッチと逆位相でオン・オフ制御し且つ前記第
５のスイッチを前記交流電源の電圧の周波数よりも高い
繰返し周波数でオン・オフ制御し且つ前記第６のスイッ
チを前記第５のスイッチと逆位相でオン・オフ制御する
スイッチ制御回路とを備えた電力変換装置。 - 【請求項３】 交流電源の一端が接続される第１の交流
電源端子と、 前記交流電源の他端が接続される第２の交流電源端子
と、 第１及び第２のスイッチが直列に接続された第１の直列
回路と、 第３及び第４のスイッチが直列に接続された回路であり
且つ前記第１の直列回路に対して並列に接続された第２
の直列回路と、 第５及び第６のスイッチが直列に接続された回路であり
且つ前記第１及び第２の直列回路に対して並列に接続さ
れた第３の直列回路と、 前記第１、第２及び第３の直列回路に対して並列に接続
されたコンデンサと、 前記第１の交流電源端子と前記第１及び第２のスイッチ
の中点との間に接続されたリクトルと、 前記交流電源の電圧と実質的に同一の交流出力電圧を前
記第３及び第４のスイッチの中点と前記第２の交流電源
端子との間に得る時には、前記第１及び第３のスイッチ
を前記交流電源の電圧と同一の周期で同時にオン・オフ
制御し且つ前記第２及び第４のスイッチを前記第１及び
第３のスイッチと逆位相でオン・オフ制御し且つ前記第
５及び第６のスイッチはオフ制御し、前記交流電源の電
圧よりも高い交流出力電圧を前記第３及び第４のスイッ
チの中点と前記第２の交流電源端子との間に得る時に
は、前記第１のスイッチを前記交流電源の電圧の周波数
よりも高い繰返し周波数でオン・オフ制御し且つ前記第
２のスイッチを前記第１のスイッチと逆位相でオン・オ
フ制御し且つ前記第３のスイッチを前記交流電源の電圧
と同一の周期でオン・オフ制御し且つ前記第４のスイッ
チを前記第３のスイッチと逆位相でオン・オフ制御し且
つ前記第５のスイッチを前記交流電源の電圧の周波数よ
りも高い繰返し周波数でオン・オフ制御し且つ前記第６
のスイッチを前記第５のスイッチと逆位相でオン・オフ
制御するスイッチ制御回路とを備えた電力変換装置。 - 【請求項４】 交流電源の一端が接続される第１の交流
電源端子と、 前記交流電源の他端が接続される第２の交流電源端子
と、 第１及び第２のスイッチが直列に接続された第１の直列
回路と、 第３及び第４のスイッチが直列に接続された回路であり
且つ前記第１の直列回路に対して並列に接続された第２
の直列回路と、 第５及び第６のスイッチが直列に接続された回路であり
且つ前記第１及び第２の直列回路に対して並列に接続さ
れた第３の直列回路と、 前記第１、第２及び第３の直列回路に対して並列に接続
されたコンデンサと、 前記第３及び第４のスイッチの中点と交流出力端子との
間に接続された出力段リアクトルと、 前記第５及び第６のスイッチの中点と前記第２の交流電
源端子との間に接続されたコンデンサ電圧調整用リクト
ルと、 前記交流電源の電圧と実質的に同一の交流出力電圧を前
記交流出力端子と前記第２の交流電源端子との間に得る
時には、前記第１及び第３のスイッチを前記交流電源の
電圧と同一の周期でオン・オフ制御し且つ前記第２及び
第４のスイッチを前記第１及び第３のスイッチと逆位相
でオン・オフ制御し且つ前記第５及び第６のスイッチは
オフ制御し、前記交流電源の電圧よりも高い交流出力電
圧を前記交流出力端子と前記第２の交流電源端子との間
に得る時には、前記第１のスイッチを前記交流電源の電
圧の周波数より高い繰返し周波数でオン・オフ制御し且
つ前記第２のスイッチを前記第１のスイッチと逆位相で
オン・オフ制御し且つ前記第３のスイッチを前記交流電
源の電圧と同一の周期でオン・オフ制御し且つ前記第４
のスイッチを前記第３のスイッチと逆位相でオン・オフ
制御し且つ前記第５のスイッチを前記交流電源の電圧の
周波数よりも高い繰返し周波数でオン・オフ制御し且つ
前記第６のスイッチを前記第５のスイッチと逆位相でオ
ン・オフ制御するスイッチ制御回路とを備えた電力変換
装置。 - 【請求項５】 交流電源の一端が接続される第１の交流
電源端子と、 前記交流電源の他端が接続される第２の交流電源端子
と、 第１及び第２のスイッチが直列に接続された第１の直列
回路と、 第３及び第４のスイッチが直列に接続された回路であり
且つ前記第１の直列回路に対して並列に接続された第２
の直列回路と、 第５及び第６のスイッチが直列に接続された回路であり
且つ前記第１及び第２の直列回路に対して並列に接続さ
れた第３の直列回路と、 前記第１、第２及び第３の直列回路に対して並列に接続
されたコンデンサと、 前記第１の交流電源端子と前記第１及び第２のスイッチ
の中点との間に接続された第１のリアクトルと、 前記第３及び第４のスイッチの中点と前記第２の交流電
源端子との間に負荷を介して接続される第２のリアクト
ルと、 前記第５及び第６のスイッチの中点と前記第２の交流電
源端子との間に接続された第３のリアクトルと、 前記交流電源の電圧と実質的に同一の交流出力電圧を前
記第３及び第４のスイッチの中点と前記第２の交流電源
端子との間に得る時には、前記第１及び第３のスイッチ
を前記交流電源の電圧と同一の周期でオン・オフ制御し
且つ前記第２及び第４のスイッチを前記第１及び第３の
スイッチと逆位相でオン・オフ制御し且つ前記第５及び
第６のスイッチはオフ制御し、前記交流電源の電圧より
も低い交流出力電圧を前記第３及び第４のスイッチの中
点と前記第２の交流電源端子との間に得る時には、前記
第１のスイッチを前記交流電源の電圧と同一の周期でオ
ン・オフ制御し且つ前記第２のスイッチを前記第１のス
イッチと逆位相でオン・オフ制御し且つ前記第３のスイ
ッチを前記交流電源の電圧の周波数よりも高い繰返し周
波数でオン・オフ制御し且つ前記第４のスイッチを前記
第３のスイッチと逆位相でオン・オフ制御し且つ前記第
５のスイッチを前記コンデンサの電圧を一定に保つよう
に前記交流電源の電圧の周波数よりも高い繰返し周波数
でオン・オフ制御し且つ前記第６のスイッチを前記第５
のスイッチと逆位相でオン・オフ制御し、前記交流電源
の電圧よりも高い交流出力電圧を前記第３及び第４のス
イッチの中点と前記第２の交流電源端子との間に得る時
には、前記第１のスイッチを前記交流電源の電圧の周波
数よりも高い繰返し周波数でオン・オフ制御し且つ前記
第２のスイッチを前記第１のスイッチと逆位相でオン・
オフ制御し且つ前記第３のスイッチを前記交流電源の電
圧と同一周期でオン・オフ制御し且つ前記第４のスイッ
チを前記第３のスイッチと逆位相でオン・オフ制御し且
つ前記第５のスイッチを前記コンデンサの電圧を一定に
保つように前記交流電源の電圧の周波数よりも高い繰返
し周波数でオン・オフ制御し且つ前記第６のスイッチを
前記第５のスイッチと逆位相でオン・オフ制御するスイ
ッチ制御回路とを備えた電力変換装置。 - 【請求項６】 一対の直流電源ライン間に接続された第
１及び第２のスイッチの直列回路と、前記第１及び第２
のスイッチの間に接続された入力ライン又は出力ライン
とを備え、前記第１及び第２のスイッチが互いに逆位相
で制御されるスイッチ回路を含む電力変換装置におい
て、 前記第１及び第２のスイッチの相互間に第１及び第２の
リアクトルが直列に接続され、 前記第１及び第２のリアクトルの中点に前記入力ライン
又は出力ラインが接続され、 前記第１のスイッチに対して逆の方向性を有して前記第
１のスイッチと前記第１及び第２のリアクトルとの直列
回路に対して並列に第１のダイオードが接続され、前記
第２のスイッチに対して逆の方向性を有して前記第２の
スイッチと前記第１及び第２のリアクトルとの直列回路
に対して並列に第２のダイオードが接続されていること
を特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28727994A JP3185846B2 (ja) | 1994-10-26 | 1994-10-26 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28727994A JP3185846B2 (ja) | 1994-10-26 | 1994-10-26 | 電力変換装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001049042A Division JP3384458B2 (ja) | 2001-02-23 | 2001-02-23 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08126352A true JPH08126352A (ja) | 1996-05-17 |
| JP3185846B2 JP3185846B2 (ja) | 2001-07-11 |
Family
ID=17715350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28727994A Expired - Lifetime JP3185846B2 (ja) | 1994-10-26 | 1994-10-26 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3185846B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001086765A (ja) * | 1999-08-13 | 2001-03-30 | Powerware Corp | バランサ回路を組み込んだマルチモード電力変換器及びその動作方法 |
| US6310787B2 (en) | 2000-04-03 | 2001-10-30 | Sanken Electric Co., Ltd. | Multiway power converter |
| US6819576B2 (en) | 1999-08-13 | 2004-11-16 | Powerware Corporation | Power conversion apparatus and methods using balancer circuits |
| US7245508B2 (en) | 2004-07-08 | 2007-07-17 | Fuji Electric Systems Co., Ltd. | Power conversion apparatus |
| CN102005938A (zh) * | 2010-08-25 | 2011-04-06 | 力博特公司 | Ups中的桥臂过零工作时的控制方法 |
| US8089262B2 (en) * | 2008-07-03 | 2012-01-03 | Radioshack Corporation | Compact and lightweight power converter for high power comsumption loads |
| JP2016059271A (ja) * | 2014-09-08 | 2016-04-21 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | マルチセル電力変換方法及びマルチセル電力変換器 |
| US9762134B2 (en) | 2014-09-08 | 2017-09-12 | Infineon Technologies Austria Ag | Multi-cell power conversion method and multi-cell power converter |
| US9837921B2 (en) | 2014-09-08 | 2017-12-05 | Infineon Technologies Austria Ag | Multi-cell power conversion method and multi-cell power converter |
| US9929662B2 (en) | 2014-09-08 | 2018-03-27 | Infineon Technologies Austria Ag | Alternating average power in a multi-cell power converter |
| WO2018067933A1 (en) * | 2016-10-07 | 2018-04-12 | TSi Power Corp. | Power converter for ac mains |
| JP2019500839A (ja) * | 2015-12-18 | 2019-01-10 | ビーワイディー カンパニー リミテッドＢｙｄ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ | 電気自動車及び車載充電器、並びにそれを制御する方法 |
| CN111342677A (zh) * | 2018-12-18 | 2020-06-26 | 协欣电子工业股份有限公司 | 电力转换器 |
| EP3683943A1 (en) * | 2019-01-17 | 2020-07-22 | Cotek Electronic Ind. Co., Ltd. | Power converter |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016067034A1 (en) * | 2014-10-31 | 2016-05-06 | Isis Innovation Limited | Inverter with square wave output and dual power supply network |
-
1994
- 1994-10-26 JP JP28727994A patent/JP3185846B2/ja not_active Expired - Lifetime
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001086765A (ja) * | 1999-08-13 | 2001-03-30 | Powerware Corp | バランサ回路を組み込んだマルチモード電力変換器及びその動作方法 |
| US6819576B2 (en) | 1999-08-13 | 2004-11-16 | Powerware Corporation | Power conversion apparatus and methods using balancer circuits |
| US6310787B2 (en) | 2000-04-03 | 2001-10-30 | Sanken Electric Co., Ltd. | Multiway power converter |
| US7245508B2 (en) | 2004-07-08 | 2007-07-17 | Fuji Electric Systems Co., Ltd. | Power conversion apparatus |
| US8089262B2 (en) * | 2008-07-03 | 2012-01-03 | Radioshack Corporation | Compact and lightweight power converter for high power comsumption loads |
| CN102005938A (zh) * | 2010-08-25 | 2011-04-06 | 力博特公司 | Ups中的桥臂过零工作时的控制方法 |
| WO2012024959A1 (en) * | 2010-08-25 | 2012-03-01 | Liebert Corporation | Control method during zero-crossing operation of bridge arms in ups |
| US9312781B2 (en) | 2010-08-25 | 2016-04-12 | Liebert Corporation | Control method during zero-crossing operation of bridge arms in UPS |
| JP2016059271A (ja) * | 2014-09-08 | 2016-04-21 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | マルチセル電力変換方法及びマルチセル電力変換器 |
| US9584034B2 (en) | 2014-09-08 | 2017-02-28 | Infineon Technologies Austria Ag | Power converter circuit and method with asymmetrical half bridge |
| US9762134B2 (en) | 2014-09-08 | 2017-09-12 | Infineon Technologies Austria Ag | Multi-cell power conversion method and multi-cell power converter |
| US9837921B2 (en) | 2014-09-08 | 2017-12-05 | Infineon Technologies Austria Ag | Multi-cell power conversion method and multi-cell power converter |
| US9929662B2 (en) | 2014-09-08 | 2018-03-27 | Infineon Technologies Austria Ag | Alternating average power in a multi-cell power converter |
| JP2019500839A (ja) * | 2015-12-18 | 2019-01-10 | ビーワイディー カンパニー リミテッドＢｙｄ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ | 電気自動車及び車載充電器、並びにそれを制御する方法 |
| US10618416B2 (en) | 2015-12-18 | 2020-04-14 | Byd Company Limited | Electric vehicle, vehicle-mounted charger, and method for controlling the same |
| WO2018067933A1 (en) * | 2016-10-07 | 2018-04-12 | TSi Power Corp. | Power converter for ac mains |
| CN111342677A (zh) * | 2018-12-18 | 2020-06-26 | 协欣电子工业股份有限公司 | 电力转换器 |
| EP3683943A1 (en) * | 2019-01-17 | 2020-07-22 | Cotek Electronic Ind. Co., Ltd. | Power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3185846B2 (ja) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3185846B2 (ja) | 電力変換装置 | |
| CA2255918A1 (en) | Ac/ac converter | |
| JP4274023B2 (ja) | Ｐｗｍサイクロコンバータの制御方法および制御装置 | |
| JPS6268068A (ja) | 電力変換装置 | |
| JP3203464B2 (ja) | 交流電力変換装置 | |
| Velliangiri et al. | Design of nine step switched capacitor multilevel inverter and its cascaded extension | |
| JP3296425B2 (ja) | 電力変換装置 | |
| JP3326790B2 (ja) | 電力変換装置の制御装置 | |
| Javvaji et al. | An enhanced 17-level hybridized multilevel inverter with stair case modulation | |
| Sekhar et al. | Multi-level inverter for induction motor drive | |
| JP3384458B2 (ja) | 電力変換装置 | |
| Gandikota et al. | A new leakage energy commutation technique for single stage high frequency link inverters | |
| Kedika et al. | Single-phase seven-level inverter with multilevel boost converter for solar photovoltaic systems | |
| Josh et al. | Experimental Analysis of Symmetrical Cascaded H Bridge Nine Level Multilevel Inverter for Microgrid Application | |
| Albu et al. | Single-Phase SPWM Inverter Ordered With Microcontroller | |
| US20240178739A1 (en) | Control apparatus for an arcp inverter | |
| Karthikeyan et al. | Switched Capacitor Based Multilevel Inverter for\newline PV System | |
| Mandekar et al. | A-5 Level Inverter For Regulated Power Supply From DC Generator | |
| CN113258812B (zh) | 一种低应力升压逆变器及其实现方法 | |
| Rasheed et al. | A Cascaded Multilevel Inverter Topology depending upon Bidirectional-Blocking-Bidirectional-Conducting Switch | |
| Uma et al. | Hardware Design and Implementation of Microcontroller Based Reduced Switch Multilevel Inverter Topology for Harmonic Studies Using MRPWM | |
| Annamalai et al. | Simulation and Analysis of Various H-Bridge Inverter Topologies Employed in Cascaded Multi-level Inverter | |
| Gajula et al. | Performance analysis for induction motor fed by reduced switch symmetrical multilevel inverter topology | |
| JP3104736B2 (ja) | ブリッジ型インバ−タ装置 | |
| Raj et al. | A revamped model of single phase step up five level inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |