JP2014027728A - 電力変換装置 - Google Patents

Abstract

【課題】より簡素な構成によって、高調波成分を低減できる電力変換装置を提供する。
【解決手段】電力変換装置は制御回路４を備える。制御回路４は、電力変換装置の複数のアームにそれぞれ対応する複数の信号波を発生させる信号波源１２と、搬送波信号を発生させる搬送波源１３と、複数の信号波に対応してそれぞれ設けられ、対応する信号波と搬送波信号とを比較して、制御信号に用いられる比較信号を出力する複数の比較器１４Ｕ，１４Ｖ，１４Ｗと、複数の比較器１４Ｕ，１４Ｖ，１４Ｗからのそれぞれから出力される複数の比較信号のうちの少なくとも１つを他の比較信号よりも遅延させるための遅延回路１５Ｖ，１５Ｗとを含む。
【選択図】図２

Description

本発明は電力変換装置に関し、特に、電力変換装置から発生する高調波を抑制するための技術に関する。

電力変換装置の主回路（たとえばインバータ）の交流側に接続されたＬＣフィルタのコンデンサと、当該主回路の直流側に設けられるコンデンサとを接続した構成がこれまでに提案されている。たとえば特許第３８８９７１４号公報（特許文献１）、および特開２００７−３３００５８号公報（特許文献２）は、交流の各相ごとに搬送波源を設けて、それらの搬送波源から発生した搬送波の間でキャリア位相をずらす方式を提案している。この方式によれば、直流側コンデンサの中性点に流れる高調波成分を低減することができる。

特許第３８８９７１４号公報 特開２００７−３３００５８号公報

上記のように、従来の技術では、交流の各相ごとに搬送波源が設けられるため、電力変換装置の構成および制御が複雑となる。本発明の目的は、より簡素な構成によって、高調波成分を低減できる電力変換装置を提供することである。

本発明のある局面に係る電力変換装置は、多相交流の各相の交流ラインと直流ラインとに接続された複数のアームを含み、直流から交流への変換または交流から直流への変換を行なう変換部と、その一方端が対応の交流ラインに接続されるリアクトル、および、リアクトルの他方端と直流ラインとの間に接続されたコンデンサを含むフィルタと、複数のアームをそれぞれ制御するための複数の制御信号を生成して、複数の制御信号を複数のアームにそれぞれ与える制御回路とを備える。制御回路は、複数のアームにそれぞれ対応する複数の信号波を発生させる信号波源と、搬送波信号を発生させる搬送波源と、複数の信号波に対応してそれぞれ設けられ、対応する信号波と搬送波信号とを比較して、制御信号に用いられる比較信号を出力する複数の比較器と、複数の比較器からのそれぞれから出力される複数の比較信号のうちの少なくとも１つを他の比較信号よりも遅延させるための遅延回路とを含む。

本発明によれば、高調波成分を低減できる電力変換装置をより簡素な構成によって提供できる。

本発明の第１の実施形態に係る電力変換装置１０１の概略的な構成を示した図である。 図１に示した制御回路４の構成を示した機能ブロック図である。 図２に示した制御回路４の第１の比較例に係る構成を示したブロック図である。 図３に示した制御回路４１の制御によって得られるＵ相、Ｖ相およびＷ相の各々の電圧と、零相電圧とを説明するための図である。 図２に示した制御回路４の第２の比較例に係る構成を示したブロック図である。 本発明の第２の実施形態に係る電力変換装置１０２の概略的な構成を示した図である。 図６に示した制御回路４Ａの構成を示した機能ブロック図である。 図７に示したタイマー制御回路２０によるタイマー１９Ｖ，１９Ｗの遅延時間の設定に関する処理を説明したフローチャートである。 第２の実施の形態に係る遅延時間の設定の一例を示した図である。 本発明の第３の実施形態に係る電力変換装置１０３の概略的な構成を示した図である。 図１０に示した制御回路４Ｂの構成を示した機能ブロック図である。 図１１に示したタイマー制御回路２２によるタイマー１９Ｖ，１９Ｗの遅延時間の設定に関する処理を説明したフローチャートである。 図１２のステップＳ１２，Ｓ１３の処理を説明するための図である。 図１２のステップＳ１４，Ｓ１５の処理を説明するための図である。 図１２のステップＳ１７の処理を説明するための図である。 Ｕ相、Ｖ相、Ｗ相のＰＷＭ制御信号の間の位相差の調整結果の例を示した図である。 本発明の実施形態に係る電力変換装置の１つの変形例を示した図である。 本発明の実施形態に係る電力変換装置の別の変形例を示した図である。

［実施の形態１］
図１は、本発明の第１の実施形態に係る電力変換装置１０１の概略的な構成を示した図である。図１を参照して、電力変換装置１０１は、直流電源１と、変換部２と、ＬＣフィルタ３と、制御回路４と、正側ライン５と、負側ライン６と、中性線７とを備える。

直流電源１は、直流電力を変換部２に供給する。変換部２は、直流電源１からの直流電力を交流電力に変換する。この実施の形態では、変換部２は、三相インバータ回路として構成される。変換部２は、スイッチング素子Ｑ１〜Ｑ６と、ダイオードＤ１〜Ｄ６と、コンデンサＣ１〜Ｃ３とを備える。スイッチング素子Ｑ１〜Ｑ６には、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられる。

直流電源１の正極は正側ライン５に接続される。直流電源１の負極は負側ライン６に接続される。スイッチング素子Ｑ１，Ｑ２は、正側ライン５と負側ライン６との間に直列に接続される。スイッチング素子Ｑ３，Ｑ４は、正側ライン５と負側ライン６との間に直列に接続される。スイッチング素子Ｑ５，Ｑ６は、正側ライン５と負側ライン６との間に直列に接続される。ダイオードＤ１〜Ｄ６は、スイッチング素子Ｑ１〜Ｑ６にそれぞれ逆並列接続される。コンデンサＣ１〜Ｃ３は、互いに並列に正側ライン５と負側ライン６との間に接続される。

スイッチング素子Ｑ１，Ｑ２およびダイオードＤ１，Ｄ２は、三相交流のＵ相に対応するアーム（Ｕ相アーム）を構成する。スイッチング素子Ｑ３，Ｑ４およびダイオードＤ３，Ｄ４は、交流のＶ相に対応するアーム（Ｖ相アーム）を構成する。スイッチング素子Ｑ５，Ｑ６およびダイオードＤ５，Ｄ６は、交流のＷ相に対応するアーム（Ｗ相アーム）を構成する。

スイッチング素子Ｑ１〜Ｑ６の各々は、制御回路４から与えられる制御信号をそのゲートに受けることによってオン／オフされる。この実施の形態ではスイッチング素子Ｑ１〜Ｑ６の制御方式としてＰＷＭ（Pulse Width Modulation）制御が適用される。具体的には、制御回路４は、スイッチング素子Ｑ１〜Ｑ６にゲート制御信号Ｇｕ，Ｇｘ，Ｇｖ，Ｇｙ，Ｇｗ，Ｇｚをそれぞれ与える。すなわち、ゲート制御信号Ｇｕ，Ｇｘは、Ｕ相アームの制御信号である。ゲート制御信号Ｇｖ，Ｇｙは、Ｖ相アームの制御信号である。ゲート制御信号Ｇｗ，Ｇｚは、Ｗ相アームの制御信号である。

ＬＣフィルタ３は、変換部２から出力される交流電力に含まれる高調波成分を除去する。変換部２（三相インバータ回路）から出力された三相交流は、ＬＣフィルタ３を介して負荷１０に供給される。

ＬＣフィルタ３は、リアクトルＬｕ，Ｌｖ，Ｌｗと、コンデンサＣｕ，Ｃｖ，Ｃｗとを含む。リアクトルＬｕの一方端は、Ｕ相に対応する交流ラインを介してスイッチング素子Ｑ１，Ｑ２の接続点に接続される。リアクトルＬｕの他方端は、負荷１０側の交流ラインに接続される。リアクトルＬｖの一方端は、Ｖ相に対応する交流ラインを介してスイッチング素子Ｑ３，Ｑ４の接続点に接続される。リアクトルＬｖの他方端は、負荷１０側の交流ラインに接続される。リアクトルＬｗの一方端は、Ｗ相に対応する交流ラインを介してスイッチング素子Ｑ５，Ｑ６の接続点に接続される。リアクトルＬｗの他方端は、負荷１０側の交流ラインに接続される。

コンデンサＣｕは、リアクトルＬｕの他方端と中性線７とに接続される。コンデンサＣｖは、リアクトルＬｖの他方端と中性線７とに接続される。コンデンサＣｗは、リアクトルＬｗの他方端と中性線７とに接続される。中性線７は、負側ライン６に接続される。

変換部２の動作時には、変換部２からＬＣフィルタ３に高調波成分が流入する。変換部２から出力された高調波成分（電流Ｉｎ）は、ＬＣフィルタ３から中性線７を介して負側ライン６へと流れる。

図２は、図１に示した制御回路４の構成を示した機能ブロック図である。図２を参照して、制御回路４は、電圧指令生成回路１１と、信号波生成回路１２と、搬送波信号生成回路１３と、比較器１４Ｕ，１４Ｖ，１４Ｗと、遅延回路１５Ｖ，１５Ｗと、反転回路１６Ｕ，１６Ｖ，１６Ｗと、リミッタ回路１７Ｕａ，１７Ｕｂ，１７Ｖａ，１７Ｖｂ，１７Ｗａ，１７Ｗｂとを備える。

電圧指令生成回路１１は、Ｕ相、Ｖ相、Ｗ相の各々に対応する電圧指令信号を生成する。信号波生成回路１２は、電圧指令生成回路１１からの電圧指令信号を受けて、各相アームのための信号波を生成する。具体的には、信号波生成回路１２は、Ｕ相電圧信号Ｖｕ*と、Ｖ相電圧信号Ｖｕ*と、Ｗ相電圧信号Ｖｗ*とを生成する。

搬送波信号生成回路１３は、搬送波信号を発生させる。一般に搬送波には三角波が用いられる。スイッチング素子Ｑ１〜Ｑ６の周波数は、搬送波信号の周波数により決定される。

比較器１４Ｕ，１４Ｖ，１４Ｗは、Ｕ相電圧信号Ｖｕ*、Ｖ相電圧信号Ｖｖ*、およびＷ相電圧信号Ｖｗ*にそれぞれ対応して設けられる。

比較器１４Ｕは、Ｕ相電圧信号Ｖｕ*と搬送波信号とを比較して、Ｕ相のためのＰＷＭ制御信号を出力する。比較器１４Ｖは、Ｖ相電圧信号Ｖｖ*と搬送波信号とを比較して、Ｗ相のためのＰＷＭ制御信号を出力する。比較器１４Ｗは、Ｗ相電圧信号Ｖｗ*と搬送波信号とを比較して、Ｗ相のためのＰＷＭ制御信号を出力する。ＰＷＭ制御信号は矩形波信号である。上記のＰＷＭ制御信号は、比較器の比較結果を示す比較信号に対応する。ＰＷＭ制御信号は、ゲート制御信号に用いられる。この実施の形態ではＰＷＭ制御信号からゲート制御信号が生成される。

遅延回路１５Ｖは、比較器１４Ｖから出力されるＰＷＭ制御信号を遅延させる。遅延回路１５Ｗは、比較器１４Ｗから出力される信号をＰＷＭ制御信号を遅延させる。

本発明の実施の形態によれば、（Ｎ−１）個の遅延回路が設けられる。Ｎは多相交流の相数である。比較器は各相に対応して設けられる。したがって比較器の個数はＮ個である。（Ｎ−１）個の遅延回路は、（Ｎ−１）個の比較器の出力にそれぞれ接続される。したがって、Ｎ個の比較器のうちの１つの出力には遅延回路が接続されていない。すなわち、（Ｎ−１）個の遅延回路の遅延時間は、遅延回路が接続されていない比較器の出力を基準として定められる。

（Ｎ−１）個の遅延回路の遅延時間は互いに異なりうる。スイッチング素子Ｑ１〜Ｑ６のスイッチング周波数をＦｓｗとし、多相交流の相の数をＮ（Ｎは３以上の整数）とし、ｍを１以上（Ｎ−１）以下の整数とすると、各遅延回路の遅延時間は、ｍ／Ｆｓｗ／Ｎで与えられる。

第１の実施の形態ではＮ＝３である。したがって、第１の実施の形態では、２個の遅延回路１５Ｖ，１５Ｗが設けられる。遅延回路１５Ｖ，１５Ｗの遅延時間は以下のように定められる。

遅延回路１５Ｖの遅延時間：１／Ｆｓｗ／Ｎ
遅延回路１５Ｗの遅延時間：２／Ｆｓｗ／Ｎ
遅延回路１５Ｖの遅延時間を比較器１４Ｕからの出力信号に対する位相差で示すと１２０°である。同様に遅延回路１５Ｗの遅延時間を比較器１４Ｕからの出力信号に対する位相差で示すと２４０°である。

図２に示した構成では、比較器１４Ｕの出力には遅延回路が接続されていない。しかし、比較器１４Ｕ，１４Ｖ，１４Ｗのいずれか１つの出力に遅延回路が接続されず、残りの２つの比較器の出力に遅延回路が接続されていればよい。したがって、２つの遅延回路の配置は図２に示されるように限定されるものではない。

反転回路１６Ｕ，１６Ｖ，１６Ｗは、それぞれ、比較器１４Ｕ，１４Ｖ，１４Ｗの出力信号を反転させる。リミッタ回路１７Ｕａは、比較器１４Ｕから出力されたＰＷＭ制御信号の最大値を制限してゲート制御信号Ｇｕを出力する。リミッタ回路１７Ｕｂは、反転回路１６Ｕからの出力信号の最大値を制限して、ゲート制御信号Ｇｕを出力する。同様に、リミッタ回路１７Ｖａ，１７Ｖｂは、それぞれ比較器１４Ｖおよび反転回路１６Ｖからの出力信号の最大値を制限して、ゲート制御信号Ｇｖ，Ｇｙを出力する。リミッタ回路１７Ｗａ，１７Ｗｂは、それぞれ比較器１４Ｗおよび反転回路１６Ｗからの出力信号の最大値を制限して、ゲート制御信号Ｇｗ，Ｇｚを出力する。

図２に示された構成によれば、中性線７（図１）を通じてコンデンサＣ１〜Ｃ３の中性点（言い換えると、負側ライン６）に流れる高調波成分を低減することができる。さらに、図２に示された構成によれば、搬送波信号生成回路１３は、３つの比較器（１４Ｕ，１４Ｖ，１４Ｗ）に対して共通に設けられる。したがって、制御回路４の構成を簡素化することができる。このような効果についてさらに詳しく説明する。

図３は、図２に示した制御回路４の第１の比較例に係る構成を示したブロック図である。図２および図３を参照して、制御回路４１は、遅延回路１５Ｖ，１５Ｗが省略されている点において制御回路４と異なる。

図４は、図３に示した制御回路４１の制御によって得られるＵ相、Ｖ相およびＷ相の各々の電圧と、零相電圧とを説明するための図である。図４を参照して、搬送波信号は、Ｕ相電圧信号Ｖｕ*、Ｖ相電圧信号Ｖｖ*、およびＷ相電圧信号Ｖｗ*に共通である。

Ｕ相電圧信号Ｖｕ*が搬送波信号より大きい場合には、Ｕ相ラインに電圧Ｅが出力される。Ｕ相電圧信号Ｖｕ*の値が負である場合には、Ｕ相電圧信号Ｖｕ*の絶対値が搬送波信号の絶対値より大きい間に、Ｕ相ラインに電圧−Ｅが出力される。Ｖ相およびＷ相の各々の電圧も、各相に対応する電圧信号と搬送波信号との間の上述した関係に従って決定される。

搬送波信号の値が最大値（正のピーク値）に達するときに、Ｕ相電圧、Ｖ相電圧、Ｗ相電圧は、ともに−Ｅとなる。このときの零相成分Ｖ_U+V+Wの値は、−３Ｅとなる。搬送波信号の値が最小値（負のピーク値）に達するときに、Ｕ相電圧、Ｖ相電圧、Ｗ相電圧は、ともにＥとなる。このときには、零相成分Ｖ_U+V+Wの値が＋３Ｅとなる。すなわち、図４に示される制御によれば、零相成分が大きい。このことは中性線７を通じてコンデンサＣ１〜Ｃ３の中性点に流れる高調波成分が大きいことを意味する。

図５は、図２に示した制御回路４の第２の比較例に係る構成を示したブロック図である。図２および図５を参照して、制御回路４２は、遅延回路１５Ｖ，１５Ｗが省略されている点において制御回路４と異なる。さらに、制御回路４２は、搬送波信号生成回路１３に代えて搬送波信号生成回路１３Ｕ，１３Ｖ，１３Ｗを備える。すなわち、図５に示された構成では、相ごとに搬送波生成回路が設けられる。

搬送波信号生成回路１３Ｕ，１３Ｖ，１３Ｗは搬送波信号１８Ｕ，１８Ｖ，１８Ｗをそれぞれ発生させる。搬送波信号１８Ｕ，１８Ｖ，１８Ｗの位相は互いに１２０°異なる。すなわち、搬送波信号１８Ｕ，１８Ｖ，１８Ｗのうちの任意の２つの信号の間の位相差が１２０°である。たとえば搬送波信号１８Ｕの位相を基準とする。この場合、図５に示した制御回路４２は、図２に示す制御回路４と同じ動作を行なう。

比較器１４Ｕは、Ｕ相電圧信号Ｖｕ^*と搬送波信号１８Ｕとを比較して、Ｕ相のためのＰＷＭ制御信号を出力する。比較器１４Ｖは、Ｖ相電圧信号Ｖｖ^*と搬送波信号とを比較して、Ｖ相のためのＰＷＭ制御信号を出力する。比較器１４Ｗは、Ｗ相電圧信号と搬送波信号とを比較して、Ｗ相のためのＰＷＭ制御信号を出力する。

この構成によれば、搬送波信号１８Ｕ，１８Ｖ，１８Ｗの値が最大値（正のピーク値）に達するタイミングが１２０°ずつずれている。このため、Ｕ相電圧、Ｖ相電圧、Ｗ相電圧が同時に負のピーク値（すなわち−Ｅ）となることが避けられる。同じく搬送波信号１８Ｕ，１８Ｖ，１８Ｗの値が最小値（負のピーク値）に達するタイミングが１２０°ずつずれている。このため、Ｕ相電圧、Ｖ相電圧、Ｗ相電圧が同時に正のピーク値（すなわち＋Ｅ）となることが避けられる。これにより、零相成分Ｖ_U+V+Wの正のピーク値、および負のピーク値の絶対値を小さくすることができる。このことは、中性線７を通じてコンデンサＣ１〜Ｃ３の中性点に流れる高調波成分が低減されることを意味する。

しかしながら、図５に示された構成では、相ごとに搬送波生成回路が必要である。このため制御回路の構成が複雑となる。これに対して、第１の実施の形態によれば、搬送波生成回路は各相に共通である。

一般に、信号生成回路に比べて、遅延回路は簡素な構成で実現される。したがって、図２に示された構成は、２つの遅延回路１５Ｖ，１５Ｗを有するものの、全体としては、図５に示された構成よりも簡素化される。さらに、図２に示した制御回路４は図５に示した制御回路４２と同様の動作を行なうので、上述した高調波成分の低減効果を得ることができる。

以上のように、第１の実施の形態によれば、高調波成分を低減できる電力変換装置をより簡素な構成によって提供できる。

［実施の形態２］
図６は、本発明の第２の実施形態に係る電力変換装置１０２の概略的な構成を示した図である。図１および図６を参照して、電力変換装置１０２は、制御回路４に代えて制御回路４Ａを備える点において電力変換装置１０１と異なる。電力変換装置１０２の他の部分の構成は、電力変換装置１０１の対応する部分の構成と同様であるので以後の説明は繰り返さない。

図７は、図６に示した制御回路４Ａの構成を示した機能ブロック図である。図２および図７を参照して、制御回路４Ａは、遅延回路１５Ｖ，１５Ｗに代えて、タイマー１９Ｖ，１９Ｗを備える。制御回路４Ａは、さらに、タイマー制御回路２０およびデータ記憶部２１を備える。制御回路４Ａの他の部分の構成は、制御回路４の対応する部分の構成と同様であるので以後の説明は繰り返さない。

タイマーの個数は、第１の実施の形態で示された遅延器の個数と同じであり（Ｎ−１）個である。第２の実施の形態ではＮ＝３である。

タイマー１９Ｖ，１９Ｗは、それぞれ比較器１４Ｖ，１４Ｗからの信号を受ける。タイマー１９Ｖ，１９Ｗの各々は、タイマー制御回路２０からの制御信号に応答して、遅延時間を設定する。タイマー１９Ｖに比較器１４ＶからのＰＷＭ制御信号が入力された場合、タイマー１９Ｖは、その設定された遅延時間の後に信号を出力する。タイマー１９Ｗの動作もタイマー１９Ｖの動作と同様である。

実施の形態２では、実施の形態１と同じく、比較器１４Ｕ，１４Ｖ，１４Ｗのいずれか１つの出力に遅延回路が接続されず、残りの２つの比較器の出力にタイマーが接続されていればよい。したがって、２つのタイマーの配置は図７に示されるように限定されるものではない。

タイマー制御回路２０は、タイマー１９Ｖ，１９Ｗの各々の遅延時間を制御する。データ記憶部２１は、リアクトルＬｕ，Ｌｖ，Ｌｗのインダクタンス値（図７において、Ｌｕ，Ｌｖ，Ｌｗと示す）を記憶する。タイマー制御回路２０は、データ記憶部２１に記憶されたインダクタンス値に基づいて、タイマー１９Ｖ，１９Ｗの各々における遅延時間を算出する。

データ記憶部２１には、リアクトルＬｕ，Ｌｖ，Ｌｗのインダクタンス値が予め入力される。データ記憶部２１に入力される値は、たとえば、リアクトルＬｕ，Ｌｖ，Ｌｗの測定値あるいは公称値である。

図８は、図７に示したタイマー制御回路２０によるタイマー１９Ｖ，１９Ｗの遅延時間の設定に関する処理を説明したフローチャートである。電力変換装置１０２の起動時に、図８に示された処理が実行される。図８を参照して、ステップＳ１において、タイマー制御回路２０は、インダクタンスＬｕ，Ｌｖ，Ｌｗの値をデータ記憶部２１から取得する。これによりタイマー制御回路２０にＬｕ，Ｌｖ，Ｌｗの値が入力される。

ステップＳ２において、タイマー制御回路２０は、タイマー１９Ｖ，１９Ｗの各々での遅延時間を算出する。ステップＳ３において、タイマー制御回路２０は、算出された遅延時間を、タイマー１９Ｖ，１９Ｗの各々の遅延時間に設定する。ステップＳ３の処理が終了すると、全体の処理が終了する。

ステップＳ２において実行される遅延時間の算出についてより詳しく説明する。なお、以下に示したＬｕ，Ｌｖ，Ｌｗの間の関係は一例であって、本発明の構成を限定するためのものではない。

たとえば、Ｌｕ＝Ｌｖ＝Ｌｗの場合、Ｕ相電圧信号と、Ｖ相電圧信号と、Ｗ相電圧信号との間で１２０°ずつ位相がずれていると電流Ｉｎが最小となる。この場合、タイマー制御回路２０は、タイマー１９Ｖの遅延時間をＴ／３に設定し、タイマー１９Ｗの遅延時間を２Ｔ／３に設定する。ここでＴは、搬送波信号の周期（搬送波信号の周波数の逆数）である。搬送波信号の周期は、電圧信号の周期に等しい。

別の例が図９に示される。図９は、第２の実施の形態に係る遅延時間の設定の一例を示した図である。図９（ａ）は、Ｕ相、Ｖ相、Ｗ相の各々のＰＷＭ制御信号（比較器から出力される比較信号）の間の位相差を説明するための図である。図９（ｂ）は、Ｕ相、Ｖ相、Ｗ相の各々の負荷側の交流ラインに発生するリプル電流を説明するための図である。

図９（ａ）を参照して、たとえば、Ｌｕ：Ｌｖ：Ｌｗ＝１：２：２の場合、Ｖ相のＰＷＭ制御信号の位相をＵ相のＰＷＭ制御信号の位相に対して１８０°ずらす。同じくＷ相のＰＷＭ制御信号の位相をＵ相のＰＷＭ制御信号の位相に対して１８０°ずらす。すなわちタイマー１９Ｖ，１９Ｗにおける遅延時間はＴ／２に設定される。

この場合、図９（ｂ）に示されるように、Ｕ相のリプルは、Ｖ相およびＷ相のリプルと位相が１８０°異なる。なお、Ｖ相およびＷ相の間では、リプルの位相差は０°である。したがって、Ｕ相のリプルをＶ相およびＷ相のリプルの和でキャンセルできる。これにより、電流Ｉｎを最小化できる。なお、実際には、コンデンサＣｕ，Ｃｖ，Ｃｗに交流電圧が印加されるので、Ｉｎ＝０にはならないが、上記の位相差（遅延時間）を設定することで電流Ｉｎを最小化することができる。

なお、上記の説明では、タイマー制御回路２０は、インダクタンス値のみに基づいて遅延時間を算出したが、タイマー制御回路２０は、インダクタンス値だけでなく、コンデンサＣｕ，Ｃｖ，Ｃｗの容量値も含めて遅延時間を算出してもよい。

このように、第２の形態によれば、タイマー制御回路２０は、少なくともインダクタンス値に基づいて、タイマー１９Ｖ，１９Ｗの遅延時間を算出する。そしてタイマー制御回路２０は、タイマー１９Ｖ，１９Ｗにおける遅延時間を、その算出された遅延時間に設定する。これにより、電流Ｉｎを低減することができる。

［実施の形態３］
図１０は、本発明の第３の実施形態に係る電力変換装置１０３の概略的な構成を示した図である。図１および図１０を参照して、電力変換装置１０３は、制御回路４に代えて制御回路４Ｂを備える点において電力変換装置１０１と異なる。さらに、電力変換装置１０３は、電流センサ８を備える点において電力変換装置１０１と異なる。電流センサ８は、中性線７を流れる電流Ｉｎを計測して、その計測された電流値（Ｉｎ）を制御回路４Ｂに出力する。電力変換装置１０３の他の部分の構成は、電力変換装置１０１の対応する部分の構成と同様であるので以後の説明は繰り返さない。

図１１は、図１０に示した制御回路４Ｂの構成を示した機能ブロック図である。図２および図１１を参照して、制御回路４Ｂは、遅延回路１５Ｖ，１５Ｗに代えて、タイマー１９Ｖ，１９Ｗを備える。制御回路４Ｂは、さらに、タイマー制御回路２２を備える。制御回路４Ｂの他の部分の構成は、制御回路４の対応する部分の構成と同様であるので以後の説明は繰り返さない。

なお、制御回路４Ｂは、図７に示した制御回路４Ａに対して、データ記憶部２１が省略されている点、およびタイマー制御回路２０に代えてタイマー制御回路２２を備える点で異なる。タイマー制御回路２２は、タイマー１９Ｖ，１９Ｗの各々の遅延時間を制御するとともに、その制御結果に対するフィードバックとして、電流センサ８から電流Ｉｎの値を受ける。タイマー制御回路２０は、電流Ｉｎの値が最小値（電流Ｉｎの絶対値の最小値を意味する）となるように、タイマー１９Ｖ，１９Ｗの各々の遅延時間を制御する。

図１２は、図１１に示したタイマー制御回路２２によるタイマー１９Ｖ，１９Ｗの遅延時間の設定に関する処理を説明したフローチャートである。電力変換装置１０３の起動時に、図１２に示された処理が実行される。

図１２を参照して、ステップＳ１１において、タイマー制御回路２２は、Ｕ相、Ｖ相、Ｗ相の各々のＰＷＭ制御信号（比較器から出力される比較信号）の遅延時間を初期値である０に設定する。遅延時間Ｔｄｖは、タイマー１９Ｖでの遅延時間であり、遅延時間Ｔｄｗは、タイマー１９Ｗでの遅延時間である。ステップＳ１１では、遅延時間Ｔｄｖ，Ｔｄｗは０に設定される。

ステップＳ１２において、タイマー制御回路２２は、タイマー１９Ｖでの遅延時間、すなわちＶ相の遅延時間を０からＴまで連続的に変化させる。ここでＴは、搬送波信号の周期を示す。

変換部２は、制御回路４Ｂからのゲート制御信号Ｇｕ，Ｇｖ，Ｇｗ，Ｇｘ，Ｇｙ，Ｇｚにより駆動される。タイマー制御回路２２は、タイマー１９Ｖでの遅延時間を変化させるとともに電流センサ８から電流Ｉｎの値を取得する。なお、タイマー１９Ｗでの遅延時間は０のままである。

ステップＳ１３において、タイマー制御回路２２は、電流Ｉｎが最小となるＶ相の遅延時間（タイマー１９Ｖでの遅延時間）を決定し、その遅延時間をＴｄｖとする。

ステップＳ１４において、タイマー制御回路２２は、タイマー１９Ｗでの遅延時間をＴｄｗからＴｄｖまで連続的に変化させる。Ｔｄｗは初期の状態では０である。なお、上記のとおり、変換部２は、制御回路４Ｂからのゲート制御信号Ｇｕ，Ｇｖ，Ｇｗ，Ｇｘ，Ｇｙ，Ｇｚにより駆動される。タイマー制御回路２２は、電流センサ８から電流Ｉｎの値を取得する。

ステップＳ１５において、タイマー制御回路２２は、電流Ｉｎが最小となるＷ相の遅延時間（タイマー１９Ｗでの遅延時間）を決定し、その遅延時間をＴｄｗとする。

ステップＳ１６において、タイマー制御回路２２は、ステップＳ１５の処理によって電流Ｉｎの最小値が更新されるかどうかを判定する。電流Ｉｎの最小値が更新される場合（ステップＳ１６においてＹＥＳ）、処理はステップＳ１７に進む。ステップＳ１７において、タイマー制御回路２２は、Ｖ相の遅延時間をＴｄｖからｎ×Ｔまで変化させる。ｎは１または２である。

１つの実施形態では、ステップＳ１７において、タイマー制御回路２２は、Ｖ相の遅延時間をＴｄｖからＴまで変化させる。他の実施形態では、ステップＳ１７において、タイマー制御回路２２は、Ｔｄｖに応じてＶ相の遅延時間の変化の範囲を異ならせる。具体的には、ＴｄｖがＴ／２未満である場合には、タイマー制御回路２２は、Ｖ相の遅延時間をＴｄｖからＴまで変化させる。一方、ＴｄｖがＴ／２以上、Ｔ未満である場合には、タイマー制御回路２２は、Ｖ相の遅延時間をＴｄｖから２Ｔまで変化させる。

ステップＳ１７の処理の後、全体の処理はステップＳ１３に戻る。すなわち、ステップＳ１５の処理で取得されるＩｎの最小値が更新される限り、ステップＳ１３〜Ｓ１７の処理が繰り返される。一方、ステップＳ１５の処理で取得されるＩｎの最小値が更新されない場合（ステップＳ１６においてＮＯ）、全体の処理は終了する。この場合には、電流Ｉｎを最小にするためのＴｄｖ，Ｔｄｗの最適値が得られたことになる。

続いて、図１２に示したフローチャートに沿った処理の具体例を説明する。ステップＳ１１において、タイマー制御回路２２は、Ｕ相、Ｖ相、Ｗ相の各々のＰＷＭ制御信号の遅延時間を０（初期値）に設定する。ステップＳ１２において、タイマー制御回路２２は、タイマー１９Ｖでの遅延時間を０からＴまで連続的に変化させる。

図１３は、図１２のステップＳ１２，Ｓ１３の処理を説明するための図である。図１３（ａ）は、Ｕ相、Ｖ相、Ｗ相の各々のＰＷＭ制御信号（比較器から出力される比較信号）の間の位相差を説明するための図である。図１３（ｂ）は、電流Ｉｎの変化を説明するための図である。図１３を参照して、タイマー制御回路２２は、タイマー１９Ｖでの遅延時間を０からＴまで連続的に変化させる。たとえば電流Ｉｎは、タイマー１９Ｖでの遅延時間がＴ／２のときに最小となる。この場合、Ｖ相電圧信号の位相は、Ｕ相、Ｗ相の各々の電圧信号の位相に対して１８０°ずれている。ステップＳ１３において、タイマー制御回路２２は、電流Ｉｎが最小となるＶ相の遅延時間Ｔｄｖ＝Ｔ／２とする。

図１４は、図１２のステップＳ１４，Ｓ１５の処理を説明するための図である。図１４（ａ）は、Ｕ相、Ｖ相、Ｗ相の各々のＰＷＭ制御信号（比較器から出力される比較信号）の間の位相差を説明するための図である。図１４（ｂ）は、電流Ｉｎの変化を説明するための図である。図１４を参照して、タイマー制御回路２２は、タイマー１９Ｗでの遅延時間をＴｄｗ（＝０）からＴｄｖ（＝Ｔ／２）まで連続的に変化させる。たとえば電流Ｉｎは、タイマー１９Ｗでの遅延時間がＴ／４のときに最小となる。この場合、Ｗ相のＰＷＭ制御信号の位相は、Ｕ相のＰＷＭ制御信号の位相に対して９０°ずれている。ステップＳ１５において、タイマー制御回路２２は、電流Ｉｎが最小となるＷ相の遅延時間ＴｄｗをＴｄｗ＝Ｔ／４とする。

ステップＳ１６において、タイマー制御回路２２は、電流Ｉｎの最小値が更新されたかどうかを判定する。この場合、電流Ｉｎの最小値が更新される。従ってステップＳ１７の処理が実行される。

図１５は、図１２のステップＳ１７の処理を説明するための図である。図１５を参照して、タイマー制御回路２２は、タイマー１９Ｖでの遅延時間をＴｄｖ（＝Ｔ／２）からＴまで連続的に変化させる。なお、この場合にはステップＳ１７の処理においてｎ＝１である。

たとえばタイマー１９Ｖでの遅延時間が５Ｔ／８の場合に電流Ｉｎが最小になったとする。この場合、ステップＳ１３において、タイマー制御回路２２は、Ｔｄｖ＝５Ｔ／８とする。次にステップＳ１４において、タイマー制御回路２２は、タイマー１９Ｗでの遅延時間をＴｄｗ（＝Ｔ／４）からＴｄｖ（＝５Ｔ／８）まで連続的に変化させるとともに、電流Ｉｎの値を取得する。ステップＳ１６において、タイマー制御回路２２は、電流Ｉｎの最小値が更新されたかどうかを判定する。

以上説明したように、タイマー制御回路２２は、電流Ｉｎが最小値となるようにタイマー１９Ｖ，１９Ｗの遅延時間を設定する。具体的には、タイマー制御回路２２は、電流Ｉｎの最小値が更新されなくなるまでステップＳ１３〜Ｓ１７の処理を繰り返す。図１６は、Ｕ相、Ｖ相、Ｗ相のＰＷＭ制御信号の間の位相差の調整結果の例を示した図である。たとえば図１６に示されるように位相差が決定される。

以上のように、第３の実施の形態では、タイマー制御回路２２がタイマー１９Ｖ，１９Ｗでの遅延時間を調整する。これにより、最適な遅延時間を得ることができる。

なお、本発明の実施形態に係る電力変換装置の構成は上述した構成に限定されるものではない。上記の構成の種々の変形も本発明の実施形態に係る電力変換装置に含まれる。以下に、本発明の実施形態に係る電力変換装置の変形例を示す。

図１７は、本発明の実施形態に係る電力変換装置の１つの変形例を示した図である。図１および図１７を参照して、電力変換装置１０４は、コンデンサＣ２，Ｃ３に代えてコンデンサＣ４を備える。コンデンサＣ４は、コンデンサＣ１と直列に、正側ライン５と負側ライン６との間に接続される。中性線７は、コンデンサＣ１，Ｃ７の接続点に接続される。

電力変換装置１０４は、制御回路４を備える。ただし電力変換装置１０４は、制御回路４に代えて制御回路４Ａあるいは制御回路４Ｂを備えてもよい。電力変換装置１０４の他の部分の構成は、電力変換装置１０１の対応する部分の構成と同様であるので以後の説明は繰り返さない。

図１８は、本発明の実施形態に係る電力変換装置の別の変形例を示した図である。図１および図１８を参照して、電力変換装置１０５は、コンバータとして構成される点で電力変換装置１０１と異なる。詳細には、電力変換装置１０５は、ＬＣフィルタ３に代えてＬＣフィルタ３３を備える。ＬＣフィルタ３３は、交流電源３１と変換部２との間に接続される。

ＬＣフィルタ３は、コンデンサＣｒ，Ｃｓ，Ｃｔと、リアクトルＬｒ，Ｌｓ，Ｌｔとを含む。コンデンサＣｒは、リアクトルＬｒの交流電源３１側の交流ラインと中性線７とに接続される。コンデンサＣｓは、リアクトルＬｓの交流電源３１側の交流ラインと中性線７とに接続される。コンデンサＣｔは、リアクトルＬｔの交流電源３１側の交流ラインと中性線７とに接続される。中性線７は、負側ライン６に接続される。

リアクトルＬｕは、スイッチング素子Ｑ１，Ｑ２の接続点と負荷１０との間に接続される。リアクトルＬｖは、スイッチング素子Ｑ３，Ｑ４の接続点と負荷１０との間に接続される。リアクトルＬｗは、スイッチング素子Ｑ５，Ｑ６の接続点と負荷１０との間に接続される。

制御回路４は、スイッチング素子Ｑ１〜Ｑ６にゲート制御信号Ｇｒ，Ｇｘ，Ｇｓ，Ｇｙ，Ｇｔ，Ｇｚをそれぞれ与える。これにより、変換部２は、交流電源３１からの交流電力を直流電力に変換する。

制御回路４は、ゲート制御信号Ｇｕ，Ｇｖ，Ｇｗに代えてゲート制御信号Ｇｒ，Ｇｓ，Ｇｔを出力する。制御回路４の構成は図２に示された構成と同様であるので制御回路４の構成に関する説明は繰り返さない。さらに、電力変換装置１０４と同様に、電力変換装置１０５は、制御回路４に代えて制御回路４Ａあるいは制御回路４Ｂを備えてもよい。

なお、この実施の形態においてはＮ＝３である。ただし、Ｎが３より大きい整数である場合にも本発明は適用可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 直流電源、２ 変換部、３，３３ フィルタ、４，４Ａ，４Ｂ，４１，４２ 制御回路、５ 正側ライン、６ 負側ライン、７ 中性線、８ 電流センサ、１０ 負荷、１１ 電圧指令生成回路、１２ 信号波生成回路、１３，１３Ｕ，１３Ｖ，１３Ｗ 搬送波信号生成回路、１４Ｕ，１４Ｖ，１４Ｗ 比較器、１５Ｖ，１５Ｗ 遅延回路、１６Ｕ，１６Ｖ，１６Ｗ 反転回路、１７Ｕａ，１７Ｕｂ，１７Ｖａ，１７Ｖｂ，１７Ｗａ，１７Ｗｂ リミッタ回路、１９Ｖ，１９Ｗ タイマー、２０，２２ タイマー制御回路、２１ データ記憶部、３１ 交流電源、１０１〜１０５ 電力変換装置、Ｃ１〜Ｃ７，Ｃｒ，Ｃｓ，Ｃｔ，Ｃｕ，Ｃｖ，Ｃｗ コンデンサ、Ｄ１〜Ｄ６ ダイオード、Ｌｒ，Ｌｓ，Ｌｔ，Ｌｕ，Ｌｖ，Ｌｗ リアクトル、Ｑ１〜Ｑ６ スイッチング素子。

Claims (6)

1. 多相交流の各相の交流ラインと直流ラインとに接続された複数のアームを含み、直流から交流への変換または交流から直流への変換を行なう変換部と、
   その一方端が対応の交流ラインに接続されるリアクトル、および、前記リアクトルの他方端と前記直流ラインとの間に接続されたコンデンサを含むフィルタと、
   前記複数のアームをそれぞれ制御するための複数の制御信号を生成して、前記複数の制御信号を前記複数のアームにそれぞれ与える制御回路とを備え、
   前記制御回路は、
   前記複数のアームにそれぞれ対応する複数の信号波を発生させる信号波源と、
   搬送波信号を発生させる搬送波源と、
   前記複数の信号波に対応してそれぞれ設けられ、対応する信号波と前記搬送波信号とを比較して、前記制御信号に用いられる比較信号を出力する複数の比較器と、
   前記複数の比較器からのそれぞれから出力される複数の比較信号のうちの少なくとも１つを他の比較信号よりも遅延させるための遅延回路とを含む、電力変換装置。
2. 前記多相交流の相の数をＮ（Ｎは３以上の整数）とすると、前記遅延回路の数は、（Ｎ−１）である、請求項１に記載の電力変換装置。
3. （Ｎ−１）個の遅延回路の遅延時間は、互いに異なる、請求項２に記載の電力変換装置。
4. 前記複数のアームの各々は、複数のスイッチング素子を含み、
   前記制御信号は、前記複数のスイッチング素子のうちの対応するスイッチング素子のスイッチングのための信号であり、
   前記スイッチング素子のスイッチング周波数をＦｓｗとし、ｍを１以上（Ｎ−１）以下の整数とすると、前記（Ｎ−１）個の遅延回路のうちの１つの遅延時間は、ｍ／Ｆｓｗ／Ｎで与えられる、請求項３に記載の電力変換装置。
5. 前記遅延回路は、遅延時間が可変となるように構成され、
   前記制御回路は、
   少なくとも前記リアクトルのインダクタンス値に基づいて、前記遅延回路の遅延時間を算出して、その算出された遅延時間を前記遅延回路に設定する遅延時間設定部をさらに含む、請求項１に記載の電力変換装置。
6. 前記電力変換装置は、
   前記コンデンサから前記直流ラインに流れる電流を検出するための電流センサをさらに備え、
   前記遅延回路は、遅延時間が可変となるように構成され、
   前記制御回路は、
   前記電流センサによって検出された電流値を受けて、前記電流値が最小となるように、前記遅延回路の前記遅延時間を設定する遅延時間設定部をさらに含む、請求項１に記載の電力変換装置。

Images