JP2011014687A - 半導体装置の動作方法 - Google Patents
半導体装置の動作方法 Download PDFInfo
- Publication number
- JP2011014687A JP2011014687A JP2009156901A JP2009156901A JP2011014687A JP 2011014687 A JP2011014687 A JP 2011014687A JP 2009156901 A JP2009156901 A JP 2009156901A JP 2009156901 A JP2009156901 A JP 2009156901A JP 2011014687 A JP2011014687 A JP 2011014687A
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor device
- energization
- wide gap
- din
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ワイドギャップ半導体素子を動作させる半導体装置の動作方法であって、積層欠陥の発生による素子破壊を招くことなく簡単に実現できるとともに、定格電流に達するまでの時間を短縮できるものを提供すること。
【解決手段】ゼロから定格電流までの或る電流の値I1を設定して、上記通電電流がゼロからI1に達するまでの電流上昇率を一定値dI1/dtとし、上記通電電流がI1から上記定格電流に達するまでの電流上昇率をdIn/dtとする。上記ワイドギャップ半導体素子内の積層欠陥の発生による上記ワイドギャップ半導体素子の破壊を防止するように、上記dI1/dtは、一定値で、かつ0.5秒<(I1÷(dI1/dt))なる関係式を満たす。上記dIn/dtは、(dI1/dt)<(dIn/dt)なる関係式を満たす。
【選択図】図1
【解決手段】ゼロから定格電流までの或る電流の値I1を設定して、上記通電電流がゼロからI1に達するまでの電流上昇率を一定値dI1/dtとし、上記通電電流がI1から上記定格電流に達するまでの電流上昇率をdIn/dtとする。上記ワイドギャップ半導体素子内の積層欠陥の発生による上記ワイドギャップ半導体素子の破壊を防止するように、上記dI1/dtは、一定値で、かつ0.5秒<(I1÷(dI1/dt))なる関係式を満たす。上記dIn/dtは、(dI1/dt)<(dIn/dt)なる関係式を満たす。
【選択図】図1
Description
この発明は半導体装置の動作方法に関し、より詳しくは、ワイドギャップ半導体からなるスイッチング素子の動作方法に関する。
一般的なSiインバータ(Si材料からなるスイッチング素子を有するインバータ)では、制御を安定させるために、出力電流値を瞬時に定格電流値まで上げるのではなく、ゼロアンペア(0A)から0.1秒程度かけて定格電流値まで増大させる制御が行われている。この制御は「ソフトスタート」と呼ばれている。
SiCインバータ(SiC材料からなるスイッチング素子を有するインバータ)では、Siインバータにおけるのと同様のソフトスタートを行って定格電流に到達させようとすると、素子が破壊する事例があった。例えば、特許文献1(国際公開第2005/020320号パンフレット)に記載されているように、SiC半導体素子は、結晶面に依存したベイサルプレーン転位と呼ばれる結晶欠陥を有することがある。図10(a)の断面図に示すように、このようなベイサルプレーン転位を有するSiC半導体素子に通電(アノードからカソードへ向かう向きA1に通電)すると、このベイサルプレーン転位が三角形または扇形状に広がって「積層欠陥」X1,X2,…を形成する(なお、図10(b)は素子の斜め上方から見たところを模式的に示している。)。積層欠陥X1,X2,…が生じた領域には電流が流れず、それ以外の領域にのみ電流が流れるため、素子のオン電圧が上昇して、素子破壊に至る場合がある。
同文献には、積層欠陥によるオン電圧上昇を防ぐために、次のことが記載されている。
a) SiC半導体素子では、素子の温度を上昇させると、積層欠陥に起因する少数キャリヤのトラップ作用が低減し、積層欠陥によるオン電圧の上昇を抑制できる。具体的には少数キャリヤのトラップ作用は、pnダイオード素子の温度を50℃以上にすると低減し始め、250℃以上でほぼ消滅して、オン電圧が高くなるという現象は非常に小さくなる。その結果、電力損失の増大を防ぐことができるとともに、高い信頼性を実現できる。
b) 一旦形成された積層欠陥は素子温度を下げても消滅することがないので、素子温度が低い状態で定格電流を通電すると、積層欠陥の作用により大きな電力損失を発生し、素子を破壊してしまうおそれがある。そこで、定格電流通電前にあらかじめ素子の温度を125℃以上に上昇させておく。この温度で定格電流通電を開始すれば、自己発熱で急速に温度が上昇し、短時間で250℃以上になる。そのため積層欠陥が存在したとしても、その影響を避けることができ、オン電圧が高くなることなく、素子に通電することができる。
c) ワイドギャップバイポーラ半導体素子の構成要素の一部又は全部に通電した時の自己発熱を利用して温度を上昇させてもよい。加熱手段による加熱と自己発熱を併用してもよい。
しかしながら、同文献には、それ以上の具体的な動作方法については、記載されていない。
本発明者らは、優れた動作方法を実現するために、通電開始時にソフトスタートを行うことを前提として、電流上昇率を変えて実験・考察を行った。
具体的には、SiCインバータにおいて、通電開始時にソフトスタートを行うとともに、0Aから定格電流Inまでの電流上昇率を変えて実験した。その結果、実際上、50℃以上で定格電流通電を開始すれば素子は壊れないこと、また、素子が壊れない或る電流I1(0A<I1<定格電流)に達した時に素子温度が50℃以上になるような電流上昇率を選ぶことができることを確認した。
図3は、SiCバイポーラ半導体素子の通電開始時に、インバータ出力が200kVAでソフトスタート時間をそれぞれ0.1秒、0.5秒、1.0秒に変えたときの素子温度上昇結果を示している。図中の×印、△印、○印がそれぞれソフトスタート時間0.1秒、0.5秒、1.0秒のときのデータ点を表している。それぞれのソフトスタート時間での4つのデータ点は、出力が上昇していく途中の50kVA、100kVA、150kVA、200kVAでの温度に相当する。図3の例では、ソフトスタート時間0.1秒、0.5秒、1.0秒で素子温度はそれぞれ57℃、65℃、72℃に達している。この結果から、同じ出力において、ソフトスタート時間が長いほど、つまり電流上昇率が小さいほど、素子温度が上昇することが分かる。
そこで、本出願人は先の出願(特願2009−085752号)で、ワイドギャップ半導体素子に関して、通電電流をゼロから定格電流まで上昇させるソフトスタート時間を0.5秒から10秒までの範囲内に設定するとともに、通電開始時に0.5秒<(I1÷(dI/dt))となるような電流上昇率dI/dtでソフトスタートを行う動作方法を提案した。この動作方法は、ソフトスタート時間を0.5秒以上に設定するので、積層欠陥の発生による素子破壊を招くことがない。また、一般的なソフトスタートを行う制御回路を用いて、電流上昇率を可変して設定するだけで簡単に実現できる。
しかしながら、その提案された動作方法では、通常のSiインバータが0.1秒程度で定格電流まで達するのに比して、定格電流に達するまでの時間が長くかかる。素子破壊が避けられるのであれば、定格電流に達するまでの時間はできるだけ短いのが望ましい。
そこで、この発明の課題は、ワイドギャップ半導体素子を動作させる半導体装置の動作方法であって、積層欠陥の発生による素子破壊を招くことなく簡単に実現できるとともに、定格電流に達するまでの時間を短縮できるものを提供することにある。
上記課題を達成するため、この発明の半導体装置の動作方法は、
ワイドギャップ半導体素子の通電開始時に通電電流をゼロから定格電流まで上昇させる半導体装置の動作方法であって、
上記ゼロから定格電流までの或る電流の値I1を設定して、上記通電電流がゼロからI1に達するまでの電流上昇率をdI1/dtとし、上記通電電流がI1から上記定格電流に達するまでの電流上昇率をdIn/dtとしたとき、
上記dI1/dtは、一定値で、かつ、上記ワイドギャップ半導体素子内の積層欠陥の発生による上記ワイドギャップ半導体素子の破壊を防止するように、
0.5秒<(I1÷(dI1/dt))
なる関係式を満たし、
上記dIn/dtは、
(dI1/dt)<(dIn/dt)
なる関係式を満たすことを特徴とする。
ワイドギャップ半導体素子の通電開始時に通電電流をゼロから定格電流まで上昇させる半導体装置の動作方法であって、
上記ゼロから定格電流までの或る電流の値I1を設定して、上記通電電流がゼロからI1に達するまでの電流上昇率をdI1/dtとし、上記通電電流がI1から上記定格電流に達するまでの電流上昇率をdIn/dtとしたとき、
上記dI1/dtは、一定値で、かつ、上記ワイドギャップ半導体素子内の積層欠陥の発生による上記ワイドギャップ半導体素子の破壊を防止するように、
0.5秒<(I1÷(dI1/dt))
なる関係式を満たし、
上記dIn/dtは、
(dI1/dt)<(dIn/dt)
なる関係式を満たすことを特徴とする。
この発明は、素子が壊れない或る電流I1(0A<I1<定格電流)に達した時に素子温度が50℃以上になるような電流上昇率を選ぶことができる、という既述の我々の実験結果に基づいてなされた。
この発明の半導体装置の動作方法では、上記ゼロから定格電流までの或る電流の値I1を設定して、上記通電電流がゼロからI1に達するまでの電流上昇率をdI1/dtとする。ここで、上記dI1/dtは、一定値で、かつ、上記ワイドギャップ半導体素子内の積層欠陥の発生による上記ワイドギャップ半導体素子の破壊を防止するように、
0.5秒<(I1÷(dI1/dt))
なる関係式を満たす。したがって、積層欠陥の発生による素子破壊を招くことがない。
0.5秒<(I1÷(dI1/dt))
なる関係式を満たす。したがって、積層欠陥の発生による素子破壊を招くことがない。
本明細書では、「素子破壊」については、通電開始時の素子の温度上昇(ΔTとする。)が1000℃を超えたとき、素子が破壊すると定義する。通電開始時の素子の温度上昇ΔTが1000℃以下であれば、素子は壊れないものとする。なお、通電開始時の電力損失をPとすると、電力損失P=(通電電流)×(積層欠陥の発生により増大したオン電圧)で表される。ワイドギャップ半導体結晶の熱容量をZとすると、温度上昇ΔT=P/Zで表される。
なお、上記dI1/dtは、さらに
(I1÷(dI/dt))<10秒
なる関係式を満たすのが望ましい。この場合、ロゴスキーコイルを用いた通常の測定回路で上記電流上昇率を精度良く測定できる。したがって、通電の制御を容易に行うことができる。
(I1÷(dI/dt))<10秒
なる関係式を満たすのが望ましい。この場合、ロゴスキーコイルを用いた通常の測定回路で上記電流上昇率を精度良く測定できる。したがって、通電の制御を容易に行うことができる。
また、この発明の半導体装置の動作方法では、上記通電電流がI1から上記定格電流に達するまでの電流上昇率をdIn/dtとしたとき、上記dIn/dtは、
(dI1/dt)<(dIn/dt)
なる関係式を満たす。したがって、動作開始時点の電流上昇率dI1/dtを定格電流到達まで維持する場合に比して、定格電流に達するまでの時間を短縮できる。
(dI1/dt)<(dIn/dt)
なる関係式を満たす。したがって、動作開始時点の電流上昇率dI1/dtを定格電流到達まで維持する場合に比して、定格電流に達するまでの時間を短縮できる。
ここで、上記電流上昇率dIn/dtは、一定値であっても良いし、上記通電電流がI1から上記定格電流に達するまでに、例えば次第に上昇するように変化しても良い。
一実施形態の半導体装置の動作方法では、上記dIn/dtは一定値であることを特徴とする。
この一実施形態の半導体装置の動作方法は、一般的なソフトスタートを行う制御回路を用いて、電流上昇率を可変して設定するだけで簡単に実現できる。
また、一般的なインバータでは、電源スイッチがオンされるとスイッチング素子の通電開始前又はそれと同時に、素子冷却用のファンが運転開始される。しかし、短時間で素子温度Tを50℃以上にする観点からは、冷却ファンを停止するのが望ましい。
そこで、一実施形態の半導体装置の動作方法では、
上記ワイドギャップ半導体素子を冷却するための冷却ファンを設け、
上記ワイドギャップ半導体素子に対する通電開始時点から上記ワイドギャップ半導体素子の温度が自己発熱により50℃になるまで上記冷却ファンを停止し、上記ワイドギャップ半導体素子が自己発熱により50℃に達した時に冷却ファンの運転を再開することを特徴とする。
上記ワイドギャップ半導体素子を冷却するための冷却ファンを設け、
上記ワイドギャップ半導体素子に対する通電開始時点から上記ワイドギャップ半導体素子の温度が自己発熱により50℃になるまで上記冷却ファンを停止し、上記ワイドギャップ半導体素子が自己発熱により50℃に達した時に冷却ファンの運転を再開することを特徴とする。
この一実施形態の半導体装置の動作方法では、上記ワイドギャップ半導体素子に対する通電開始時点から上記ワイドギャップ半導体素子の温度が自己発熱により50℃になるまで上記冷却ファンを停止するので、素子の熱が上記冷却ファンによる送風によって奪われることがない。したがって、素子の温度が速やかに50℃に達する。したがって、積層欠陥の発生による素子破壊を確実に防止できる。上記ワイドギャップ半導体素子が自己発熱により50℃に達した後は、通電電流が立ち上がって大きくなるので、自己発熱で急速に温度が上昇し、短時間で250℃以上になる。このため、上記ワイドギャップ半導体素子が自己発熱により50℃に達した時に冷却ファンの運転を再開することによって、過度の温度上昇を抑制できる。
以下、図面を参照しながら、この発明の半導体装置の動作方法を実施の形態により詳細に説明する。
(第1実施形態)
図1(a),(b)中の一点鎖線F2、二点鎖線F3は、それぞれ、この発明の一実施形態の動作方法をワイドギャップ半導体素子としてのSiCバイポーラ半導体素子に適用したときの電流上昇、温度上昇の様子を示している。
図1(a),(b)中の一点鎖線F2、二点鎖線F3は、それぞれ、この発明の一実施形態の動作方法をワイドギャップ半導体素子としてのSiCバイポーラ半導体素子に適用したときの電流上昇、温度上昇の様子を示している。
この動作方法では、図1(a)中の一点鎖線F2、二点鎖線F3に示すように、ゼロから定格電流Inまでの或る電流の値I1を予め設定して、通電電流IがゼロからI1に達するまでの電流上昇率をdI1/dtとする。このdI1/dtは、一定値とし、かつ
0.5秒<(I1÷(dI1/dt))<10秒 …(1)
なる関係式を満たすように設定する。さらに、通電電流がI1から定格電流Inに達するまでの電流上昇率をdIn/dtとしたとき、このdIn/dtは、この例では一定値とし、かつ
(dI1/dt)<(dIn/dt) …(2)
なる関係式を満たすように設定する。
0.5秒<(I1÷(dI1/dt))<10秒 …(1)
なる関係式を満たすように設定する。さらに、通電電流がI1から定格電流Inに達するまでの電流上昇率をdIn/dtとしたとき、このdIn/dtは、この例では一定値とし、かつ
(dI1/dt)<(dIn/dt) …(2)
なる関係式を満たすように設定する。
図3の実験結果に基づいて既に説明したように、同じ出力において、電流上昇率dI1/dtが小さいほど、素子温度Tが上昇する。図1(b)中の一点鎖線F2、二点鎖線F3で示す例では、通電開始(時刻t=0)後の時刻t1で、素子温度Tが50℃に達している。なお、この例では、室温を25℃としている。
この一点鎖線F2、二点鎖線F3に示す動作方法では、通電電流IがゼロからI1に達するまでの電流上昇率dI1/dtは、一定値で、かつ、関係式(1)に基づいて0.5秒<(I1÷(dI1/dt))なる関係を満たすので、積層欠陥の発生による素子破壊を招くことがない。
しかも、この動作方法では、通電電流IがI1から定格電流Inに達するまでの電流上昇率dIn/dtは、関係式(2)に基づいて、(dI1/dt)<(dIn/dt)となるように設定している。したがって、定格電流Inに達するまでの時間を短縮できる。例えば、図1(a),(b)中の実線F3に示すように、動作開始時点の電流上昇率dI1/dtを定格電流到達まで維持する場合は、定格電流Inに達するまでの時間がt4であるのに対して、二点鎖線F3、一点鎖線F2に示す例では、定格電流Inに達するまでの時間をt2やt3(t2,t3<t4)に短縮できる。
また、この動作方法では、上記dI1/dtは、関係式(1)に基づいて、さらに(I1÷(dI/dt))<10秒なる関係を満たすので、ロゴスキーコイルを用いた通常の測定回路で上記電流上昇率を精度良く測定できる。したがって、通電の制御を容易に行うことができる。
さらに、この動作方法は、一般的なソフトスタートを行う制御回路を用いて、電流上昇率を可変して設定するだけで実現できる。したがって、例えば階段状に電流を制御する場合に比して、簡単に実現できる。
例えば、図4に示すように、SiCバイポーラトランジスタQ1,Q2,…,Q6をスイッチング素子として有する三相インバータを動作させるものとする。この三相インバータは、概略、トランジスタQ1とQ4とをU相のための上下アームとして直列接続し、トランジスタQ3とQ6とをV相のための上下アームとして直列接続し、トランジスタQ5とQ2とをW相のための上下アームとして直列接続し、そして、これらの3組の上下アームを並列に直流電源(VS1とVS2との直列)に接続して構成されている。トランジスタQ1,Q2,…,Q6には、それぞれフライホイールダイオードD1,D2,…,D6が逆並列接続されている。この三相インバータでは、各相の上下アームを交互にオンオフ(例えばQ1とQ4とを交互にオンオフし、Q3とQ6とを交互にオンオフするなど)して、直流電圧Ed(電圧Ed/2とEd/2との直列)を任意の電圧に変換する。これにより、各相の上下アームの出力ノードU,V,WからU相、V相、W相の交流電圧vU,vV,vWが負荷Z1,Z2,Z3へ印加される。例えば、出力ノードUから出力された電圧vUによって負荷Z1へ電流iUが流れ、負荷Z1に電圧vUNが降下する。
各相の上下アーム(Q1,Q4),(Q3,Q6),(Q5,Q2)は、図5に示すように、PWM(パルス幅変調)法によって制御される。なお、図5中のa相、b相は、図4中のU相、V相、W相のいずれかに該当する。このPWM法の例では、三角波である搬送波(三角搬送波)と、例えば出力しようとする正弦波であるa相変調波とを比較して、a相の上下アームをオンオフ(on,off)するためのパルス列波形であるa相ノッチ波を作成する。このa相ノッチ波は、a相の上下アームの制御端子(図4の例ではトランジスタのベース端子)に印加される。ここで、a相変調波の波高値(振幅)をゼロから次第に大きくすれば、a相の出力電流をゼロから定格電流まで上昇させることができる。b相についても同様である。
なお、(数1)中の「定格運転時の変調波の波高値」とは、出力電流が定格電流になるときの変調波の波高値を意味している。
図6は、上述の動作方法を適用すべきSiC−pnダイオード素子を有するpnダイオード装置の構成を示している。この例では、耐電圧7.0kV、定格電流200AのSiCpnダイオード装置19aを示している。
図6においてSiCのpnダイオード素子13は4層6方晶形の素子であり、厚さ300μmの高不純物濃度のn型SiCのカソード領域1の上に厚さ約80μmの低不純物濃度のn型SiCのドリフト層2が形成されている。カソード領域1の下面にはカソード金属電極7が形成されている。ドリフト層2の中央領域に、ドリフト層2との主接合を構成するp型SiCのアノード領域3が形成されている。アノード領域3の周辺にはp型SiCの電界緩和領域4が形成されている。アノード領域3にはアノード金属電極6が形成されている。アノード金属電極6を除く素子の表面には表面保護膜5が形成されている。
アノード金属電極6は金のリード線8により電気接続手段である金属のリードピン9の接続端9aに接続されている。カソード金属電極7は金属の支持体10の上面に電気的接続を保つように接着されている。支持体10の下面中央部には、電気接続手段の金属のリードピン11が接続されている。このSiC−pnダイオード装置19はリードピン9と11により外部配線に接続される。リードピン9は支持体10を貫通し、貫通部は高融点ガラス12で密封・固着されている。pnダイオード素子13及びリードピン9の接続端9aを含む支持体10の上面は金属のキャップ14で覆われ、その内部の空間44には窒素ガスが封入されている。
SiC−pnダイオード素子13のカソード金属電極7は金シリコンの高温半田を用いて支持体10に半田付けされている。金のリード線8は、リードボンディング装置を用いてアノード電極6と金属のリードピン9の端部9aとの間を接続する。図6ではリード線8は1本のみ図示されているが、実際の素子ではリード線8は流れる電流値に応じて複数のものを並列に接続している。上記のように構成された支持体10に窒素ガス中で金属キャップ14を取り付け、周囲を溶接して密閉しパッケージを形成する。これによりキャップ14内の空間44に窒素ガスが封入される。
このSiC−pnダイオード装置19aは、支持体10の下部外面にヒートシンク88を有している。ヒートシンク88の近傍には送風冷却用のファン98が設けられている。キャップ14の上部外面には温度センサ18が設けられ、その検出出力は温度制御部140に入力される。温度制御部140は温度センサ18の検出出力に基づいてファン98の動作を制御する。
pnダイオード素子13に通電すると、その電流に応じてpnダイオード素子13は発熱する。この発熱を「自己発熱」という。本実施例ではpnダイオード素子13の温度を前記自己発熱により上昇させる。そのために比較的小型の、たとえばアルミニウム製のヒートシンク88を設けている。ヒートシンク88が大きくて放熱される熱量が多すぎると、pnダイオード素子13の温度が上昇しないので、pnダイオード素子13の発熱量とヒートシンクの放熱量のバランスを考慮してむしろ小型のヒートシンク88を設けるのが望ましい。pnダイオード素子13の温度が所望値を超えるときは、温度センサ18の検出出力に基づいてファン98を動作させてヒートシンクを強制冷却する。強制冷却をする際のヒートシンク88と空気との間の熱抵抗が約1℃/Wになるように、ヒートシンク88の構造を設定すれば良い。
上記SiC−pnダイオード装置19aの動作例を次に説明する。
この例では、ゼロから定格電流In(この例では200A)までの或る電流I1を100Aとする。ゼロからI1までの電流上昇率をdI1/dt=100A/秒に設定する。I1からInまでの電流上昇率をdIn/dt=200A/秒に設定する。このとき、ゼロからI1に達するまでの時間は、I1÷(dI/dt)=1.0秒となる。従って、この設定は上述の関係式(1)を満たしている。また、この設定は、上述の関係式(2)、つまり(dI1/dt)<(dIn/dt)なる関係を満たしている。
この設定でソフトスタートを行い、SiC−pnダイオード装置19aに繰り返し周波数5kHz、電流密度が360A/cm2となる200Aの電流を流す。この時のオン電圧は2.3V、逆回復電荷は10.4μCであった。また定常損失は約260W、スイッチング損失は約31Wであった。ファン99を駆動してヒートシンク88に、空気とヒートシンク88間の熱抵抗が約1℃/Wになるように風を送った時、pnダイオード素子13の接合温度を約350℃にすることができた。
耐電圧7.0kVを有する一般的なSi−pnダイオードの場合、接合温度125℃で150Aの電流(電流密度は約50A/cm2)の通電時のオン電圧は3.4Vであり、逆回復電荷は約113μCであった。一般的なSi−pnダイオードに比べて、上記SiC−pnダイオード装置19aの定常損失はほぼ90%である。また、逆回復電荷は上記SiC−pnダイオード装置19aの方が約1桁小さいので、スイッチング損失も約1桁小さくなる。SiC−pnダイオード装置19aのトータル損失はSi−pnダイオードの49%程度になり大幅に低減できる。SiC−pnダイオード装置19aでは、接合温度が350℃の時のオン抵抗は、接合温度が125℃の時のSi−pnダイオードのオン抵抗よりも小さく、この結果トータル損失が小さい。しかも半導体の性質を失ういわば金属状態になるまでには、約1.64eVのエネルギーギャップを残している。この1.64eVのSiCのエネルギーギャップはSiのエネルギーギャップよりも大きいので、温度に対する高い信頼性を確保できる。
上記SiC−pnダイオード装置19aの可制御電流は200Aであった。n型SiCのドリフト層2の厚さが80μmであるので、7kVの逆電圧印加時の空乏層の厚さ70μmに対して約10μmのマージンを持っており、7kVの耐電圧に対しては高い信頼性を有している。
上述の動作例では、pnダイオード素子13は室温(約25℃)で動作を開始し、0Aから1秒でI1=100Aに達し、その時点で素子温度Tは50℃を超えた。そして、通電開始(0A)から1.5秒で定格電流200Aに達した。これによりpnダイオード素子13の温度が十分高くない状態で通電を開始する場合であっても、積層欠陥に起因するオン電圧の上昇とそれによる定常損失の大幅な増加を避けることができる。従って、積層欠陥の発生による素子破壊を確実に防止できる。しかも、(dI1/dt)<(dIn/dt)に設定しているので、動作開始時点の電流上昇率dI1/dtを定格電流到達まで維持する場合に比して、定格電流に達するまでの時間を短縮できる。
また、上述の動作方法は、一般的なソフトスタートを行う制御回路を用いて、電流上昇率を可変して設定するだけで実現できる。したがって、例えば階段状に電流を制御する場合に比して、簡単に実現できる。また、通電開始前にヒータなどの加熱手段によって素子を予め加熱しておく方法に比して、加熱手段を必要としないので構造が簡単になり、半導体装置を小型にすることができる。
(第2実施形態)
図2(a),(b)はそれぞれ、この発明の別の実施形態の動作方法をワイドギャップ半導体素子としてのSiCバイポーラ半導体素子に適用したときの電流上昇、温度上昇の様子を示している。
図2(a),(b)はそれぞれ、この発明の別の実施形態の動作方法をワイドギャップ半導体素子としてのSiCバイポーラ半導体素子に適用したときの電流上昇、温度上昇の様子を示している。
この動作方法では、SiCバイポーラ半導体素子を冷却するための冷却ファン(図8中に符号98で示す。)を設けておく。そして、図2(a)中に実線F5(=F4)で示すように、第1実施形態と同様に、ゼロから定格電流Inまでの或る電流の値I1を予め設定して、通電電流IがゼロからI1に達する時(t=t2)までの電流上昇率をdI1/dtとする。この値dI1/dtは、一定値とし、かつ
0.5秒<(I1÷(dI1/dt))<10秒 …(1)
なる関係式を満たすように設定する。さらに、通電電流がI1から定格電流Inに達するまでの電流上昇率をdIn/dtとしたとき、このdIn/dtは、この例では一定値とし、かつ
(dI1/dt)<(dIn/dt) …(2)
なる関係式を満たすように設定する。しかも、SiCバイポーラ半導体素子に対する通電開始時点(t=0)から上記素子の温度が自己発熱により50℃になるまで冷却ファン98を停止し、上記素子が自己発熱により50℃に達した時(t=tx)に冷却ファン98の運転を再開する。
0.5秒<(I1÷(dI1/dt))<10秒 …(1)
なる関係式を満たすように設定する。さらに、通電電流がI1から定格電流Inに達するまでの電流上昇率をdIn/dtとしたとき、このdIn/dtは、この例では一定値とし、かつ
(dI1/dt)<(dIn/dt) …(2)
なる関係式を満たすように設定する。しかも、SiCバイポーラ半導体素子に対する通電開始時点(t=0)から上記素子の温度が自己発熱により50℃になるまで冷却ファン98を停止し、上記素子が自己発熱により50℃に達した時(t=tx)に冷却ファン98の運転を再開する。
これにより、通電開始時点(t=0)から上記素子の温度が自己発熱により50℃になるまで、素子の熱が冷却ファン98による送風によって奪われることがない。したがって、素子の温度が速やかに50℃に達する。例えば、最初から冷却ファン98を運転し続ける場合は、図2(b)中に実線F4で示すように、素子温度が50℃に達するのに時間t2かかるものとする。これに対して、同じ通電電流で、この実施形態の動作方法のように冷却ファン98を一時的に停止した場合は、図2(b)中に1点鎖線F5で示すように、素子温度が50℃に達するのに時間tx(<t2)で済んでいる。したがって、積層欠陥の発生による素子破壊を確実に防止できる。また、上記素子が自己発熱により50℃に達した後は、通電電流Iが立ち上がって大きくなるので、自己発熱で急速に温度が上昇し、短時間で250℃以上になる。このため、上記素子が自己発熱により50℃に達した時に冷却ファン98の運転を再開することによって、過度の温度上昇を抑制できる。
図8は、上述の動作方法を適用すべきワイドギャップ半導体素子を含むスイッチングモジュールの構成を示している。図9は、上記スイッチングモジュール(符号100a,100bで示す。)を上下アーム(スイッチング部)として有する三相インバータ装置90の回路構成を示している。
図9において、インバータ装置90は直流電源91の直流を三相の交流に変換して負荷92に供給する電力変換装置である。インバータ装置90はよく知られた回路であり、直流電源91の正極と負極との間に、2つのスイッチングモジュール100a、100bの直列接続体が3つ並列に接続されている。スイッチングモジュール100aと100bの、3つの直列接続体のそれぞれの接続点101、102、103は負荷92に接続されている。各スイッチングモジュール100a、100bには、よく知られているので詳細な構成を省略した制御回路93が設けられている。各制御回路93は図示を省略した制御装置により制御される。
上記スイッチングモジュール100aと100bは同一の構成を有するので、スイッチングモジュール100aについて、次に詳細に説明する。
図8に示すように、このスイッチングモジュール100aでは、ワイドギャップ半導体素子として、図6中に示したSiC−pnダイオード素子13と、スイッチング素子としての耐電圧5kV、定格電流200AのSiC−GTOサイリスタ素子20との両方が、1つのパッケージ中に収容され、金属の支持体125の上に設けられている。
pnダイオード素子13は実質的に図6に示すものと同じ構成を有するが、図6のものでは95μmであるドリフト層2の厚さを50μmに減らして、耐電圧を5kVとしている。pnダイオード素子13は、厚さが約500μmの窒化アルミニウムの絶縁板126を介して支持体125との間に絶縁を保ちつつ取り付けられている。絶縁板126の両面にはそれぞれ金属膜(斜線で示す。)が設けられている。pnダイオード素子13のアノード電極6は金のリード線8で支持体125に接続されている。pnダイオード素子13のカソード電極7は絶縁板126の上面の金属膜に半田付けされ、この金属膜はリード線7aでアノード端子110に接続されている。
図7は、図8におけるGTOサイリスタ素子20を紙面に垂直な面で切断したセルの一つの断面構造を示している。図8では図7に示すセルが図の紙面に垂直な方向に複数個連結されている。
図7中に示すように、SiC−GTOサイリスタ素子20は、厚さ約320μmの高不純物濃度のn型SiCのカソード領域21の上面に、厚さ約3μmのp型SiCのバッファー層22を設けている。カソード領域21の下面にカソード電極32が設けられている。バッファー層22の上に厚さ約60μmの低不純物濃度のp型SiCのベース層23を設けている。ベース層23の中央部にそれぞれの厚さが約2μmのn型SiCのベース領域24とp型SiCのアノード領域25が順次形成されている。アノード領域25上にはアノード電極28が形成されている。図8中に示すように、ベース領域24の周囲にはn型SiCの電界緩和領域26が形成されている。以上のように構成したGTOサイリスタ素子20の表面には二酸化シリコン層、窒化シリコン層及び二酸化シリコン層の3層構造の表面保護膜27が形成されている。このアノード電極28の上の左側の領域には2層目のアノード電極29が形成され、右側の領域には絶縁膜30を介してゲート電極31が形成されている。図7に示すように、n型のベース領域24には1層目のゲート電極33が形成され、ゲート電極33は図示していない接続部で図8に示すゲート電極31に接続されている。
上記構成のGTOサイリスタ素子20に、照射エネルギーが約4MeVの電子線を約7×1012/cm2の電子密度で照射し、700℃の温度で8時間アニールする。
図8中に示すように、GTOサイリスタ素子20のカソード電極32は、下面にカソード端子111を有する支持体125に、金シリコンの高温半田を用いて取り付けられている。GTOサイリスタ素子20のアノード電極29は、リード線34によりアノード端子110に接続されており、ゲート電極31はリード線36によりゲート端子112に接続されている。リード線34、36はそれぞれ1本ずつ図示されているが、実際には複数の金線(直径80μm)が用いられている。上記の各接続によってpnダイオード素子13は、GTOサイリスタ素子20に逆並列に接続される。支持体125にはpnダイオード素子13、GTOサイリスタ素子20、及びアノード端子110とゲート端子112の各リード線との接続部を覆うようにキャップ119が設けられ、内部に窒素ガスを封入した状態で支持体125に溶接されている。アノード端子110及びゲート端子112は、それぞれ高融点絶縁ガラス12で支持体125との間の絶縁を保ちつつ支持体125を貫通して固定されている。
このスイッチングモジュール100aは、支持体125の下部外面にヒートシンク88を有している。ヒートシンク88の近傍には送風冷却用のファン98が設けられている。キャップ119の上部外面には温度センサ18が設けられ、その検出出力は温度制御部140に入力される。温度制御部140は温度センサ18の検出出力に基づいてファン98の動作を制御する。
上記インバータ装置90の動作例を次に説明する。
この例では、第1実施形態と同様に、ゼロから定格電流In(この例では200A)までの或る電流I1を100Aとする。ゼロからI1までの電流上昇率をdI1/dt=100A/秒に設定する。I1からInまでの電流上昇率をdIn/dt=200A/秒に設定する。このとき、ゼロからI1に達するまでの時間は、I1÷(dI/dt)=1.0秒となる。従って、この設定は上述の関係式(1)を満たしている。また、この設定は、上述の関係式(2)、つまり(dI1/dt)<(dIn/dt)なる関係を満たしている。
ここで、図2(a)中に実線F5で示すように、冷却ファン98を停止している状態でスイッチングモジュール100a,100bの通電電流Iを一定の電流上昇率dI1/dtでゼロから上昇させたとき、図2(b)中に一点鎖線F5で示すように、素子温度が50℃に到達する時間txを予め実験等により求めておく。この例では、50℃に到達する時間txは1.0秒であった。そして、その時間txを表すデータを温度制御部140に入力しておく。
スイッチングモジュール100a、100bの通電開始時に、既述のように通電電流Iを一定の電流上昇率dI1/dtでゼロから上昇させてゆく。ここで、通電開始(t=0)から時間tx(=1.0秒)で、素子温度が50℃に到達する。この例では、スイッチングモジュール100a、100bに対する通電開始(t=0)から時間tx(=1.0秒)だけ冷却ファン98を停止し、時間txを経過した時に冷却ファン98の運転を再開する。
ソフトスタートを行って通電を開始した後、直流電源91の直流電圧を3kV、スイッチングモジュール100a、100bのスイッチング周波数を2kHzとしてインバータ90を動作させる。この動作で200Aの交流出力電流を負荷92に供給している時、各スイッチングモジュール100a、100bで発生する損失は4.2kWであり、比較的低い値であった。インバータ装置90の効率は約98.6%であり、比較的高効率が実現できた。上記インバータ装置90を構成する各スイッチングモジュール100a、100bの可制御電流は200A、可制御電流密度は250A/cm2であり大きな値が得られた。各スイッチングモジュール100a、100bを200℃以上の高温で稼働させるので、積層欠陥の影響に起因するオン電圧の上昇はほとんど起こらず、オン電圧の上昇による損失の増大が避けられるとともに高い信頼性が得られることが確認できた。これにより、可制御電流が200A程度と大きく、低損失かつ信頼性の高いスイッチングモジュール100a、100bを実現できた。
上述の動作例では、スイッチングモジュール100a、100bは室温で動作を開始し、通電開始(0A)から1.0秒で素子温度は50℃を超え、通電開始から1.5秒間で定格電流200Aに達した。運転開始時点で冷却ファンを停止し、50℃を超えたところで冷却ファンの運転を再開した。これによりスイッチングモジュール100a、100bの温度が十分高くない場合に、積層欠陥に起因するオン電圧の上昇とそれによる定常損失の大幅な増加を避けることができる。従って、積層欠陥の発生による素子破壊を確実に防止できる。しかも、(dI1/dt)<(dIn/dt)に設定しているので、動作開始時点の電流上昇率dI1/dtを定格電流到達まで維持する場合に比して、定格電流に達するまでの時間を短縮できる。
また、上述の動作方法は、第1実施形態と同様に、一般的なソフトスタートを行う制御回路を用いて、電流上昇率を可変して設定するだけで実現できる。したがって、階段状に電流を制御する場合に比して、簡単に実現できる。また、通電開始前にヒータなどの加熱手段によって素子を予め加熱しておく方法に比して、加熱手段を必要としないので構造が簡単になり、半導体装置を小型にすることができる。
以上、本発明の2つの実施形態について説明したが、本発明はさらに多くの適用範囲あるいは派生構造をカバーするものである。
上述の各実施形態では、通電電流がI1から定格電流Inに達するまでの電流上昇率dIn/dtを一定値としたが、これに限られるものではない。例えば、通電電流がI1に達してから定格電流Inに達するまでの期間を、さらに電流上昇率dI2/dtの期間と電流上昇率dI3/dtの期間とに2分割して、
(dI1/dt)<(dI2/dt)<(dI3/dt) …(3)
なる関係式を満たすように設定しても良い。さらに、通電電流がI1に達してから定格電流Inに達するまでの期間を、さらに多数に分割して、通電電流がI1に達した時点から電流上昇率を順次(例えば指数関数的に)増加させても良い。
(dI1/dt)<(dI2/dt)<(dI3/dt) …(3)
なる関係式を満たすように設定しても良い。さらに、通電電流がI1に達してから定格電流Inに達するまでの期間を、さらに多数に分割して、通電電流がI1に達した時点から電流上昇率を順次(例えば指数関数的に)増加させても良い。
例えば本発明の動作方法の適用対象となるワイドギャップ半導体素子としてのサイリスタは、ゲート信号によりオンオフの制御ができる自励式サイリスタであれば良く、ゲートターンオフサイリスタ(GTOサイリスタ)、静電誘導サイリスタ、MOSサイリスタ、双方向GTOサイリスタ、逆導通サイリスタ、MOSゲートGTOサイリスタ等でもよい。本発明の動作方法の適用対象となるワイドギャップ半導体素子は、pn接合を有するpnダイオードやマージドダイオードなど複合ダイオードでも良い。
また、上述の各実施形態では、本発明の動作方法の適用対象となるワイドギャップ半導体素子はSiC材料からなるものとしたが、本発明はダイヤモンド、ガリウムリン、ボロンナイトライド、GaNなどの他のワイドギャップ半導体材料からなる半導体素子にも有効に適用できる。
また、上述の各実施形態で述べたワイドギャップ半導体素子において、n型領域をp型領域に、p型領域をn型領域にそれぞれ置き換えた逆極性の半導体素子に対しても本発明の動作方法を適用できる。
また、上述の各実施形態では、本発明の動作方法の適用対象となるワイドギャップ半導体素子は、金属キャップを用いたTO型のパッケージを備えているが、金属キャップの代わりに高耐熱樹脂のキャップを用いてもよい。また各半導体装置の構成はTO型でなく、スタッド型や平型、高耐熱樹脂を用いたSIP(シングルインライン)型など、Siのパワーモジュールで一般に用いられるモールド型の構成でもよい。キャリヤ寿命の制御法としては電子線の照射以外にγ線の照射やプロトンヘリウムイオンなど荷電粒子を照射してもよい。各実施形態では、ワイドギャップ半導体素子を有する三相インバータ装置を示したが、マトリックスインバータやDC−DCコンバータなどの他の電力変換装置でもよい。またインバータやコンバータ以外にスイッチング電源や整流装置、レギュレータ、高周波発振装置などの他の電力変換装置にも本発明の動作方法を適用できる。
13 SiC−pnダイオード素子
20 SiC−GTOサイリスタ素子
90 三相インバータ装置
100a,100b スイッチングモジュール
20 SiC−GTOサイリスタ素子
90 三相インバータ装置
100a,100b スイッチングモジュール
Claims (3)
- ワイドギャップ半導体素子の通電開始時に通電電流をゼロから定格電流まで上昇させる半導体装置の動作方法であって、
上記ゼロから定格電流までの或る電流の値I1を設定して、上記通電電流がゼロからI1に達するまでの電流上昇率をdI1/dtとし、上記通電電流がI1から上記定格電流に達するまでの電流上昇率をdIn/dtとしたとき、
上記ワイドギャップ半導体素子内の積層欠陥の発生による上記ワイドギャップ半導体素子の破壊を防止するように、上記dI1/dtは、一定値で、かつ
0.5秒<(I1÷(dI1/dt))
なる関係式を満たし、
上記dIn/dtは、
(dI1/dt)<(dIn/dt)
なる関係式を満たすことを特徴とする半導体装置の動作方法。 - 請求項1に記載の半導体装置の動作方法において、
上記dIn/dtは一定値であることを特徴とする半導体装置の動作方法。 - 請求項1または2に記載の半導体装置の動作方法において、
上記ワイドギャップ半導体素子を冷却するための冷却ファンを設け、
上記ワイドギャップ半導体素子に対する通電開始時点から上記ワイドギャップ半導体素子の温度が自己発熱により50℃になるまで上記冷却ファンを停止し、上記ワイドギャップ半導体素子が自己発熱により50℃に達した時に冷却ファンの運転を再開することを特徴とする半導体装置の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009156901A JP2011014687A (ja) | 2009-07-01 | 2009-07-01 | 半導体装置の動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009156901A JP2011014687A (ja) | 2009-07-01 | 2009-07-01 | 半導体装置の動作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011014687A true JP2011014687A (ja) | 2011-01-20 |
Family
ID=43593305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009156901A Pending JP2011014687A (ja) | 2009-07-01 | 2009-07-01 | 半導体装置の動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011014687A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005020320A1 (ja) * | 2003-08-22 | 2005-03-03 | The Kansai Electric Power Co., Inc. | 半導体装置及びその製造方法、この半導体装置を用いた電力変換装置 |
JP2007288919A (ja) * | 2006-04-17 | 2007-11-01 | Kansai Electric Power Co Inc:The | 電力変換装置およびワイドギャップバイポーラ半導体素子の駆動方法 |
JP2010238940A (ja) * | 2009-03-31 | 2010-10-21 | Kansai Electric Power Co Inc:The | 半導体装置の動作方法 |
-
2009
- 2009-07-01 JP JP2009156901A patent/JP2011014687A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005020320A1 (ja) * | 2003-08-22 | 2005-03-03 | The Kansai Electric Power Co., Inc. | 半導体装置及びその製造方法、この半導体装置を用いた電力変換装置 |
JP2007288919A (ja) * | 2006-04-17 | 2007-11-01 | Kansai Electric Power Co Inc:The | 電力変換装置およびワイドギャップバイポーラ半導体素子の駆動方法 |
JP2010238940A (ja) * | 2009-03-31 | 2010-10-21 | Kansai Electric Power Co Inc:The | 半導体装置の動作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4317550B2 (ja) | 半導体装置及びこの半導体装置を用いた電力変換装置 | |
GopiReddy et al. | Power cycle testing of power switches: A literature survey | |
JP6513303B2 (ja) | 電力用半導体モジュールおよび電力変換装置 | |
JP2008294452A5 (ja) | ||
CN109860159B (zh) | 半导体模块、其制造方法以及电力变换装置 | |
US10468314B2 (en) | Semiconductor power module and power conversion apparatus | |
JP2012244750A (ja) | 半導体ユニット及び電力変換装置 | |
US20210391299A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and power conversion device | |
JP6756407B2 (ja) | 半導体モジュール及び電力変換装置 | |
JP2020088038A (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
US20220108969A1 (en) | Power semiconductor module and power conversion apparatus | |
US11296191B2 (en) | Power module and power converter | |
JP2010238940A (ja) | 半導体装置の動作方法 | |
JP2011014687A (ja) | 半導体装置の動作方法 | |
JP2019110217A (ja) | 半導体装置及び電力変換装置 | |
JP2015005583A (ja) | 半導体装置及びその製造方法 | |
JP2004214632A (ja) | 半導体装置及びサステイン回路 | |
JP7268760B2 (ja) | 半導体モジュール、電力変換装置及び移動体 | |
US20210320083A1 (en) | Manufacturing method of power semiconductor device, power semiconductor device, and power converter | |
JP6885522B1 (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
TWI667755B (zh) | 功率元件封裝結構 | |
US20230307326A1 (en) | Semiconductor device, method for producing semiconductor device, and power conversion apparatus | |
US11887904B2 (en) | Integrally bonded semiconductor device and power converter including the same | |
JP2020035946A (ja) | 電力用半導体装置、電力変換装置、電力用半導体装置の製造方法、および、電力変換装置の製造方法 | |
CN111788694A (zh) | 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |