JP2009212374A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】複数のワイドギャップ半導体素子を並列接続した構成において、簡単な製造プロセスで複数のワイドギャップ半導体素子の電気的特性を揃えることができ、特定の素子に電流集中することなく大電流を流すことが可能な半導体装置の製造方法を提供する。
【解決手段】ｐｎ接合ダイオード毎に電圧電流特性を測定し(特性測定工程Ｓ５,Ｓ９)、測定されたｐｎ接合ダイオードの電圧電流特性に基づいて、電子線を照射することにより目標電圧電流特性に近づけることが可能なｐｎ接合ダイオードについて、目標電圧電流特性にするための電子線量を算出する(電子線量算出工程Ｓ６)。上記電子線を照射することにより目標電圧電流特性に近づけることが可能なｐｎ接合ダイオードに対して、算出された電子線量の電子線を照射する(電子線照射工程Ｓ８)。
【選択図】図１

Description

この発明は、半導体装置の製造方法および半導体装置に関し、詳しくは、シリコンカーバイド(ＳｉＣ)などを母材とするワイドギャップ半導体素子を備えた半導体装置の製造方法および半導体装置に関する。

従来、大電流を流すことができるバイポーラ半導体素子としては、Ｓｉを母材とする半導体素子の面積を大型化したものがある。

しかしながら、上記Ｓｉを母材とする半導体素子では十分な絶縁が得られないような高耐圧が要求される用途には、シリコンカーバイド(ＳｉＣ)を母材とするワイドギャップ半導体素子が有利である。このＳｉＣを母材とするワイドギャップ半導体素子において、ＳｉＣがＳｉと比べて結晶欠陥が多く存在するため、大電流を流すために素子面積を大型化すると、図８に示すように、電気的特性のばらつきが大きくなって歩留まりが急激に低下する。このため、大電流を流すことができる素子面積を大型化したワイドギャップ半導体素子の製作することは容易でない。図８では、横軸は素子サイズ[ｍｍ□]を表し、縦軸は歩留まり[％]を表している。

これに対して、小面積のワイドギャップ半導体素子を並列接続することが考えられるが、電気的特性のばらつきにより、特定の素子に電流集中が起きて熱暴走により破損または劣化する恐れがある。ワイドギャップ半導体素子の一例として２つのダイオードを並列接続した場合、一方のダイオードＤ１が図９に示す電圧電流特性であり、他方のダイオードＤ２が図１０に示す電圧電流特性であるとすると、２つの電気時特性のばらつきにより図１１に示すように、一方のダイオードに電流集中が起こる。

また、従来のワイドギャップ半導体素子を備えた半導体装置としては、イオン注入法により少数キャリアライフタイムを制御するものがあるが(例えば、特開２００５−２７６９５３号公報(特許文献１)参照)、このようなイオン注入法を用いた半導体装置では、製造プロセスが複雑で複数のワイドギャップ半導体素子の電気的特性を揃えることが容易にできないという問題がある。
特開２００５−２７６９５３号公報

そこで、この発明の課題は、複数のワイドギャップ半導体素子を並列接続した構成において、簡単な製造プロセスで複数のワイドギャップ半導体素子の電気的特性を揃えることができ、特定の素子に電流集中することなく大電流を流すことが可能な半導体装置の製造方法を提供することにある。

上記課題を解決するため、この発明の半導体装置の製造方法は、
複数のワイドギャップ半導体素子が並列接続された半導体装置の製造方法であって、
上記複数のワイドギャップ半導体素子をウエハ上に形成する素子形成工程と、
上記ワイドギャップ半導体素子毎に電極を形成する電極形成工程と、
上記ワイドギャップ半導体素子毎に上記ウエハを分割する分割工程と、
上記分割されたワイドギャップ半導体素子毎に電気的特性を測定する特性測定工程と、
上記特性測定工程により測定された上記ワイドギャップ半導体素子の電気的特性に基づいて、電子線を照射することにより目標電気的特性に近づけることが可能な上記ワイドギャップ半導体素子について、上記目標電気的特性にするための電子線量を算出する電子線量算出工程と、
上記電子線を照射することにより目標電気的特性に近づけることが可能な上記ワイドギャップ半導体素子に対して、上記電子線量算出工程で求められた電子線量の電子線を照射する電子線照射工程と、
上記電子線照射工程において上記電子線が照射された上記ワイドギャップ半導体素子を加熱するアニール工程と
を有することを特徴とする。

上記構成の半導体装置の製造方法によれば、素子形成工程において上記複数のワイドギャップ半導体素子をウエハ上に形成した後、電極形成工程でワイドギャップ半導体素子毎に電極を形成する。次に、分割工程においてワイドギャップ半導体素子毎にウエハを分割する。そして、特性測定工程でワイドギャップ半導体素子毎に電気的特性を測定して、測定されたワイドギャップ半導体素子の電気的特性に基づいて、電子線量算出工程において、電子線を照射することにより目標電気的特性に近づけることが可能な上記ワイドギャップ半導体素子について、上記目標電気的特性にするための電子線量を算出する。上記算出された電子線量の電子線を、電子線照射工程において、目標電気的特性に近づけることが可能なワイドギャップ半導体素子に対して照射する。その後、電子線が照射されたワイドギャップ半導体素子をアニール工程で加熱する。ここで、ワイドギャップ半導体素子は、電子線照射により結晶欠陥が増えて、例えば、ダイオードではオン抵抗が増加し、スイッチング素子ではスイッチング時間が短くなる。そうすることによって、分割された複数のワイドギャップ半導体素子の電気的特性を揃えることが可能となる。このように、複数のワイドギャップ半導体素子を並列接続した構成において、簡単な製造プロセスで複数のワイドギャップ半導体素子の電気的特性を揃えることができ、特定の素子に電流集中することなく大電流を流すことができる。

また、一実施形態の半導体装置の製造方法では、
上記アニール後の上記ワイドギャップ半導体素子の電気的特性を測定するアニール後の特性測定工程と、
上記アニール後の測定工程で測定された上記ワイドギャップ半導体素子の電気的特性が上記目標電気的特性と略一致したか否かを判定する判定工程と
を有し、
上記判定工程で上記目標電気的特性に略一致するまで、上記電子線量算出工程と上記電子線照射工程と上記アニール工程と上記アニール後の特性測定工程および上記判定工程を繰り返す。

上記実施形態によれば、上記判定工程で目標電気的特性に略一致するまで、電子線量算出工程と電子線照射工程とアニール工程とアニール後の特性測定工程および判定工程を繰り返すことによって、電子線量算出工程により算出された電子線量が適正な値でなく１回の電子線照射で電気的特性が略一致しない場合であっても、電子線照射を複数回繰り返すことで目標電気的特性により近づけることができる。

また、一実施形態の半導体装置の製造方法では、
上記判定工程において上記目標電気的特性に略一致した上記複数のワイドギャップ半導体素子をパッケージ化するパッケージ工程を有する。

上記実施形態によれば、上記判定工程において目標電気的特性に略一致した複数のワイドギャップ半導体素子をパッケージ化することによって、電気的特性の揃った複数のワイドギャップ半導体素子を備えた半導体装置を提供できる。

また、一実施形態の半導体装置の製造方法では、上記電気的特性および上記目標電気的特性は、オン電圧、ターンオン時間、立ち上がり時間、蓄積時間、下降時間、テイル時間のうちの少なくとも１つの特性を含む。

ここで、「オン電圧」とは、半導体素子がオン状態にあるときに端子間に現れる電圧値であり、「ターンオン時間」とは、サイリスタがオフ状態からオン状態に切り換わるのに要する時間であり、「立ち上がり時間」とは、ステップ関数状の電圧が入力したときに出力が１０％から９０％まで達するのに要する時間である。また、「蓄積時間」とは、ダイオードの順方向電流がゼロになってからダイオードに逆方向電圧がかかるようになるまでの時間、または、トランジスタやサイリスタをオン状態からオフ状態にするとき、オフ信号を加えたときから電流が減少し始めるまでの時間であり、「下降時間」とは、ステップ関数状の電圧がゼロになったときに出力が９０％から１０％まで達するのに要する時間であり、「テイル時間」とは、サイリスタがターンオフ後に完全にアノード・カソード間の電圧が安定するまでの時間である。

また、一実施形態の半導体装置の製造方法では、
上記電気的特性および上記目標電気的特性は、オン電圧の温度依存性を含み、
上記電子線を照射することにより電子線を照射することにより、上記ワイドギャップ半導体素子の上記オン電圧の温度依存性を負の温度依存性から正の温度依存性にする。

上記実施形態によれば、上記電子線を照射することにより電子線を照射することにより、ワイドギャップ半導体素子のオン電圧の温度依存性を負の温度依存性から正の温度依存性にすることによって、熱暴走を効果的に防ぐことができる。

また、一実施形態の半導体装置の製造方法では、
上記ワイドギャップ半導体素子は、シリコンカーバイド(ＳｉＣ)または窒化ガリウム(ＧａＮ)またはダイヤモンドのいずれか１つを母材とするバイポーラ半導体素子である。

上記実施形態によれば、上記ワイドギャップ半導体素子としてシリコンカーバイド(ＳｉＣ)または窒化ガリウム(ＧａＮ)またはダイヤモンドのいずれか１つを母材とするバイポーラ半導体素子を用いることによって、絶縁破壊電界強度がシリコン(Ｓｉ)に比べて高くなり、高耐圧の用途に用いることが可能となる。

また、一実施形態の半導体装置の製造方法では、
上記電子線照射工程において上記ワイドギャップ半導体素子に照射する上記電子線量は、１×１０^１２[電子/ｃｍ^２]以上である。

上記実施形態によれば、上記電子線照射工程においてワイドギャップ半導体素子に、電子線量１×１０^１２[電子/ｃｍ^２]以上の電子線を照射することによって、シリコンカーバイド(ＳｉＣ)を母材とするワイドギャップ半導体素子の電気的特性を確実に変化させることができる。

また、一実施形態の半導体装置の製造方法では、
上記ワイドギャップ半導体素子は、ダイオードまたはトランジスタまたはサイリスタまたは絶縁ゲートトランジスタまたはゲートターンオフサイリスタのいずれか１つのバイポーラ型半導体素子である。

上記実施形態によれば、ダイオードまたはトランジスタまたはサイリスタまたは絶縁ゲートトランジスタまたはゲートターンオフサイリスタのいずれか１つのバイポーラ型半導体素子は、大電流が流れるほどオン抵抗が大きくなって発熱するため、素子のばらつきにより電流集中が起きやすいので、特定の素子に電流集中することなく大電流を流すことができる。

また、一実施形態の半導体装置の製造方法では、上記アニール工程において、上記ワイドギャップ半導体素子を４００℃〜１０００℃で加熱する。

上記実施形態によれば、アニール工程において、ワイドギャップ半導体素子を４００℃〜１０００℃で加熱することによって、電気特性の変化を目的とした結晶欠陥以外の欠陥を除去して、良好な特性のワイドギャップ半導体素子が得られる。

また、この発明の半導体装置では、
シリコンカーバイド(ＳｉＣ)を母材とする複数のワイドギャップ半導体素子が並列接続された半導体装置であって、
上記複数のワイドギャップ半導体素子のうちの少なくとも１つは、電子線量１×１０^１２[電子/ｃｍ^２]以上の電子線が照射されていることを特徴とする。

上記構成によれば、複数のワイドギャップ半導体素子が並列接続された構成において、上記複数のワイドギャップ半導体素子の少なくとも１つに１×１０^１２[電子/ｃｍ^２]以上の電子線を照射することによって、簡単な製造プロセスで複数のワイドギャップ半導体素子の電気的特性を揃えることが可能となる。それにより、特定の素子に電流集中することなく大電流を流すことが可能な半導体装置を実現できる。

以上より明らかなように、この発明の半導体装置の製造方法および半導体装置によれば、複数のワイドギャップ半導体素子を並列接続した構成において、簡単な製造プロセスで複数のワイドギャップ半導体素子の電気的特性を揃えることができ、特定の素子に電流集中することなく大電流を流すことが可能な半導体装置を実現することができる。

以下、この発明の半導体装置の製造方法および半導体装置を図示の実施の形態により詳細に説明する。

図１はこの発明の実施の一形態の半導体装置の製造方法の工程を示すフローチャートを示している。ここで、この実施の形態の半導体装置は、複数のワイドギャップ半導体素子の一例としてＳｉＣ接合ダイオードが並列接続されたモジュールである。

まず、ステップＳ１において、ＳｉＣウエハにＳｉＣ接合ダイオードを形成する(素子形成工程)。

次に、ステップＳ２に進み、カソード電極とアノード電極を形成する(電極形成工程)。

次に、ステップＳ３に進み、ＳｉＣウエハをダイシングにより複数のチップに分割する(分割工程)。

次に、ステップＳ４に進み、最初のチップ(ＳｉＣ接合ダイオード)を選択する。ここで、複数のチップに分割された全ダイオードの電気的特性である電圧電流特性が目標電圧電流特性よりもオン抵抗が小さいものとする。あるいは、電圧電流特性が目標電圧電流特性よりもオン抵抗が大きいものは、電子線を照射して目標電圧電流特性に近づけることができないため、除外する。

次に、ステップＳ５に進み、選択されたチップの電圧電流特性を測定する(特性測定工程)。

次に、ステップＳ６に進み、ステップＳ５において測定された電圧電流特性に基づいて、目標電圧電流特性にするための電子線量を算出する(電子線量算出工程)。

次に、ステップＳ７に進み、ステップＳ６で算出された電子線量の電子線をチップに照射する(電子線照射工程)。

次に、ステップＳ８に進み、上記チップを加熱するアニール処理を行う。

次に、ステップＳ９に進み、アニール処理されたチップの電圧電流特性を測定する(特性測定工程)。

そして、ステップＳ１０に進み、ステップＳ９で測定された電圧電流特性が目標電圧電流特性と略一致するか否かを判定して、電圧電流特性が目標電圧電流特性と略一致するとき、ステップＳ１１に進む。一方、ステップＳ１０で電圧電流特性が目標電圧電流特性と略一致しないときは、ステップＳ６に戻り、ステップＳ６〜Ｓ１０の工程を繰り返す。

また、ステップＳ１１では、最後のチップか否かを判定して、最後のチップでないときは、ステップＳ１２に進み、次のチップ(ＳｉＣ接合ダイオード)を選択して、ステップＳ５に戻り、ステップＳ６〜Ｓ１０の工程を繰り返す。

一方、ステップＳ１１で最後のチップであると判定すると、この処理を終了する。

この実施の形態では、チップ毎に電気的特性の測定と電子線の照射を行ったが、先にチップ全数の電気的特性を測定して、電気的特性の同じ様な２以上のチップ(ＳｉＣ接合ダイオード)のグループ毎に、同時に同一電子線量の照射を行って、電圧電流特性を調整するようにしてもよい。

図２は上記半導体装置の製造方法により製造されたｐｎ(ｐｉｎ)接合ダイオードの断面図である。

図２に示すように、ｎ型(第１の導電型)の４Ｈ型ＳｉＣを用いた基板２１上に、不純物濃度が１×１０^１３ｃｍ^−３のｎ型４Ｈ−ＳｉＣ、ｐ型(第２の導電型)４Ｈ−ＳｉＣを順次エピタキシャル成長させ、エピタキシャルｐｉｎ接合ダイオードを作製する。ここで、４Ｈ型の”Ｈ”は六方晶、”４”は原子積層が４層周期となる結晶構造を意味する。

ｎ型の基板２１は、改良レーリー法によって成長したインゴットをオフ角θを８度にしてスライスし、鏡面研磨することによって作製した。ホール効果測定法によって求めた基板２１のキャリヤ密度は５×１０^１８ｃｍ^−３、厚さは４００μｍである。カソード側となる基板２１の上に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層(ｎ型成長層)とアルミニウムドープｐ型ＳｉＣ層(ｐ型成長層)を順次エピタキシャル成長で形成する。ｎ型成長層により、図１に示すｎ型のバッファ層２２とｎ型のドリフト層２３を形成する。バッファ層２２はドナー密度７×１０^１７ｃｍ^−３、膜厚は１０μｍである。バッファ層２２は必ずしも必要ではなくこれを形成しない場合もある。ドリフト層２３はドナー密度約１×１０^１３ｃｍ^−３、膜厚は２００μｍである。また、ｐ型成長層により、アノードとなるｐ型接合層２４とｐ＋型コンタクト層２５を形成する。ｐ型接合層２４はアクセプタ密度５×１０^１７ｃｍ^−３、膜厚は１.５μｍである。ｐ＋型コンタクト層２５はアクセプタ密度約１×１０^１８ｃｍ^−３、膜厚は０.５μｍである。

上記基板２１上に、バッファ層２２、ドリフト層２３、ｐ型接合層２４およびｐ＋型コンタクト層２５を順次の処理条件で形成した。

次に、ｐｉｎダイオードを作製するときの処理条件について説明する。

材料ガスとして、シラン(ＳｉＨ_４)およびプロパン(Ｃ_３Ｈ_８)を用い、ドーパントガスとして窒素(Ｎ_２)およびトリメチルアルミニウム(Ａｌ(ＣＨ_３)_３)を用いる。また、キャリアガスとして水素(Ｈ_２)を用いる。このときの各ガスの流量は、ｓｃｃｍ(standard cc per minute)または、ｓｌｍ(standard liter minute)で表す。圧力は、ｋＰａ(kilo pascal)で表す。以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。基板２１の温度は１５５０℃に保たれており、処理チャンバー内の圧力は５.６ｋＰａに保たれている。

基板２１のＣ面にバッファ層２２を形成する工程では、シラン(３０ｓｃｃｍ)、プロパン(９ｓｃｃｍ)、窒素(３０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する(処理時間は４０分)。

ドリフト層２３の形成工程では、シラン(３０ｓｃｃｍ)、プロパン(９ｓｃｃｍ)、窒素(０.０００５ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する(処理時間は８００分)。

Ｐ型接合層２４の形成工程では、シラン(３０ｓｃｃｍ)、プロパン(９ｓｃｃｍ)、トリメチルアルミニウム(１５ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する(処理時間は６分)。

ｐ＋型コンタクト層２５の形成工程では、シラン(３０ｓｃｃｍ)、プロパン(９ｓｃｃｍ)、トリメチルアルミニウム(３０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する(処理時間は２分)。

上記の処理工程により、この実施の形態のｐｉｎ接合ダイオード用のＳｉＣエピタキシャルウエハが形成される。

次に、基板２１の下面にＮｉ(厚さ３５０ｎｍ)を形成してカソード電極２８とする。Ｐ＋型コンタクト層２５上に、Ｔｉ(チタン：厚さ３５０ｎｍ)とＡｌ(アルミニウム：厚さ１００ｎｍ)の膜をそれぞれ蒸着して、アノード電極２９とする。このアノード電極２９は、Ｔｉ層２９ａとＡｌ層２９ｂから構成されている。最後に１０００℃で２０分間の熱処理を行って、カソード電極２８およびアノード電極２９をそれぞれオーミック電極にする。

図３は上記半導体装置の製造方法の電子線照射を説明するための図であり、図３に示すように、ｐｎ接合ダイオードのチップの主面に対して略垂直方向に電子線を照射する。

それにより、図４に示すように、電子線照射されたｐｎ接合ダイオードの電圧電流特性の傾き(電流／電圧)が小さくなる(オン抵抗増大)。

また、図５は上記ｐｎ接合ダイオードにおいて電子線量と順方向電圧差△Ｖfの関係を示している。図５に示すように、電子線量が１×１０^１３[電子/ｃｍ^２]を越えると、順方向電圧差△Ｖfが大きくなる。

例えば、ｐｎ接合ダイオードのチップサイズを６ｍｍ×６ｍｍ、電子線のエネルギーを４．６ＭｅＶ、電子線量を３×１０^１３[電子/ｃｍ^２]とした場合、電子線照射後にアニール温度４５０℃でアニール処理されたｐｎ接合ダイオードのオン電圧は、約１Ｖ上昇する。

このように、チップサイズや電子線量などの条件により、半導体素子の電圧電流特性の変化は定まる。したがって、所定条件で予め測定された特性を利用して、上記電子線量算出工程(Ｓ６)において、目標電圧電流特性にするための電子線量を算出することが可能となる。

上記構成の半導体装置の製造方法によれば、複数のワイドギャップ半導体素子としてのｐｎ接合ダイオードを並列接続した構成において、簡単な製造プロセスで複数のｐｎ接合ダイオードの電圧電流特性を揃えることができ、特定のｐｎ接合ダイオードに電流集中することなく大電流を流すことができる。

また、上記判定工程(Ｓ１０)で目標電圧電流特性に略一致するまで、電子線量算出工程(Ｓ６)と電子線照射工程(Ｓ７)とアニール工程(Ｓ８)とアニール後の特性測定工程(Ｓ９)および判定工程(Ｓ１０)を繰り返すことによって、電子線量算出工程(Ｓ６)により算出された電子線量が適正な値でなく１回の電子線照射で電圧電流特性が略一致しない場合であっても、電子線照射を複数回繰り返すことで目標電圧電流特性により近づけることができ、素子間の特性ばらつきを低減できる。

また、上記判定工程(Ｓ１０)において目標電圧電流特性に略一致した複数のｐｎ接合ダイオードをパッケージ化することによって、電圧電流特性の揃ったｐｎ接合ダイオードを備えた半導体装置を提供できる。

また、上記ｐｎ接合ダイオードにシリコンカーバイド(ＳｉＣ)を用いることによって、絶縁破壊電界強度がシリコン(Ｓｉ)に比べて高くなり、高耐圧の用途に用いることが可能となる。

また、上記電子線照射工程(Ｓ７)においてｐｎ接合ダイオードに、１×１０^１３[電子/ｃｍ^２]以上の電子線を照射することによって、シリコンカーバイド(ＳｉＣ)を母材とするｐｎ接合ダイオードの電圧電流特性を確実に変化させることができる。

また、上記実施の形態では、ワイドギャップ半導体素子としてシリコンカーバイド(ＳｉＣ)を母材とするｐｎ接合ダイオードについて説明したが、ワイドギャップ半導体素子は、ダイオードに限らず、トランジスタまたはサイリスタまたは絶縁ゲートトランジスタまたはゲートターンオフサイリスタのいずれか１つのバイポーラ型半導体素子が並列接続された半導体装置にこの発明を適用してもよい。バイポーラ型半導体素子では、大電流が流れるほどオン抵抗が大きくなって発熱するために素子のばらつきにより電流集中が起きやすいので、この発明を適用することにより特に効果を発揮する。

例えば、図６はワイドギャップ半導体素子としてシリコンカーバイド(ＳｉＣ)を母材とするトランジスタに照射する電子線量とスイッチング時間変化率(照射後／照射前)の関係を示している。図６に示すように、電子線量が１×１０^１２[電子/ｃｍ^２]を越えると、スイッチング時間変化率が小さくなる。すなわち、電子線照射によりスイッチング時間を短くすることができる。

また、上記実施の形態では、アニール工程におけるアニール温度を４５０℃としたが、これに限らず、４００℃〜１０００℃で加熱してもよく、これにより、電気特性の変化を目的とした結晶欠陥以外の欠陥を除去して、良好な特性のワイドギャップ半導体素子を得ることができる。

また、上記実施の形態では、ワイドギャップ半導体としてＳｉＣを用いたｐｎ接合ダイオードの例について説明したが、他のワイドギャップ半導体として窒化ガリウム(ＧａＮ)やダイヤモンドなどを用いたものでも同様の効果を得ることができる。

また、この発明の半導体装置の製造方法において、電子線照射により調整する半導体素子の電気的特性は、ｐｎ接合ダイオードの順方向電圧差やトランジスタのスイッチング時間に限らず、オン電圧、ターンオン時間、立ち上がり時間、蓄積時間、下降時間、テイル時間のうちの少なくとも１つを含む特性でもよい。このような電気的特性を有する半導体素子にこの発明の半導体装置の製造方法を適用することにより、所望の目標電気的特性に調整することが可能となる。

また、この発明の半導体装置の製造方法によれば、電子線を照射することにより、ワイドギャップ半導体素子のオン電圧の温度依存性を負の温度依存性から正の温度依存性にすることによって、熱暴走を効果的に防ぐことができる。

例えば、図７はワイドギャップ半導体素子としてシリコンカーバイド(ＳｉＣ)を母材とするダイオードの順方向電圧Ｖ_Fの温度依存性を示している。図７に示すように、電子線照射がない場合は、Ｖ_F(Ｔ)/Ｖ_F(室温)が０〜３００℃の範囲でグラフが右下がりの負の温度依存性を示してる。これに対して、電子線量が１×１０^１２[電子/ｃｍ^２]では、Ｖ_F(Ｔ)/Ｖ_F(室温)が０〜３００℃の範囲で略１となり、さらに、６×１０^１２[電子/ｃｍ^２]から１×１０^１３[電子/ｃｍ^２]に電子線量が増えるほど、Ｖ_F(Ｔ)/Ｖ_F(室温)のグラフが右上がりの正の温度依存性を示している。すなわち、電子線照射によりダイオードの順方向電圧の温度依存性を負の温度依存性から正の温度依存性することができる。

図１はこの発明の実施の一形態の半導体装置の製造方法の工程を示すフローチャートである。 図２は上記半導体装置の製造方法により製造されたダイオードの断面図である。 図３は上記半導体装置の製造方法の電子線照射を説明するための図である。 図４は上記半導体装置の製造方法の電子線照射の作用を説明するための図である。 図５は上記ｐｎ接合ダイオードにおいて照射する電子線量とダイオードの順方向電圧差の関係を示す図である。 図６はワイドギャップ半導体素子としてシリコンカーバイド(ＳｉＣ)を母材とするトランジスタに照射する電子線量とスイッチング時間変化率(照射後／照射前)の関係を示す図である。 図７はワイドギャップ半導体素子としてシリコンカーバイド(ＳｉＣ)を母材とするダイオードの順方向電圧の温度依存性を示す図である。 図８は従来のＳｉＣ半導体素子を備えた半導体装置において素子サイズと歩留まりの関係を示す図である。 図９は並列接続された２つのダイオードの一方の電圧電流特性を示す図である。 図１０は並列接続された２つのダイオードの他方の電圧電流特性を示す図である。 図１１は並列接続された２つのダイオードの電流の偏りを示す図である。

符号の説明

２１…ｎ型の基板
２２…ｎ型のバッファ層
２３…ｎ型のドリフト層
２４…ｐ型接合層
２５…ｐ＋型コンタクト層
２８…カソード電極
２９…アノード電極

Claims (10)

1. 複数のワイドギャップ半導体素子が並列接続された半導体装置の製造方法であって、
   上記複数のワイドギャップ半導体素子をウエハ上に形成する素子形成工程と、
   上記ワイドギャップ半導体素子毎に電極を形成する電極形成工程と、
   上記ワイドギャップ半導体素子毎に上記ウエハを分割する分割工程と、
   上記分割されたワイドギャップ半導体素子毎に電気的特性を測定する特性測定工程と、
   上記特性測定工程により測定された上記ワイドギャップ半導体素子の電気的特性に基づいて、電子線を照射することにより目標電気的特性に近づけることが可能な上記ワイドギャップ半導体素子について、上記目標電気的特性にするための電子線量を算出する電子線量算出工程と、
   上記電子線を照射することにより目標電気的特性に近づけることが可能な上記ワイドギャップ半導体素子に対して、上記電子線量算出工程で求められた電子線量の電子線を照射する電子線照射工程と、
   上記電子線照射工程において上記電子線が照射された上記ワイドギャップ半導体素子を加熱するアニール工程と
   を有することを特徴とする半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   上記アニール後の上記ワイドギャップ半導体素子の電気的特性を測定するアニール後の特性測定工程と、
   上記アニール後の測定工程で測定された上記ワイドギャップ半導体素子の電気的特性が上記目標電気的特性と略一致したか否かを判定する判定工程と
   を有し、
   上記判定工程で上記目標電気的特性に略一致するまで、上記電子線量算出工程と上記電子線照射工程と上記アニール工程と上記アニール後の特性測定工程および上記判定工程を繰り返すことを特徴とする半導体装置の製造方法。
3. 請求項２に記載の半導体装置の製造方法において、
   上記判定工程において上記目標電気的特性に略一致した上記複数のワイドギャップ半導体素子をパッケージ化するパッケージ工程を有することを特徴とする半導体装置の製造方法。
4. 請求項１から３までのいずれか１つに記載の半導体装置の製造方法において、
   上記電気的特性および上記目標電気的特性は、オン電圧、ターンオン時間、立ち上がり時間、蓄積時間、下降時間、テイル時間のうちの少なくとも１つの特性を含むことを特徴とする半導体装置の製造方法。
5. 請求項１から４までのいずれか１つに記載の半導体装置の製造方法において、
   上記電気的特性および上記目標電気的特性は、オン電圧の温度依存性を含み、
   上記電子線を照射することにより電子線を照射することにより、上記ワイドギャップ半導体素子の上記オン電圧の温度依存性を負の温度依存性から正の温度依存性にすることを特徴とする半導体装置の製造方法。
6. 請求項１から５までのいずれか１つに記載の半導体装置の製造方法において、
   上記ワイドギャップ半導体素子は、シリコンカーバイド(ＳｉＣ)または窒化ガリウム(ＧａＮ)またはダイヤモンドのいずれか１つを母材とするバイポーラ半導体素子であることを特徴とする半導体装置の製造方法。
7. 請求項１から６までのいずれか１つに記載の半導体装置の製造方法において、
   上記電子線照射工程において上記ワイドギャップ半導体素子に照射する上記電子線量は、１×１０^１２[電子/ｃｍ^２]以上であることを特徴とする半導体装置の製造方法。
8. 請求項１から７までのいずれか１つに記載の半導体装置の製造方法において、
   上記ワイドギャップ半導体素子は、ダイオードまたはトランジスタまたはサイリスタまたは絶縁ゲートトランジスタまたはゲートターンオフサイリスタのいずれか１つのバイポーラ半導体素子であることを特徴とする半導体装置の製造方法。
9. 請求項１から８までのいずれか１つに記載の半導体装置の製造方法において、
   上記アニール工程において、上記ワイドギャップ半導体素子を４００℃〜１０００℃で加熱することを特徴とする半導体装置の製造方法。
10. シリコンカーバイド(ＳｉＣ)を母材とする複数のワイドギャップ半導体素子が並列接続された半導体装置であって、
    上記複数のワイドギャップ半導体素子のうちの少なくとも１つは、電子線量１×１０^１２[電子/ｃｍ^２]以上の電子線が照射されていることを特徴とする半導体装置。

Images