JP2011210774A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】荷電粒子照射でライフタイムを制御した半導体装置の製造方法。
【解決手段】半導体基板上に素子領域とライフタイム測定用のモニタ領域を設け、モニタ領域は酸化膜と保護膜で覆った状態でエッチングと不純物注入を行い、表面に酸化膜のみを形成したライフタイム測定用のモニタ領域と素子パターンを形成する工程と、半導体基板に荷電粒子を照射する工程と、モニタ領域で、半導体基板のライフタイムτ_０を測定する工程と、半導体基板をアニールする工程と、モニタ領域で、半導体基板のライフタイムτ_１を測定する工程と、ライフタイムτ_０、τ_１から、以下の式：ｋ＝（τ_１−τ_０）／τ_０からライフタイムの回復率ｋを求める工程と、目標とするライフタイムτ_２を得るのに必要な追加のアニール時間ｔを、回復率ｋとライフタイムτ_０から求める工程と、半導体基板を、アニール時間ｔだけアニールする工程とを含む。
【選択図】図５

Description

本発明は、半導体装置の製造方法に関し、特に、荷電粒子照射によるライフタイム制御を行った半導体装置の製造方法に関する。

絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）やダイオードなどの半導体装置では、スイッチング特性の高速化を図るために、荷電粒子照射を用いて基板のライフタイムを制御している。荷電粒子照射によるライフタイム制御は、素子パターンを形成した基板に、電子線、プロトン、Ｈｅイオン等の荷電粒子を照射し、基板内にライフタイムキラーとして作用する欠陥を形成した後、比較的低温（３００〜５００℃程度）で基板をアニールし、欠陥量を制御するプロセスである。荷電粒子照射によって形成される欠陥量やアニールによって回復する欠陥量は元々基板に内在する結晶欠陥や不純物濃度によって変動し、固定した条件でのアニール処理では基板毎にライフタイムが異なってしまう。このため、従来は荷電粒子照射後やアニール後に素子特性を測定し、所望の特性が得られるまで照射、アニールを繰り返し行う方法（例えば、特許文献１、２参照）や、モニタ基板を用いたフィードフォワード式製造方法（例えば特許文献３参照）によってライフタイムの安定化を行っていた。

特開平４−１１１３５８号公報 特開２００９−２１２３７４号公報 特開２００５−１０９４５８号公報

上述のとおり、荷電粒子照射によるライフタイム制御は基板に内在する結晶欠陥や不純物濃度の影響を受ける。特に、基板内の不純物に関しては酸素、リン、ボロンなどの不純物に起因する欠陥準位が存在する。例えばｎ型のシリコン基板に電子線を照射した場合には、基板に内在する酸素に起因するＡ−Ｃｅｎｔｅｒと呼ばれる欠陥準位や、リンに起因するＥ−Ｃｅｎｔｅｒと呼ばれる欠陥準位が形成されることが分かっている。不純物元素の種類によってバンドギャップ内に形成される欠陥準位のエネルギーレベルが異なり、浅いエネルギーレベルに形成される欠陥準位と深いエネルギーレベルに形成される欠陥準位では荷電粒子照射後のアニールによる回復機構が異なる。このため、荷電粒子照射後のアニールを固定した条件で実施した場合、結晶欠陥や不純物濃度は基板によって異なるため、処理後のライフタイム値が基板間で異なり素子特性のバラツキを生じる。従って、荷電粒子照射によるライフタイム制御を用いて半導体装置の特性を安定化させるには、荷電粒子照射後のアニールによるライフタイム回復率を基板ごとに把握しておくことが必要である。

しかしながら、従来のライフタイム安定化方法のうち、荷電粒子照射後やアニール後に測定端子を半導体素子に接触させて特性を測定し、更に荷電粒子照射、アニールを繰り返し行う方法では以下のような様々な問題があった。即ち、測定端子により半導体素子にダメージを与える可能性がある、プローブにより異物が発生する、荷電粒子照射後は基板のライフタイムが大幅に低下しているため、スナップバック現象などにより正確な特性測定が困難になる、他の製造プロセスでのバラツキも特性値に含まれるため、回復率を正確に把握することができない、等である。このため、所望の特性の半導体素子を得るために荷電粒子照射とアニールを複数サイクル実施する必要が生じ製造コストが増加するという問題があった。

また、モニタ基板を用いたフィードフォワード式製造方法では、モニタ基板は素子パターンを形成した基板とは異なるため間接的にしかライフタイムを検出できない、モニタ基板分のコストが高くなる、基板毎の特性のばらつきを反映できない、等の問題があった。

本発明はこのような問題点を解決するためになされたものであり、素子パターンを形成した半導体基板上でライフタイムを簡易に測定でき、安定したライフタイム制御を可能とする半導体装置の製造方法を提供することを目的とする。

本発明は、ライフタイムを制御した半導体装置の製造方法であって、
半導体基板上に素子領域とライフタイム測定用のモニタ領域を設け、モニタ領域は酸化膜と保護膜で覆った状態でエッチングと不純物注入を行い、表面に酸化膜のみを形成したライフタイム測定用のモニタ領域と素子パターンを形成する工程と、
半導体基板に荷電粒子を照射する照射工程と、
モニタ領域で、半導体基板のライフタイムτ_０を測定する第１測定工程と、
半導体基板をアニールする第１アニール工程と、
モニタ領域で、半導体基板のライフタイムτ_１を測定する第２測定工程と、
ライフタイムτ_０、τ_１から、以下の式：
ｋ＝（τ_１−τ_０）／τ_０
からライフタイムの回復率ｋを求める工程と、
目標とするライフタイムτ_２を得るのに必要な追加のアニール時間ｔを、回復率ｋとライフタイムτ_０から求める算出工程と、
半導体基板を、アニール時間ｔだけアニールする第２アニール工程と、を含むことを特徴とする半導体装置の製造方法である。

本発明では、半導体基板に素子領域とモニタ領域を設けるとともに、モニタ領域は最終仕上がりとして表面に酸化膜のみを形成し、素子領域に素子を形成する工程でイオン注入やエッチングなど基板ライフタイムの変動要因となる工程では、酸化膜や保護膜でモニタ領域を保護するため、製造工程の影響を受けずに、基板固有のライフタイムを正確に測定することができる。

また、回復率ｋから基板間のバラツキを補正したアニール条件の算出が可能となり、１回の荷電粒子照射と２回のアニールプロセスで、所望のライフタイムを有する半導体装置の製造が可能となる。

本発明の実施の形態にかかるライフタイム制御に用いる半導体基板の上面図である。 半導体基板のモニタ領域の断面図である。 半導体基板のモニタ領域に保護膜を形成した時の断面図である。 本発明の実施の形態にかかるライフタイム制御を行うＩＧＢＴの断面図である。 本発明の実施の形態にかかるライフタイム制御のフローチャートである。 ライフタイム測定工程における基板ライフタイムの推移を示すグラフである。 μ−ＰＣＤ法で測定した場合のマイクロ波の反射波強度の経時変化を示すグラフである。 セカンドアニール時間とセカンドアニール後のライフタイムとの関係を示すグラフである。 目標のライフタイムを得るために必要なセカンドアニール時間を表したテーブルである。

図１は、本発明の実施の形態にかかるライフタイム制御に用いる半導体基板の上面図である。半導体基板１１は例えばシリコンからなり、その上に素子パターンが形成された素子領域１２がマトリックス状に設けられている。また、半導体基板１１の周辺には、ライフタイム制御に用いるライフタイム測定用のモニタ領域１３が設けられている。図１では、素子領域１２の周囲に４つのモニタ領域１３が設けられている。

図２は素子領域１２の断面図であり、図３はモニタ領域１３の断面図である。素子領域１２では、半導体基板１１の上に、例えば酸化シリコンからなる酸化膜２２が設けられている。一方、モニタ領域１３では、半導体基板１１の上に、例えば酸化シリコンからなる酸化膜２２が設けられ、その上にフォトレジスト等の保護膜２３が設けられている。

図４は、本発明の実施の形態にかかるライフタイム制御を行うＩＧＢＴの断面図である。ＩＧＢＴの製造プロセスでは、まず、ｐ^＋基板９８の上に、ｎ^＋エピタキシャル層９７とｎ⁻エピタキシャル層９０を順次形成する。続いて、基板表面に酸化膜を熱酸化法で形成する。ただし、酸化膜は後工程で除去されるため図４には示されていない。続いて、基板表面からイオン注入（例えばボロン注入）を行い、ｐウェル不純物注入領域を形成した後、１０００℃〜１２００℃程度の高温熱処理を行い、不純物注入領域を電気的に活性化させる。更に、フォトリソグラフィ技術とエッチング技術により、選択的にイオン注入領域を形成した後、高温熱処理を実施し、ｐ型ベース領域９１、ｎ型エミッタ領域９２を形成する。

続いて、ゲート領域となるトレンチをフォトリソグラフィ技術とエッチング技術により形成し、トレンチ内にゲート絶縁膜９３とポリシリコンゲート９４を形成する。更に、ポリシリコンゲート９４上にＢＰＳＧなどの絶縁膜９５を形成し、アルミスパッタなどでエミッタ電極９６を形成する。エミッタ電極９６形成後は、例えばＣＶＤ法によりＳｉＮのような保護膜を表面に堆積し、所望の領域のみ選択的にエッチングしてエミッタ電極９６を露出させる。以上でＩＧＢＴのオモテ面パターンが完成する。

このようにＩＧＢＴの製造プロセスでは、イオン注入やエッチングが行われるが、モニタ領域１３にエッチングやイオン注入を行うと、次のような問題が発生し、ライフタイムを正確に測定できなくなる。即ち、基板をエッチングすることで形成される結晶欠陥により基板のライフタイムが変動する。エッチング時に生成される反応生成物がパターン上に堆積し、基板のライフタイムを正確に測定できない。イオン注入工程での注入量バラツキや活性化アニール処理のバラツキによりライフタイムが変動する。

このため、本発明の実施の形態にかかる方法では、図１に示すように基板１１上に素子領域１２とモニタ領域１３の双方を形成するとともに、図２に示すようにモニタ領域１３には基板１１の表面に酸化膜２２を形成し、基板表面近傍のダングリングボンドを安定化させてライフタイムの測定精度を向上させている。更に、図３に示すように素子形成のイオン注入やエッチング工程では酸化膜２２の上には、フォトレジストやポリイミド等からなる保護膜２３を形成し、イオン注入やエッチングの影響が基板１１や酸化膜２２に及ばないように保護している。特に、保護膜２３としてフォトレジストを用いた場合、保護膜２３を所定の領域のみに容易に形成、除去できる。

このように、基板１１上に素子領域１２とモニタ領域１３の双方を形成することで、その基板１１におけるライフタイムを正確に測定することができる。また、モニタ領域１３の表面に酸化膜２２を形成し、エッチング工程やイオン注入工程では保護膜２３で覆うことで、エッチング工程やイオン注入工程で生じるライフタイムの変動を防止し、素子形成プロセス後の半導体基板で、基板のライフタイムを精度よく測定することが可能となる。

次に、モニタ領域１３を用いたライフタイム制御方法について、目標とする仕上がりライフタイム値を６００±０．０５μｓｅｃとしたライフタイム制御方法を例に説明する。

図５は、本発明の実施の形態にかかるライフタイム制御のフローチャートであり、図６は、図５のフローチャートに沿って実施された各ライフタイム測定工程での基板ライフタイムの推移を示すグラフである。図５のライフタイムタイム制御は、以下の工程Ｓ１からＳ９を含む。

工程Ｓ０：基板上に素子パターンとライフタイム測定用モニタ領域を形成する工程。
まず、図１に示すように、基板１１上に、素子パターン形成用の素子領域１２とライフタイム測定用のモニタ領域１３とを規定する。続いて、上述の製造プロセスを用いて素子パターンとモニタ領域を形成する。

工程Ｓ１：荷電粒子照射工程。
基板１１の全面に対して、例えば、電子線、プロトン照射、Ｈｅ^＋等の荷電粒子の照射を行う。電子線を照射した場合は基板全体に欠陥が形成される。電子線照射以外のプロトンやＨｅ^＋を照射した場合は、基板内の所定の領域のみに欠陥が形成される。

工程Ｓ２：水素アニール工程。
工程Ｓ１の荷電粒子照射により、基板１１と酸化膜２２との界面において界面準位が増加する。これに対して、水素還元雰囲気中でアニールすることにより、基板１１と酸化膜２２との界面準位を安定化することができ、基板ライフタイムの測定精度を向上させることができる。

工程Ｓ３：ライフタイム測定工程１。
荷電粒子照射後のライフタイムτ_０を、μ−ＰＣＤ法（Microwave Photo Conductivity Decay法：マイクロ波光導電減衰法）を用いて測定する。電気特性測定などプローブを用いた接触法で測定を行った場合、プローブの接触により基板にダメージが発生したり、プローブからの異物が付着するという問題があったが、非接触で測定可能なμ−ＰＣＤ法を用いることで、このような問題を回避できる。

図７は、μ−ＰＣＤ法で測定した場合のマイクロ波の反射波強度の経時変化を示すグラフである。μ−ＰＣＤ法で測定したライフタイムτは、反射波強度が最大となる時間を０とし、反射波強度の最大値で規格化した場合の基準強度Ａから設定強度Ｂまで減衰する時間で規定される。
同一仕様の２枚の基板（サンプル１、２）の荷電粒子照射後のライフタイムτ_０を、基準強度Ａを１／ｅ、設定強度Ｂを１／ｅ２として測定したところ、サンプル１ではτ_０は０．２６９μｓｅｃ、サンプル２ではτ_０は０．２６１μｓｅｃとなった。

工程Ｓ４：ファーストアニール工程。
基板に対してファーストアニールを行う。アニールによりライフタイムは増加するが、アニール後のライフタイムが最終的に素子に必要な仕上がりライフタイム（ここでは１．６００±０．０５μｓｅｃ）を越えないようにファーストアニールの条件を設定する。ここでは、サンプル１、２に対して、アニール温度３４５℃で２６分間アニール処理を行った。

工程Ｓ５：ライフタイム測定工程２。
μ−ＰＣＤ法を用いてファーストアニール後のライフタイムτ_１を測定する。

工程Ｓ６：ライフタイム回復率算出工程。
ライフタイム測定工程１（Ｓ３）で得られたライフタイムτ_０と、ライフタイム測定工程２（Ｓ５）で得られたライフタイムτ_１から、以下の式（１）を用いて回復率ｋを算出する。

ｋ＝（τ_１−τ_０）／τ_０ 式（１）

ファーストアニール後のライフタイムτ_１は、サンプル１では１．３１８μｓｅｃ、サンプル２では１．０７２μｓｅｃとなり、同一条件で処理したにもかかわらず回復率ｋはサンプル１で３９０％、サンプル２で３１１％と異なる値となった。

工程Ｓ７：セカンドアニール条件決め工程。
図８は、式（１）で求めた回復率がｋ１、ｋ２、ｋ３のサンプルについて、セカンドアニールを行った場合の、セカンドアニール時間とセカンドアニール後のライフタイムとの関係を示すグラフである。ここでは、セカンドアニール温度はファーストアニール温度と同じ温度である。図８から分かるように、セカンドアニール前のライフタイム（τａ、τｂ、τｃ）と回復率（ｋ１、ｋ２、ｋ３）が分かれば、素子に必要なライフタイムを得るために必要なセカンドアニール時間を求めることができる。

図９は、セカンドアニール前（ファーストアニール後）のライフタイム（τａ、τｂ、τｃ）と回復率（ｋ１、ｋ２、ｋ３）とに対して、素子に必要なライフタイムを得るために必要なセカンドアニール時間を表したテーブルであり、予めこのようなテーブルをデータベースとして保有しておくことが好ましい。

工程Ｓ８：セカンドアニール工程。
工程Ｓ７で求めたセカンドアニール条件（アニール時間）でアニールを行い、所望のライフタイムを得る。
サンプル１に対してアニール温度３４５℃で１２分間、サンプル２に対してアニール温度３４５℃で２８分間、それぞれセカンドアニールを行ったところ、セカンドアニール後のライフタイムは、サンプル１で１．６０５μｓｅｃ、サンプル２で１．５８２μｓｅｃとなり、目標のライフタイムτ_２（１．６００±０．０５μｓｅｃ）が得られた。

このように、本発明の実施の形態にかかるフローチャート（図５）に従ってライフタイム制御を行うことにより、基板特性バラツキに起因して荷電粒子照射後のライフタイムτ_０と回復率ｋにバラツキがあったとしても、最終的に素子に必要なライフタイムを、１回の荷電粒子照射と２回のアニールという簡単な工程で得ることが可能となる。

なお、本発明の実施の形態では、半導体素子としてＩＧＢＴを用いて説明したが、ダイオードやＦＥＴ等の他の半導体素子にも適用可能である。

１１ 半導体基板、１２ 素子領域、１３ モニタ領域、２２ 酸化膜、２３ 保護膜、９０ ｎ⁻エピタキシャル層、９１ ｐ型ベース領域、９２ ｎ型エミッタ領域、９３ ゲート絶縁膜、９４ ポリシリコンゲート、９５ 絶縁膜、９６ エミッタ電極、９７ ｎ^＋エピタキシャル層、９８ ｐ^＋基板、９９ コレクタ電極。

Claims (8)

1. ライフタイムを制御した半導体装置の製造方法であって、
   半導体基板上に素子領域とライフタイム測定用のモニタ領域を設け、モニタ領域は酸化膜と保護膜で覆った状態でエッチングと不純物注入を行い、表面に酸化膜のみを形成したライフタイム測定用のモニタ領域と素子パターンを形成する工程と、
   半導体基板に荷電粒子を照射する照射工程と、
   モニタ領域で、半導体基板のライフタイムτ_０を測定する第１測定工程と、
   半導体基板をアニールする第１アニール工程と、
   モニタ領域で、半導体基板のライフタイムτ_１を測定する第２測定工程と、
   ライフタイムτ_０、τ_１から、以下の式：
   ｋ＝（τ_１−τ_０）／τ_０
   からライフタイムの回復率ｋを求める工程と、
   目標とするライフタイムτ_２を得るのに必要な追加のアニール時間ｔを、回復率ｋとライフタイムτ_０から求める算出工程と、
   半導体基板を、アニール時間ｔだけアニールする第２アニール工程と、を含むことを特徴とする半導体装置の製造方法。
2. 上記第１アニール工程と上記第２アニール工程は、同じアニール温度で行われることを特徴とする請求項１に記載の製造方法。
3. 上記第１アニール工程は、τ_１がτ_２より小さくなるように半導体基板をアニールする工程であることを特徴とする請求項１に記載の製造方法。
4. 上記算出工程は、ライフタイムτ_１と回復率ｋとに対応するアニール時間ｔを予め定めたデータベースからアニール時間ｔを選択する工程であることを特徴とする請求項１に記載の製造方法。
5. 上記第１測定工程と上記第２測定工程は、μ−ＰＣＤ法を用いて行われる工程であることを特徴とする請求項１に記載の製造方法。
6. 上記第１測定工程と上記第２測定工程は、酸化膜のみで覆われたモニタ領域で、半導体基板のライフタイムを測定する工程であることを特徴とする請求項１に記載の製造方法。
7. 上記保護膜がフォトレジストレジストからなることを特徴とする請求項１に記載の製造方法。
8. 上記照射工程と上記第１測定工程との間に、水素雰囲気で半導体基板をアニールする工程を含むことを特徴とする請求項１に記載の製造方法。