JP2007258465A - 半導体装置 - Google Patents

Abstract

【課題】半導体装置の高耐圧化および高速動作を実現すること。
【解決手段】炭化珪素からなる｛１１−２０｝面を主面とするｎ⁺型炭化珪素基板１と、ｎ⁺型炭化珪素基板１の上に形成されたｎ⁺ソース領域６と、ｎ⁺ソース領域６の表面から形成されたトレンチ８と、酸化速度が異なるトレンチ８の複数の側壁に形成されたゲート酸化膜９と、を備え、複数の側壁によって形成される複数のコーナー部のうち、複数の側壁よりも酸化速度の遅い面を有するコーナー部からトレンチ８の中心までの距離が、他のコーナー部からトレンチ８の中心までの距離よりも長くなっている。
【選択図】図１０

Description

この発明は、炭化珪素を主材料とし、熱酸化膜をゲート絶縁膜とするトレンチゲート型ＭＯＳ構造を有する半導体装置に関する。

近年、炭化珪素（ＳｉＣ）を用いたＭＯＳＦＥＴ開発が進められている。２００４年度末には、三菱電機株式会社、ローム株式会社からＳｉＣ−ＭＯＳＦＥＴに関する発表が相次いでなされている。発表されたＭＯＳＦＥＴは、ＤＩＭＯＳＦＥＴ（二重注入ＭＯＳＦＥＴ）である。このＤＩＭＯＳＦＥＴよりもオン抵抗を低下させるためには、トレンチゲート型ＭＯＳＦＥＴの方が好ましい。

このトレンチゲート型ＭＯＳＦＥＴは、４Ｈ−ＳｉＣ基板の表面層にトレンチを形成し、ゲート酸化によりトレンチ内の酸化膜をゲート酸化膜とするトレンチゲート型ＭＯＳ構造となっている。

このトレンチは、当該トレンチの形状により、トレンチの内側壁（あるいは外側壁）には、様々な結晶面が表出される。ここで、結晶面の記号について説明する。負の指数については、結晶学上、“−”（バー）を数字の上に付けることになっているが、明細書の作成の都合上、数字の前に負号を付けることにする。ここで、４Ｈ−ＳｉＣの結晶面について説明する。図２１は、４Ｈ−ＳｉＣの結晶面の関係について示す説明図である。図２１（ａ）は、｛１１−２０｝面を太線で表しており、図２１（ｂ）は、（０３−３８）面を太線で表している。

図２１（ａ）に示すように、（０００１）_Si面およびそれと反対側の（０００−１）_C面（不図示）を主面とする４Ｈ−ＳｉＣ基板の場合には、六方晶の長軸方向にトレンチを形成する。この場合、トレンチの内側壁の｛１−１００｝面を基準（０°）としたとき、側壁が３０°傾くと｛１１−２０｝面が表出され、側壁が６０°傾くと再び｛１−１００｝面が表出され、側壁が９０°傾くと｛１１−２０｝面が表出される。

（０００１）_Si面あるいは（０００−１）_C面を主面とした場合、たとえば、トレンチ側壁のすべての面が｛１１−２０｝面となる六角形状、トレンチ側壁のすべての面が｛１−１００｝面となる六角形状のトレンチを形成できる。また、たとえば、トレンチ側壁の長辺が｛１１−２０｝面、短辺が｛１−１００｝面となるストライプ形状、あるいはトレンチの側壁の長辺が｛１−１００｝面、短辺が｛１１−２０｝面となるストライプ状のトレンチを形成できる。

このようなトレンチを形成した場合、トレンチのコーナー部には、｛１１−２０｝面と｛１−１００｝面の間の結晶面が表出される。この表出される結晶面については、｛１１−２０｝面と｛１−１００｝面に酸化膜を形成する際の酸化速度がほぼ等しいため、酸化膜の膜厚が異なるという問題は生じない。

また、｛１１−２０｝面を主面とする４Ｈ−ＳｉＣ基板の場合には、六方晶の短軸方向にトレンチを形成する。このとき、トレンチの側壁には、様々な結晶面が表出される。図２２は、トレンチの側壁に表出される結晶面について示す説明図である。図２２では、トレンチの側壁の（０００１）_Si面を基準（０°）として説明する。

図２２において、トレンチの側壁が５４．７°傾くと（０３−３８）面が表出され、９０°傾くと｛１−１００｝面が表出される。また、トレンチの側壁が１２５．３°傾くと（０３−３−８）面が表出され、１８０°傾くと（０００−１）_C面が表出される。

ここで、炭化珪素基板の結晶面の酸化速度について示す。図２３は、酸化速度と（０００１）_Si面からのオフ角の関係を示すグラフである。図２２において、縦軸は、酸化速度（μｍ／ｈ）を示しており、横軸は、Ｓｉ面からの角度（°）を示している。図２３に示すように、炭化珪素基板では、結晶面が（０００１）_Si面で酸化速度が最小となり、（０００−１）_C面で酸化速度が最大となる。

炭化珪素基板では、｛１１−２０｝面を主面とした場合、トレンチ側壁の長辺が｛１−１００｝面、短辺が（０００１）_Si面および（０００−１）_C面となるストライプ状のトレンチを形成する場合がある。

上述したようなトレンチを形成した場合、（０００１）_Si面の酸化速度が、他の結晶面に比べて小さいため、（０００１）Ｓｉ面が表出される短辺部分において、ゲート酸化膜厚が薄くなり、耐圧が低くなる。このため（０００１）Ｓｉ面の短辺部分ではゲート電極を除去することが必要となる。

図２４および図２５は、トレンチコーナー部に表出される結晶面について示す説明図である。具体的には、図２４は、各側壁の内側にトレンチが形成されており、図２５は、各側壁の外側にトレンチが形成されている。ここでは、図２４を参照して、トレンチコーナー部に表出される結晶面について説明する。

図２４（ａ）において、（０３−３８）面、（０３−３−８）面、（０−３３−８）面、（０−３３８）面を４辺とする菱形のトレンチを形成する場合は、（０３−３−８）面と（０−３３−８）面のコーナー部では（０００−１）_C面が、（０−３３８）面と（０３−３８）面のコーナー１０１では、図２４（ｂ）に示すように（０００１）_Si面が表出される。

図２４（ｃ）に酸化膜形成後の図を示す。図２４（ｃ）において、点線１０２は、酸化膜を形成する前のトレンチと半導体領域との境目であり、符号１０３は、形成された酸化膜を示している。この（０００１）_Si面の酸化速度は、他の結晶面に比べて小さいため、（０００１）_Si面のコーナー部において、ゲート酸化膜厚が薄くなり、耐圧が低下する。このため（０００１）_Si面コーナーではゲート電極を除去することが必要である。反対側の（０３−３−８）面と（０−３３−８）面のコーナー部では（０００−１）_C面が表出されるが、この（０００−１）_C面の酸化速度は他の結晶面に比べて大きいため（０００―１）_C面のコーナー部において、ゲート酸化膜厚が厚くなり、耐圧の低下の問題は生じない。

炭化珪素（ＳｉＣ）を用いた半導体装置としては、基板表面が（１１−２０）面であるＳｉＣウェハを用い、ｎ^-チャネル層のうち、トレンチ底面の上の部分の不純物濃度をトレンチ側壁の部分よりも高くすることにより、ゲート電圧印加時にｎ^-型チャネル層のトレンチ底面側の部分に、電流を多く流すことができる技術が知られている（たとえば、下記特許文献１参照。）。

また、４Ｈ型ＳｉＣ基板の主面を｛０３−３８｝面、あるいは｛０３−３８｝面に対して１０°以内のオフ角αを有する面とし、この主面に酸化膜を堆積し、当該酸化膜の上に金属電極を設け、チャネルの移動度を上昇させる技術が知られている（たとえば、下記特許文献２参照。）。

特開２００３−３１８４０９号公報 特開２００２−２６１２７５号公報

しかしながら、上述した特許文献１または２に記載の従来技術では、トレンチ側壁に形成されるゲート酸化膜の厚みの差を考慮していない。そのため、トレンチ側壁に表出される結晶方位によりゲート酸化膜厚が異なり、ゲート酸化膜が薄い部分では、耐圧が低下するという問題点があった。

一方、ゲート酸化膜を厚くすると、当該ゲート酸化膜が厚い部分において、電界強度が弱くなり、チャネル形成が不十分となる。そのため、チャネル抵抗が増大し、オン電流が低くなり、半導体装置の動作速度が低下するという問題があった。また、熱酸化膜の代わりに堆積酸化膜を用いることにより、酸化膜厚の結晶方位依存性の問題はなくなるが、一般に堆積酸化膜の耐圧は熱酸化膜より低い。

この発明は、上述した従来技術による問題点を解消するため、半導体装置の高耐圧化および高速動作を同時に実現できる半導体装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、炭化珪素からなる｛１１−２０｝面を主面とする半導体基板と、前記半導体基板の上に形成された半導体領域と、前記半導体領域の表面から形成されたトレンチと、酸化速度が異なる前記トレンチの複数の側壁に形成された酸化膜と、を備え、前記複数の側壁によって形成される複数のコーナー部のうち、前記複数の側壁よりも酸化速度の遅い面を有するコーナー部から前記トレンチの中心までの距離が、前記コーナー部につながる２つの側壁の延長線の交点から前記トレンチの中心までの距離よりも長いことを特徴とする。

また、請求項２の発明にかかる半導体装置は、請求項１に記載の発明において、前記酸化膜のうち、前記複数の側壁よりも酸化速度の遅い面を有するコーナー部の酸化膜は、前記複数の側壁に形成された酸化膜よりも厚いことを特徴とする。

また、請求項３の発明にかかる半導体装置は、炭化珪素からなる｛１１−２０｝面を主面とする半導体基板と、前記半導体基板の上に形成された半導体領域と、前記半導体領域の表面から形成されたトレンチと、前記半導体領域のうち当該トレンチに囲まれている半導体領域の酸化速度が異なる複数の側壁に形成された酸化膜と、を備え、前記複数の側壁によって形成される複数のコーナー部のうち、前記複数の側壁よりも酸化速度の遅い面を有するコーナー部から前記トレンチの囲まれている半導体領域の中心までの距離が、前記コーナー部につながる２つの側壁の延長線の交点から前記トレンチに囲まれている半導体領域の中心までの距離よりも長いことを特徴とする。

また、請求項４の発明にかかる半導体装置は、請求項３に記載の発明において、前記酸化膜のうち、前記複数の側壁よりも酸化速度の遅い面を有するコーナー部の酸化膜の、前記トレンチに囲まれている半導体領域の中心から外側方向の酸化膜厚は、前記複数の側壁に形成された酸化膜厚よりも厚いことを特徴とする。

また、請求項５の発明にかかる半導体装置は、請求項１〜４のいずれか一つに記載の発明において、前記側壁は、（０３−３８）面と、（０３−３−８）面と、（０−３３−８）面と、（０−３３８）面とであり、前記側壁よりも酸化速度が遅い面は、（０００１）面であることを特徴とする。

また、請求項６の発明にかかる半導体装置は、請求項１、２、４、５のいずれか一つに記載の発明において、前記複数の側壁よりも酸化速度の遅い面を有するコーナー部は、［０００−１］方向に長さＬ、＜１−１００＞方向に幅Ｗの矩形状であり、前記側壁に形成された酸化膜の厚さをｔとしたとき、Ｌ≧ｔ≧Ｗの関係が成り立つことを特徴とする。

また、請求項７の発明にかかる半導体装置は、請求項１、２、４、５のいずれか一つに記載の発明において、前記複数の側壁よりも酸化速度の遅い面を有するコーナー部は、［０００−１］方向に長さＬ、＜１−１００＞方向に幅Ｗ、さらに前記コーナー部の端部が半径ｒの半円形状となっており、前記側壁に形成された酸化膜の厚さがｔのとき、Ｌ＋ｒ≧ｔ≧Ｗ≧２×ｒの関係が成り立つことを特長とする。

また、請求項８の発明にかかる半導体装置は、請求項２〜５のいずれか一つに記載の発明において、前記複数の側壁よりも酸化速度の遅い面を有するコーナー部は［０００１］方向に長さＬ、＜１−１００＞方向に幅Ｗ、の矩形状であり、前記側壁に形成された酸化膜の厚さをｔとしたとき、Ｌ≧ｔ≧Ｗの関係が成り立つことを特徴とする。

また、請求項９の発明にかかる半導体装置は、請求項２〜５のいずれか一つに記載の発明において、前記複数の側壁よりも酸化速度の遅い面を有するコーナー部は、［０００１］方向に長さＬ、＜１−１００＞方向に幅Ｗ、さらに前記コーナー部の端部が半径ｒの半円形状となっており、前記側壁に形成された酸化膜の厚さがｔのとき、Ｌ＋ｒ≧ｔ≧Ｗ≧２×ｒの関係が成り立つことを特徴とする。

上述した請求項１〜８に記載の発明によれば、ゲート耐圧の低下を抑制することができる。また、チャネル幅の減少を抑制することができる。

また、請求項６〜８に記載の発明によれば、（０００１）_Si面を有するコーナー部のゲート電極を除去することなく、ゲート耐圧の低下を抑制することができる。

本発明にかかる半導体装置によれば、半導体装置の高耐圧化および高速動作を同時に実現できるという効果を奏する。

以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。

（実施の形態１）
（半導体装置の製造方法）
まず、この発明の実施の形態１にかかる半導体装置の製造方法について図１〜図１０を参照して説明する。図１〜図１０は、この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。以下では、半導体装置の一例として、ｎチャネル型のＭＯＳＦＥＴを一例として説明するが、ｎ型とｐ型を入れ換えてｐチャネル型ＭＯＳＦＥＴとして実施することも可能である。また、以下では、特に断りがない限り、炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）とする。

まず、図１に示すように、表面の面方位が｛１１−２０｝面を主表面とする低抵抗のｎ⁺型炭化珪素基板１を用意する。このｎ⁺型炭化珪素基板１の表面領域に、たとえば不純物濃度が１×１０¹⁸ｃｍ^-3、膜厚０．５μｍ程度のｎ⁺型バッファ領域２をエピタキシャル成膜により形成する。そして、ｎ⁺型バッファ領域２の表面層に、ｎ⁺型炭化珪素基板１よりも高抵抗のｎ^-型ドリフト領域３となる、ｎ^-型炭化珪素薄膜をエピタキシャル成膜により形成する。このとき、ｎ^-型ドリフト領域３の不純物濃度は、たとえば１×１０¹⁶ｃｍ^-3程度であり、その膜厚は、たとえば１０μｍ程度とする。

ついで、エピタキシャル成膜により、ｎ型電流拡散領域４となる炭化珪素薄膜を、たとえば不純物濃度１×１０¹⁷ｃｍ^-3、厚さ０．４μｍで形成する。つづいて、ｐ型ベース領域５となるｐ型炭化珪素薄膜を、たとえば不純物濃度２×１０¹⁷ｃｍ^-3、厚さ１μｍで形成する。そして、ｎ⁺型ソース領域６となるｎ⁺型炭化珪素薄膜を、たとえば１×１０¹⁸ｃｍ^-3、厚さ０．５μｍで形成する。

そして、図２に示すように、ｎ⁺型ソース領域６の表面をたとえば堆積酸化膜（不図示）を形成し、レジストパターン（不図示）により酸化膜をパターニングし（不図示）この酸化膜をマスクとして、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により選択的にエッチングして、ｐ型ベース領域５の一部を表出させる。つぎに、前記酸化膜（不図示）をマスクとして図３に示すように、表出されたｐ型ベース領域５の表面にアルミニウム（Ａｌ）イオンをイオン注入し、ｐ⁺型コンタクト層７を形成する。

ついで、たとえば、１７００℃でアニールして、ｐ⁺型コンタクト層７を活性化させる。つぎに、たとえば堆積酸化膜（不図示）を形成し、レジストパターン（不図示）により酸化膜をパターニングし（不図示）、この酸化膜をマスクとして図４に示すように、たとえばＩＣＰプラズマエッチングにより、ｎ型電流拡散領域４の表面に達するトレンチ８を形成する。トレンチ８の内側壁は、（０３−３８）面、（０３−３−８）面、（０−３３−８）面、（０−３３８）面によって構成される。トレンチ８の詳細については、後述する。

ついで、図５に示すように、熱処理によるゲート酸化をおこなって、トレンチ８の側壁および底面にゲート酸化膜９を形成する。ゲート酸化膜９は、トレンチ８の底部が曲率を有し、電界集中が起こりやすくなっている場合には、ゲート酸化膜９をやや厚めに形成することにより、ゲートの耐圧を維持することができる。

そして、図６に示すように、たとえばレジストパターン（不図示）を用いて、ゲート酸化膜９の表面をパターニングし、ゲート酸化膜９を一部除去する。続いて、図７に示すように、トレンチ８の内部に、ゲート酸化膜９を介してゲート電極１０となるポリシリコンゲートを埋め込む。

そして、図８に示すように、半導体装置の上に層間絶縁膜１１を成膜し、当該層間絶縁膜１１をパターニングする。その後、たとえば、スパッタリングによりニッケル（Ｎｉ）膜を成膜し、図９に示すように、ｎ⁺型ソース領域６およびｐ⁺型コンタクト層７上のＮｉ膜１２をパターニングする。ついで、１０００℃で５分間アニールしてソースおよびベースオーミックコンタクト１２を形成する。そして、図１０に示すように、配線電極１３を形成して、半導体装置（トレンチＭＯＳＦＥＴ）を作製する。

上述した製造方法では、トレンチ８を形成した後に、当該トレンチ８の側壁にゲート酸化膜９を形成する例について説明した。その他の例として、たとえば、トレンチ８を形成した後に、エッチングによるダメージ層を除去するため、トレンチ８の側壁に犠牲酸化膜を形成し、当該犠牲酸化膜を除去した後に、ゲート酸化膜９を形成することとしてもよい。

（半導体装置の構成）
つぎに、この発明の実施の形態１にかかる半導体装置の構成について説明する。図１０は、この発明の実施の形態１にかかる半導体装置の構成について示す説明図である。図１０において、｛１１−２０｝面を主面とするｎ⁺型炭化珪素基板１の表面には、たとえば、不純物濃度が１×１０¹⁸ｃｍ^-3、膜厚０．５μｍ程度のｎ⁺バッファ領域２が形成されている。

ｎ⁺型バッファ領域２の表面には、たとえば、不純物濃度が１×１０¹⁶ｃｍ^-3、膜厚１０μｍ程度のｎ^-ドリフト領域３が形成されている。ｎ^-ドリフト領域３の表面には、たとえば、不純物濃度が１×１０¹⁷ｃｍ^-3、膜厚０．４μｍ程度のｎ型電流拡散領域４が形成されている。また、ｎ型電流拡散領域４の表面には、たとえば、不純物濃度２×１０¹⁷ｃｍ^-3、膜厚１μｍ程度のｐ型ベース領域５が形成されている。

ｐ型ベース領域５の表面には、ｐ⁺型コンタクト層７が形成されている。また、ｐ型ベース領域５の上には、ｎ⁺型ソース領域６が形成されている。また、ｎ⁺型ソース領域６およびｐ⁺型コンタクト層７を覆うようにソースおよびベースオーミックコンタクト１２が形成されている。

また、ｎ⁺型ソース領域６の表面から、ｎ型電流拡散領域４に達するトレンチ８が選択的に形成されている。このトレンチ８の底面、内側壁、およびｎ⁺型ソース領域６の上の一部を覆うようにゲート酸化膜９が形成されている。このトレンチ８には、ゲート酸化膜９を介してポリシリコンよりなるゲート電極１０が形成されている。

さらにゲート電極１０の上には、層間絶縁膜１１が形成されており、当該層間絶縁膜１１およびソースおよびベースオーミックコンタクト１２の上には、配線電極１３が形成されている。

また、図１０には、半導体装置の各部分の長さを記述している。具体的には、トレンチ８の幅は５μｍ、ｎ⁺型ソース領域６上に形成されているゲート酸化膜９の幅は５μｍ、ｎ⁺型ソース領域６の幅は１５μｍ（前記５μｍを含む）、ｐ⁺型コンタクト層７の幅は２．５μｍである（隣のユニットセルとあわせて５μｍ）。以上より、単位セルピッチは４０μｍである。

ここで、上述した半導体装置の活性領域について説明する。図１１は、半導体装置の活性領域について示す説明図である。図１１において、活性領域１５は、縦１ｍｍ程度、横１ｍｍ程度となっており、各コーナーは、曲率半径ｒ＝１００μｍ程度の曲面を有している。

（トレンチの形状）
つぎに、上述した半導体装置のトレンチについて説明する。炭化珪素型ＭＯＳＦＥＴでは、結晶面ごとにチャネルを流れる電子の移動度が変わることが知られている。Ｔ．Ｈｉｒａｏらは、Ｍａｔｅｒｉａｌ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ，３８９−３９３（２００２）ｐ１０６５において、（０３−３８）面で高い電子（チャネル）の移動度が得られることを報告している。

このため、本実施の形態１〜８では、トレンチ側壁に（０３−３８）面、（０３−３−８）面、（０−３３−８）面、（０−３３８）面の４つの面が表出されるようにトレンチ８を形成した。まず、実施の形態１の半導体装置のトレンチについて説明する。図１２は、実施の形態１の半導体装置のトレンチについて示す説明図である。

図１２（ａ）において、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面に囲まれている領域はトレンチ８であり、これらの４つの面の外側がｎ⁺型ソース領域６（不図示）となっている。

また、（０−３３８）面と（０３−３８）面とのコーナー部２１の拡大図を図１２（ｂ）に示す。本明細書では、トレンチ８の４つのコーナー部のうち、（０−３３８）面と（０３―３８）面とによって挟まれるコーナー部を凹部２２と称する。また、トレンチ８の中心Ｏとは、図１２（ａ）に示すトレンチ８（菱形）の対角線が交わる点である。図１２（ｂ）に示すように、トレンチ８には、（０−３３８）面と（０３−３８）面とによって挟まれるコーナー部において、凹部２２が形成されている。

この凹部２２は、［０００−１］方向に長さＬ１＝０．２μｍ、＜１−１００＞方向に幅Ｗ１＝０．１μｍのマスクパターンを用いて形成した。また、この凹部２２を形成することにより、｛１−１００｝面と（０００１）_Si面が表出されている。具体的には、凹部２２のＬ１＝０．２μｍとなっている側面は、｛１−１００｝面であり、Ｗ１＝０．１μｍとなっている側面は、（０００１）_Si面である。

このトレンチ８および凹部２２の形成後、熱処理により、トレンチ８および凹部２２の側壁の｛１−１００｝面、（０３−３８）面に、厚さｔ１＝０．１μｍとなるように酸化膜を形成した。このときの酸化膜形成後の図を図１２（ｃ）に示す。

図１２（ｃ）において、点線２３は、酸化膜２４が形成される前のｎ⁺型ソース領域とトレンチ８の境目である。具体的には、たとえば、点線２３の外側は、ｎ⁺型ソース領域であり、点線２３の内側はトレンチ８の凹部２２である。酸化膜２４を点線２３の両側の側壁に形成したところ、それぞれの側壁に対してｎ⁺型ソース領域側に約０．０５μｍ程度、凹部２２側に約０．０５μｍ程度形成された。

これにより、側壁（点線２３）の両側から形成された酸化膜２４が、凹部２２内で接触し、当該凹部２２全体に酸化膜２４が形成された。このように、凹部２２の形成された酸化膜２４のトレンチ中心から外側方向の酸化膜厚は、他の側壁に形成された酸化膜厚よりも厚くなる。

この凹部２２は、半導体装置の単位セルピッチ（約４０μｍ）に比べて十分に小さいため、半導体装置のセルピッチを変更することなく、トレンチ８のコーナー部の（０００１）_Si面の問題を解決することができる。

なお、凹部２２の［０００−１］方向の長さＬ１を０．１μｍ未満とした場合、（０００１）_Si面のコーナー部に形成される酸化膜のトレンチ中心から外側方向の酸化膜厚が０．１μｍ未満となり、ゲート耐圧が低下した。また、凹部２２の＜１−１００＞方向の幅Ｗ１が、｛１−１００｝面の酸化膜厚よりも広い場合は、凹部２２の一部が酸化膜２４とならず、ゲート耐圧が低下した。

一方、凹部の＜１−１００＞方向の幅が｛１−１００｝面の熱酸化膜厚より極端に狭い場合、凹部の＜１−１００＞方向への熱酸化膜の形成が不十分となるので、凹部２２の＜１−１００＞方向の幅Ｗと酸化膜厚ｔ１はほぼ同じ程度が望ましい。具体的には、下記式（１）を満たすことが望ましい。

Ｌ１≧ｔ１≧Ｗ１・・・・（１）

以上説明したように、実施の形態１によれば、トレンチ側壁の（０００１）_Si面を有するコーナー部の酸化膜のトレンチ中心から外側方向の酸化膜厚を、他の側壁の酸化膜の厚さよりも厚く形成することができる。これにより、ゲート耐圧の低下を抑制することができる。

（実施の形態２）
つぎに、この発明の実施の形態２にかかる半導体装置について説明する。実施の形態１では、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面の内側にトレンチが形成されている場合の例について説明したが、実施の形態２では、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面の外側にトレンチが形成されている場合の例について説明する。

また、半導体装置の製造方法および半導体装置の構成については、実施の形態１と内容が重複するため、説明を省略する。実施の形態２では、トレンチの形状について説明する。図１３は、実施の形態２の半導体装置のトレンチについて示す説明図である。図１３（ａ）において、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面に囲まれている領域は、ｎ⁺型ソース領域であり、これらの４つの面の外側がトレンチ８（不図示）となっている。

また、（０３−３８）面と（０−３３８）面とのコーナー部３１の拡大図を図１３（ｂ）に示す。本明細書では、半導体領域６の４つのコーナー部のうち、（０３−３８）面と（０−３３８）面とによって挟まれるコーナー部を凸部３２と称する。また、半導体領域６の中心Ｏとは、図１３（ａ）に示す半導体領域６（菱形）の対角線が交わる点である。

図１３（ｂ）において、凸部３２は、［０００１］方向に長さＬ２＝０．２μｍ、＜１−１００＞方向に幅Ｗ２＝０．１μｍとなっている。凸部３２のＬ２＝０．２μｍとなっている側壁は、｛１−１００｝面であり、Ｗ２＝０．１μｍとなっている側壁は、（０００１）_Si面である。

このトレンチ８および凸部３２の形成後、熱処理により、トレンチ８および凸部３２の側壁の｛１−１００｝面、（０３−３８）面に、厚さｔ２＝０．１μｍとなるように酸化膜を形成した。このときの酸化膜形成後の図を図１３（ｃ）に示す。

図１３（ｃ）において、点線３３は、酸化膜３４が形成される前のｎ⁺型ソース領域６とトレンチ８の境目である。具体的には、たとえば、点線３３の内側は、ｎ⁺型ソース領域６であり、点線３３の外側はトレンチ８である。酸化膜３４を点線３３の両側の側壁に形成したところ、それぞれの側壁に対してｎ⁺型ソース領域６（凸部３２）側に約０．０５μｍ程度、トレンチ８側に約０．０５μｍ程度で形成された。

これにより、側壁（点線３３）の両側から形成された酸化膜３４が、凸部３２内で接触し、当該凸部３２全体に酸化膜３４が形成された。このように、凸部３２の形成された酸化膜３４の部分半導体領域（トレンチに囲まれている半導体領域）の中心から外側方向の酸化膜厚は、他の複数の側壁に形成された酸化膜３４よりも厚くなる。

この凸部３２は、半導体装置の単位セルピッチ（約４０μｍ）に比べて十分に小さいため、半導体装置のセルピッチを変更することなく、ｎ⁺型ソース領域６のコーナー部の（０００１）_Si面の問題を解決することができる。

なお、凸部３２の［０００１］方向の長さＬ２を０．１μｍ未満とした場合、（０００１）_Si面のコーナー部に形成される酸化膜の厚さが０．１μｍ未満となり、ゲート耐圧が低下した。また、凸部３２の＜１−１００＞方向の幅Ｗ２が、｛１−１００｝面の酸化膜厚よりも広い場合は、凸部３２の一部が酸化膜３４とならず、ゲート耐圧が低下した。

一方、凸部３２の＜１−１００＞方向の幅が｛１−１００｝面の熱酸化膜厚より極端に狭い場合、凸部３２の＜１−１００＞方向への酸化膜の形成が不十分となるので、凸部３２の＜１−１００＞方向の幅と酸化膜厚はほぼ同じ程度が望ましい。具体的には、下記式（２）を満たすことが望ましい。

Ｌ２≧ｔ２≧Ｗ２・・・・（２）

以上説明したように、実施の形態２によれば、トレンチ側壁の（０００１）_Si面を有するコーナー部の酸化膜の厚さを、他の複数の側壁の酸化膜の厚さよりも厚く形成することができる。これにより、ゲート耐圧の低下を抑制することができる。

（実施の形態３）
つぎに、この発明の実施の形態３にかかる半導体装置について説明する。実施の形態１では、凹部が矩形状に形成されていたが、実施の形態３では、凹部の端部が曲面となっている。

図１４は、この発明の実施の形態３の半導体装置のトレンチについて示す説明図である。図１４（ａ）において、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面に囲まれている領域はトレンチ８であり、これらの４つの面の外側がｎ⁺型ソース領域６（不図示）となっている。また、（０−３３８）面と（０３−３８）面とのコーナー部４１の拡大図を図１４（ｂ）に示す。図１４（ｂ）において、トレンチ８には、（０−３３８）面と（０３−３８）面とによって挟まれるコーナー部において、凹部４２が形成されている。

この凹部４２は、［０００−１］方向に長さＬ３＝０．１μｍ、＜１−１００＞方向に幅Ｗ３＝０．１μｍ、および凹部４２の端部に半径ｒ３＝０．０５μｍの半円を有するマスクパターンを用いて形成した。また、この凹部４２を形成することにより、｛１−１００｝面と（０００１）_Si面が表出されている。具体的には、凹部４２のＬ３＝０．１μｍとなっている側面は、｛１−１００｝面であり、Ｗ３＝０．１μｍとなっている側面の中央は、（０００１）_Si面である。

このトレンチ８および凹部４２の形成後、熱処理により、トレンチ８および凹部４２の側壁の｛１−１００｝面、（０３−３８）面に、厚さｔ３＝０．１μｍとなるように酸化膜を形成した。このときの酸化膜形成後の図を図１４（ｃ）に示す。

図１４（ｃ）において、点線４３は、酸化膜４４が形成される前のｎ⁺型ソース領域６とトレンチ８の境目である。具体的には、たとえば、点線４３の外側は、ｎ⁺型ソース領域６であり、点線４３の内側はトレンチ８の凹部４２である。酸化膜４４を点線４３の両側の側壁に形成したところ、それぞれの側壁に対してｎ⁺型ソース領域６側に約０．０５μｍ程度、凹部４２側に約０．０５μｍ程度で形成された。

これにより、側壁（点線４３）の両側から形成された酸化膜４４が、凹部４２内で接触し、当該凹部４２全体に酸化膜４４が形成された。このように、凹部４２の形成された酸化膜４４のトレンチ中心から外側方向の酸化膜厚は、他の側壁に形成された酸化膜４４よりも厚くなる。実施の形態３では、下記式（３）を満たすことが望ましい。

Ｌ３＋ｒ３≧ｔ３≧Ｗ３≧２×ｒ３・・・・（３）

つぎに、トレンチ８の曲率について説明する。図１５は、トレンチ端部の曲率について示す説明図である。図１５（ａ）の点線部分を拡大図は、図１５（ｂ）のようになっている。図１５（ｂ）において、たとえば、トレンチの凹部のコーナー部は、ｒ＝０．０１μｍの曲率半径を持っている。実施の形態３では、この曲率半径が０．０１μｍから０．０５μｍの範囲で同等の耐圧が得られることがわかった。

以上説明したように、実施の形態３によれば、トレンチ側壁の（０００１）_Si面を有するコーナー部の酸化膜の厚さを、他の酸化膜の厚さよりも厚く形成することができる。これにより、ゲート耐圧の低下を抑制することができる。

（実施の形態４）
つぎに、この発明の実施の形態４にかかる半導体装置のトレンチについて説明する。実施の形態４では、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面の外側にトレンチ８（不図示）が形成されており、半導体領域の凸部の端部が曲面となっている例について説明する。

図１６は、この発明の実施の形態４の半導体装置のトレンチについて示す説明図である。図１６（ａ）に示すように、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面に囲まれている領域は、ｎ⁺型ソース領域６であり、これらの４つの面の外側がトレンチ８（不図示）となっている。また、（０３−３８）面と（０−３３８）面とのコーナー部５１の拡大図を図１６（ｂ）に示す。図１６（ｂ）において、ｎ⁺型ソース領域６には、（０−３３８）面と（０３−３８）面とによって挟まれるコーナー部において、凸部５２が形成されている。

この凸部５２は、［０００１］方向に長さＬ４＝０．１μｍ、＜１−１００＞方向に幅Ｗ４＝０．１μｍ、および凸部５２の端部に半径ｒ４＝０．０５μｍの半円を有するマスクパターンを用いて形成した。また、この凸部５２を形成することにより、｛１−１００｝面と（０００１）_Si面が表出されている。具体的には、凸部５２のＬ４＝０．１μｍとなっている側面は、｛１−１００｝面であり、Ｗ４＝０．１μｍとなっている側面の中央は、（０００１）_Si面である。

このトレンチ８および凸部５２の形成後、熱処理により、トレンチ８および凸部５２の側壁の｛１−１００｝面、（０３−３８）面に、厚さｔ４＝０．１μｍとなるように酸化膜５４を形成した。このときの酸化膜形成後の図を図１６（ｃ）に示す。

図１６（ｃ）において、点線５３は、酸化膜５４が形成される前のｎ⁺型ソース領域６とトレンチ８の境目である。具体的には、たとえば、点線５３の内側は、ｎ⁺型ソース領域６であり、点線５３の内側はトレンチ８の凸部５２である。酸化膜５４を点線５３の両側の側壁に形成したところ、それぞれの側壁に対してｎ⁺型ソース領域６側に約０．０５μｍ程度、凸部５２側に約０．０５μｍ程度で形成された。このように、凸部５２の形成された酸化膜５４のトレンチ中心から外側方向の酸化膜厚は、他の複数の側壁に形成された酸化膜５４よりも厚くなる。

これにより、側壁（点線５３）の両側から形成された酸化膜５４が、凸部５２内で接触し、当該凸部５２全体に酸化膜５４が形成された。実施の形態４では、下記式（４）を満たすことが望ましい。

Ｌ４＋ｒ４≧ｔ４≧Ｗ４≧２×ｒ４・・・・（４）

実施の形態４では、凸部のコーナー部（不図示）が、たとえば０．０１μｍの曲率半径を持っているが、この曲率半径が０．０１μｍから０．０５μｍの範囲で同等の耐圧が得られることがわかった。

以上説明したように、実施の形態４によれば、トレンチ側壁の（０００１）_Si面を有するコーナー部の酸化膜の部分半導体領域の中心から外側方向への厚さを、他の複数の側壁に形成された酸化膜の厚さよりも厚く形成することができる。これにより、ゲート耐圧の低下を抑制することができる。

（実施の形態５）
つぎに、この発明の実施の形態５にかかる半導体装置について説明する。実施の形態５では、トレンチ側壁に犠牲酸化膜を形成し、形成した犠牲酸化膜を除去した後に酸化膜を形成する例について説明する。

図１７は、この発明の実施の形態５の半導体装置のトレンチについて示す説明図である。図１７（ａ）に示すように、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面に囲まれている領域はトレンチ８であり、これらの４つの面の外側がｎ⁺型ソース領域６（不図示）となっている。

また、（０−３３８）面と（０３−３８）面とのコーナー部６１の拡大図を図１７（ｂ）に示す。図１７（ｂ）において、トレンチ８には、（０−３３８）面と（０３−３８）面とによって挟まれるコーナー部において、凹部６２が形成されている。

この凹部６２は、［０００−１］方向に長さＬ５＝０．２μｍ、＜１−１００＞方向に幅Ｗ５＝０．０６μｍ、のマスクパターンを用いて形成した。また、この凹部６２を形成することにより、｛１−１００｝面と（０００１）_Si面が表出されている。具体的には、凹部６２のＬ５＝０．２μｍとなっている側面は、｛１−１００｝面であり、Ｗ５＝０．０６μｍとなっている側面は、（０００１）_Si面である。

このトレンチ８および凹部６２の形成後、熱処理により、トレンチ８および凹部６２の側壁の｛１−１００｝面、（０３−３８）面に、厚さｔ５＝０．０４μｍとなるように犠牲酸化膜を形成した。このときの犠牲酸化膜形成後の図を図１７（ｃ）に示す。

図１７（ｃ）において、点線６３は、犠牲酸化膜６４が形成される前のｎ⁺型ソース領域６とトレンチ８の境目である。具体的には、たとえば、点線６３の外側は、ｎ⁺型ソース領域６であり、点線６３の内側はトレンチ８の凹部６２である。犠牲酸化膜６４を点線６３の両側の側壁に形成したところ、それぞれの側壁に対してｎ⁺型ソース領域６側に約０．０２μｍ程度、凹部６２側に約０．０２μｍ程度で形成された。また、犠牲酸化膜６４を形成した後、凹部６２の＜１−１００＞方向の空隙は０．０２μｍとなった。

その後、形成された犠牲酸化膜６４を除去し、ｎ⁺ソース領域６のエッチングダメージ層を除去した。犠牲酸化膜６４を除去した後の図を図１７（ｄ）に示す。犠牲酸化膜６４を除去した後の凹部６６の＜１−１００＞方向の幅は、０．１μｍ程度となった。犠牲酸化膜６４を除去した後、｛１−１００｝面、（０３−３８）面に、厚さｔ６＝０．１μｍとなるように酸化膜を形成した。このときの酸化膜形成後の図を図１７（ｅ）に示す。

図１７（ｅ）において、点線６７は、酸化膜６８が形成される前のｎ⁺型ソース領域６とトレンチ８の境目である。具体的には、たとえば、点線６７の外側は、ｎ⁺型ソース領域６であり、点線６７の内側はトレンチ８の凹部６６である。酸化膜６４を点線６３の両側の側壁に形成したところ、それぞれの側壁に対してｎ⁺型ソース領域６側に約０．０５μｍ程度、凹部６６側に約０．０５μｍ程度で形成された。

これにより、側壁（点線６７）の両側から形成された酸化膜６８が、凹部６６内で接触し、当該凹部６６全体に酸化膜６８が形成された。このように、凹部６６の形成された酸化膜６８のトレンチ中心から外側方向の厚さは、他の複数の側壁に形成された酸化膜６８の厚さよりも厚くなる。実施の形態５は、下記式（５）および式（６）を満たすことが望ましい。

Ｌ５≧ｔ６≧Ｗ５＋ｔ５・・・・（５）
Ｗ５≧ｔ５・・・・（６）

以上説明したように、実施の形態５によれば、トレンチ側壁の（０００１）_Si面を有するコーナー部の酸化膜のトレンチ中心から外側方向の厚さを、他の複数の側壁に形成された酸化膜の厚さよりも厚く形成することができる。これにより、ゲート耐圧の低下を抑制することができる。また、トレンチ側壁に形成した犠牲酸化膜を除去することにより、エッチングダメージ層を除去することができる。

（実施の形態６）
つぎに、この発明の実施の形態６にかかる半導体装置について説明する。実施の形態５では、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面の内側にトレンチが形成されている場合の例について説明したが、実施の形態６では、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面の外側にトレンチが形成されている場合の例について説明する。

図１８は、この発明の実施の形態６の半導体装置のトレンチについて示す説明図である。図１８（ａ）に示すように、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面に囲まれている領域は、ｎ⁺型ソース領域６であり、これらの４つの面の外側がトレンチ８（不図示）となっている。

また、（０３−３８）面と（０−３３８）面とのコーナー部７１の拡大図を図１８（ｂ）に示す。図１８（ｂ）において、ｎ⁺型ソース領域６には、（０−３３８）面と（０３−３８）面とによって挟まれるコーナー部において、凸部７２が形成されている。

この凸部７２は、［０００１］方向に長さＬ６＝０．２μｍ、＜１−１００＞方向に幅Ｗ６＝０．１４μｍのマスクパターンを用いて形成した。また、この凸部７２を形成することにより、｛１−１００｝面と（０００１）_Si面が表出されている。具体的には、凸部７２のＬ６＝０．２μｍとなっている側面は、｛１−１００｝面であり、Ｗ６＝０．１４μｍとなっている側面は、（０００１）_Si面である。

このトレンチ８および凸部７２の形成後、熱処理により、トレンチ８および凸部７２の側壁の｛１−１００｝面、（０３−３８）面に、厚さｔ７＝０．０４μｍとなるように犠牲酸化膜を形成した。このときの犠牲酸化膜形成後の図を図１８（ｃ）に示す。

図１８（ｃ）において、点線７３は、犠牲酸化膜７４が形成される前のｎ⁺型ソース領域６とトレンチ８の境目である。具体的には、たとえば、点線７３の内側は、ｎ⁺型ソース領域６であり、点線７３の内側はトレンチ８の凸部７２である。犠牲酸化膜７４を点線７３の両側の側壁に形成したところ、それぞれの側壁に対してｎ⁺型ソース領域６側に約０．０２μｍ程度、凸部７２側に約０．０２μｍ程度で形成された。また、犠牲酸化膜７４を形成した後、凸部７２の＜１−１００＞方向の幅は０．１８μｍとなった。

その後、形成された犠牲酸化膜７４を除去し、ｎ⁺型ソース領域６のエッチングダメージ層を除去した。犠牲酸化膜７４を除去した後の図を図１８（ｄ）に示す。犠牲酸化膜７４を除去した後の凸部７６の＜１−１００＞方向の幅は、０．１μｍ程度となった。この凸部７６に｛１−１００｝面、（０３−３８）面に、厚さｔ８＝０．１μｍとなるように酸化膜を形成した。このときの酸化膜形成後の図を図１７（ｅ）に示す。

図１７（ｅ）において、点線７７は、酸化膜７８が形成される前のｎ⁺型ソース領域６とトレンチ８の境目である。具体的には、たとえば、点線７７の内側は、ｎ⁺型ソース領域６であり、点線７７の外側はトレンチ８の凸部７６である。酸化膜７６を点線７７の両側の側壁に形成したところ、それぞれの側壁に対してｎ⁺型ソース領域６側に約０．０５μｍ程度、凸部７６側に約０．０５μｍ程度で形成された。

これにより、側壁（点線７７）の両側から形成された酸化膜７８が、凸部７６内で接触し、当該凸部７６全体に酸化膜７８が形成された。このように、凸部７６の形成された酸化膜７８の部分半導体領域の中心から外側方向の酸化膜厚は、他の複数の側壁に形成された酸化膜７８の厚さよりも厚くなる。実施の形態６では、下記式（７）および式（８）を満たすことが望ましい。

Ｌ６≧ｔ８≧Ｗ６−ｔ７・・・・（７）
Ｗ６≧ｔ７・・・・（８）

以上説明したように、実施の形態６によれば、トレンチ側壁の（０００１）_Si面を有するコーナー部の酸化膜の厚さを、他の複数の側壁の酸化膜の厚さよりも厚く形成することができる。これにより、ゲート耐圧の低下を抑制することができる。また、トレンチ側壁に形成した犠牲酸化膜を除去することにより、エッチングダメージ層を除去することができる。

（実施の形態７）
つぎに、この発明の実施の形態７にかかる半導体装置について説明する。実施の形態７では、凹部の端部が曲面を有する例について説明する。図１９は、この発明の実施の形態７の半導体装置のトレンチについて示す説明図である。図１９（ａ）に示すように、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面に囲まれている領域はトレンチ８であり、これらの４つの面の外側がｎ⁺型ソース領域６（不図示）となっている。

また、（０−３３８）面と（０３−３８）面とのコーナー部８１の拡大図を図１９（ｂ）に示す。図１９（ｂ）において、トレンチ８には、（０−３３８）面と（０３−３８）面とによって挟まれるコーナー部において、凹部８２が形成されている。

この凹部８２は、［０００−１］方向に長さＬ７＝０．１μｍ、＜１−１００＞方向に幅Ｗ７＝０．０６μｍ、および凹部の端部に半径ｒ７＝０．０３μｍの半円を有するマスクパターンを用いて形成した。また、この凹部８２を形成することにより、｛１−１００｝面と（０００１）_Si面が表出されている。具体的には、凹部８２のＬ７＝０．１μｍとなっている側面は、｛１−１００｝面であり、Ｗ７＝０．０６μｍとなっている側面は、（０００１）_Si面である。

このトレンチ８および凹部８２の形成後、熱処理により、トレンチ８および凹部８２の側壁の｛１−１００｝面、（０３−３８）面に、厚さｔ９＝０．０４μｍとなるように犠牲酸化膜を形成した。このときの犠牲酸化膜形成後の図を図１９（ｃ）に示す。

図１９（ｃ）において、点線８３は、犠牲酸化膜８４が形成される前のｎ⁺型ソース領域６とトレンチ８の境目である。具体的には、たとえば、点線８３の外側は、ｎ⁺型ソース領域６であり、点線８３の内側はトレンチ８の凹部８２である。犠牲酸化膜８４を点線８３の両側の側壁に形成したところ、それぞれの側壁に対してｎ⁺型ソース領域６側に約０．０２μｍ程度、凹部８２側に約０．０２μｍ程度で形成された。また、犠牲酸化膜８４を形成した後、凹部８２の＜１−１００＞方向の空隙は０．０２μｍとなった。

その後、形成された犠牲酸化膜８４を除去し、ｎ⁺型ソース領域６のエッチングダメージ層を除去した。犠牲酸化膜８４を除去した後の図を図１９（ｄ）に示す。犠牲酸化膜８４を除去した後の凹部８６の＜１−１００＞方向の幅は、０．１μｍ程度となった。犠牲酸化膜８４を除去した後、｛１−１００｝面、（０３−３８）面に、厚さｔ１０＝０．１μｍとなるように酸化膜を形成した。このときの酸化膜形成後の図を図１９（ｅ）に示す。

図１９（ｅ）において、点線８７は、酸化膜８８が形成される前のｎ⁺型ソース領域６とトレンチ８の境目である。具体的には、たとえば、点線８７の外側は、ｎ⁺型ソース領域６であり、点線８７の内側はトレンチ８の凹部８６である。酸化膜８８を点線８７の両側の側壁に形成したところ、それぞれの側壁に対してｎ⁺型ソース領域６側に約０．０５μｍ程度、凹部８６側に約０．０５μｍ程度で形成された。

これにより、側壁（点線８７）の両側から形成された酸化膜８８が、凹部８６内で接触し、当該凹部８６全体に酸化膜８８が形成された。このように、凹部８６の形成された酸化膜８８のトレンチ中心から外側方向の酸化膜厚は、他の複数の側壁に形成された酸化膜８８の厚さよりも厚くなる。。

以上説明したように、実施の形態７によれば、トレンチ側壁の（０００１）_Si面を有するコーナー部の酸化膜の厚さを、他の複数の側壁の酸化膜の厚さよりも厚く形成することができる。これにより、ゲート耐圧の低下を抑制することができる。また、トレンチ側壁に形成した犠牲酸化膜を除去することにより、エッチングダメージ層を除去することができる。

（実施の形態８）
つぎに、この発明の実施の形態８にかかる半導体装置について説明する。実施の形態７では、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面の内側にトレンチが形成されている場合の例について説明したが、実施の形態８では、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面の外側にトレンチが形成されている場合の例について説明する。

図２０は、この発明の実施の形態８の半導体装置のトレンチについて示す説明図である。図２０（ａ）に示すように、（０３−３８）面、（０−３３８）面、（０−３３−８）面、（０３−３−８）面の４つの面に囲まれている領域は、ｎ⁺型ソース領域６であり、これらの４つの面の外側がトレンチ８（不図示）となっている。また、（０３−３８）面と（０−３３８）面とのコーナー部９１の拡大図を図２０（ｂ）に示す。図２０（ｂ）において、ｎ⁺型ソース領域６には、（０−３３８）面と（０３−３８）面とによって挟まれるコーナー部において、凸部９２が形成されている。

この凸部９２は、［０００１］方向に長さＬ８＝０．１μｍ、＜１−１００＞方向に幅Ｗ８＝０．１４μｍ、および凸部９２の端部に半径ｒ８＝０．０７μｍの半円を有するマスクパターンを用いて形成した。また、この凸部９２を形成することにより、｛１−１００｝面と（０００１）_Si面が表出されている。具体的には、凸部９２のＬ８＝０．１μｍとなっている側面は、｛１−１００｝面であり、Ｗ８＝０．１４μｍとなっている側面は、（０００１）_Si面である。

このトレンチ８および凸部９２の形成後、熱処理により、トレンチ８および凸部９２の側壁の｛１−１００｝面、（０３−３８）面に、厚さｔ１１＝０．０４μｍとなるように犠牲酸化膜を形成した。このときの犠牲酸化膜形成後の図を図２０（ｃ）に示す。

図２０（ｃ）において、点線９３は、犠牲酸化膜９４が形成される前のｎ⁺型ソース領域６とトレンチ８の境目である。具体的には、たとえば、点線７３の内側は、ｎ⁺型ソース領域６であり、点線９３の内側はトレンチ８である。犠牲酸化膜９４を点線９３の両側の側壁に形成したところ、それぞれの側壁に対してｎ⁺型ソース領域６側に約０．０２μｍ程度、凸部９２側に約０．０２μｍ程度で形成された。また、犠牲酸化膜９４を形成した後、凸部９２の＜１−１００＞方向の幅は０．１８μｍとなった。

その後、形成された酸化膜９４を除去し、ｎ⁺型ソース領域６のエッチングダメージ層を除去した。犠牲酸化膜９４を除去した後の図を図２０（ｄ）に示す。犠牲酸化膜９４を除去した後の凸部９６の＜１−１００＞方向の幅は、０．１μｍ程度となった。そして、｛１−１００｝面、（０３−３８）面に、厚さｔ１２＝０．１μｍとなるように酸化膜を形成した。このときの酸化膜形成後の図を図２０（ｅ）に示す。

図２０（ｅ）において、点線９７は、酸化膜９８が形成される前のｎ⁺型ソース領域６とトレンチ８の境目である。具体的には、たとえば、点線９７の内側は、ｎ⁺型ソース領域６であり、点線９７の内側はトレンチ８である。酸化膜９８を点線９７の両側の側壁に形成したところ、それぞれの側壁に対してｎ⁺型ソース領域６側に約０．０５μｍ程度、凸部９６側に約０．０５μｍ程度で形成された。

これにより、側壁（点線９７）の両側から形成された酸化膜９８が、凸部９６内で接触し、当該凸部９６全体に酸化膜９８が形成された。このように、凸部９６の形成された酸化膜９８の部分半導体領域の中心から外側方向の酸化膜の厚さは、他の複数の側壁に形成された酸化膜９８の厚さよりも厚くなる。

以上説明したように、実施の形態８によれば、トレンチ側壁の（０００１）_Si面を有するコーナー部の酸化膜の厚さを、他の複数の側壁の酸化膜の厚さよりも厚く形成することができる。これにより、ゲート耐圧の低下を抑制することができる。また、トレンチ側壁に形成した犠牲酸化膜を除去することにより、エッチングダメージ層を除去することができる。

以上説明したように、本発明の半導体装置によれば、トレンチ側壁の（０００１）_Si面を有するコーナー部の酸化膜の厚さを、他の複数の側壁の酸化膜の厚さよりも厚く形成することができる。そのため、半導体装置の高耐圧化および高速動作を実現することができる。

以上のように、本発明にかかる半導体装置は、ＭＯＳＦＥＴ、ＩＧＢＴ用いられるインバータ装置などの電力変換装置に有用であり、特に、自動車用電装品のスイッチング素子に適している。

この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 半導体装置の活性領域について示す説明図である。 この発明の実施の形態１の半導体装置のトレンチについて示す説明図である。 この発明の実施の形態２の半導体装置のトレンチについて示す説明図である。 この発明の実施の形態３の半導体装置のトレンチについて示す説明図である。 トレンチ端部の曲率について示す説明図である。 この発明の実施の形態４の半導体装置のトレンチについて示す説明図である。 この発明の実施の形態５の半導体装置のトレンチについて示す説明図である。 この発明の実施の形態６の半導体装置のトレンチについて示す説明図である。 この発明の実施の形態７の半導体装置のトレンチについて示す説明図である。 この発明の実施の形態８の半導体装置のトレンチについて示す説明図である。 ４Ｈ−ＳｉＣの結晶面の関係について示す説明図である。 トレンチの側壁に表出される結晶面について示す説明図である。 酸化速度と（０００１）_Si面からのオフ角の関係を示すグラフである。 トレンチコーナー部に表出される結晶面について示す説明図である。 トレンチコーナー部に表出される結晶面について示す説明図である。

符号の説明

１ ｎ⁺型炭化珪素基板
２ ｎ⁺型バッファ領域
３ ｎ^-型ドリフト領域
４ ｎ型電流拡散領域
５ ｐ型ベース領域
６ ｎ⁺ソース領域
７ ｐ⁺型コンタクト層
８ トレンチ
９ ゲート酸化膜
１０ ゲート電極
１１ 層間絶縁膜
１２ ソースおよびベースオーミックコンタクト
１３ 配線電極

Claims (9)

1. 炭化珪素からなる｛１１−２０｝面を主面とする半導体基板と、
   前記半導体基板の上に形成された半導体領域と、
   前記半導体領域の表面から形成されたトレンチと、
   酸化速度が異なる前記トレンチの複数の側壁に形成された酸化膜と、を備え、
   前記複数の側壁によって形成される複数のコーナー部のうち、前記複数の側壁よりも酸化速度の遅い面を有するコーナー部から前記トレンチの中心までの距離が、前記コーナー部につながる２つの側壁の延長線の交点から前記トレンチの中心までの距離よりも長いことを特徴とする半導体装置。
2. 前記酸化膜のうち、前記複数の側壁よりも酸化速度の遅い面を有するコーナー部の酸化膜の、トレンチ中心から外側方向の酸化膜厚は、前記複数の側壁に形成された酸化膜厚よりも厚いことを特徴とする請求項１に記載の半導体装置。
3. 炭化珪素からなる｛１１−２０｝面を主面とする半導体基板と、
   前記半導体基板の上に形成された半導体領域と、
   前記半導体領域の表面から形成されたトレンチと、
   前記半導体領域のうち当該トレンチに囲まれている半導体領域の酸化速度が異なる複数の側壁に形成された酸化膜と、を備え、
   前記複数の側壁によって形成される複数のコーナー部のうち、前記複数の側壁よりも酸化速度の遅い面を有するコーナー部から前記トレンチの囲まれている半導体領域の中心までの距離が、前記コーナー部につながる２つの側壁の延長線の交点から前記トレンチに囲まれている半導体領域の中心までの距離よりも長いことを特徴とする半導体装置。
4. 前記酸化膜のうち、前記複数の側壁よりも酸化速度の遅い面を有するコーナー部の酸化膜の、前記トレンチに囲まれている半導体領域の中心から外側方向の酸化膜厚は、前記複数の側壁に形成された酸化膜厚よりも厚いことを特徴とする請求項３に記載の半導体装置。
5. 前記側壁は、（０３−３８）面と、（０３−３−８）面と、（０−３３−８）面と、（０−３３８）面とであり、前記側壁よりも酸化速度が遅い面は、（０００１）面であることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
6. 前記複数の側壁よりも酸化速度の遅い面を有するコーナー部は、［０００−１］方向に長さＬ、＜１−１００＞方向に幅Ｗの矩形状であり、前記側壁に形成された酸化膜の厚さをｔとしたとき、Ｌ≧ｔ≧Ｗの関係が成り立つことを特徴とする請求項１、２、４、５のいずれか一つに記載の半導体装置。
7. 前記複数の側壁よりも酸化速度の遅い面を有するコーナー部は、［０００−１］方向に長さＬ、＜１−１００＞方向に幅Ｗ、さらに前記コーナー部の端部が半径ｒの半円形状となっており、前記側壁に形成された酸化膜の厚さがｔのとき、Ｌ＋ｒ≧ｔ≧Ｗ≧２×ｒの関係が成り立つことを特長とする請求項１、２、４、５のいずれか一つに記載の半導体装置。
8. 前記複数の側壁よりも酸化速度の遅い面を有するコーナー部は［０００１］方向に長さＬ、＜１−１００＞方向に幅Ｗ、の矩形状であり、前記側壁に形成された酸化膜の厚さをｔとしたとき、Ｌ≧ｔ≧Ｗの関係が成り立つことを特徴とする請求項２〜５のいずれか一つに記載の半導体装置。
9. 前記複数の側壁よりも酸化速度の遅い面を有するコーナー部は、［０００１］方向に長さＬ、＜１−１００＞方向に幅Ｗ、さらに前記コーナー部の端部が半径ｒの半円形状となっており、前記側壁に形成された酸化膜の厚さがｔのとき、Ｌ＋ｒ≧ｔ≧Ｗ≧２×ｒの関係が成り立つことを特徴とする請求項２〜５のいずれか一つに記載の半導体装置。
   
   

Images