JP2023136822A - 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP2023136822A
JP2023136822A JP2022042732A JP2022042732A JP2023136822A JP 2023136822 A JP2023136822 A JP 2023136822A JP 2022042732 A JP2022042732 A JP 2022042732A JP 2022042732 A JP2022042732 A JP 2022042732A JP 2023136822 A JP2023136822 A JP 2023136822A
Authority
JP
Japan
Prior art keywords
silicon carbide
region
trench
semiconductor device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022042732A
Other languages
English (en)
Inventor
真一 木本
Shinichi Kimoto
真也 京極
Shinya Kyogoku
良介 飯島
Ryosuke Iijima
信介 原田
Shinsuke Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Toshiba Corp
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, National Institute of Advanced Industrial Science and Technology AIST filed Critical Toshiba Corp
Priority to JP2022042732A priority Critical patent/JP2023136822A/ja
Priority to US17/824,000 priority patent/US20230317844A1/en
Publication of JP2023136822A publication Critical patent/JP2023136822A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Figure 2023136822000001
【課題】オン抵抗を低減することが可能な半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第１の方向及び第１の方向に垂直な第２の方向に平行な第１の面と第２の面を有する炭化珪素層、第１の方向に延伸する第１のトレンチと第２のトレンチと第３のトレンチ、炭化珪素層の中の、ｎ型の第１の領域、ｎ型の第１の領域と第１の面との間にあり、第１のトレンチと第２のトレンチとの間のｐ型の第２の領域と、第１のトレンチの底面のｐ型の第６の領域、第２のトレンチの底面のｐ型の第７の領域、第３のトレンチの底面のｐ型の第８の領域、第６の領域及び第２の領域に接するｐ型の第９の領域、第７の領域及び第２の領域に接するｐ型の第１０の領域を備える。第１の方向に垂直で、第９の領域と第１０の領域を含む断面において、第１の領域が、第１のトレンチの第３のトレンチ側の側面、及び、第３のトレンチの第１のトレンチ側の側面に接する。
【選択図】図３

Description

本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この物性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
炭化珪素を用いたＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）では、オン抵抗を低減することが要求される。
特開２０１９－１９５０８１号公報
本発明が解決しようとする課題は、オン抵抗を低減することが可能な半導体装置を提供することにある。
実施形態の半導体装置は、第１の方向及び前記第１の方向に垂直な第２の方向に平行な第１の面と、前記第１の面に平行な第２の面と、を有する炭化珪素層と、前記炭化珪素層の中に存在し、前記第１の面において前記第１の方向に延伸し、第１の側面と、第２の側面と、前記第１の側面と前記第２の側面との間の第１の底面とを有する第１のトレンチと、前記第１のトレンチの中に位置する第１のゲート電極と、前記第１のゲート電極と前記炭化珪素層との間に位置する第１のゲート絶縁層と、前記炭化珪素層の中に存在し、前記第１の面において前記第１の方向に延伸し、前記第２の側面に対向する第３の側面と、第４の側面と、前記第３の側面と前記第４の側面との間の第２の底面とを有する第２のトレンチと、前記第２のトレンチの中に位置する第２のゲート電極と、前記第２のゲート電極と前記炭化珪素層との間に位置する第２のゲート絶縁層と、前記炭化珪素層の中に存在し、前記第１の面において前記第１の方向に延伸し、前記第２のトレンチとの間に前記第１のトレンチが位置し、第５の側面と、前記第１の側面に対向する第６の側面と、前記第５の側面と前記第６の側面との間の第３の底面とを有する第３のトレンチと、前記第３のトレンチの中に位置する第３のゲート電極と、前記第３のゲート電極と前記炭化珪素層との間に位置する第３のゲート絶縁層と、前記炭化珪素層の中に位置するｎ型の第１の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチと前記第２のトレンチとの間に位置するｐ型の第２の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチと前記第３のトレンチとの間に位置するｐ型の第３の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第４の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第３の炭化珪素領域と前記第１の面との間に位置するｎ型の第５の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の底面との間に位置するｐ型の第６の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第２の底面との間に位置するｐ型の第７の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第３の底面との間に位置するｐ型の第８の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第６の炭化珪素領域に接し、前記第２の炭化珪素領域に接し、前記第２の側面に接し、前記第１の方向に繰り返し配置された複数のｐ型の第９の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第７の炭化珪素領域に接し、前記第２の炭化珪素領域に接し、前記第３の側面に接し、前記第１の方向に繰り返し配置された複数のｐ型の第１０の炭化珪素領域と、を備え、前記第１の面に垂直で、前記第１の方向に垂直で、前記第９の炭化珪素領域の中の一つ及び前記第１０の炭化珪素領域の中の一つを含む第１の断面において、前記第１の炭化珪素領域は前記第１の側面及び前記第６の側面に接する。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式平面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 比較例の半導体装置の模式断面図。 比較例の半導体装置の模式断面図。 比較例の半導体装置における課題の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の第１の変形例の半導体装置の模式断面図。 第１の実施形態の第２の変形例の半導体装置の模式断面図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態の駆動装置の模式図。 第７の実施形態の車両の模式図。 第８の実施形態の車両の模式図。 第９の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記を用いる場合、これらの表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ－はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ－はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。
不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
トレンチの幅、トレンチの間隔、トレンチの深さ、絶縁層の厚さ等は、例えば、ＳＩＭＳや、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の方向及び第１の方向に垂直な第２の方向に平行な第１の面と、第１の面に平行な第２の面と、を有する炭化珪素層と、炭化珪素層の中に存在し、第１の面において第１の方向に延伸し、第１の側面と、第２の側面と、第１の側面と第２の側面との間の第１の底面とを有する第１のトレンチと、第１のトレンチの中に位置する第１のゲート電極と、第１のゲート電極と炭化珪素層との間に位置する第１のゲート絶縁層と、炭化珪素層の中に存在し、第１の面において第１の方向に延伸し、第２の側面に対向する第３の側面と、第４の側面と、第３の側面と第４の側面との間の第２の底面とを有する第２のトレンチと、第２のトレンチの中に位置する第２のゲート電極と、第２のゲート電極と炭化珪素層との間に位置する第２のゲート絶縁層と、炭化珪素層の中に存在し、第１の面において第１の方向に延伸し、第２のトレンチとの間に第１のトレンチが位置し、第５の側面と、第１の側面に対向する第６の側面と、第５の側面と第６の側面との間の第３の底面とを有する第３のトレンチと、第３のトレンチの中に位置する第３のゲート電極と、第３のゲート電極と炭化珪素層との間に位置する第３のゲート絶縁層と、炭化珪素層の中に位置するｎ型の第１の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第１の面との間に位置し、第１のトレンチと第２のトレンチとの間に位置するｐ型の第２の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第１の面との間に位置し、第１のトレンチと第３のトレンチとの間に位置するｐ型の第３の炭化珪素領域と、炭化珪素層の中に位置し、第２の炭化珪素領域と第１の面との間に位置するｎ型の第４の炭化珪素領域と、炭化珪素層の中に位置し、第３の炭化珪素領域と第１の面との間に位置するｎ型の第５の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第１の底面との間に位置するｐ型の第６の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第２の底面との間に位置するｐ型の第７の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第３の底面との間に位置するｐ型の第８の炭化珪素領域と、炭化珪素層の中に位置し、第６の炭化珪素領域に接し、第２の炭化珪素領域に接し、第２の側面に接し、第１の方向に繰り返し配置された複数のｐ型の第９の炭化珪素領域と、炭化珪素層の中に位置し、第７の炭化珪素領域に接し、第２の炭化珪素領域に接し、第３の側面に接し、第１の方向に繰り返し配置された複数のｐ型の第１０の炭化珪素領域と、を備える。第１の面に垂直で、第１の方向に垂直で、第９の炭化珪素領域の中の一つ及び第１０の炭化珪素領域の中の一つを含む第１の断面において、第１の炭化珪素領域は第１の側面及び第６の側面に接する。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
図２は、第１の実施形態の半導体装置の模式平面図である。図２は、図１の第１の面（図１中のＦ１）における平面図である。第１の方向及び第２の方向は第１の面Ｆ１に対して平行な方向である。また、第２の方向は第１の方向に対して垂直な方向である。
図３は、第１の実施形態の半導体装置の模式断面図である。図３は、図１のＦｘに沿った断面である。図３は、第１の方向及び第２の方向に対し平行な断面である。図３は、第１の面Ｆ１に対して平行な断面である。図１は、図３のＡＡ’断面である。ＡＡ’断面は、第１の断面の一例である。
図４は、第１の実施形態の半導体装置の模式断面図である。図４は、図３のＢＢ’断面である。ＢＢ’断面は、第２の断面の一例である。
図５は、第１の実施形態の半導体装置の模式断面図である。図５は、図３のＣＣ’断面である。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、第１のトレンチ１１、第１のゲート電極１２、第１のゲート絶縁層１３、第２のトレンチ２１、第２のゲート電極２２、第２のゲート絶縁層２３、第３のトレンチ３１、第３のゲート電極３２、第３のゲート絶縁層３３、ソース電極４１、ドレイン電極４２、層間絶縁層４３を備える。
以下、第１のトレンチ１１、第２のトレンチ２１、及び第３のトレンチ３１を総称して、トレンチと記載する場合がある。また、第１のゲート電極１２、第２のゲート電極２２、及び第３のゲート電極３２を総称して、ゲート電極と記載する場合がある。また、第１のゲート絶縁層１３、第２のゲート絶縁層２３、及び第３のゲート絶縁層３３を総称して、ゲート絶縁層と記載する場合がある。
炭化珪素層１０の中には、ｎ＋型のドレイン領域５０、ｎ－型のドリフト領域５１（第１の炭化珪素領域）、ｐ型の第１のボディ領域５２ａ（第２の炭化珪素領域）、ｐ型の第２のボディ領域５２ｂ（第３の炭化珪素領域）、ｐ型の第３のボディ領域５２ｃ、ｐ型の第４のボディ領域５２ｄ、ｎ＋型の第１のソース領域５３ａ（第４の炭化珪素領域）、ｎ＋型の第２のソース領域５３ｂ（第５の炭化珪素領域）、ｎ＋型の第３のソース領域５３ｃ、ｎ＋型の第４のソース領域５３ｄ、ｐ＋型の第１の電界緩和領域５４ａ（第６の炭化珪素領域）、ｐ＋型の第２の電界緩和領域５４ｂ（第７の炭化珪素領域）、ｐ＋型の第３の電界緩和領域５４ｃ（第８の炭化珪素領域）、ｐ＋型の第１の接続領域５５ａ（第９の炭化珪素領域）、ｐ＋型の第２の接続領域５５ｂ（第１０の炭化珪素領域）、ｐ＋型の第３の接続領域５５ｃ（第１１の炭化珪素領域）、ｐ＋型の第４の接続領域５５ｄ（第１２の炭化珪素領域）、ｐ＋型の第５の接続領域５５ｅ、ｐ＋型の第６の接続領域５５ｆ、及び、ｐ＋型のコンタクト領域５６が設けられる。
以下、第１のボディ領域５２ａ、第２のボディ領域５２ｂ、ｐ型の第３のボディ領域５２ｃ、及び第４のボディ領域５２ｄを総称して、ボディ領域５２と記載する場合がある。また、第１のソース領域５３ａ、第２のソース領域５３ｂ、第３のソース領域５３ｃ、及び第４のソース領域５３ｄを総称して、ソース領域５３と記載する場合がある。また、第１の電界緩和領域５４ａ、第２の電界緩和領域５４ｂ、及び第３の電界緩和領域５４ｃを総称して、電界緩和領域５４と記載する場合がある。また、第１の接続領域５５ａ、第２の接続領域５５ｂ、第３の接続領域５５ｃ、第４の接続領域５５ｄ、第５の接続領域５５ｅ、及び第６の接続領域５５ｆを総称して、接続領域５５と記載する場合がある。
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。
炭化珪素層１０は、第１の面（図１中“Ｆ１”）と第２の面（図１中“Ｆ２”）とを備える。第１の面Ｆ１と第２の面Ｆ２は対向する。以下、第１の面Ｆ１を表面、第２の面Ｆ２を裏面とも称する。なお、以下、「深さ」とは、第１の面Ｆ１を基準とした第２の面Ｆ２に向かう方向の深さを意味する。
図１ないし図５中、第１の方向及び第２の方向は、第１の面Ｆ１及び第２の面Ｆ２に平行である。第３の方向は、第１の面Ｆ１及び第２の面Ｆ２に垂直である。
第１の面Ｆ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。すなわち、法線が［０００１］方向のｃ軸に対し０度以上８度以下傾斜した面である。言い換えれば、（０００１）面に対するオフ角が０度以上８度以下である。また、第２の面Ｆ２は、例えば、（０００－１）面に対し０度以上８度以下傾斜した面である。
（０００１）面はシリコン面と称される。（０００－１）面はカーボン面と称される。第１の面Ｆ１及び第２の面Ｆ２の傾斜方向は、例えば、［１１－２０］方向である。［１１－２０］方向は、ａ軸方向である。図１では、例えば、図中に示す第２の方向がａ軸方向である。
第１のトレンチ１１、第２のトレンチ２１、及び第３のトレンチ３１は、炭化珪素層１０の中に存在する。第１のトレンチ１１、第２のトレンチ２１、及び第３のトレンチ３１は、図２に示すように第１の方向に延伸する。
第１のトレンチ１１、第２のトレンチ２１、及び第３のトレンチ３１の第２の方向の幅（図２中のｗ）は、例えば、第１のトレンチ１１と第２のトレンチ２１との間の距離（図２中のｄ）及び第１のトレンチ１１と第３のトレンチ３１との間の距離（図２中のｄ）よりも小さい。
第１のトレンチ１１、第２のトレンチ２１、及び第３のトレンチ３１の第２の方向の幅（図２中のｗ）は、例えば、０．３μｍ以上１μｍ以下である。第１のトレンチ１１と第２のトレンチ２１との間の距離（図２中のｄ）及び第１のトレンチ１１と第３のトレンチ３１との間の距離（図２中のｄ）は、例えば、０．５μｍ以上２μｍ以下である。第１のトレンチ１１、第２のトレンチ２１、及び第３のトレンチ３１の深さは、例えば、１μｍ以上２μｍ以下である。
第１のトレンチ１１、第２のトレンチ２１、及び第３のトレンチ３１を含む複数のトレンチが、第２の方向に繰り返し配置される。トレンチの第２の方向の繰り替えしピッチは、例えば、１μｍ以上５μｍ以下である。
第２のトレンチ２１と第３のトレンチ３１との間に、第１のトレンチ１１が位置する。
第１のトレンチ１１は、第１の側面１１ａと、第２の側面１１ｂと、第１の底面１１ｃを有する。第１の底面１１ｃは、第１の側面１１ａと第２の側面１１ｂの間に設けられる。
第１のゲート電極１２は、第１のトレンチ１１の中に設けられる。第１のゲート電極１２は、ソース電極４１とドレイン電極４２との間に設けられる。第１のゲート電極１２は、第１の方向に延伸する。
第１のゲート絶縁層１３は、第１のゲート電極１２と炭化珪素層１０との間に設けられる。第１のゲート絶縁層１３は、第１のソース領域５３ａ、第２のソース領域５３ｂ、第１のボディ領域５２ａ、第２のボディ領域５２ｂ、第１の電界緩和領域５４ａ、第１の接続領域５５ａ、及び、第３の接続領域５５ｃの各領域と、第１のゲート電極１２との間に設けられる。
第２のトレンチ２１は、第３の側面２１ａと、第４の側面２１ｂと、第２の底面２１ｃを有する。第２の底面２１ｃは、第３の側面２１ａと第４の側面２１ｂの間に設けられる。第３の側面２１ａは、第２の側面１１ｂに対向する。
第２のゲート電極２２は、第２のトレンチ２１の中に設けられる。第２のゲート電極２２は、ソース電極４１とドレイン電極４２との間に設けられる。第２のゲート電極２２は、第１の方向に延伸する。
第２のゲート絶縁層２３は、第２のゲート電極２２と炭化珪素層１０との間に設けられる。第２のゲート絶縁層２３は、第１のソース領域５３ａ、第３のソース領域５３ｃ、第１のボディ領域５２ａ、第３のボディ領域５２ｃ、第２の電界緩和領域５４ｂ、第２の接続領域５５ｂ、及び、第５の接続領域５５ｅの各領域と、第２のゲート電極２２との間に設けられる。
第３のトレンチ３１は、第５の側面３１ａと、第６の側面３１ｂと、第３の底面３１ｃを有する。第３の底面３１ｃは、第５の側面３１ａと第６の側面３１ｂの間に設けられる。第６の側面３１ｂは、第１の側面１１ａに対向する。
第３のゲート電極３２は、第３のトレンチ３１の中に設けられる。第３のゲート電極３２は、ソース電極４１とドレイン電極４２との間に設けられる。第３のゲート電極３２は、第１の方向に延伸する。
第３のゲート絶縁層３３は、第３のゲート電極３２と炭化珪素層１０との間に設けられる。第３のゲート絶縁層３３は、第２のソース領域５３ｂ、第４のソース領域５３ｄ、第２のボディ領域５２ｂ、第４のボディ領域５２ｄ、第３の電界緩和領域５４ｃ、第４の接続領域５５ｄ、及び、第６の接続領域５５ｆの各領域と、第３のゲート電極３２との間に設けられる。
第１のゲート電極１２、第２のゲート電極２２、及び第３のゲート電極３２は、導電層である。第１のゲート電極１２、第２のゲート電極２２、及び第３のゲート電極３２は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶質シリコンである。
第１のゲート絶縁層１３、第２のゲート絶縁層２３、及び第３のゲート絶縁層３３は、例えば、シリコン酸化膜である。第１のゲート絶縁層１３、第２のゲート絶縁層２３、及び第３のゲート絶縁層３３には、例えば、Ｈｉｇｈ－ｋ絶縁膜（ＨｆＳｉＯＮ，ＺｒＳｉＯＮ，ＡｌＯＮなどの高誘電率絶縁膜）が適用可能である。また、第１のゲート絶縁層１３、第２のゲート絶縁層２３、及び第３のゲート絶縁層３３には、例えば、シリコン酸化膜（ＳｉＯ２）とＨｉｇｈ－Ｋ絶縁膜との積層膜も適用可能である。
層間絶縁層４３は、第１のゲート電極１２の上、第２のゲート電極２２の上、及び第３のゲート電極３２の上に設けられる。層間絶縁層４３は、例えば、シリコン酸化膜である。
ソース電極４１は、炭化珪素層１０の表面側に設けられる。ソース電極４１は、炭化珪素層１０の表面上に設けられる。ソース電極４１は、ボディ領域５２、ソース領域５３、及びコンタクト領域５６に電気的に接続される。ソース電極４１は、ソース領域５３、及びコンタクト領域５６に接する。
ソース電極４１は、金属を含む。ソース電極４１を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極４１は、炭化珪素層１０に接する金属シリサイドや金属カーバイドを含んでも構わない。
ドレイン電極４２は、炭化珪素層１０の裏面側に設けられる。ドレイン電極４２は、炭化珪素層１０の裏面上に設けられる。ドレイン電極４２は、ドレイン領域５０に接する。
ドレイン電極４２は、例えば、金属又は金属半導体化合物である。ドレイン電極４２は、例えば、ニッケルシリサイド（ＮｉＳｉ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、及び、金（Ａｕ）から成る群から選ばれる材料を含む。
ｎ＋型のドレイン領域５０は、炭化珪素層１０の裏面側に設けられる。ドレイン領域５０は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域５０のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ｎ－型のドリフト領域５１は、ドレイン領域５０上に設けられる。ドリフト領域５１は、ドレイン領域５０と炭化珪素層１０の表面との間に設けられる。
ドリフト領域５１は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域５１のｎ型不純物濃度は、例えば、４×１０１４ｃｍ－３以上１×１０１８ｃｍ－３以下である。ドリフト領域５１の第３の方向の厚さは、例えば、４μｍ以上１５０μｍ以下である。
ｐ型の第１のボディ領域５２ａは、ドリフト領域５１と炭化珪素層１０の表面との間に設けられる。第１のボディ領域５２ａは、第１のトレンチ１１と第２のトレンチ２１との間に設けられる。第１のボディ領域５２ａは、第２の側面１１ｂ及び第３の側面２１ａに接する。
ｐ型の第２のボディ領域５２ｂは、ドリフト領域５１と炭化珪素層１０の表面との間に設けられる。第２のボディ領域５２ｂは、第１のトレンチ１１と第３のトレンチ３１との間に設けられる。第２のボディ領域５２ｂは、第１の側面１１ａ及び第６の側面３１ｂに接する。
ボディ領域５２はＭＯＳＦＥＴ１００のチャネル領域として機能する。例えば、ＭＯＳＦＥＴ１００のオン動作時に、ボディ領域５２のゲート絶縁層と接する領域に電子が流れるチャネルが形成される。
ボディ領域５２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ボディ領域５２のｐ型不純物濃度は、例えば、５×１０１６ｃｍ－３以上５×１０１７ｃｍ－３以下である。ボディ領域５２の深さは、例えば、０．２μｍ以上１．０μｍ以下である。
ｎ＋型の第１のソース領域５３ａは、第１のボディ領域５２ａと炭化珪素層１０の表面との間に設けられる。第１のソース領域５３ａは、ソース電極４１と接する。第１のソース領域５３ａは、第１のゲート絶縁層１３及び第２のゲート絶縁層２３に接する。第１のソース領域５３ａは、第２の側面１１ｂ及び第３の側面２１ａに接する。
ｎ＋型の第２のソース領域５３ｂは、第２のボディ領域５２ｂと炭化珪素層１０の表面との間に設けられる。第２のソース領域５３ｂは、ソース電極４１と接する。第２のソース領域５３ｂは、第１のゲート絶縁層１３及び第３のゲート絶縁層３３に接する。第２のソース領域５３ｂは、第１の側面１１ａ及び第６の側面３１ｂに接する。
ソース領域５３のｎ型不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。ソース領域５３の深さは、ボディ領域５２の深さよりも浅く、例えば、０．１μｍ以上０．３μｍ以下である。ドリフト領域５１とソース領域５３との距離は、例えば、０．１μｍ以上０．９μｍ以下である。
ｐ＋型のコンタクト領域５６は、ボディ領域５２と炭化珪素層１０の表面との間に設けられる。コンタクト領域５６は、ソース電極４１と接する。コンタクト領域５６は、第１の方向に繰り返し配置される。
コンタクト領域５６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。コンタクト領域５６のｐ型不純物濃度は、例えば、ボディ領域５２のｐ型不純物濃度よりも高い。
コンタクト領域５６のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。また、コンタクト領域５６のソース電極４１とのコンタクト部分は高濃度であることが好ましく、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ｐ＋型の第１の電界緩和領域５４ａは、ドリフト領域５１と第１のトレンチ１１との間に設けられる。第１の電界緩和領域５４ａは、ドリフト領域５１と第１の底面１１ｃとの間に設けられる。第１の電界緩和領域５４ａは、第１の底面１１ｃに接する。
ｐ＋型の第２の電界緩和領域５４ｂは、ドリフト領域５１と第２のトレンチ２１との間に設けられる。第２の電界緩和領域５４ｂは、ドリフト領域５１と第２の底面２１ｃとの間に設けられる。第２の電界緩和領域５４ｂは、第２の底面２１ｃに接する。
ｐ＋型の第３の電界緩和領域５４ｃは、ドリフト領域５１と第３のトレンチ３１との間に設けられる。第３の電界緩和領域５４ｃは、ドリフト領域５１と第３の底面３１ｃとの間に設けられる。第３の電界緩和領域５４ｃは、第３の底面３１ｃに接する。
電界緩和領域５４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。電界緩和領域５４のｐ型不純物濃度は、例えば、ボディ領域５２のｐ型不純物濃度よりも高い。電界緩和領域５４のｐ型不純物濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２０ｃｍ－３以下である。
電界緩和領域５４は、例えば、炭化珪素層１０にトレンチを形成した後に、トレンチの底面からアルミニウム（Ａｌ）を炭化珪素層１０にイオン注入することで形成できる。
電界緩和領域５４の電位は、ソース電極４１の電位に固定される。電界緩和領域５４の電位は、ソース電位に固定される。電界緩和領域５４は、トレンチの底部のゲート絶縁層に印加される電界を緩和させる機能を有する。
ｐ＋型の第１の接続領域５５ａは、第１の電界緩和領域５４ａに接する。また、第１の接続領域５５ａは、第１のボディ領域５２ａに接する。第１の接続領域５５ａは、第１のトレンチ１１の第２の側面１１ｂに接する。
複数の第１の接続領域５５ａは、第１の方向に繰り返し配置される。第１の接続領域５５ａは、第１の方向に第１のピッチ（図３のＰ１）で繰り返し配置される。
第１の接続領域５５ａの第１の方向の長さ（図３中のＬ１）は、例えば、０．５μｍ以上３μｍ以下である。
ｐ＋型の第２の接続領域５５ｂは、第２の電界緩和領域５４ｂに接する。また、第２の接続領域５５ｂは、第１のボディ領域５２ａに接する。第２の接続領域５５ｂは、第２のトレンチ２１の第３の側面２１ａに接する。
複数の第２の接続領域５５ｂは、第１の方向に繰り返し配置される。第２の接続領域５５ｂは、第１の方向に第１の繰り返しピッチ（図３のＰ１）で配置される。
第２の接続領域５５ｂは、第２の方向において、第１の接続領域５５ａと対向する。
第１の面Ｆ１に垂直で、第１の方向に垂直で、第１の接続領域５５ａの中の一つ及び第２の接続領域５５ｂの中の一つを含む第１の断面（図１）において、ドリフト領域５１は第１のトレンチ１１の第１の側面１１ａ及び第３のトレンチ３１の第６の側面３１ｂに接する。第１の断面（図１）において、第１のトレンチ１１と第３のトレンチ３１との間には、ｐ＋型の接続領域は設けられない。
第２の接続領域５５ｂの第１の方向の長さ（図３中のＬ１）は、例えば、０．５μｍ以上３μｍ以下である。
ｐ＋型の第３の接続領域５５ｃは、第１の電界緩和領域５４ａに接する。また、第３の接続領域５５ｃは、第２のボディ領域５２ｂに接する。第３の接続領域５５ｃは、第１のトレンチ１１の第１の側面１１ａに接する。
複数の第３の接続領域５５ｃは、第１の方向に繰り返し配置される。第３の接続領域５５ｃは、第１の方向に第２の繰り返しピッチ（図３のＰ２）で繰り返し配置される。
第３の接続領域５５ｃの第１の方向の長さ（図３中のＬ２）は、例えば、０．５μｍ以上３μｍ以下である。
ｐ＋型の第４の接続領域５５ｄは、第３の電界緩和領域５４ｃに接する。また、第４の接続領域５５ｄは、第２のボディ領域５２ｂに接する。第４の接続領域５５ｄは、第３のトレンチ３１の第６の側面３１ｂに接する。
複数の第４の接続領域５５ｄは、第１の方向に繰り返し配置される。第４の接続領域５５ｄは、第１の方向に第２の繰り返しピッチ（図３のＰ２）で配置される。
第４の接続領域５５ｄは、第２の方向において、第３の接続領域５５ｃと対向する。
第１の断面（図１）に平行で、第１の断面（図１）の第１の方向に位置し、第３の電界緩和領域５４ｃの中の一つ及び第４の接続領域５５ｄの中の一つを含む第２の断面（図４）において、ドリフト領域５１は第１のトレンチ１１の第２の側面１１ｂ及び第２のトレンチ２１の第３の側面２１ａに接する。第２の断面（図４）において、第１のトレンチ１１と第２のトレンチ２１との間には、ｐ＋型の接続領域は設けられない。
第４の接続領域５５ｄの第１の方向の長さ（図３中のＬ２）は、例えば、０．５μｍ以上３μｍ以下である。
第１の接続領域５５ａと第３の接続領域５５ｃは、第１の方向に交互に配置される。第１の繰り返しピッチＰ１は、例えば、第２の繰り返しピッチＰ２と等しい。
第１の接続領域５５ａと第３の接続領域５５ｃは、例えば、第１の方向に同一の繰り返しピッチで交互に配置される。第１の接続領域５５ａと第３の接続領域５５ｃの第１の方向の繰り返しピッチは、例えば、第１の繰り返しピッチＰ１の２分の１である。第１の接続領域５５ａと第３の接続領域５５ｃの第１の方向の繰り返しピッチは、例えば、第２の繰り返しピッチＰ２の２分の１である。
第１の繰り返しピッチＰ１の２分の１は、例えば、５μｍ以上１００μｍ以下である。第２の繰り返しピッチＰ２の２分の１は、例えば、５μｍ以上１００μｍ以下である。
第１の接続領域５５ａの第１の繰り返しピッチＰ１の２分の１は、例えば、第１の接続領域５５ａの第１の方向の長さ（図３中のＬ１）の５０倍以下である。第３の接続領域５５ｃの第２の繰り返しピッチＰ２の２分の１は、例えば、第３の接続領域５５ｃの第１の方向の長さ（図３中のＬ２）の５０倍以下である。
接続領域５５は、例えば、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。接続領域５５のｐ型不純物濃度は、例えば、ボディ領域５２のｐ型不純物濃度よりも高い。接続領域５５のｐ型不純物濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２０ｃｍ－３以下である。
接続領域５５は、例えば、炭化珪素層１０にトレンチを形成した後に、トレンチの側面から、斜めイオン注入法を用いてアルミニウム（Ａｌ）を炭化珪素層１０にイオン注入することで形成できる。
接続領域５５は、電界緩和領域５４とボディ領域５２とを電気的に接続する機能を有する。接続領域５５によって、電界緩和領域５４はソース電極４１の電位に固定される。接続領域５５によって、電界緩和領域５４はソース電位に固定される。
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
第１の実施形態のＭＯＳＦＥＴ１００によれば、オン抵抗の低減、ゲート絶縁層の信頼性の向上、及び、スイッチング損失の低減を同時に実現できる。以下、詳述する。
ＭＯＳＦＥＴ１００は、トレンチの中にゲート電極が設けられたトレンチゲート構造が適用される。トレンチゲート構造を適用することで、単位面積あたりのチャネル面積が増加し、ＭＯＳＦＥＴ１００のオン抵抗が低減される。例えば、トレンチ幅やトレンチの繰り返しピッチを縮小してＭＯＳＦＥＴ１００を微細化すれば、ＭＯＳＦＥＴ１００のオン抵抗は更に低減する。
また、ＭＯＳＦＥＴ１００は、トレンチの底部に、電界緩和領域５４を有する。電界緩和領域５４を有することにより、ＭＯＳＦＥＴ１００のオフ動作時に、トレンチの底部のゲート絶縁層に印加される電界が緩和される。よって、ゲート絶縁層の信頼性が向上する。
例えば、電界緩和領域５４の電位がフローティング状態にあると、ＭＯＳＦＥＴのスイッチング損失が増大する。例えば、電界緩和領域５４の電位がフローティング状態にあると、ＭＯＳＦＥＴのターンオフ動作の際に、電界緩和領域５４からのホールの排出に時間を要することにより、スイッチング損失が増大する。
ＭＯＳＦＥＴ１００は、電界緩和領域５４とボディ領域５２を電気的に接続する接続領域５５を有する。ＭＯＳＦＥＴ１００は、接続領域５５を有することにより、電界緩和領域５４の電位がソース電極４１の電位に固定される。したがって、例えば、ＭＯＳＦＥＴのターンオフ動作の際に、電界緩和領域５４からのホールの排出が促進される。よって、ＭＯＳＦＥＴ１００のスイッチング損失を低減できる。
図６は、比較例の半導体装置の模式断面図である。比較例の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴ９００である。ＭＯＳＦＥＴ９００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
図７は、比較例の半導体装置の模式断面図である。図７は、図６のＦｙに沿った断面である。図７は、第１の方向及び第２の方向に対し平行な断面である。図７は、第１の面Ｆ１に対して平行な断面である。図６は、図７のＤＤ’断面である。
比較例のＭＯＳＦＥＴ９００は、第１の接続領域５５ａと第２の接続領域５５ｂが、第１のトレンチ１１と第２のトレンチ２１との間で、第１の方向に交互に配置される点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。第１の接続領域５５ａと第２の接続領域５５ｂは、第２の方向において対向しない。
また、第３の接続領域５５ｃと第４の接続領域５５ｄが、第１のトレンチ１１と第３のトレンチ３１との間で、第１の方向に交互に配置される点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。第３の接続領域５５ｃと第４の接続領域５５ｄは、第２の方向において対向しない。
第１の実施形態のＭＯＳＦＥＴ１００では、ＡＡ’断面において、第１のトレンチ１１と第２のトレンチ２１の間に２つの接続領域５５が配置され、第１のトレンチ１１と第３のトレンチ３１との間には接続領域５５が配置されない。一方、比較例のＭＯＳＦＥＴ９００では、ＤＤ’断面において、第１のトレンチ１１と第２のトレンチ２１の間に一つの接続領域５５が配置され、第１のトレンチ１１と第３のトレンチ３１との間にも一つの接続領域５５が配置される。
図３と図７の比較から明らかなように、接続領域５５の占有面積は、ＭＯＳＦＥＴ１００の場合とＭＯＳＦＥＴ９００の場合で等しい。したがって、ソース電極４１から電界緩和領域５４までの電気抵抗は、ＭＯＳＦＥＴ１００の場合とＭＯＳＦＥＴ９００の場合で等しい。
図８は、比較例の半導体装置における課題の説明図である。図８は、図６に対応する断面図である。図８は、比較例のＭＯＳＦＥＴ９００のオン動作時の電流経路を示す。
比較例のＭＯＳＦＥＴ９００では、第２のトレンチ２１と第３のトレンチ３１との間に２つの電流経路が存在する。２つの電流経路は、第１の電流経路Ｘ及び第２の電流経路Ｙである。
第１の電流経路Ｘは第１のトレンチ１１と第３のトレンチ３１との間に存在する。第１の電流経路Ｘでは、第３のトレンチ３１の第６の側面３１ｂとボディ領域５２が接する領域に形成されたチャネルを電流が流れる。
第２の電流経路Ｙは第１のトレンチ１１と第２のトレンチ２１との間に存在する。第２の電流経路Ｙでは、第１のトレンチ１１の第２の側面１１ｂとボディ領域５２が接する領域に形成されたチャネルを電流が流れる。
一方、第１のトレンチ１１の第１の側面１１ａに沿った領域は、ボディ領域５２の下に接続領域５５が存在するため電流は流れない。同様に、第２のトレンチ２１の第３の側面２１ａに沿った領域は、ボディ領域５２の下に接続領域５５が存在するため電流は流れない。
第１の電流経路Ｘでは、第３のトレンチ３１と接続領域５５との間で電流経路が狭窄される。さらに、第１の電流経路Ｘでは、電界緩和領域５４と接続領域５５との間で電流経路が狭窄される。
第２の電流経路Ｙでは、第１のトレンチ１１と接続領域５５との間で電流経路が狭窄される。さらに、第２の電流経路Ｙでは、電界緩和領域５４と接続領域５５との間で電流経路が狭窄される。
第１の電流経路Ｘ及び第２の電流経路Ｙが狭窄されることで、ＭＯＳＦＥＴ９００のオン抵抗が増大する。特に、ＭＯＳＦＥＴ９００が微細化するに伴って、トレンチとトレンチの間の第２の方向の距離が短くなると、電流経路の狭窄が強まる。したがって、微細化に伴うＭＯＳＦＥＴ９００のオン抵抗の増大が顕著になる。
図９は、第１の実施形態の半導体装置の作用及び効果の説明図である。図９は、図１に対応する断面図である。図９は、第１の実施形態のＭＯＳＦＥＴ１００のオン動作時の電流経路を示す。
第１の実施形態のＭＯＳＦＥＴ１００では、第２のトレンチ２１と第３のトレンチ３１との間に２つの電流経路が存在する。２つの電流経路は、第１の電流経路Ｘ及び第２の電流経路Ｙである。
第１の電流経路Ｘは第１のトレンチ１１と第３のトレンチ３１との間に存在する。第１の電流経路Ｘでは、第３のトレンチ３１の第６の側面３１ｂとボディ領域５２が接する領域に形成されたチャネルを電流が流れる。
第２の電流経路Ｙは第１のトレンチ１１と第３のトレンチ３１との間に存在する。第２の電流経路Ｙでは、第１のトレンチ１１の第１の側面１１ａとボディ領域５２が接する領域に形成されたチャネルを電流が流れる。
一方、第１のトレンチ１１の第２の側面１１ｂに沿った領域は、ボディ領域５２の下に接続領域５５が存在するため電流は流れない。同様に、第２のトレンチ２１の第３の側面２１ａに沿った領域は、ボディ領域５２の下に接続領域５５が存在するため電流は流れない。
第１のトレンチ１１と第３のトレンチ３１との間には、接続領域５５が存在しない。したがって、第１の電流経路Ｘ及び第２の電流経路Ｙでは、トレンチと接続領域５５、又は、電界緩和領域５４と接続領域５５との間で電流経路が狭窄されることはない。
第１の電流経路Ｘ及び第２の電流経路Ｙは接続領域５５で狭窄されることがないため、ＭＯＳＦＥＴ１００のオン抵抗の増大が抑制される。特に、ＭＯＳＦＥＴ１００が微細化され、トレンチとトレンチの間の第２の方向の距離が短くなった場合でも、オン抵抗の増大が抑制される。
ＭＯＳＦＥＴ１００では、図３に示されるように、第１の接続領域５５ａと第３の接続領域５５ｃが、第１の方向に交互に配置される。このため、電流経路が第１の方向に交互に形成されることになる。したがって、ＭＯＳＦＥＴ１００の中で発熱箇所が偏らずに分散される。よって、発熱によるＭＯＳＦＥＴ１００の故障が抑制され、ＭＯＳＦＥＴ１００の信頼性が向上する。
ＭＯＳＦＥＴ１００を微細化し、オン抵抗を低減する観点から、第１のトレンチ１１と第２のトレンチ２１との間の距離（図２中のｄ）及び第１のトレンチ１１と第３のトレンチ３１との間の距離（図２中のｄ）は、２μｍ以下であることが好ましく、１．５μｍ以下であることがより好ましく、１μｍ以下であることが更に好ましい。
ＭＯＳＦＥＴ１００を微細化し、オン抵抗を低減する観点から、第１のトレンチ１１、第２のトレンチ２１、及び第３のトレンチ３１の第２の方向の幅（図２中のｗ）は、１μｍ以下であることが好ましく、０．７μｍ以下であることがより好ましい。
ソース電極４１と電界緩和領域５４との間の電気抵抗を低減する観点から、第１の接続領域５５ａ及び第２の接続領域５５ｂの第１の方向の長さ（図３中のＬ１）は、０．５μｍ以上であることが好ましく、１μｍ以上であることがより好ましく、２μｍ以上であることが更に好ましい。
ＭＯＳＦＥＴ１００のオン抵抗を低減する観点から、第１の接続領域５５ａの第１の方向の長さ（図３中のＬ１）は、３μｍ以下であることが好ましく、２μｍ以下であることがより好ましく、１μｍ以下であることが更に好ましい。
ソース電極４１と電界緩和領域５４との間の電気抵抗を低減する観点から、第３の接続領域５５ｃ及び第４の接続領域５５ｄの第１の方向の長さ（図３中のＬ２）は、０．５μｍ以上であることが好ましく、１μｍ以上であることがより好ましく、２μｍ以上であることが更に好ましい。
ＭＯＳＦＥＴ１００のオン抵抗を低減する観点から、第３の接続領域５５ｃ及び第４の接続領域５５ｄの第１の方向の長さ（図３中のＬ２）は、３μｍ以下であることが好ましく、２μｍ以下であることがより好ましく、１μｍ以下であることが更に好ましい。
ソース電極４１と電界緩和領域５４との間の電気抵抗を低減する観点から、第１の接続領域５５ａ及び第２の接続領域５５ｂの第１の方向の第１の繰り返しピッチＰ１の２分の１は、１００μｍ以下であることが好ましく、５０μｍ以下であることがより好ましく、１０μｍ以下であることが更に好ましい。
ＭＯＳＦＥＴ１００のオン抵抗を低減する観点から、第１の接続領域５５ａ及び第２の接続領域５５ｂの第１の方向の第１の繰り返しピッチＰ１の２分の１は、５μｍ以上であることが好ましく、１０μｍ以上であることがより好ましく、５０μｍ以上であることが更に好ましい。
ソース電極４１と電界緩和領域５４との間の電気抵抗を低減する観点から、第３の接続領域５５ｃ及び第４の接続領域５５ｄの第１の方向の第２の繰り返しピッチＰ２の２分の１は、１００μｍ以下であることが好ましく、５０μｍ以下であることがより好ましく、１０μｍ以下であることが更に好ましい。
ＭＯＳＦＥＴ１００のオン抵抗を低減する観点から、第３の接続領域５５ｃ及び第４の接続領域５５ｄの第１の方向の第２の繰り返しピッチＰ２の２分の１は、５μｍ以上であることが好ましく、１０μｍ以上であることがより好ましく、５０μｍ以上であることが更に好ましい。
ソース電極４１と電界緩和領域５４との間の電気抵抗を低減する観点から、第１の接続領域５５ａの第１の繰り返しピッチＰ１の２分の１は、第１の接続領域５５ａの第１の方向の長さ（図３中のＬ１）の５０倍以下であることが好ましく、１０倍以下であることがより好ましく、５倍以下であることが更に好ましい。第３の接続領域５５ｃの第２の繰り返しピッチＰ２の２分の１は、第３の接続領域５５ｃの第１の方向の長さ（図３中のＬ２）の５０倍以下であることが好ましく、１０倍以下であることがより好ましく、５倍以下であることが更に好ましい。
（第１の変形例）
図１０は、第１の実施形態の第１の変形例の半導体装置の模式断面図である。図１０は、第１の実施形態の図３に対応する図である。
第１の変形例のＭＯＳＦＥＴ１０１は、第１のトレンチ１１と第３のトレンチ３１との間に、第３の接続領域５５ｃ及び第４の接続領域５５ｄを備えない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。第１の変形例のＭＯＳＦＥＴ１０１は、第１のトレンチ１１と第３のトレンチ３１との間に、接続領域５５が設けられない。
第１の接続領域５５ａ及び第２の接続領域５５ｂの第１の方向の第１の繰り返しピッチＰ１は、５μｍ以上であることが好ましく、１０μｍ以上であることがより好ましく、５０μｍ以上であることが更に好ましい。
第１の接続領域５５ａの第１の繰り返しピッチＰ１の２分の１は、第１の接続領域５５ａの第１の方向の長さの５０倍以下であることが好ましく、１０倍以下であることがより好ましく、５倍以下であることが更に好ましい。
（第２の変形例）
図１１は、第１の実施形態の第２の変形例の半導体装置の模式断面図である。図１１は、第１の実施形態の図２に対応する図である。
第２の変形例のＭＯＳＦＥＴ１０２は、ｐ＋型のコンタクト領域５６が第１の方向に延びるストライプ形状である点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。
第２の変形例のＭＯＳＦＥＴ１０２によれば、ソース電極４１と電界緩和領域５４との間の電気抵抗を更に低減することができる。
以上、第１の実施形態及び変形例のＭＯＳＦＥＴによれば、オン抵抗の低減、ゲート絶縁層の信頼性の向上、及び、スイッチング損失の低減を同時に実現できる。
（第２の実施形態）
第２の実施形態の半導体装置は、第１の断面において、第９の炭化珪素領域と第１０の炭化珪素領域は接する点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１２は、第２の実施形態の半導体装置の模式断面図である。第２の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。図１２は、第１の実施形態の図１に対応する図である。
第２の実施形態のＭＯＳＦＥＴ２００は、第１の接続領域５５ａ（第９の炭化珪素領域）と第２の接続領域５５ｂ（第１０の炭化珪素領域）が第２の方向で接する。第２の実施形態のＭＯＳＦＥＴ２００は、第３の接続領域５５ｃ（第１１の炭化珪素領域）と第４の接続領域５５ｄ（第１２の炭化珪素領域）が第２の方向で接する。
第２の実施形態のＭＯＳＦＥＴ２００によれば、第１の実施形態のＭＯＳＦＥＴ１００と比較して、ソース電極４１と電界緩和領域５４との間の電気抵抗が更に低減される。したがって、ＭＯＳＦＥＴ２００のスイッチング損失が更に低減する。
以上、第２の実施形態のＭＯＳＦＥＴによれば、オン抵抗の低減、ゲート絶縁層の信頼性の向上、及び、スイッチング損失の低減を同時に実現できる。
（第３の実施形態）
第３の実施形態の半導体装置は、第１の断面において、第６の炭化珪素領域は第１の側面に接し、第７の炭化珪素領域は第４の側面に接する点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１３は、第３の実施形態の半導体装置の模式断面図である。第３の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴ３００である。ＭＯＳＦＥＴ３００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。図１３は、第１の実施形態の図１に対応する図である。
第３の実施形態のＭＯＳＦＥＴ３００は、第１の電界緩和領域５４ａ（第６の炭化珪素領域）が第１のトレンチ１１の第１の側面１１ａに接する。また、第２の電界緩和領域５４ｂ（第７の炭化珪素領域）は第２のトレンチ２１の第４の側面２１ｂに接する。
第１の電界緩和領域５４ａの第３のトレンチ３１側の端部は、第１のトレンチ１１の第１の側面１１ａよりも第３のトレンチ３１側に位置する。
第３の実施形態のＭＯＳＦＥＴ３００では、トレンチの底部が電界緩和領域５４と接続領域５５とで覆われる。したがって、第１の実施形態のＭＯＳＦＥＴ１００と比較して、ゲート絶縁層の信頼性が更に向上する。
以上、第３の実施形態のＭＯＳＦＥＴによれば、オン抵抗の低減、ゲート絶縁層の信頼性の向上、及び、スイッチング損失の低減を同時に実現できる。
（第４の実施形態）
第４の実施形態の半導体装置は、第１の炭化珪素領域が、第１の領域と、第１の領域と第２の炭化珪素領域との間に設けられ、第１の領域よりもｎ型不純物濃度が高い第２の領域を含む点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１４は、第４の実施形態の半導体装置の模式断面図である。第４の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴ４００である。ＭＯＳＦＥＴ４００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。図１４は、第１の実施形態の図１に対応する図である。
第４の実施形態のＭＯＳＦＥＴ４００は、ｎ－型のドリフト領域５１が、第１の領域５１ａと第２の領域５１ｂを含む。第２の領域５１ｂは、第１の領域５１ａとボディ領域５２との間に設けられる。第２の領域５１ｂは、例えば、第１の領域５１ａと第１のボディ領域５２ａとの間に設けられる。
第２の領域５１ｂのｎ型不純物濃度は、第１の領域５１ａのｎ型不純物濃度よりも高い。第２の領域５１ｂのｎ型不純物濃度は、例えば、第１の領域５１ａのｎ型不純物濃度の２倍以上である。
第４の実施形態のＭＯＳＦＥＴ４００によれば、第１の実施形態のＭＯＳＦＥＴ１００と比較して、ドリフト領域５１の電気抵抗が低減される。したがって、ＭＯＳＦＥＴ４００のオン抵抗が低減される。
以上、第４の実施形態のＭＯＳＦＥＴによれば、オン抵抗の低減、ゲート絶縁層の信頼性の向上、及び、スイッチング損失の低減を同時に実現できる。
（第５の実施形態）
第５の実施形態の半導体装置は、層間絶縁層４３の上面がトレンチの中に設けられる点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１５は、第５の実施形態の半導体装置の模式断面図である。第５の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴ５００である。ＭＯＳＦＥＴ５００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。図１５は、第１の実施形態の図１に対応する図である。
第５の実施形態のＭＯＳＦＥＴ５００は、層間絶縁層４３の上面がトレンチの中に設けられる。第５の実施形態のＭＯＳＦＥＴ５００では、炭化珪素層１０の表面における層間絶縁層４３のパターニングが不要となる。したがって、したがって、第１の実施形態のＭＯＳＦＥＴ１００と比較して、微細化が容易となる。よって、第５の実施形態のＭＯＳＦＥＴ５００では、オン抵抗を更に低減させることが容易となる。
以上、第５の実施形態のＭＯＳＦＥＴによれば、オン抵抗の低減、ゲート絶縁層の信頼性の向上、及び、スイッチング損失の低減を同時に実現できる。
（第６の実施形態）
第６の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
図１６は、第６の実施形態の駆動装置の模式図である。駆動装置１０００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第６の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置１０００の特性が向上する。
（第７の実施形態）
第７の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図１７は、第７の実施形態の車両の模式図である。第７の実施形態の車両１１００は、鉄道車両である。車両１１００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１１００の車輪９０が回転する。
第７の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１１００の特性が向上する。
（第８の実施形態）
第８の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図１８は、第８の実施形態の車両の模式図である。第８の実施形態の車両１２００は、自動車である。車両１２００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１２００の車輪９０が回転する。
第８の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１２００の特性が向上する。
（第９の実施形態）
第９の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図１９は、第９の実施形態の昇降機（エレベータ）の模式図である。第９の実施形態の昇降機１３００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第９の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１３００の特性が向上する。
以上、第１ないし第５の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
第１ないし第５の実施形態では、半導体装置としてＭＯＳＦＥＴを例に説明したが、本発明をＩｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）に適用することも可能である。例えば、ＭＯＳＦＥＴ１００のドレイン領域５０に相当する領域を、ｎ型からｐ型に置き換えることで、ＩＧＢＴが実現できる。
また、第６ないし第９の実施形態においては、第１の実施形態の半導体装置を備える場合を例に説明したが、第２の実施形態ないし第５の実施形態の半導体装置を適用することも可能である。
また、第６ないし第９の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１１ 第１のトレンチ
１１ａ 第１の側面
１１ｂ 第２の側面
１１ｃ 第１の底面
１２ 第１のゲート電極
１３ 第１のゲート絶縁層
２１ 第２のトレンチ
２１ａ 第３の側面
２１ｂ 第４の側面
２１ｃ 第２の底面
２２ 第２のゲート電極
２３ 第２のゲート絶縁層
３１ 第３のトレンチ
３１ａ 第５の側面
３１ｂ 第６の側面
３１ｃ 第３の底面
３２ 第３のゲート電極
３３ 第３のゲート絶縁層
５１ ドリフト領域（第１の炭化珪素領域）
５２ａ 第１のボディ領域（第２の炭化珪素領域）
５２ｂ 第２のボディ領域（第３の炭化珪素領域）
５３ａ 第１のソース領域（第４の炭化珪素領域）
５３ｂ 第２のソース領域（第５の炭化珪素領域）
５４ａ 第１の電界緩和領域（第６の炭化珪素領域）
５４ｂ 第２の電界緩和領域（第７の炭化珪素領域）
５４ｃ 第３の電界緩和領域（第８の炭化珪素領域）
５５ａ 第１の接続領域（第９の炭化珪素領域）
５５ｂ 第２の接続領域（第１０の炭化珪素領域）
５５ｃ 第３の接続領域（第１１の炭化珪素領域）
５５ｄ 第４の接続領域（第１２の炭化珪素領域）
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
５００ ＭＯＳＦＥＴ（半導体装置）
１０００ 駆動装置
１１００ 車両
１２００ 車両
１３００ 昇降機
ＡＡ’断面 第１の断面
ＢＢ’断面 第２の断面
Ｆ１ 第１の面
Ｆ２ 第２の面
Ｐ１ 第１の繰り返しピッチ
Ｐ２ 第２の繰り返しピッチ

Claims (18)

  1. 第１の方向及び前記第１の方向に垂直な第２の方向に平行な第１の面と、前記第１の面に平行な第２の面と、を有する炭化珪素層と、
    前記炭化珪素層の中に存在し、前記第１の面において前記第１の方向に延伸し、第１の側面と、第２の側面と、前記第１の側面と前記第２の側面との間の第１の底面とを有する第１のトレンチと、
    前記第１のトレンチの中に位置する第１のゲート電極と、
    前記第１のゲート電極と前記炭化珪素層との間に位置する第１のゲート絶縁層と、
    前記炭化珪素層の中に存在し、前記第１の面において前記第１の方向に延伸し、前記第２の側面に対向する第３の側面と、第４の側面と、前記第３の側面と前記第４の側面との間の第２の底面とを有する第２のトレンチと、
    前記第２のトレンチの中に位置する第２のゲート電極と、
    前記第２のゲート電極と前記炭化珪素層との間に位置する第２のゲート絶縁層と、
    前記炭化珪素層の中に存在し、前記第１の面において前記第１の方向に延伸し、前記第２のトレンチとの間に前記第１のトレンチが位置し、第５の側面と、前記第１の側面に対向する第６の側面と、前記第５の側面と前記第６の側面との間の第３の底面とを有する第３のトレンチと、
    前記第３のトレンチの中に位置する第３のゲート電極と、
    前記第３のゲート電極と前記炭化珪素層との間に位置する第３のゲート絶縁層と、
    前記炭化珪素層の中に位置するｎ型の第１の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチと前記第２のトレンチとの間に位置するｐ型の第２の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチと前記第３のトレンチとの間に位置するｐ型の第３の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第４の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第３の炭化珪素領域と前記第１の面との間に位置するｎ型の第５の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の底面との間に位置するｐ型の第６の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第２の底面との間に位置するｐ型の第７の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第３の底面との間に位置するｐ型の第８の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第６の炭化珪素領域に接し、前記第２の炭化珪素領域に接し、前記第２の側面に接し、前記第１の方向に繰り返し配置された複数のｐ型の第９の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第７の炭化珪素領域に接し、前記第２の炭化珪素領域に接し、前記第３の側面に接し、前記第１の方向に繰り返し配置された複数のｐ型の第１０の炭化珪素領域と、
    を備え、
    前記第１の面に垂直で、前記第１の方向に垂直で、前記第９の炭化珪素領域の中の一つ及び前記第１０の炭化珪素領域の中の一つを含む第１の断面において、前記第１の炭化珪素領域は前記第１の側面及び前記第６の側面に接する、半導体装置。
  2. 前記炭化珪素層の中に位置し、前記第６の炭化珪素領域に接し、前記第３の炭化珪素領域に接し、前記第１の側面に接し、前記第１の方向に繰り返し配置された複数のｐ型の第１１の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第８の炭化珪素領域に接し、前記第３の炭化珪素領域に接し、前記第６の側面に接し、前記第１の方向に繰り返し配置された複数のｐ型の第１２の炭化珪素領域と、を更に備え、
    前記第１の断面に平行で、前記第１の断面に対し前記第１の方向に位置し、前記第１１の炭化珪素領域の中の一つ及び前記第１２の炭化珪素領域の中の一つを含む第２の断面において、
    前記第１の炭化珪素領域は前記第２の側面及び前記第３の側面に接する、請求項１記載の半導体装置。
  3. 前記第９の炭化珪素領域と前記第１１の炭化珪素領域は、前記第１の方向に交互に配置される請求項２記載の半導体装置。
  4. 前記第９の炭化珪素領域の前記第１の方向の繰り返しピッチは、前記第１１の炭化珪素領域の前記第１の方向の繰り返しピッチと等しい請求項３記載の半導体装置。
  5. 前記第１の断面において、前記第９の炭化珪素領域と前記第１０の炭化珪素領域は接する請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１の断面において、前記第６の炭化珪素領域は前記第１の側面に接し、前記第７の炭化珪素領域は前記第４の側面に接する請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第１のトレンチの第２の方向の幅は、前記第１のトレンチと前記第２のトレンチとの間の距離よりも小さい、請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記第１のトレンチと前記第２のトレンチとの間の距離は２μｍ以下である、請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記第１のトレンチの第２の方向の幅は１μｍ以下である、請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. 前記第９の炭化珪素領域の前記第１の方向の繰り返しピッチは、前記第９の炭化珪素領域の前記第１の方向の長さの５０倍以下である請求項１記載の半導体装置。
  11. 前記第９の炭化珪素領域の前記第１の方向の繰り返しピッチの２分の１は、前記第９の炭化珪素領域の前記第１の方向の長さの５０倍以下である請求項４記載の半導体装置。
  12. 前記第９の炭化珪素領域の前記第１の方向の長さは、０．５μｍ以上３μｍ以下である請求項１ないし請求項１１いずれか一項記載の半導体装置。
  13. 前記第９の炭化珪素領域の前記第１の方向の繰り返しピッチは、５μｍ以上１００μｍ以下である請求項１記載の半導体装置。
  14. 前記第９の炭化珪素領域の前記第１の方向の繰り返しピッチの２分の１は、５μｍ以上１００μｍ以下である請求項４記載の半導体装置。
  15. 請求項１ないし請求項１４いずれか一項記載の半導体装置を備えるインバータ回路。
  16. 請求項１ないし請求項１４いずれか一項記載の半導体装置を備える駆動装置。
  17. 請求項１ないし請求項１４いずれか一項記載の半導体装置を備える車両。
  18. 請求項１ないし請求項１４いずれか一項記載の半導体装置を備える昇降機。
JP2022042732A 2022-03-17 2022-03-17 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Pending JP2023136822A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022042732A JP2023136822A (ja) 2022-03-17 2022-03-17 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US17/824,000 US20230317844A1 (en) 2022-03-17 2022-09-01 Semiconductor device, inverter circuit, drive device, vehicle, and elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022042732A JP2023136822A (ja) 2022-03-17 2022-03-17 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Publications (1)

Publication Number Publication Date
JP2023136822A true JP2023136822A (ja) 2023-09-29

Family

ID=88146046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022042732A Pending JP2023136822A (ja) 2022-03-17 2022-03-17 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (1) US20230317844A1 (ja)
JP (1) JP2023136822A (ja)

Also Published As

Publication number Publication date
US20230317844A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US10177251B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US10763354B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7263178B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10770549B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7458257B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7278902B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7297654B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2023136822A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11121249B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US20230307536A1 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2021044516A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11201210B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2020047782A (ja) 半導体装置、インバータ回路、駆動装置、車両、および昇降機
US11764276B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20240097020A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20230080779A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
JP6992021B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US20230299193A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20230299192A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
JP2024043248A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2023142243A (ja) 半導体装置