WO2015177910A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2015177910A1
WO2015177910A1 PCT/JP2014/063602 JP2014063602W WO2015177910A1 WO 2015177910 A1 WO2015177910 A1 WO 2015177910A1 JP 2014063602 W JP2014063602 W JP 2014063602W WO 2015177910 A1 WO2015177910 A1 WO 2015177910A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
trench
layer
semiconductor substrate
gate
Prior art date
Application number
PCT/JP2014/063602
Other languages
English (en)
French (fr)
Inventor
則 陳
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2016520879A priority Critical patent/JP6183550B2/ja
Priority to DE112014006692.3T priority patent/DE112014006692B4/de
Priority to PCT/JP2014/063602 priority patent/WO2015177910A1/ja
Priority to CN201480079213.6A priority patent/CN106463527B/zh
Priority to US15/120,874 priority patent/US9640644B1/en
Publication of WO2015177910A1 publication Critical patent/WO2015177910A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Definitions

  • the present invention relates to a semiconductor device having an Insulated Gate Bipolar Transistor (IGBT).
  • IGBT Insulated Gate Bipolar Transistor
  • planar IGBTs are used in planar IGBTs in which the MOS structure is a planar structure, it is necessary to secure an area necessary for device operation, and there is a limit to miniaturization. In addition, the high on voltage is limited.
  • the gate structure is a trench (vertical) structure, miniaturization is possible (see, for example, Patent Document 1). Also, the on-voltage characteristics can be improved by utilizing the electron injection effect at the bottom of the trench.
  • a cell is the smallest repeating pattern of vertical and longitudinal directions of a trench.
  • Active cell density is the number of cells in an area of 1 cm 2 .
  • the thinning rate is a ratio of the number of trenches serving as the emitter potential to the number of all trenches in one cell.
  • the present invention has been made to solve the problems as described above, and its object is to obtain a semiconductor device capable of suppressing the saturation current without adversely affecting the on voltage.
  • a semiconductor device comprises: an N-type semiconductor substrate; a plurality of trenches provided on the upper surface of the N-type semiconductor substrate; a gate trench provided in the trenches via an insulating film; A planar MOSFET provided on the upper surface of the N-type semiconductor substrate in the mesa portion, a P-type emitter layer provided between the trench and the planar MOSFET in the mesa portion, and a lower surface of the N-type semiconductor substrate
  • the planar MOSFET includes an N-type emitter layer, an N-type diffusion layer connected to the N-type semiconductor substrate, the N-type emitter layer, and the N-type diffusion layer.
  • planar gate provided on the N-type diffusion layer and the P-type base layer with a gate insulating film interposed therebetween. And The planar gate is connected to the gate trench, the P-type emitter layer has a higher impurity concentration than the P-type base layer, has the same emitter potential as the N-type emitter layer, and the N-type emitter layer It is characterized in that it is not in contact with the trench, and a trench type MOSFET is not configured.
  • a P-type emitter layer having a high impurity concentration is provided between the trench and the planar MOSFET, and the N-type emitter layer is not in contact with the trench.
  • the saturation current can be suppressed without adversely affecting the on voltage by increasing the channel length of the planar MOSFET and decreasing the active cell density without increasing the length of the P-type emitter layer.
  • FIG. 1 is a cross-sectional perspective view showing a semiconductor device according to Embodiment 1 of the present invention. It is the cross-sectional perspective view which abbreviate
  • FIG. 4 is a cross-sectional view taken along line I-II of FIG. 3;
  • FIG. 1 is a plan view showing a planar MOSFET according to Embodiment 1 of the present invention.
  • FIG. 6 is a cross-sectional view showing a planar IGBT according to Comparative Example 1;
  • FIG. 10 is a cross-sectional perspective view showing a trench IGBT according to Comparative Example 2;
  • FIG. 13 is a plan view for explaining the flow of electron current in Comparative Example 2;
  • FIG. 5 is a plan view for illustrating the flow of electron current of the semiconductor device according to the first embodiment of the present invention. It is a figure which shows the channel width dependence of saturation current density Jc (sat). It is a figure which shows the channel length dependence of saturation current density Jc (sat). It is a top view which shows the modification of the planar type
  • FIG. 6 is a cross-sectional perspective view showing a modified example of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional perspective view showing a modified example of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional perspective view showing a semiconductor device in accordance with a second embodiment of the present invention.
  • FIG. 15 is a cross-sectional view taken along line I-II of FIG. It is sectional drawing which shows the semiconductor device concerning Embodiment 3 of this invention.
  • FIG. 7 is a diagram showing on voltages of semiconductor devices according to Comparative Example 1 and Embodiments 1 to 3; It is a cross-sectional perspective view which shows the semiconductor device concerning Embodiment 4 of this invention.
  • FIG. 19 is a cross-sectional perspective view of the device of FIG. 18 with the flat gate omitted.
  • FIG. 19 is a cross-sectional perspective view in which the planar gate and the gate insulating film are omitted in the device of FIG. 18; FIG.
  • FIG. 21 is a cross-sectional view taken along line I-II of FIG. 20. It is a figure which shows the JC-VC output-characteristics waveform of the apparatus of the comparative example 1, the comparative example 2, and the embodiments 1 and 4 which have the same channel length. It is a figure which shows the JC short circuit interruption
  • FIG. 1 is a cross-sectional perspective view showing a semiconductor device according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional perspective view of the device of FIG. 1 with the flat gate omitted.
  • FIG. 3 is a cross-sectional perspective view in which the planar gate and the gate insulating film are omitted in the device of FIG.
  • FIG. 4 is a cross-sectional view taken along line I-II of FIG.
  • the high breakdown voltage class of 6500 V is shown as an example as an embodiment, the present invention can be applied regardless of the breakdown voltage class.
  • a plurality of trenches 2 are provided on the upper surface of the N ⁇ -type semiconductor substrate 1.
  • a gate trench 4 is provided in the trench 2 via the insulating film 3.
  • a planar MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) 5 is provided on the upper surface of the N ⁇ -type semiconductor substrate 1 in the mesa portion between the trenches 2.
  • a P + -type emitter layer 6 is provided between the trench 2 and the planar MOSFET 5.
  • An N-type buffer layer 7 and a P-type collector layer 8 are provided in order on the lower surface of the N ⁇ -type semiconductor substrate 1.
  • a collector electrode 9 is connected to the P-type collector layer 8.
  • Flat MOSFET5 includes a N + -type emitter layer 10, N - type and an upper portion of the semiconductor substrate 1, the N + type emitter layer 10 and the N - P type provided between the upper -type semiconductor substrate 1 base layer 12 And a planar gate 14 provided on these via the gate insulating film 13.
  • the N + -type emitter layer 10 is a source
  • the upper portion of the N ⁇ -type semiconductor substrate 1 is a drain
  • the P-type base layer 12 is a channel
  • the planar MOSFET 5 operates as an n-channel MOSFET.
  • the gate trench 4 and the planar gate 14 are polysilicon
  • the insulating film 3 and the gate insulating film 13 are oxide films.
  • the planar gate 14 is connected to the gate trench 4.
  • a P + -type emitter layer 6 is provided between the trench 2 and the N + -type emitter layer 10.
  • the P + -type emitter layer 6 has a higher impurity concentration than the P-type base layer 12 and has the same emitter potential as the N + -type emitter layer 10.
  • the N + -type emitter layer 10 is not in contact with the trench 2 and a trench-type MOSFET is not configured.
  • FIG. 5 is a plan view showing a planar MOSFET according to the first embodiment of the present invention. However, the gate insulating film 13 and the planar gate 14 are omitted. The upper portions of the N + -type emitter layer 10, the P-type base layer 12 and the N -- type semiconductor substrate 1 are sequentially arranged in the longitudinal direction of the trench 2 in plan view perpendicular to the upper surface of the N -- type semiconductor substrate 1 There is.
  • the width of the P-type base layer 12 along the short direction of the trench 2 in plan view is the channel width W.
  • the length of the P-type base layer 12 along the longitudinal direction of the trench 2 in a plan view is the channel length L.
  • FIG. 6 is a cross-sectional view showing a planar IGBT according to Comparative Example 1.
  • FIG. 7 is a cross-sectional perspective view showing a trench IGBT according to Comparative Example 2.
  • a plurality of dummy trenches 15 are provided on the upper surface of the N ⁇ -type semiconductor substrate 1.
  • a dummy gate trench 17 is provided in the dummy trench 15 via the insulating film 16.
  • Dummy gate trench 17 has the same emitter potential as N + -type emitter layer 10.
  • an N type diffusion region 18 is provided between the N ⁇ type semiconductor substrate 1 and the P type base layer 12.
  • FIG. 8 is a plan view for explaining the flow of the electron current of Comparative Example 2.
  • FIG. 9 is a plan view for illustrating the flow of the electron current of the semiconductor device according to the first embodiment of the present invention. The path of the electron current is indicated by an arrow.
  • the length of the P + -type emitter layer 6 is increased to reduce the active cell density, and the resistance component is increased to suppress the saturation current density Jc (sat).
  • a resistance component is generated in the path along which the electron current flows along the side of the trench 2, which adversely affects the on voltage.
  • the P + -type emitter layer 6 having a high impurity concentration is provided between the trench 2 and the planar MOSFET 5, and the N + -type emitter layer 10 is not in contact with the trench 2.
  • an electron current flows immediately below the channel of the planar MOSFET 5 and the P + -type emitter layer 6.
  • the on voltage is not adversely affected.
  • the saturation current is suppressed without adversely affecting the on voltage.
  • FIG. 10 is a diagram showing the channel width dependency of the saturation current density Jc (sat).
  • the channel length is 4 ⁇ m in FIG. 10 and the channel width is 2 ⁇ m in FIG. Jc (sat) is a characteristic indicating the current driving force of a unit area of the device when the gate voltage is constant. From FIGS. 10 and 11, it can be seen that if the channel width is narrower than 0.3 ⁇ m, Jc (sat) decreases sharply, and if the channel spacing is shorter than 3.0 ⁇ m, Jc (sat) decreases sharply. Accordingly, the channel width W is preferably 0.3 ⁇ m or more, and the channel length L is preferably 3.0 ⁇ m or more.
  • FIG. 12 is a plan view showing a variation of the planar MOSFET according to the first embodiment of the present invention.
  • the planar gate 14 of the planar MOSFET 5 is separated. Even in this case, the same effect as that of the above embodiment can be obtained.
  • FIG. 13 is a cross-sectional perspective view showing a variation of the semiconductor device according to the first embodiment of the present invention. There is no N-type buffer layer 7 on the lower surface of the N ⁇ -type semiconductor substrate 1. Even in this case, the same effect as that of the above embodiment can be obtained.
  • the trench 2 shown in the above embodiment has a round bottom shape.
  • the same effect as that of the above embodiment can be obtained by using the trench 2 having other shapes such as a square bottom and a bulging bottom, for example.
  • FIG. 14 is a cross-sectional perspective view showing the semiconductor device according to the second embodiment of the present invention.
  • FIG. 15 is a cross-sectional view taken along line I-II of FIG.
  • An N-type diffusion layer 19 to be a drain of the planar MOSFET 5 is provided on the entire surface of the cell region.
  • N-type diffusion layer 19, N - -type is connected to the semiconductor substrate 1, N - -type having a semiconductor impurity concentration higher than the substrate 1, it is shallower than the trench 2 depth. Since the N type diffusion layer 19 becomes a barrier layer of holes and the carrier concentration on the emitter side of the device is improved, the on voltage can be reduced.
  • Other configurations and effects are the same as in the first embodiment.
  • FIG. 16 is a cross-sectional view showing a semiconductor device according to the third embodiment of the present invention.
  • An N-type diffusion layer 19 is partially provided below the planar gate 14.
  • the other configuration is the same as that of the second embodiment. Even in this case, the same effect as that of the second embodiment can be obtained.
  • FIG. 17 is a diagram showing on voltages of the semiconductor devices according to Comparative Example 1 and Embodiments 1 to 3.
  • FIG. 18 is a cross-sectional perspective view showing the semiconductor device according to the fourth embodiment of the present invention.
  • FIG. 19 is a cross-sectional perspective view of the device of FIG. 18 with the flat gate omitted.
  • FIG. 20 is a sectional perspective view in which the planar gate and the gate insulating film are omitted in the device of FIG.
  • FIG. 21 is a cross-sectional view taken along line I-II of FIG.
  • a plurality of dummy trenches 15 are provided on the upper surface of the N ⁇ -type semiconductor substrate 1.
  • a dummy gate trench 17 is provided in the dummy trench 15 via the insulating film 16.
  • Dummy gate trench 17 has the same emitter potential as N + -type emitter layer 10.
  • the dummy gate trench 17 is polysilicon and the insulating film 16 is an oxide film.
  • planar MOSFET 5 is provided on the upper surface of the N ⁇ -type semiconductor substrate 1 in the mesa portion between the trenches 2, it is not provided between the dummy trenches.
  • the thinning rate can be increased along the widthwise direction of the trench 2 in plan view, the active cell density can be reduced, and Jc (sat) can be suppressed.
  • Other configurations and effects are the same as in the first embodiment.
  • the thinning rate of the fourth embodiment is the same as the thinning rate of the comparative example 2. It is understood that in the first and fourth embodiments, the saturation current Jc can be suppressed without adversely affecting the on voltage Vc.
  • FIG. 23 is a diagram showing the Jc short-circuit breaking ability of the devices of Comparative Example 1, Comparative Example 2, and Embodiments 1 and 4 having the same channel length.
  • the index indicating the short circuit interruption ability is the maximum pulse width TW which can be interrupted without destruction of the device.
  • TW of Comparative Example 1 is 1
  • Jc (sat) of Comparative Example 1 is 1.
  • the higher Jc (sat) generates heat in the device during the short and the shorter the time to withstand the short (TW).
  • the fourth embodiment suppresses Jc (sat), so it can be seen that it has a higher short circuit breaking capability.
  • FIG. 24 is a cross-sectional perspective view showing a variation of the semiconductor device according to the fourth embodiment of the present invention. Two mesa portions sandwich one gate trench 4. Even in this case, the same effect as that of the above embodiment can be obtained.
  • FIG. 25 is a cross-sectional perspective view showing the semiconductor device according to the fifth embodiment of the present invention.
  • the cross-sectional view along I-II in FIG. 25 is the same as FIG.
  • An N-type diffusion layer 19 to be a drain of the planar MOSFET 5 is provided on the entire surface of the cell region.
  • the N type diffusion layer 19 has a higher impurity concentration than the N ⁇ type semiconductor substrate 1, and the depth is shallower than the trench 2. Since the N type diffusion layer 19 becomes a barrier layer of holes and the carrier concentration on the emitter side of the device is improved, the on voltage can be reduced.
  • the other configuration and effects are the same as in the fourth embodiment.
  • the N-type diffusion layer 19 may be partially provided below the planar gate 14 as in the third embodiment. Even in this case, the same effect as that of the fifth embodiment can be obtained.
  • the semiconductor device is not limited to one formed of silicon, and may be formed of a wide band gap semiconductor having a larger band gap than silicon.
  • the wide band gap semiconductor is, for example, silicon carbide, gallium nitride based material, or diamond.
  • a semiconductor device formed of such a wide band gap semiconductor can be miniaturized because of high voltage resistance and allowable current density. By using this miniaturized device, it is possible to miniaturize a semiconductor module incorporating this device. Further, since the heat resistance of the device is high, the heat radiation fins of the heat sink can be miniaturized, and the water cooling portion can be air cooled, so that the semiconductor module can be further miniaturized. In addition, since the power loss of the device is low and the efficiency is high, the semiconductor module can be highly efficient.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　トレンチ（２）間のメサ部においてＮ－型半導体基板（１）の上面に平面型ＭＯＳＦＥＴ（５）が設けられている。メサ部においてトレンチ（２）と平面型ＭＯＳＦＥＴ（５）との間にＰ＋型エミッタ層（６）が設けられている。Ｎ－型半導体基板（１）の下面にＰ型コレクタ層（８）が設けられている。平面型ＭＯＳＦＥＴ（５）は、Ｎ＋型エミッタ層（１０）と、Ｎ－型半導体基板（１）の上部と、Ｐ型ベース層（１２）と、それらの上にゲート絶縁膜（１３）を介して設けられた平面ゲート（１４）とを有する。平面ゲート（１４）はゲートトレンチ（４）に接続されている。Ｐ＋型エミッタ層（６）は、Ｐ型ベース層（１２）より高い不純物濃度を持ち、Ｎ＋型エミッタ層（１０）と同じエミッタ電位を有する。Ｎ＋型エミッタ層（１０）はトレンチ（２）に接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていない。

Description

半導体装置
　本発明は、絶縁ゲート型バイポーラトランジスタ（IGBT: Insulated Gate Bipolar Transistor）を有する半導体装置に関する。
　ＭＯＳ構造がプレーナ構造の平面型ＩＧＢＴでは平面ゲートを使用しているため、デバイス動作に必要な領域を確保しなければならず、微細化に限界がある。また、高オン電圧の制限を受けてしまう。これに対して、トレンチ型ＩＧＢＴでは、ゲート構造がトレンチ（縦）構造となるため、微細化が可能である（例えば、特許文献１参照）。また、トレンチ底での電子注入効果を利用してオン電圧特性を改善することができる。
日本特開２０００－２２８５１９号公報
　しかし、トレンチ型ＩＧＢＴでは、高アクティブセル密度により飽和電流密度が高く、短絡遮断能力が低いという問題がある。セルとは、トレンチの垂直方向及び長手方向の最小繰り返しパターンである。アクティブセル密度とは、１ｃｍ２の面積内のセルの数である。下記式にてアクティブセル密度を定義する。
アクティブセル密度＝１／（トレンチの垂直方向の最小繰り返し寸法＊トレンチの長手方向の最小繰り返し寸法）
　また、一つのセルあたりのトレンチの数（以下、間引き率）が増加できない場合、Ｐ＋型エミッタ層のトレンチ長手方向の幅を大きくすれば飽和電流を低減できるが、オン電圧が増加する。間引き率とは、一つのセル内の全てのトレンチの数に対するエミッタ電位となるトレンチの数の割合である。下記式にて間引き率を定義する。
間引き率＝セル内のエミッタ電位となるトレンチの数／セル内の全てのトレンチの数
　本発明は、上述のような課題を解決するためになされたもので、その目的はオン電圧に悪影響を及ぼさずに飽和電流を抑えることができる半導体装置を得るものである。
　本発明に係る半導体装置は、Ｎ型半導体基板と、前記Ｎ型半導体基板の上面に設けられた複数のトレンチと、前記トレンチ内に絶縁膜を介して設けられたゲートトレンチと、前記トレンチ間のメサ部において前記Ｎ型半導体基板の上面に設けられた平面型ＭＯＳＦＥＴと、前記メサ部において前記トレンチと前記平面型ＭＯＳＦＥＴとの間に設けられたＰ型エミッタ層と、前記Ｎ型半導体基板の下面に設けられたＰ型コレクタ層とを備え、前記平面型ＭＯＳＦＥＴは、Ｎ型エミッタ層と、前記Ｎ型半導体基板に接続されたＮ型拡散層と、前記Ｎ型エミッタ層と前記Ｎ型拡散層との間に設けられたＰ型ベース層と、前記Ｎ型エミッタ層の一部と前記Ｎ型拡散層と前記Ｐ型ベース層の上にゲート絶縁膜を介して設けられた平面ゲートとを有し、前記平面ゲートは前記ゲートトレンチに接続され、前記Ｐ型エミッタ層は、前記Ｐ型ベース層より高い不純物濃度を持ち、前記Ｎ型エミッタ層と同じエミッタ電位を有し、前記Ｎ型エミッタ層は前記トレンチに接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていないことを特徴とする。
　本発明では、不純物濃度が高いＰ型エミッタ層がトレンチと平面型ＭＯＳＦＥＴとの間に設けられていてＮ型エミッタ層がトレンチに接していない。従って、電子電流がトレンチのサイドに沿って流れる経路が無く、その経路の抵抗成分が無いため、オン電圧に悪影響を及ぼさない。そして、Ｐ型エミッタ層の長さを増加させず、平面型ＭＯＳＦＥＴのチャネル長さを増加させてアクティブセル密度を低下させることにより、オン電圧に悪影響を及ぼさずに飽和電流を抑えることができる。
本発明の実施の形態１に係る半導体装置を示す断面斜視図である。 図１の装置において平面ゲートを省略した断面斜視図である。 図１の装置において平面ゲートとゲート絶縁膜を省略した断面斜視図である。 図３のＩ－ＩＩに沿った断面図である。 本発明の実施の形態１に係る平面型ＭＯＳＦＥＴを示す平面図である。 比較例１に係る平面型ＩＧＢＴを示す断面図である。 比較例２に係るトレンチ型ＩＧＢＴを示す断面斜視図である。 比較例２の電子電流の流れを説明するための平面図である。 本発明の実施の形態１に係る半導体装置の電子電流の流れを説明するための平面図である。 飽和電流密度Ｊｃ（ｓａｔ）のチャネル幅依存性を示す図である。 飽和電流密度Ｊｃ（ｓａｔ）のチャネル長依存性を示す図である。 本発明の実施の形態１に係る平面型ＭＯＳＦＥＴの変型例を示す平面図である。 本発明の実施の形態１に係る半導体装置の変型例を示す断面斜視図である。 本発明の実施の形態２に係る半導体装置を示す断面斜視図である。 図１４のＩ－ＩＩに沿った断面図である。 本発明の実施の形態３に係る半導体装置を示す断面図である。 比較例１と実施の形態１～３に係る半導体装置のオン電圧を示す図である。 本発明の実施の形態４に係る半導体装置を示す断面斜視図である。 図１８の装置において平面ゲートを省略した断面斜視図である。 図１８の装置において平面ゲートとゲート絶縁膜を省略した断面斜視図である。 図２０のＩ－ＩＩに沿った断面図である。 同じチャネル長を持つ比較例１、比較例２、実施の形態１，４の装置のＪＣ－ＶＣ出力特性波形を示す図である。 同じチャネル長を持つ比較例１、比較例２、実施の形態１，４の装置のＪＣ短絡遮断能力を示す図である。 本発明の実施の形態４に係る半導体装置の変型例を示す断面斜視図である。 本発明の実施の形態５に係る半導体装置を示す断面斜視図である。
　本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、本発明の実施の形態１に係る半導体装置を示す断面斜視図である。図２は図１の装置において平面ゲートを省略した断面斜視図である。図３は図１の装置において平面ゲートとゲート絶縁膜を省略した断面斜視図である。図４は図３のＩ－ＩＩに沿った断面図である。なお、実施の形態として６５００Ｖの高耐圧クラスを例に示すが、耐圧クラスに関わらず本発明を適用することができる。
　Ｎ－型半導体基板１の上面に複数のトレンチ２が設けられている。トレンチ２内に絶縁膜３を介してゲートトレンチ４が設けられている。トレンチ２間のメサ部においてＮ－型半導体基板１の上面に平面型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）５が設けられている。メサ部においてトレンチ２と平面型ＭＯＳＦＥＴ５との間にＰ＋型エミッタ層６が設けられている。Ｎ－型半導体基板１の下面にＮ型バッファ層７とＰ型コレクタ層８が順に設けられている。Ｐ型コレクタ層８にはコレクタ電極９が接続されている。
　平面型ＭＯＳＦＥＴ５は、Ｎ＋型エミッタ層１０と、Ｎ－型半導体基板１の上部と、Ｎ＋型エミッタ層１０とＮ－型半導体基板１の上部との間に設けられたＰ型ベース層１２と、これらの上にゲート絶縁膜１３を介して設けられた平面ゲート１４とを有する。Ｎ＋型エミッタ層１０はソースとなり、Ｎ－型半導体基板１の上部はドレインとなり、Ｐ型ベース層１２はチャネルとなって平面型ＭＯＳＦＥＴ５はｎチャネルＭＯＳＦＥＴとして動作する。ゲートトレンチ４と平面ゲート１４はポリシリコンであり、絶縁膜３とゲート絶縁膜１３は酸化膜である。
　平面ゲート１４はゲートトレンチ４に接続されている。トレンチ２とＮ＋型エミッタ層１０との間にＰ＋型エミッタ層６が設けられている。Ｐ＋型エミッタ層６は、Ｐ型ベース層１２より高い不純物濃度を持ち、Ｎ＋型エミッタ層１０と同じエミッタ電位を有する。Ｎ＋型エミッタ層１０はトレンチ２に接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていない。
　図５は、本発明の実施の形態１に係る平面型ＭＯＳＦＥＴを示す平面図である。ただし、ゲート絶縁膜１３と平面ゲート１４は省略している。Ｎ＋型エミッタ層１０とＰ型ベース層１２とＮ－型半導体基板１の上部は、Ｎ－型半導体基板１の上面に対して垂直な平面視においてトレンチ２の長手方向に沿って順に並んでいる。
　平面視においてトレンチ２の短手方向に沿ったＰ型ベース層１２の幅がチャネル幅Ｗである。平面視においてトレンチ２の長手方向に沿ったＰ型ベース層１２の長さがチャネル長さＬである。長さＬを調整することでトレンチ２の長手方向のアクティブセル密度を調整することができる。
　続いて本実施の形態の効果を比較例１，２と比較しながら説明する。図６は比較例１に係る平面型ＩＧＢＴを示す断面図である。図７は比較例２に係るトレンチ型ＩＧＢＴを示す断面斜視図である。比較例２においてＮ－型半導体基板１の上面に複数のダミートレンチ１５が設けられている。ダミートレンチ１５内に絶縁膜１６を介してダミーゲートトレンチ１７が設けられている。ダミーゲートトレンチ１７はＮ＋型エミッタ層１０と同じエミッタ電位を有する。また、Ｎ－型半導体基板１とＰ型ベース層１２の間にＮ型拡散領域１８が設けられている。
　耐圧モード（Ｖｇｅ＝０Ｖ，Ｖｃｅ＝Ｖｃｃ）でゲートトレンチ４とダミートレンチ１５はフィールドプレートとして動作する。従って、Ｎ－型半導体基板１の厚みと比抵抗率が同じ条件で比較例２は比較例１より高い耐圧が得られる。
　図８は、比較例２の電子電流の流れを説明するための平面図である。図９は、本発明の実施の形態１に係る半導体装置の電子電流の流れを説明するための平面図である。電子電流の経路を矢印で示す。
　比較例２の場合、Ｐ＋型エミッタ層６の長さを大きくしてアクティブセル密度を低下させ、抵抗成分を増加させて飽和電流密度Ｊｃ（ｓａｔ）を抑制する。しかし、電子電流がトレンチ２のサイドに沿って流れる経路に抵抗成分を生じ、オン電圧に悪影響を及ぼす。
　一方、本実施の形態では不純物濃度が高いＰ＋型エミッタ層６がトレンチ２と平面型ＭＯＳＦＥＴ５との間に設けられていてＮ＋型エミッタ層１０がトレンチ２に接していない。従って、電子電流がトレンチ２のサイドに沿って流れる経路が無い。このため、電子電流が平面型ＭＯＳＦＥＴ５のチャネルとＰ＋型エミッタ層６の直下に流れる。その結果、トレンチ型ＩＧＢＴのような抵抗成分が無いため、オン電圧に悪影響を及ぼさない。そして、Ｐ＋型エミッタ層６の長さを増加させず、平面型ＭＯＳＦＥＴ５のチャネル長さＬを増加させてアクティブセル密度を低下させることにより、オン電圧に悪影響を及ぼさずに飽和電流を抑えることができる。
　図１０は、飽和電流密度Ｊｃ（ｓａｔ）のチャネル幅依存性を示す図である。図１１は、飽和電流密度Ｊｃ（ｓａｔ）のチャネル長依存性を示す図である。評価条件はＶＧＥ＝１３．５Ｖ、ＶＣＥ＝２０Ｖ、Ｔｊ＝２５℃である。図１０ではチャネル長が４μｍ、図１１ではチャネル幅が２μｍである。Ｊｃ（ｓａｔ）は、ゲート電圧が一定の場合、デバイスの単位面積の電流駆動力を示す特性である。図１０と図１１からチャネル幅が０．３μｍより狭いとＪｃ（ｓａｔ）が激減し、チャネル間隔が３．０μｍより短いとＪｃ（ｓａｔ）が激減することが分かる。従って、チャネル幅Ｗは０．３μｍ以上であり、チャネル長さＬは３．０μｍ以上であることが好ましい。
　図１２は、本発明の実施の形態１に係る平面型ＭＯＳＦＥＴの変型例を示す平面図である。平面型ＭＯＳＦＥＴ５の平面ゲート１４が分離している。この場合でも上記実施の形態と同じ効果を得ることができる。
　図１３は、本発明の実施の形態１に係る半導体装置の変型例を示す断面斜視図である。Ｎ－型半導体基板１の下面にＮ型バッファ層７が無い。この場合でも上記実施の形態と同じ効果を得ることができる。
　また、上記実施の形態に示したトレンチ２は丸い底の形状を持つ。ただし、これに限らず、例えば四角い底、膨らむ底など他の形状を持つトレンチ２を用いても上記実施の形態と同じ効果を得ることができる。
実施の形態２．
　図１４は、本発明の実施の形態２に係る半導体装置を示す断面斜視図である。図１５は図１４のＩ－ＩＩに沿った断面図である。平面型ＭＯＳＦＥＴ５のドレインとなるＮ型拡散層１９がセル領域全面に設けられている。Ｎ型拡散層１９は、Ｎ－型半導体基板１に接続され、Ｎ－型半導体基板１より高い不純物濃度を持ち、深さがトレンチ２よりも浅い。Ｎ型拡散層１９がホールのバリア層になり装置のエミッタ側のキャリア濃度が向上するため、オン電圧を低減することができる。その他の構成及び効果は実施の形態１と同様である。
実施の形態３．
　図１６は、本発明の実施の形態３に係る半導体装置を示す断面図である。Ｎ型拡散層１９が平面ゲート１４の下方に部分的に設けられている。その他の構成は実施の形態２と同様である。この場合でも実施の形態２と同様の効果を得ることができる。
　図１７は、比較例１と実施の形態１～３に係る半導体装置のオン電圧を示す図である。評価条件はＶＧＥ＝１５Ｖ、ＪＣ＝定格電流密度、Ｔｊ＝２５℃である。実施の形態２，３では実施の形態１よりもオン電圧が更に低減することが分かる。
実施の形態４．
　図１８は、本発明の実施の形態４に係る半導体装置を示す断面斜視図である。図１９は図１８の装置において平面ゲートを省略した断面斜視図である。図２０は図１８の装置において平面ゲートとゲート絶縁膜を省略した断面斜視図である。図２１は図２０のＩ－ＩＩに沿った断面図である。
　Ｎ－型半導体基板１の上面に複数のダミートレンチ１５が設けられている。ダミートレンチ１５内に絶縁膜１６を介してダミーゲートトレンチ１７が設けられている。ダミーゲートトレンチ１７はＮ＋型エミッタ層１０と同じエミッタ電位を有する。ダミーゲートトレンチ１７はポリシリコンであり、絶縁膜１６は酸化膜である。
　トレンチ２間のメサ部においてＮ－型半導体基板１の上面に平面型ＭＯＳＦＥＴ５が設けられているが、ダミートレンチ間には設けられていない。これにより、平面視においてトレンチ２の短手方向に沿って間引き率を増加させ、アクティブセル密度を低下させ、Ｊｃ（ｓａｔ）を抑制することができる。その他の構成及び効果は実施の形態１と同様である。
　図２２は、同じチャネル長を持つ比較例１、比較例２、実施の形態１，４の装置のＪＣ－ＶＣ出力特性波形を示す図である。評価条件はＶＧＥ＝１３．５Ｖ、Ｔｊ＝２５℃である。実施の形態４の間引き率は比較例２の間引き率小と同じにした。実施の形態１，４ではオン電圧Ｖｃに悪影響を及ぼさずに飽和電流Ｊｃを抑えることができることが分かる。
　図２３は、同じチャネル長を持つ比較例１、比較例２、実施の形態１，４の装置のＪｃ短絡遮断能力を示す図である。評価条件はＶＣＣ＝４５００Ｖ、ＶＧＥ＝１５Ｖ、Ｔｊ＝１２５℃である。短絡遮断能力を示す指標とは、デバイスが破壊せずに遮断可能な最大のパルス幅ＴＷである。ここでは比較例１のＴＷを１とし、比較例１のＪｃ（ｓａｔ）を１とする。Ｊｃ（ｓａｔ）が高くなるほど、短絡中にデバイスの中に熱を発生し、短絡に耐える時間（ＴＷ）が短くなる。実施の形態４は、Ｊｃ（ｓａｔ）を抑えたため、より高い短絡遮断能力を持つことが分かる。
　図２４は、本発明の実施の形態４に係る半導体装置の変型例を示す断面斜視図である。２つのメサ部が１つのゲートトレンチ４を挟んでいる。この場合でも上記実施の形態と同じ効果を得ることができる。
実施の形態５．
　図２５は、本発明の実施の形態５に係る半導体装置を示す断面斜視図である。図２５のＩ－ＩＩに沿った断面図は図１５と同じである。平面型ＭＯＳＦＥＴ５のドレインとなるＮ型拡散層１９がセル領域全面に設けられている。Ｎ型拡散層１９は、Ｎ－型半導体基板１より高い不純物濃度を持ち、深さがトレンチ２よりも浅い。Ｎ型拡散層１９がホールのバリア層になり装置のエミッタ側のキャリア濃度が向上するため、オン電圧を低減することができる。その他の構成及び効果は実施の形態４と同様である。また、実施の形態５において実施の形態３と同様にＮ型拡散層１９を平面ゲート１４の下方に部分的に設けてもよい。この場合でも実施の形態５と同様の効果を得ることができる。
　なお、半導体装置は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された装置を用いることで、この装置を組み込んだ半導体モジュールも小型化できる。また、装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１　Ｎ－型半導体基板、２　トレンチ、３，１６　絶縁膜、４　ゲートトレンチ、５　平面型ＭＯＳＦＥＴ、６　Ｐ＋型エミッタ層、８　Ｐ型コレクタ層、１０　Ｎ＋型エミッタ層、１２　Ｐ型ベース層、１３　ゲート絶縁膜、１４　平面ゲート、１５　ダミートレンチ、１７　ダミーゲートトレンチ、１９　Ｎ型拡散層

Claims (6)

  1. 　Ｎ型半導体基板と、
    　前記Ｎ型半導体基板の上面に設けられた複数のトレンチと、
    　前記トレンチ内に絶縁膜を介して設けられたゲートトレンチと、
    　前記トレンチ間のメサ部において前記Ｎ型半導体基板の上面に設けられた平面型ＭＯＳＦＥＴと、
    　前記メサ部において前記トレンチと前記平面型ＭＯＳＦＥＴとの間に設けられたＰ型エミッタ層と、
    　前記Ｎ型半導体基板の下面に設けられたＰ型コレクタ層とを備え、
    　前記平面型ＭＯＳＦＥＴは、Ｎ型エミッタ層と、前記Ｎ型半導体基板に接続されたＮ型拡散層と、前記Ｎ型エミッタ層と前記Ｎ型拡散層との間に設けられたＰ型ベース層と、前記Ｎ型エミッタ層の一部と前記Ｎ型拡散層と前記Ｐ型ベース層の上にゲート絶縁膜を介して設けられた平面ゲートとを有し、
    　前記平面ゲートは前記ゲートトレンチに接続され、
    　前記Ｐ型エミッタ層は、前記Ｐ型ベース層より高い不純物濃度を持ち、前記Ｎ型エミッタ層と同じエミッタ電位を有し、
    　前記Ｎ型エミッタ層は前記トレンチに接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていないことを特徴とする半導体装置。
  2. 　前記Ｎ型エミッタ層と前記Ｐ型ベース層と前記Ｎ型拡散層は、前記Ｎ型半導体基板の前記上面に対して垂直な平面視において前記トレンチの長手方向に沿って順に並んでいることを特徴とする請求項１に記載の半導体装置。
  3. 　前記平面視において前記トレンチの短手方向に沿った前記Ｐ型ベース層の幅は０．３μｍ以上であることを特徴とする請求項２に記載の半導体装置。
  4. 　前記平面視において前記トレンチの長手方向に沿った前記Ｐ型ベース層の長さは３．０μｍ以上であることを特徴とする請求項２又は３に記載の半導体装置。
  5. 　前記Ｎ型拡散層は、前記Ｎ型半導体基板より高い不純物濃度を持ち、深さが前記トレンチよりも浅いことを特徴とする請求項１～４の何れか１項に記載の半導体装置。
  6. 　前記Ｎ型半導体基板の上面に設けられた複数のダミートレンチと、
    　前記ダミートレンチ内に絶縁膜を介して設けられ前記Ｎ型エミッタ層と同じエミッタ電位を有するダミーゲートトレンチとを備えることを特徴とする請求項１～５の何れか１項に記載の半導体装置。
PCT/JP2014/063602 2014-05-22 2014-05-22 半導体装置 WO2015177910A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016520879A JP6183550B2 (ja) 2014-05-22 2014-05-22 半導体装置
DE112014006692.3T DE112014006692B4 (de) 2014-05-22 2014-05-22 Halbleiteranordnung
PCT/JP2014/063602 WO2015177910A1 (ja) 2014-05-22 2014-05-22 半導体装置
CN201480079213.6A CN106463527B (zh) 2014-05-22 2014-05-22 半导体装置
US15/120,874 US9640644B1 (en) 2014-05-22 2014-05-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/063602 WO2015177910A1 (ja) 2014-05-22 2014-05-22 半導体装置

Publications (1)

Publication Number Publication Date
WO2015177910A1 true WO2015177910A1 (ja) 2015-11-26

Family

ID=54553603

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/063602 WO2015177910A1 (ja) 2014-05-22 2014-05-22 半導体装置

Country Status (5)

Country Link
US (1) US9640644B1 (ja)
JP (1) JP6183550B2 (ja)
CN (1) CN106463527B (ja)
DE (1) DE112014006692B4 (ja)
WO (1) WO2015177910A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206679B (zh) * 2016-08-31 2019-08-23 电子科技大学 一种逆导型igbt
CN108682688B (zh) * 2018-02-13 2020-11-10 株洲中车时代半导体有限公司 一种具有三维沟道的复合栅igbt芯片
GB2585696B (en) * 2019-07-12 2021-12-15 Mqsemi Ag Semiconductor device and method for producing same
GB2586158B (en) 2019-08-08 2022-04-13 Mqsemi Ag Semiconductor device and method for producing same
JP7330092B2 (ja) * 2019-12-25 2023-08-21 三菱電機株式会社 半導体装置
GB2590716B (en) 2019-12-30 2023-12-20 Mqsemi Ag Fortified trench planar MOS power transistor
US11404460B2 (en) * 2020-01-07 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate field effect transistor
US11342422B2 (en) * 2020-07-30 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor device and associated memory device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347414A (ja) * 1992-06-12 1993-12-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6303410B1 (en) * 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
JP2003224278A (ja) * 2002-01-31 2003-08-08 Mitsubishi Electric Corp 絶縁ゲート型半導体装置とその製造方法
JP2007088010A (ja) * 2005-09-20 2007-04-05 Denso Corp 半導体装置およびその製造方法
JP2008141056A (ja) * 2006-12-04 2008-06-19 Toyota Central R&D Labs Inc 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3924975B2 (ja) 1999-02-05 2007-06-06 富士電機デバイステクノロジー株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP4857566B2 (ja) * 2005-01-27 2012-01-18 富士電機株式会社 絶縁ゲート型半導体装置とその製造方法
JP5145665B2 (ja) 2006-07-26 2013-02-20 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
US8441046B2 (en) * 2010-10-31 2013-05-14 Alpha And Omega Semiconductor Incorporated Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
CN102184949B (zh) 2011-05-09 2012-09-12 电子科技大学 一种深槽侧氧调制的平面型绝缘栅双极型晶体管
JP6017127B2 (ja) * 2011-09-30 2016-10-26 株式会社東芝 炭化珪素半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347414A (ja) * 1992-06-12 1993-12-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6303410B1 (en) * 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
JP2003224278A (ja) * 2002-01-31 2003-08-08 Mitsubishi Electric Corp 絶縁ゲート型半導体装置とその製造方法
JP2007088010A (ja) * 2005-09-20 2007-04-05 Denso Corp 半導体装置およびその製造方法
JP2008141056A (ja) * 2006-12-04 2008-06-19 Toyota Central R&D Labs Inc 半導体装置

Also Published As

Publication number Publication date
US20170110562A1 (en) 2017-04-20
JPWO2015177910A1 (ja) 2017-04-20
CN106463527B (zh) 2020-01-14
CN106463527A (zh) 2017-02-22
JP6183550B2 (ja) 2017-08-23
US9640644B1 (en) 2017-05-02
DE112014006692B4 (de) 2023-09-14
DE112014006692T5 (de) 2017-02-16

Similar Documents

Publication Publication Date Title
JP7105752B2 (ja) 絶縁ゲート型炭化珪素半導体装置
US20220149167A1 (en) Semiconductor device and power converter
WO2015177910A1 (ja) 半導体装置
JP4967236B2 (ja) 半導体素子
US10276666B2 (en) Semiconductor device
JP6508099B2 (ja) 半導体素子
US20170294526A1 (en) Reverse-conducting semiconductor device
US20160268181A1 (en) Semiconductor device
JPWO2017208734A1 (ja) 半導体装置
JPH11345969A (ja) 電力用半導体装置
JP2002280555A (ja) 半導体装置
JP2009033036A (ja) 半導体装置及びこれを用いた電気回路装置
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP2005183563A (ja) 半導体装置
JP6626021B2 (ja) 窒化物半導体装置
CN112201690B (zh) Mosfet晶体管
JP2005011846A (ja) 半導体装置
JP5652409B2 (ja) 半導体素子
US20160343848A1 (en) Transistor Arrangement Including Power Transistors and Voltage Limiting Means
US20220344455A1 (en) Semiconductor device
JP5261893B2 (ja) トレンチ型絶縁ゲートバイポーラトランジスタ
US20230072827A1 (en) Trench gate silicon carbide mosfet with high reliability
JPWO2015107614A1 (ja) 電力用半導体装置
JP6651801B2 (ja) 半導体装置および半導体装置の製造方法
WO2019049251A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14892609

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016520879

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15120874

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112014006692

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14892609

Country of ref document: EP

Kind code of ref document: A1