JP6183550B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6183550B2
JP6183550B2 JP2016520879A JP2016520879A JP6183550B2 JP 6183550 B2 JP6183550 B2 JP 6183550B2 JP 2016520879 A JP2016520879 A JP 2016520879A JP 2016520879 A JP2016520879 A JP 2016520879A JP 6183550 B2 JP6183550 B2 JP 6183550B2
Authority
JP
Japan
Prior art keywords
type
trench
semiconductor substrate
layer
emitter layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016520879A
Other languages
English (en)
Other versions
JPWO2015177910A1 (ja
Inventor
則 陳
則 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015177910A1 publication Critical patent/JPWO2015177910A1/ja
Application granted granted Critical
Publication of JP6183550B2 publication Critical patent/JP6183550B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、絶縁ゲート型バイポーラトランジスタ（IGBT: Insulated Gate Bipolar Transistor）を有する半導体装置に関する。
ＭＯＳ構造がプレーナ構造の平面型ＩＧＢＴでは平面ゲートを使用しているため、デバイス動作に必要な領域を確保しなければならず、微細化に限界がある。また、高オン電圧の制限を受けてしまう。これに対して、トレンチ型ＩＧＢＴでは、ゲート構造がトレンチ（縦）構造となるため、微細化が可能である（例えば、特許文献１参照）。また、トレンチ底での電子注入効果を利用してオン電圧特性を改善することができる。
日本特開２０００−２２８５１９号公報
しかし、トレンチ型ＩＧＢＴでは、高アクティブセル密度により飽和電流密度が高く、短絡遮断能力が低いという問題がある。セルとは、トレンチの垂直方向及び長手方向の最小繰り返しパターンである。アクティブセル密度とは、１ｃｍ２の面積内のセルの数である。下記式にてアクティブセル密度を定義する。
アクティブセル密度＝１／（トレンチの垂直方向の最小繰り返し寸法＊トレンチの長手方向の最小繰り返し寸法）
また、一つのセルあたりのトレンチの数（以下、間引き率）が増加できない場合、Ｐ＋型エミッタ層のトレンチ長手方向の幅を大きくすれば飽和電流を低減できるが、オン電圧が増加する。間引き率とは、一つのセル内の全てのトレンチの数に対するエミッタ電位となるトレンチの数の割合である。下記式にて間引き率を定義する。
間引き率＝セル内のエミッタ電位となるトレンチの数／セル内の全てのトレンチの数
本発明は、上述のような課題を解決するためになされたもので、その目的はオン電圧に悪影響を及ぼさずに飽和電流を抑えることができる半導体装置を得るものである。
本発明に係る半導体装置は、Ｎ型半導体基板と、前記Ｎ型半導体基板の上面に設けられた複数のトレンチと、前記トレンチ内に絶縁膜を介して設けられたゲートトレンチと、前記トレンチ間のメサ部において前記Ｎ型半導体基板の上面に設けられた平面型ＭＯＳＦＥＴと、前記メサ部において、前記Ｎ型半導体基板の前記上面に対して垂直な平面視において前記トレンチの短手方向で前記トレンチと前記平面型ＭＯＳＦＥＴとの間に設けられたＰ型エミッタ層と、前記Ｎ型半導体基板の下面に設けられたＰ型コレクタ層とを備え、前記平面型ＭＯＳＦＥＴは、Ｎ型エミッタ層と、前記Ｎ型半導体基板の上部と、前記Ｎ型エミッタ層と前記Ｎ型半導体基板の上部との間に設けられたＰ型ベース層と、前記Ｎ型エミッタ層の一部と前記Ｎ型半導体基板の上部と前記Ｐ型ベース層の上にゲート絶縁膜を介して設けられた平面ゲートとを有し、前記平面ゲートは前記ゲートトレンチに接続され、前記Ｐ型エミッタ層は、前記Ｐ型ベース層より高い不純物濃度を持ち、前記Ｎ型エミッタ層と同じエミッタ電位を有し、前記Ｎ型エミッタ層及び前記Ｐ型ベース層と前記トレンチとの間に前記Ｐ型エミッタ層が存在して、前記Ｎ型エミッタ層及び前記Ｐ型ベース層は前記トレンチ内の前記絶縁膜に接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていないことを特徴とする。
本発明では、不純物濃度が高いＰ型エミッタ層がトレンチと平面型ＭＯＳＦＥＴとの間に設けられていてＮ型エミッタ層がトレンチに接していない。従って、電子電流がトレンチのサイドに沿って流れる経路が無く、その経路の抵抗成分が無いため、オン電圧に悪影響を及ぼさない。そして、Ｐ型エミッタ層の長さを増加させず、平面型ＭＯＳＦＥＴのチャネル長さを増加させてアクティブセル密度を低下させることにより、オン電圧に悪影響を及ぼさずに飽和電流を抑えることができる。
本発明の実施の形態１に係る半導体装置を示す断面斜視図である。 図１の装置において平面ゲートを省略した断面斜視図である。 図１の装置において平面ゲートとゲート絶縁膜を省略した断面斜視図である。 図３のＩ−ＩＩに沿った断面図である。 本発明の実施の形態１に係る平面型ＭＯＳＦＥＴを示す平面図である。 比較例１に係る平面型ＩＧＢＴを示す断面図である。 比較例２に係るトレンチ型ＩＧＢＴを示す断面斜視図である。 比較例２の電子電流の流れを説明するための平面図である。 本発明の実施の形態１に係る半導体装置の電子電流の流れを説明するための平面図である。 飽和電流密度Ｊｃ（ｓａｔ）のチャネル幅依存性を示す図である。 飽和電流密度Ｊｃ（ｓａｔ）のチャネル長依存性を示す図である。 本発明の実施の形態１に係る平面型ＭＯＳＦＥＴの変型例を示す平面図である。 本発明の実施の形態１に係る半導体装置の変型例を示す断面斜視図である。 本発明の実施の形態２に係る半導体装置を示す断面斜視図である。 図１４のＩ−ＩＩに沿った断面図である。 本発明の実施の形態３に係る半導体装置を示す断面図である。 比較例１と実施の形態１〜３に係る半導体装置のオン電圧を示す図である。 本発明の実施の形態４に係る半導体装置を示す断面斜視図である。 図１８の装置において平面ゲートを省略した断面斜視図である。 図１８の装置において平面ゲートとゲート絶縁膜を省略した断面斜視図である。 図２０のＩ−ＩＩに沿った断面図である。 同じチャネル長を持つ比較例１、比較例２、実施の形態１，４の装置のＪＣ−ＶＣ出力特性波形を示す図である。 同じチャネル長を持つ比較例１、比較例２、実施の形態１，４の装置のＪＣ短絡遮断能力を示す図である。 本発明の実施の形態４に係る半導体装置の変型例を示す断面斜視図である。 本発明の実施の形態５に係る半導体装置を示す断面斜視図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面斜視図である。図２は図１の装置において平面ゲートを省略した断面斜視図である。図３は図１の装置において平面ゲートとゲート絶縁膜を省略した断面斜視図である。図４は図３のＩ−ＩＩに沿った断面図である。なお、実施の形態として６５００Ｖの高耐圧クラスを例に示すが、耐圧クラスに関わらず本発明を適用することができる。
Ｎ−型半導体基板１の上面に複数のトレンチ２が設けられている。トレンチ２内に絶縁膜３を介してゲートトレンチ４が設けられている。トレンチ２間のメサ部においてＮ−型半導体基板１の上面に平面型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）５が設けられている。メサ部においてトレンチ２と平面型ＭＯＳＦＥＴ５との間にＰ＋型エミッタ層６が設けられている。Ｎ−型半導体基板１の下面にＮ型バッファ層７とＰ型コレクタ層８が順に設けられている。Ｐ型コレクタ層８にはコレクタ電極９が接続されている。
平面型ＭＯＳＦＥＴ５は、Ｎ＋型エミッタ層１０と、Ｎ−型半導体基板１の上部と、Ｎ＋型エミッタ層１０とＮ−型半導体基板１の上部との間に設けられたＰ型ベース層１２と、これらの上にゲート絶縁膜１３を介して設けられた平面ゲート１４とを有する。Ｎ＋型エミッタ層１０はソースとなり、Ｎ−型半導体基板１の上部はドレインとなり、Ｐ型ベース層１２はチャネルとなって平面型ＭＯＳＦＥＴ５はｎチャネルＭＯＳＦＥＴとして動作する。ゲートトレンチ４と平面ゲート１４はポリシリコンであり、絶縁膜３とゲート絶縁膜１３は酸化膜である。
平面ゲート１４はゲートトレンチ４に接続されている。トレンチ２とＮ＋型エミッタ層１０との間にＰ＋型エミッタ層６が設けられている。Ｐ＋型エミッタ層６は、Ｐ型ベース層１２より高い不純物濃度を持ち、Ｎ＋型エミッタ層１０と同じエミッタ電位を有する。Ｎ＋型エミッタ層１０はトレンチ２に接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていない。
図５は、本発明の実施の形態１に係る平面型ＭＯＳＦＥＴを示す平面図である。ただし、ゲート絶縁膜１３と平面ゲート１４は省略している。Ｎ＋型エミッタ層１０とＰ型ベース層１２とＮ−型半導体基板１の上部は、Ｎ−型半導体基板１の上面に対して垂直な平面視においてトレンチ２の長手方向に沿って順に並んでいる。
平面視においてトレンチ２の短手方向に沿ったＰ型ベース層１２の幅がチャネル幅Ｗである。平面視においてトレンチ２の長手方向に沿ったＰ型ベース層１２の長さがチャネル長さＬである。長さＬを調整することでトレンチ２の長手方向のアクティブセル密度を調整することができる。
続いて本実施の形態の効果を比較例１，２と比較しながら説明する。図６は比較例１に係る平面型ＩＧＢＴを示す断面図である。図７は比較例２に係るトレンチ型ＩＧＢＴを示す断面斜視図である。比較例２においてＮ−型半導体基板１の上面に複数のダミートレンチ１５が設けられている。ダミートレンチ１５内に絶縁膜１６を介してダミーゲートトレンチ１７が設けられている。ダミーゲートトレンチ１７はＮ＋型エミッタ層１０と同じエミッタ電位を有する。また、Ｎ−型半導体基板１とＰ型ベース層１２の間にＮ型拡散領域１８が設けられている。
耐圧モード（Ｖｇｅ＝０Ｖ，Ｖｃｅ＝Ｖｃｃ）でゲートトレンチ４とダミートレンチ１５はフィールドプレートとして動作する。従って、Ｎ−型半導体基板１の厚みと比抵抗率が同じ条件で比較例２は比較例１より高い耐圧が得られる。
図８は、比較例２の電子電流の流れを説明するための平面図である。図９は、本発明の実施の形態１に係る半導体装置の電子電流の流れを説明するための平面図である。電子電流の経路を矢印で示す。
比較例２の場合、Ｐ＋型エミッタ層６の長さを大きくしてアクティブセル密度を低下させ、抵抗成分を増加させて飽和電流密度Ｊｃ（ｓａｔ）を抑制する。しかし、電子電流がトレンチ２のサイドに沿って流れる経路に抵抗成分を生じ、オン電圧に悪影響を及ぼす。
一方、本実施の形態では不純物濃度が高いＰ＋型エミッタ層６がトレンチ２と平面型ＭＯＳＦＥＴ５との間に設けられていてＮ＋型エミッタ層１０がトレンチ２に接していない。従って、電子電流がトレンチ２のサイドに沿って流れる経路が無い。このため、電子電流が平面型ＭＯＳＦＥＴ５のチャネルとＰ＋型エミッタ層６の直下に流れる。その結果、トレンチ型ＩＧＢＴのような抵抗成分が無いため、オン電圧に悪影響を及ぼさない。そして、Ｐ＋型エミッタ層６の長さを増加させず、平面型ＭＯＳＦＥＴ５のチャネル長さＬを増加させてアクティブセル密度を低下させることにより、オン電圧に悪影響を及ぼさずに飽和電流を抑えることができる。
図１０は、飽和電流密度Ｊｃ（ｓａｔ）のチャネル幅依存性を示す図である。図１１は、飽和電流密度Ｊｃ（ｓａｔ）のチャネル長依存性を示す図である。評価条件はＶＧＥ＝１３．５Ｖ、ＶＣＥ＝２０Ｖ、Ｔｊ＝２５℃である。図１０ではチャネル長が４μｍ、図１１ではチャネル幅が２μｍである。Ｊｃ（ｓａｔ）は、ゲート電圧が一定の場合、デバイスの単位面積の電流駆動力を示す特性である。図１０と図１１からチャネル幅が０．３μｍより狭いとＪｃ（ｓａｔ）が激減し、チャネル間隔が３．０μｍより短いとＪｃ（ｓａｔ）が激減することが分かる。従って、チャネル幅Ｗは０．３μｍ以上であり、チャネル長さＬは３．０μｍ以上であることが好ましい。
図１２は、本発明の実施の形態１に係る平面型ＭＯＳＦＥＴの変型例を示す平面図である。平面型ＭＯＳＦＥＴ５の平面ゲート１４が分離している。この場合でも上記実施の形態と同じ効果を得ることができる。
図１３は、本発明の実施の形態１に係る半導体装置の変型例を示す断面斜視図である。Ｎ−型半導体基板１の下面にＮ型バッファ層７が無い。この場合でも上記実施の形態と同じ効果を得ることができる。
また、上記実施の形態に示したトレンチ２は丸い底の形状を持つ。ただし、これに限らず、例えば四角い底、膨らむ底など他の形状を持つトレンチ２を用いても上記実施の形態と同じ効果を得ることができる。
実施の形態２．
図１４は、本発明の実施の形態２に係る半導体装置を示す断面斜視図である。図１５は図１４のＩ−ＩＩに沿った断面図である。平面型ＭＯＳＦＥＴ５のドレインとなるＮ型拡散層１９がセル領域全面に設けられている。Ｎ型拡散層１９は、Ｎ−型半導体基板１に接続され、Ｎ−型半導体基板１より高い不純物濃度を持ち、深さがトレンチ２よりも浅い。Ｎ型拡散層１９がホールのバリア層になり装置のエミッタ側のキャリア濃度が向上するため、オン電圧を低減することができる。その他の構成及び効果は実施の形態１と同様である。
実施の形態３．
図１６は、本発明の実施の形態３に係る半導体装置を示す断面図である。Ｎ型拡散層１９が平面ゲート１４の下方に部分的に設けられている。その他の構成は実施の形態２と同様である。この場合でも実施の形態２と同様の効果を得ることができる。
図１７は、比較例１と実施の形態１〜３に係る半導体装置のオン電圧を示す図である。評価条件はＶＧＥ＝１５Ｖ、ＪＣ＝定格電流密度、Ｔｊ＝２５℃である。実施の形態２，３では実施の形態１よりもオン電圧が更に低減することが分かる。
実施の形態４．
図１８は、本発明の実施の形態４に係る半導体装置を示す断面斜視図である。図１９は図１８の装置において平面ゲートを省略した断面斜視図である。図２０は図１８の装置において平面ゲートとゲート絶縁膜を省略した断面斜視図である。図２１は図２０のＩ−ＩＩに沿った断面図である。
Ｎ−型半導体基板１の上面に複数のダミートレンチ１５が設けられている。ダミートレンチ１５内に絶縁膜１６を介してダミーゲートトレンチ１７が設けられている。ダミーゲートトレンチ１７はＮ＋型エミッタ層１０と同じエミッタ電位を有する。ダミーゲートトレンチ１７はポリシリコンであり、絶縁膜１６は酸化膜である。
トレンチ２間のメサ部においてＮ−型半導体基板１の上面に平面型ＭＯＳＦＥＴ５が設けられているが、ダミートレンチ間には設けられていない。これにより、平面視においてトレンチ２の短手方向に沿って間引き率を増加させ、アクティブセル密度を低下させ、Ｊｃ（ｓａｔ）を抑制することができる。その他の構成及び効果は実施の形態１と同様である。
図２２は、同じチャネル長を持つ比較例１、比較例２、実施の形態１，４の装置のＪＣ−ＶＣ出力特性波形を示す図である。評価条件はＶＧＥ＝１３．５Ｖ、Ｔｊ＝２５℃である。実施の形態４の間引き率は比較例２の間引き率小と同じにした。実施の形態１，４ではオン電圧Ｖｃに悪影響を及ぼさずに飽和電流Ｊｃを抑えることができることが分かる。
図２３は、同じチャネル長を持つ比較例１、比較例２、実施の形態１，４の装置のＪｃ短絡遮断能力を示す図である。評価条件はＶＣＣ＝４５００Ｖ、ＶＧＥ＝１５Ｖ、Ｔｊ＝１２５℃である。短絡遮断能力を示す指標とは、デバイスが破壊せずに遮断可能な最大のパルス幅ＴＷである。ここでは比較例１のＴＷを１とし、比較例１のＪｃ（ｓａｔ）を１とする。Ｊｃ（ｓａｔ）が高くなるほど、短絡中にデバイスの中に熱を発生し、短絡に耐える時間（ＴＷ）が短くなる。実施の形態４は、Ｊｃ（ｓａｔ）を抑えたため、より高い短絡遮断能力を持つことが分かる。
図２４は、本発明の実施の形態４に係る半導体装置の変型例を示す断面斜視図である。２つのメサ部が１つのゲートトレンチ４を挟んでいる。この場合でも上記実施の形態と同じ効果を得ることができる。
実施の形態５．
図２５は、本発明の実施の形態５に係る半導体装置を示す断面斜視図である。図２５のＩ−ＩＩに沿った断面図は図１５と同じである。平面型ＭＯＳＦＥＴ５のドレインとなるＮ型拡散層１９がセル領域全面に設けられている。Ｎ型拡散層１９は、Ｎ−型半導体基板１より高い不純物濃度を持ち、深さがトレンチ２よりも浅い。Ｎ型拡散層１９がホールのバリア層になり装置のエミッタ側のキャリア濃度が向上するため、オン電圧を低減することができる。その他の構成及び効果は実施の形態４と同様である。また、実施の形態５において実施の形態３と同様にＮ型拡散層１９を平面ゲート１４の下方に部分的に設けてもよい。この場合でも実施の形態５と同様の効果を得ることができる。
なお、半導体装置は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された装置を用いることで、この装置を組み込んだ半導体モジュールも小型化できる。また、装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１ Ｎ−型半導体基板、２ トレンチ、３，１６ 絶縁膜、４ ゲートトレンチ、５ 平面型ＭＯＳＦＥＴ、６ Ｐ＋型エミッタ層、８ Ｐ型コレクタ層、１０ Ｎ＋型エミッタ層、１２ Ｐ型ベース層、１３ ゲート絶縁膜、１４ 平面ゲート、１５ ダミートレンチ、１７ ダミーゲートトレンチ、１９ Ｎ型拡散層

Claims (6)

  1. Ｎ型半導体基板と、
    前記Ｎ型半導体基板の上面に設けられた複数のトレンチと、
    前記トレンチ内に絶縁膜を介して設けられたゲートトレンチと、
    前記トレンチ間のメサ部において前記Ｎ型半導体基板の上面に設けられた平面型ＭＯＳＦＥＴと、
    前記メサ部において、前記Ｎ型半導体基板の前記上面に対して垂直な平面視において前記トレンチの短手方向で前記トレンチと前記平面型ＭＯＳＦＥＴとの間に設けられたＰ型エミッタ層と、
    前記Ｎ型半導体基板の下面に設けられたＰ型コレクタ層とを備え、
    前記平面型ＭＯＳＦＥＴは、Ｎ型エミッタ層と、前記Ｎ型半導体基板の上部と、前記Ｎ型エミッタ層と前記Ｎ型半導体基板の上部との間に設けられたＰ型ベース層と、前記Ｎ型エミッタ層の一部と前記Ｎ型半導体基板の上部と前記Ｐ型ベース層の上にゲート絶縁膜を介して設けられた平面ゲートとを有し、
    前記平面ゲートは前記ゲートトレンチに接続され、
    前記Ｐ型エミッタ層は、前記Ｐ型ベース層より高い不純物濃度を持ち、前記Ｎ型エミッタ層と同じエミッタ電位を有し、
    前記Ｎ型エミッタ層及び前記Ｐ型ベース層と前記トレンチとの間に前記Ｐ型エミッタ層が存在して、前記Ｎ型エミッタ層及び前記Ｐ型ベース層は前記トレンチ内の前記絶縁膜に接しておらず、トレンチ型ＭＯＳＦＥＴが構成されていないことを特徴とする半導体装置。
  2. 前記Ｎ型エミッタ層と前記Ｐ型ベース層と前記Ｎ型半導体基板の上部は、前記平面視において前記トレンチの長手方向に沿って順に並んでいることを特徴とする請求項１に記載の半導体装置。
  3. 前記平面視において前記トレンチの短手方向に沿った前記Ｐ型ベース層の幅は０．３μｍ以上であることを特徴とする請求項２に記載の半導体装置。
  4. 前記平面視において前記トレンチの長手方向に沿った前記Ｐ型ベース層と近隣のＰ型ベース層との間隔は３．０μｍ以上であることを特徴とする請求項２又は３に記載の半導体装置。
  5. 前記Ｎ型半導体基板の上部に設けられ、前記Ｎ型半導体基板より高い不純物濃度を持ち、深さが前記トレンチよりも浅いＮ型拡散層を更に備えることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
  6. 前記Ｎ型半導体基板の上面に設けられた複数のダミートレンチと、
    前記ダミートレンチ内に絶縁膜を介して設けられ前記Ｎ型エミッタ層と同じエミッタ電位を有するダミーゲートトレンチとを備えることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
JP2016520879A 2014-05-22 2014-05-22 半導体装置 Active JP6183550B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/063602 WO2015177910A1 (ja) 2014-05-22 2014-05-22 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2015177910A1 JPWO2015177910A1 (ja) 2017-04-20
JP6183550B2 true JP6183550B2 (ja) 2017-08-23

Family

ID=54553603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016520879A Active JP6183550B2 (ja) 2014-05-22 2014-05-22 半導体装置

Country Status (5)

Country Link
US (1) US9640644B1 (ja)
JP (1) JP6183550B2 (ja)
CN (1) CN106463527B (ja)
DE (1) DE112014006692B4 (ja)
WO (1) WO2015177910A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206679B (zh) * 2016-08-31 2019-08-23 电子科技大学 一种逆导型igbt
CN108682688B (zh) * 2018-02-13 2020-11-10 株洲中车时代半导体有限公司 一种具有三维沟道的复合栅igbt芯片
GB2585696B (en) * 2019-07-12 2021-12-15 Mqsemi Ag Semiconductor device and method for producing same
GB2586158B (en) 2019-08-08 2022-04-13 Mqsemi Ag Semiconductor device and method for producing same
JP7330092B2 (ja) * 2019-12-25 2023-08-21 三菱電機株式会社 半導体装置
GB2590716B (en) 2019-12-30 2023-12-20 Mqsemi Ag Fortified trench planar MOS power transistor
US11404460B2 (en) * 2020-01-07 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate field effect transistor
US11342422B2 (en) * 2020-07-30 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor device and associated memory device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2948985B2 (ja) * 1992-06-12 1999-09-13 三菱電機株式会社 半導体装置
US6303410B1 (en) 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
JP3924975B2 (ja) 1999-02-05 2007-06-06 富士電機デバイステクノロジー株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
JP4090747B2 (ja) 2002-01-31 2008-05-28 三菱電機株式会社 絶縁ゲート型半導体装置
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP4857566B2 (ja) * 2005-01-27 2012-01-18 富士電機株式会社 絶縁ゲート型半導体装置とその製造方法
JP2007088010A (ja) * 2005-09-20 2007-04-05 Denso Corp 半導体装置およびその製造方法
JP5145665B2 (ja) 2006-07-26 2013-02-20 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP2008141056A (ja) * 2006-12-04 2008-06-19 Toyota Central R&D Labs Inc 半導体装置
US8441046B2 (en) * 2010-10-31 2013-05-14 Alpha And Omega Semiconductor Incorporated Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
CN102184949B (zh) 2011-05-09 2012-09-12 电子科技大学 一种深槽侧氧调制的平面型绝缘栅双极型晶体管
JP6017127B2 (ja) * 2011-09-30 2016-10-26 株式会社東芝 炭化珪素半導体装置

Also Published As

Publication number Publication date
US20170110562A1 (en) 2017-04-20
JPWO2015177910A1 (ja) 2017-04-20
WO2015177910A1 (ja) 2015-11-26
CN106463527B (zh) 2020-01-14
CN106463527A (zh) 2017-02-22
US9640644B1 (en) 2017-05-02
DE112014006692B4 (de) 2023-09-14
DE112014006692T5 (de) 2017-02-16

Similar Documents

Publication Publication Date Title
JP6183550B2 (ja) 半導体装置
JP5869291B2 (ja) 半導体装置
JP2018182335A (ja) 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US20160268181A1 (en) Semiconductor device
JP6891560B2 (ja) 半導体装置
JP6652515B2 (ja) 半導体装置
JPH11345969A (ja) 電力用半導体装置
US8912632B2 (en) Semiconductor device
US10438946B2 (en) Semiconductor device and electrical apparatus
JP2006073987A (ja) 半導体素子
JP2005183563A (ja) 半導体装置
WO2016129041A1 (ja) 半導体装置
JP6399228B2 (ja) 半導体装置
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
JP2013115223A (ja) 半導体装置
WO2018016282A1 (ja) 半導体装置
US10396071B2 (en) Semiconductor device having a sense diode portion
JP7297709B2 (ja) 半導体装置及び半導体回路
US20220344455A1 (en) Semiconductor device
JP5261893B2 (ja) トレンチ型絶縁ゲートバイポーラトランジスタ
JP6295012B2 (ja) 半導体装置および電力変換装置
US11004964B2 (en) Semiconductor device
JP2019145646A (ja) 半導体装置
JPWO2015107614A1 (ja) 電力用半導体装置
JP2005150348A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170710

R150 Certificate of patent or registration of utility model

Ref document number: 6183550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250