JP2003515952A - 縦型トランジスタの均一なゲート酸化物の形成方法 - Google Patents

縦型トランジスタの均一なゲート酸化物の形成方法

Info

Publication number
JP2003515952A
JP2003515952A JP2001542376A JP2001542376A JP2003515952A JP 2003515952 A JP2003515952 A JP 2003515952A JP 2001542376 A JP2001542376 A JP 2001542376A JP 2001542376 A JP2001542376 A JP 2001542376A JP 2003515952 A JP2003515952 A JP 2003515952A
Authority
JP
Japan
Prior art keywords
trench
nitrogen ions
sacrificial layer
vertical transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001542376A
Other languages
English (en)
Inventor
ファルタマイヤー，ジョナサン，イー．
グルーニング，ウルリーケ
ヘッジ，スリャナラヤン
ジャミー，ラジャラオ
リー，ブライアン，エス．
テューズ，ヘルムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2003515952A publication Critical patent/JP2003515952A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 縦型トランジスタのゲート酸化物の形成方法を提供する。第１の工程では、基板にトレンチを形成する。このトレンチは基板の最上部から伸びており、トレンチ底部とトレンチ側壁とを有する。トレンチ側壁は、(100)結晶面と(110)結晶面とを含む。次に、均一な厚みの犠牲層をトレンチ側壁に形成する。犠牲層の形成に続いて、窒素イオンを、犠牲層を介して、トレンチ側壁の(100)結晶面には導入せずに、トレンチ側壁の(110)結晶面に導入する。犠牲層を除去し、ゲート酸化物を形成するためにトレンチ側壁を酸化する。

Description

【発明の詳細な説明】
〔技術分野〕 本発明は、トレンチ構成(trench geometry)の縦型(vertical)トランジスタに
関するものである。より詳細には、本発明は、均一な厚みを持つ、縦型トランジ
スタのゲート酸化物を形成するための方法(process)に関するものである。
【０００１】 〔発明の背景〕 サブミクロン領域へトランジスタの集積化が向上したことによる帰結は、トラ
ンジスタの臨界(critical)サイズの減少である。トレンチ(trench)またはスタッ
ク(stack)のような縦型の構造にトランジスタを集積する場合には、表面領域を
余分に減少させることができる。ゲート長を減少させる一方で、回路の速度を増
加させるための最も単純な方法として、ゲート酸化物(gate oxide)の厚みを減少
させることも望ましい。これは、0.5μｍ以下においては、速度における飽和が
、ゲート長の減少に伴う駆動電流のスケールした増加を妨げるためである。高速
のため及び装置における最高の性能のためには、均質な厚みをもつゲート酸化物
を製造することが好ましい。
【０００２】 ゲート酸化物は、典型的には、シリコン基板の熱酸化(thermal oxidation)に
よって形成される。シリコンのような結晶構造は、原子による平面を含んでいる
。このような原子による平面は、物質の特性や振る舞いに影響を与える。例えば
、シリコン基板の酸化率(oxidation rate:Ｒ)は、シリコン基板の結晶方位(crys
tal orientation)に依存する。
【０００３】 このため、シリコン結晶のような結晶中における種々の平面を認識することが
有効であると証明された。このことは、ミラー指数(Miller indices)とよばれる
、３つの数字を括弧で括ったものを慣習として用いて、行うことができる。格子
の平面を定義するミラー指数は、簡単には、直交またはカーテシアン座標系にお
けるｘ、ｙまたはｚ軸に対する、平面による交点の逆数(reciprocal)（揃えられ
た分数および公倍数(cleared of fractions and common multipliers)）である
。それゆえ、<100>平面は、ｘ軸とは１において交わる一方、（無限大の逆数は
０であるので）ｙ軸との交点およびｚ軸との交点は存在しない。<100>平面は、
ｙ−ｚ平面と平行である。もう一つ別の例の<110>平面は、ｘ軸とｙ軸とには１
において交わる一方、ｚ軸との交点は存在しない。<110>平面は、ｘ−ｚ平面お
よびｙ−ｚ平面と、４５度の角度にて交わる。また、<110>平面は、<100>平面と
４５度の角度にて交わる。
【０００４】 上述のように、シリコン基板の熱酸化率（Ｒ）は、シリコン基板の結晶方位に
依存することが知られている。より詳細には、所望の酸化温度(oxidation tempe
rature)において、<110>のシリコン表面方位における酸化率は、<100>のシリコ
ン表面方位における酸化率よりも早い(R<110>＞R<100>)。イレーンら(E.Irene e
t al)による、“シリコン酸化の研究：熱酸化におけるシリコン方位の効果(Sili
con Oxidation Studies: Silicon Orientation Effects on Thermal Oxidation)
”、J.Electrochem.Soc'yの1253頁（１９８６年６月）を参照されたい。図８は
、従来の結果を示すものである。厚いゲート酸化物３０は<100>結晶面よりも<11
0>結晶面に形成され、酸化物の厚みは不均一となっている。
【０００５】 また、シリコン基板への窒素イオン(nitrogen ion)の導入が、窒素イオンの導
入された(implanted)シリコン基板の酸化率を減少させることも知られている。
例えば、ドイルら(Doyle et al)による、題名“シリコンのＣＭＯＳプロセスに
おける異なる厚みのゲート酸化物の同時成長(Simultaneous Growth of Differen
t Thickness Gate Oxides in Silicon CMOS Processing)”(IEEE Electron Devi
ce Letters、１６巻、７号、１９９５年７月)という論説においては、ウエハに
異なる厚みのゲート酸化物を同時に形成するための、平板状のシリコンウエハに
窒素イオンを導入する方法が提供されている。
【０００６】 残念ながら、ドイルらの方法においては、実質的に(substantially)均一な厚
みをもつような非平板型(non-planar)のトランジスタにおいてゲート酸化物を形
成する必要性については述べられていなかった。縦トレンチまたはメサ構造のよ
うな、非平板型構造（すなわち、完全に均一、連続、平坦なシリコン表面ではな
い構造）においては、シリコン基板は複数の(multiple)結晶面からなる。それぞ
れの結晶面は、異なる酸化率を有している。結果として、ゲート酸化物を形成す
るためにシリコン基板が酸化されると、生じたゲート酸化物は異なる結晶面に応
じた種々の厚みを有することになる。したがって、非平板型構造において、実質
的に均一な厚みのゲート酸化物を形成するための方法に対する必要性が残存して
いる。
【０００７】 〔発明の要約〕 上記の必要性および他の必要性に合致するように、またそれらの目的のために
、本発明は、非平板型構造である実質的に均一な厚みの、比較的薄いゲート酸化
物を形成する方法(process)を提供する。より詳細には、本発明は、実質的に均
一な厚みを有する、縦型(vertical)のトランジスタにおけるゲート酸化物の形成
方法を提供する。本発明の第１の工程においては、基板にトレンチを形成する。
このトレンチは、基板の表面から伸ばされるとともに、トレンチ底部(bottom)と
トレンチ側壁(side wall)とを有している。縦型のトレンチ側壁は、<100>結晶面
と<110>結晶面とを含んでいる。次に、均一な厚みをもつ犠牲層(sacrificial la
yer)をトレンチ側壁に形成する。犠牲層の形成の後に、トレンチ側壁の<100>結
晶面には窒素イオンが導入されないような条件のもとで、トレンチ側壁の<110>
結晶面へ犠牲層を介して窒素イオンを導入する。そして、犠牲層を除去し、ゲー
ト酸化物を形成するためにトレンチ側壁を酸化する。
【０００８】 本発明は、上述のように概略説明した方法による製造物をも含むものである。
特に、本発明は、上述の方法によって得られる、均一で比較的薄いゲート酸化物
を有する縦型のトランジスタを提供する。
【０００９】 上述の概略説明および後述の詳細な説明は、共に例示であって、本発明の範囲
を制限するものではないということは理解されるべきである。
【００１０】 本発明は、以下の詳細な説明を、添付した図面とともに読むことによって最も
よく理解できるであろう。図面における種々の特徴は、通常の慣習に従って、ス
ケール通りには描かれていないということを強調する。反対に、種々の特徴にお
ける寸法(dimension)は、明快さのために、自由に拡張または縮小されている。
後述の図面が添付されている。
【００１１】 〔発明の詳細な説明〕 次に、本発明について図面を参照して説明する。全ての図面においては、同一
の参照符号は同一の要素を指示している。このような図面は、限定するためとい
うよりは、むしろ実例を示すことを意図しており、本発明に係る方法および製造
物の説明を容易にするために含められている。
【００１２】 本発明の方法は、基板１０にトレンチ２０を形成することによって始まる。基
板１０は、シリコンからなるか、又は、窒化シリコン(silicon nitride)層１６
、酸化シリコン(silicon oxide)層１８、若しくはその双方のような層が、一つ
またはそれ以上基板１０の表面１２上に配置された構成であってもよい。結果と
して得られる構造を図１に示す。図１に示すように、トレンチ２０は、基板１０
の表面１２から下方に伸びており、トレンチ側壁２２とトレンチ底部２４とを含
んでいる。加えて、ポリシリコン(polysilicon)層１４が、トレンチ２０の底部
２４の下方に配置されている。図１に示すようなポリシリコン層１４は、従来は
縦型構造の底部に形成されていた。トレンチ２０は、この技術の分野において通
常の知識を有する者にとって良く知られた、標準的なフォトマスクやエッチング
のような方法を用いて形成される。
【００１３】 図２は、図１に示すトレンチ２０を上方からみた断面図である。図２に示すト
レンチ２０のような非平板型の構造は、複数の結晶面を含んでいる。図２に示す
トレンチ側壁２２は、４つの<100>結晶面と４つの<110>結晶面とを含んでいる。
【００１４】 トレンチ２０の形成に引き続いて、本発明の方法における次の工程が、図１に
示す構造に対して行われる。この工程は、トレンチ側壁２２に犠牲層２６を形成
することからなる。結果として得られる構造を図３に示す。
【００１５】 犠牲層２６は、犠牲層２６が均一な厚みとなるように、トレンチ側壁２２に形
成される。この均一な厚みを図３において厚み“ｔ”で示す。犠牲層２６の厚み
は、約３ｎｍから約１０ｎｍ程度であることが好ましい。犠牲層２６は、この技
術の分野において通常の知識を有する者にとって良く知られた技術を用いて形成
される。犠牲層２６は、高密度プラズマ技術(high density plasma technique)
を用いて形成された、堆積(deposited)誘電物質であることも好ましい。（図５
においてトレンチ底部酸化層２８として示す）トレンチ底部酸化層を、トレンチ
底部２４の上に形成してもよい。
【００１６】 犠牲層２６の形成の後には、本発明の方法の次の工程として、窒素イオンが犠
牲層２６を介してトレンチ側壁２２の<110>結晶面へと導入される。この工程は
、特に、トレンチ側壁２２の<100>結晶面への窒素イオンの導入が生じないよう
にして行われる。図４において、窒素イオンの導入を、“窒素イオン(nitrogen
ion)”を示す符号“ＮＩ”を付した矢印にて示す。
【００１７】 種々の結晶面の特性のため、トレンチ側壁２２の<110>結晶面は、トレンチ側
壁２２の<100>結晶面よりも大きな酸化率を有している。結果として、ゲート酸
化物を形成するためにトレンチ側壁が通常の方法によって酸化される際には、<1
10>結晶面に形成されるゲート酸化物の厚みｔ1は、トレンチ側壁２２の<100>結
晶面に形成されるゲート酸化物の厚みｔ2よりも大きくなる。トレンチ側壁２２
の<110>結晶面への窒素イオンの導入は、<110>結晶面における酸化率を優先的に
(preferentially)減少させることが発見された。トレンチ側壁２２の<100>結晶
面への窒素イオンの導入を意図的に排除することによって、十分に均一または均
質な厚みのゲート酸化物を形成することができる。
【００１８】 図４に戻ると、犠牲層２６を介した<100>結晶面および<110>結晶面への窒素イ
オンの移動経路(travel path)の比較は、次の式で表すことができる。 cos45°= d/l or 0.7×l = d or l = 1.4×d ここで、“d”は、犠牲層２６を介した<110>結晶面への窒素イオンの移動長さを
示し、“l”は、犠牲層２６を介した<100>結晶面への窒素イオンの移動長さを示
す。<110>結晶面は<100>結晶面から４５度の角度だけ傾いているので、犠牲層２
６を介した<100>結晶面への窒素イオンの移動経路の長さは、<110>結晶面への窒
素イオンの移動経路の長さの１．４倍である。窒素イオンをトレンチ側壁２２の
<100>結晶面へ導入しないようにして、犠牲層２６を介して<110>結晶面へ窒素イ
オンを導入できることが発見された。
【００１９】 窒素イオンを、犠牲層２６を介してトレンチ側壁２２へ、基板１０の表面１２
から角度α傾いた角度で導入する。図５を参照すると、導入の角度αは以下の式
で計算できる。 α = tan-1(h/w) ここで、“h”はトレンチ２０の高さを示し、“w”はトレンチ２０の幅を示す。
角度αは、基板１０の表面１２から、約１０度ないし約６０度の角度であること
が好ましい。さらにより好ましい場合には、角度αは、約３０度ないし約４０度
の角度である。
【００２０】 図６を参照すると、犠牲層２６を介した<110>結晶面への窒素イオンの経路“d
”は、以下の式で表すことができる。 d = t/sin α ここで、“t”は、犠牲層２６の厚さを示し、“α”は、基板１０の表面１２に
対する窒素イオン導入の角度を示す。（窒素イオンは、<110>結晶面への距離dに
わたって犠牲層２６を貫通するのに十分なエネルギーを持っている一方、<100>
結晶面へのより長い距離lにわたって犠牲層２６を貫通するには不十分であるエ
ネルギーを有しているので、）<100>結晶面への窒素イオンの導入を排除する一
方での、<110>結晶面への導入に必要となる窒素イオンの導入(implantation)エ
ネルギーは、次の式で表すことができる。 Ｅimplantation ∝ (1.4)(Ｅmin) ここで、Ｅminは、トレンチ側壁２２の内部へは導入しないが、犠牲層２６を介
してちょうど窒素イオンを導入するために必要なエネルギーを示し、Ｅimplanta tion は、窒素イオンの導入エネルギーを示す。窒素イオンは、好ましくは、約
２×1014/cm2ないし約１×1015/cm2の量(dose)で導入される。
【００２１】 窒素イオンの導入に続く、本発明の次の工程は、トレンチ側壁２２から犠牲層
２６を取り除くことからなる。犠牲層２６は、この技術の分野において通常の知
識を有する者にとって良く知られた技術を用いて取り除くことができる。トレン
チ側壁２２は、実質的に均一または均質な厚みのゲート酸化物３０を形成するた
めに、酸化され、またはより好ましくは熱酸化(thermal oxidation)される。結
果として得られる構造を図７に示す。ゲート酸化物３０の厚みは、比較的薄く、
酸化を約８００℃で行ったときには約５０Åのオーダーであってもよい。
【００２２】 ゲート酸化物３０を形成するためのトレンチ側壁２２の酸化の後には、縦型ト
ランジスタのプロセスを完了させるために、通常の方法が用いられる。
【００２３】 上述のように特定の実施形態を参照して説明し、記述したが、本発明は、上述
した詳細に限定されるものではない。むしろ、特許請求の範囲の等価物の範囲内
において、本発明の精神から離れることなく、詳細にわたって種々の変形を行う
ことができる。
【図面の簡単な説明】
【図１】 図１は、基板に形成されたトレンチの断面図である。
【図２】 図２は、図１に示すトレンチを上方からみた(top down)断面図であり、４つの
<100>結晶面と４つの<110>結晶面とを有する側壁を示す。
【図３】 図２に示すトレンチにおいて、トレンチの側壁に形成された犠牲層を有するト
レンチを示す。
【図４】 図３に示すトレンチにおいて、４つの<110>結晶面の方向に、犠牲層を介して
窒素イオンが導入される様子を示す。
【図５】 図４に示す構造の断面図を示す。
【図６】 図５における犠牲層およびトレンチ側壁の断面図を示す。
【図７】 図１に示すトレンチの側壁に形成されたゲート酸化物の断面図を示す。
【図８】 結晶面の方位に依存した酸化物の厚みを説明する、従来のキャパシタトレンチ
を上方からみた断面図である。
【手続補正書】
【提出日】平成１４年５月３０日（２００２．５．３０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/265 Ｈ 29/78 ６５８Ｆ (72)発明者 ファルタマイヤー，ジョナサン，イー． アメリカ合衆国 ニューヨーク州 12540 ラグレンジ ストラットフォード ロー ド ７ (72)発明者 グルーニング，ウルリーケ ドイツ連邦共和国 81539 ミュンヘン ラインテラーシュトラーセ 36 (72)発明者 ヘッジ，スリャナラヤン アメリカ合衆国 ニューヨーク州 10024 ニューヨーク ウェスト エイティサー ド ストリート 320 (72)発明者 ジャミー，ラジャラオ アメリカ合衆国 ニューヨーク州 12590 ワッピンガーズ フォールズ ペムブロ ーク サークル ５シー (72)発明者 リー，ブライアン，エス． アメリカ合衆国 ニューヨーク州 10021 ニューヨーク イースト セブンティシ ックス ストリート ＃10デー 425 (72)発明者 テューズ，ヘルムート アメリカ合衆国 ニューヨーク州 12603 ポーキプシー ミルバンク ロード 26

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 縦型トランジスタのゲート酸化物の形成方法であって、 基板にトレンチを形成する工程で、上記トレンチは上記基板の最上面から伸び
    るとともにトレンチ底部とトレンチ側壁とを有し、上記トレンチ側壁は<100>結
    晶面と<110>結晶面とを含んでいる工程と、 上記トレンチ側壁に犠牲層を形成する工程で、上記犠牲層は均一な厚みを有し
    ている工程と、 上記犠牲層を介して窒素イオンを導入する工程で、上記トレンチ側壁の<100>
    結晶面に上記窒素イオンを導入することなく、上記トレンチ側壁の<110>結晶面
    に導入する工程と、 上記犠牲層を除去する工程と、 上記ゲート酸化物を形成するために上記トレンチ側壁を酸化する工程とを含む
    ことを特徴とする縦型トランジスタのゲート酸化物の形成方法。
  2. 【請求項２】 さらに、窒素イオンを導入する上記工程の前に、上記トレンチ底部の上にトレ
    ンチ底部酸化層を形成する工程を含むことを特徴とする請求項１に記載の方法。
  3. 【請求項３】 上記トレンチ側壁に犠牲層を形成する上記工程は、高密度プラズマ技術を用い
    て誘電物質を堆積させる工程を含むことを特徴とする請求項１に記載の方法。
  4. 【請求項４】 上記犠牲層は、約３ｎｍないし約１０ｎｍの均一な厚みを有することを特徴と
    する請求項１に記載の方法。
  5. 【請求項５】 上記窒素イオンは、上記基板の上記最上面と角度αをなして導入され、 上記角度αはtan-1(h/w)で計算され、上記hは上記トレンチの高さであり、上
    記wは上記トレンチの幅であることを特徴とする請求項１に記載の方法。
  6. 【請求項６】 上記角度αは約１０度ないし約６０度であることを特徴とする請求項５に記載
    の方法。
  7. 【請求項７】 上記窒素イオンは、以下で計算されるエネルギーで導入され、 Ｅimplantation ∝ (1.4)(Ｅmin) として、上記Ｅminは、窒素イオンをトレンチ側壁までは導入せずに、犠牲層を
    介するまでだけ導入するために必要なエネルギーを示し、上記Ｅimplantation
    は、窒素イオンの導入エネルギーを示すことを特徴とする請求項５に記載の方法
    。
  8. 【請求項８】 上記窒素イオンは、約２×1014/cm2ないし約１×1015/cm2の量で導入されるこ
    とを特徴とする請求項１に記載の方法。
  9. 【請求項９】 上記ゲート酸化物は均一な厚みを有することを特徴とする請求項１に記載の方
    法。
  10. 【請求項１０】 上記基板は、シリコンウエハと上記シリコンウエハ上の窒化シリコン層とを含
    むことを特徴とする請求項１に記載の方法。
  11. 【請求項１１】 上記基板はさらに上記窒化シリコン層上の酸化物層を含むことを特徴とする請
    求項１０に記載の方法。
  12. 【請求項１２】 縦型トランジスタであって、 基板にトレンチを形成する工程で、上記トレンチは上記基板の最上面から伸び
    るとともにトレンチ底部とトレンチ側壁とを有し、上記トレンチ側壁は<100>結
    晶面と<110>結晶面とを含んでいる工程と、 上記トレンチ側壁に犠牲層を形成する工程で、上記犠牲層は均一な厚みを有し
    ている工程と、 上記犠牲層を介して窒素イオンを導入する工程で、上記トレンチ側壁の<100>
    結晶面に上記窒素イオンを導入することなく、上記トレンチ側壁の<110>結晶面
    に導入する工程と、 上記犠牲層を除去する工程と、 上記ゲート酸化物を形成するために上記トレンチ側壁を酸化する工程とを含む
    方法によって形成されることを特徴とする縦型トランジスタ。
  13. 【請求項１３】 上記トレンチ側壁に犠牲層を形成する上記工程は、高密度プラズマ技術を用い
    て誘電物質を堆積させる工程を含むことを特徴とする請求項１２に記載の縦型ト
    ランジスタ。
  14. 【請求項１４】 上記犠牲層は、約３ｎｍないし約１０ｎｍの均一な厚みを有することを特徴と
    する請求項１２に記載の縦型トランジスタ。
  15. 【請求項１５】 上記窒素イオンは、上記基板の上記最上面と角度αをなして導入され、 上記角度αはtan-1(h/w)で計算され、上記hは上記トレンチの高さであり、上
    記wは上記トレンチの幅であることを特徴とする請求項１２に記載の縦型トラン
    ジスタ。
  16. 【請求項１６】 上記角度αは約１０度ないし約６０度であることを特徴とする請求項１５に記
    載の縦型トランジスタ。
  17. 【請求項１７】 上記窒素イオンは、以下で計算されるエネルギーで導入され、 Ｅimplantation ∝ (1.4)(Ｅmin) として、上記Ｅminは、窒素イオンをトレンチ側壁までは導入せずに、犠牲層を
    介するまでだけ導入するために必要なエネルギーを示し、上記Ｅimplantation
    は、窒素イオンの導入エネルギーを示すことを特徴とする請求項１５に記載の縦
    型トランジスタ。
  18. 【請求項１８】 上記窒素イオンは、約２×1014/cm2ないし約１×1015/cm2の量で導入されるこ
    とを特徴とする１２に記載の縦型トランジスタ。
  19. 【請求項１９】 上記基板は、シリコンウエハと上記シリコンウエハ上の窒化シリコン層とを含
    むことを特徴とする請求項１２に記載の縦型トランジスタ。
  20. 【請求項２０】 上記基板はさらに上記窒化シリコン層上の酸化物層を含むことを特徴とする請
    求項１９に記載の縦型トランジスタ。
JP2001542376A 1999-11-30 2000-11-27 縦型トランジスタの均一なゲート酸化物の形成方法 Pending JP2003515952A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/450,546 1999-11-30
US09/450,546 US6150670A (en) 1999-11-30 1999-11-30 Process for fabricating a uniform gate oxide of a vertical transistor
PCT/US2000/032471 WO2001041201A1 (en) 1999-11-30 2000-11-27 Process for fabricating a uniform gate oxide of a vertical transistor

Publications (1)

Publication Number Publication Date
JP2003515952A true JP2003515952A (ja) 2003-05-07

Family

ID=23788516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001542376A Pending JP2003515952A (ja) 1999-11-30 2000-11-27 縦型トランジスタの均一なゲート酸化物の形成方法

Country Status (6)

Country Link
US (2) US6150670A (ja)
EP (1) EP1234325A1 (ja)
JP (1) JP2003515952A (ja)
KR (1) KR20020059817A (ja)
TW (1) TW508669B (ja)
WO (1) WO2001041201A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163282A (ja) * 2001-09-21 2003-06-06 Agere Systems Guardian Corp 多動作電圧垂直置換ゲート（ｖｒｇ）トランジスタ
JP2007165657A (ja) * 2005-12-14 2007-06-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2007258465A (ja) * 2006-03-23 2007-10-04 Fuji Electric Holdings Co Ltd 半導体装置
JP2021136414A (ja) * 2020-02-28 2021-09-13 株式会社東芝 半導体装置
WO2021186911A1 (ja) * 2020-03-18 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740555B1 (en) * 1999-09-29 2004-05-25 Infineon Technologies Ag Semiconductor structures and manufacturing methods
US6150670A (en) * 1999-11-30 2000-11-21 International Business Machines Corporation Process for fabricating a uniform gate oxide of a vertical transistor
US6372567B1 (en) * 2000-04-20 2002-04-16 Infineon Technologies Ag Control of oxide thickness in vertical transistor structures
US6437381B1 (en) * 2000-04-27 2002-08-20 International Business Machines Corporation Semiconductor memory device with reduced orientation-dependent oxidation in trench structures
DE10027913A1 (de) * 2000-05-31 2001-12-13 Infineon Technologies Ag Speicherzelle mit einem Grabenkondensator
US20030003464A1 (en) * 2000-11-27 2003-01-02 Phan Brigitte C. Dual bead assays including optical biodiscs and methods relating thereto
US20020172980A1 (en) * 2000-11-27 2002-11-21 Phan Brigitte Chau Methods for decreasing non-specific binding of beads in dual bead assays including related optical biodiscs and disc drive systems
US20040248093A1 (en) * 2000-11-27 2004-12-09 Coombs James Howard Magneto-optical bio-discs and systems including related methods
US6551942B2 (en) 2001-06-15 2003-04-22 International Business Machines Corporation Methods for etching tungsten stack structures
JP3875047B2 (ja) * 2001-06-22 2007-01-31 シャープ株式会社 半導体基板の面方位依存性評価方法及びそれを用いた半導体装置
US6566273B2 (en) * 2001-06-27 2003-05-20 Infineon Technologies Ag Etch selectivity inversion for etching along crystallographic directions in silicon
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
EP1296369A1 (de) * 2001-09-20 2003-03-26 Infineon Technologies AG Verfahren zur Herstellung von Gateoxyd für Trench Gate DRAM Zellen
US6544855B1 (en) 2001-10-19 2003-04-08 Infineon Technologies Ag Process flow for sacrificial collar with polysilicon void
US6610575B1 (en) 2002-06-04 2003-08-26 Chartered Semiconductor Manufacturing Ltd. Forming dual gate oxide thickness on vertical transistors by ion implantation
US6605501B1 (en) 2002-06-06 2003-08-12 Chartered Semiconductor Manufacturing Ltd. Method of fabricating CMOS device with dual gate electrode
US7012005B2 (en) * 2002-06-25 2006-03-14 Siliconix Incorporated Self-aligned differential oxidation in trenches by ion implantation
US6762094B2 (en) 2002-09-27 2004-07-13 Hewlett-Packard Development Company, L.P. Nanometer-scale semiconductor devices and method of making
US6727142B1 (en) 2002-10-29 2004-04-27 International Business Machines Corporation Orientation independent oxidation of nitrided silicon
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US20070034909A1 (en) * 2003-09-22 2007-02-15 James Stasiak Nanometer-scale semiconductor devices and method of making
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US20060113590A1 (en) * 2004-11-26 2006-06-01 Samsung Electronics Co., Ltd. Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20100117203A1 (en) * 2007-01-30 2010-05-13 Aviza Technology, Inc. Oxide-containing film formed from silicon
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
JP5395309B2 (ja) 2011-03-23 2014-01-22 パナソニック株式会社 半導体装置およびその製造方法
CN104347472A (zh) * 2013-07-29 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离的制造方法
US10643852B2 (en) 2016-09-30 2020-05-05 Semiconductor Components Industries, Llc Process of forming an electronic device including exposing a substrate to an oxidizing ambient
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4397075A (en) * 1980-07-03 1983-08-09 International Business Machines Corporation FET Memory cell structure and process
US4503601A (en) * 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
DE3851649T2 (de) * 1987-03-20 1995-05-04 Nec Corp Aus einer Vielzahl von Eintransistorzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff.
US4990462A (en) * 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
US5075253A (en) * 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
JPH05109984A (ja) * 1991-05-27 1993-04-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5330920A (en) * 1993-06-15 1994-07-19 Digital Equipment Corporation Method of controlling gate oxide thickness in the fabrication of semiconductor devices
US6127242A (en) * 1994-02-10 2000-10-03 Micron Technology, Inc. Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment
US5698893A (en) * 1995-01-03 1997-12-16 Motorola, Inc. Static-random-access memory cell with trench transistor and enhanced stability
JPH08316348A (ja) * 1995-03-14 1996-11-29 Toshiba Corp 半導体装置およびその製造方法
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
SG50741A1 (en) * 1995-07-26 1998-07-20 Chartered Semiconductor Mfg Method for minimizing the hot carrier effect in m-mosfet devices
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
US5670406A (en) * 1997-01-30 1997-09-23 Vanguard International Semiconductor Corporation Method of making a tooth shaped capacitor
GB2327810B (en) * 1997-02-07 1999-06-09 United Microelectronics Corp Manufacturing integrated circuit devices with different gate oxide thicknesses
US5899716A (en) * 1997-05-19 1999-05-04 Vanguard International Semiconductor Corporation Oxygen ion implantation procedure to increase the surface area of an STC structure
US5920782A (en) * 1997-07-18 1999-07-06 United Microelectronics Corp. Method for improving hot carrier degradation
US5858846A (en) * 1997-08-04 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Salicide integration method
US6002160A (en) * 1997-12-12 1999-12-14 Advanced Micro Devices, Inc. Semiconductor isolation process to minimize weak oxide problems
DE19807776A1 (de) * 1998-02-24 1999-09-02 Siemens Ag Halbleitervorrichtung und entsprechendes Herstellungsverfahren
US6090653A (en) * 1998-03-30 2000-07-18 Texas Instruments Method of manufacturing CMOS transistors
US6238998B1 (en) * 1998-11-20 2001-05-29 International Business Machines Corporation Shallow trench isolation on a silicon substrate using nitrogen implant into the side wall
US6245639B1 (en) * 1999-02-08 2001-06-12 Taiwan Semiconductor Manufacturing Company Method to reduce a reverse narrow channel effect for MOSFET devices
US6229184B1 (en) * 1999-02-16 2001-05-08 Advanced Micro Devices, Inc. Semiconductor device with a modulated gate oxide thickness
US6200863B1 (en) * 1999-03-24 2001-03-13 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device having assymetric source-drain extension regions
US6150670A (en) * 1999-11-30 2000-11-21 International Business Machines Corporation Process for fabricating a uniform gate oxide of a vertical transistor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163282A (ja) * 2001-09-21 2003-06-06 Agere Systems Guardian Corp 多動作電圧垂直置換ゲート（ｖｒｇ）トランジスタ
JP2007165657A (ja) * 2005-12-14 2007-06-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2007258465A (ja) * 2006-03-23 2007-10-04 Fuji Electric Holdings Co Ltd 半導体装置
JP2021136414A (ja) * 2020-02-28 2021-09-13 株式会社東芝 半導体装置
JP7295052B2 (ja) 2020-02-28 2023-06-20 株式会社東芝 半導体装置
WO2021186911A1 (ja) * 2020-03-18 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Also Published As

Publication number Publication date
US6348388B1 (en) 2002-02-19
KR20020059817A (ko) 2002-07-13
WO2001041201A1 (en) 2001-06-07
TW508669B (en) 2002-11-01
EP1234325A1 (en) 2002-08-28
WO2001041201A9 (en) 2002-05-30
US6150670A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
JP2003515952A (ja) 縦型トランジスタの均一なゲート酸化物の形成方法
US7166521B2 (en) SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
CN1150609C (zh) 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺
TW200537144A (en) Silicon optical device
US10923348B2 (en) Gate-all-around field effect transistor using template-assisted-slective-epitaxy
JPH0555367A (ja) シリコン基板の埋め込み選択酸化方法およびこの方法による集積回路
JP2007329200A (ja) 半導体装置の製造方法
US20060145288A1 (en) Method of forming shallow trench isolation of semiconductor device
JP3283047B2 (ja) 半導体装置および半導体装置の製造方法
JP2009094156A (ja) 半導体基板および半導体装置
JP4790211B2 (ja) Ｓｏｉ基板と半導体基板及びその製造方法
TWI305017B (en) Semiconductor devices and methods for fabricating gate spacers
JPS60198841A (ja) 半導体装置の素子分離方法
CN113257817A (zh) 半导体结构及其形成方法
JP4376505B2 (ja) 半導体装置の製造方法
JP2004235429A (ja) 半導体装置の製造方法
CN1261974C (zh) 采用侧墙技术制备有纳米硅通道的埋氧的方法
US6583451B2 (en) Process for fabricating a network of nanometric lines made of single-crystal silicon and device obtained
JP4874119B2 (ja) Ｂｉｃｍｏｓプロセスにおいてシード層トポグラフィを軽減する方法
CN116435176A (zh) 半导体结构及其制备方法
JP2005057147A (ja) 半導体装置の製造方法
US20190259859A1 (en) Structure and method of forming device having improved isolation oxide
JP2004146583A (ja) 半導体装置の製造方法
CN110896027A (zh) 一种半导体器件纳米线及其制备方法
CN115458411A (zh) Bto结构的形成方法及半导体器件

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061128