CN104347472A - 一种浅沟槽隔离的制造方法 - Google Patents

一种浅沟槽隔离的制造方法 Download PDF

Info

Publication number
CN104347472A
CN104347472A CN201310323980.4A CN201310323980A CN104347472A CN 104347472 A CN104347472 A CN 104347472A CN 201310323980 A CN201310323980 A CN 201310323980A CN 104347472 A CN104347472 A CN 104347472A
Authority
CN
China
Prior art keywords
oxide layer
shallow trench
trench isolation
nitration case
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310323980.4A
Other languages
English (en)
Inventor
范建国
沈建飞
季峰强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310323980.4A priority Critical patent/CN104347472A/zh
Publication of CN104347472A publication Critical patent/CN104347472A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种浅沟槽隔离的制造方法，包括：提供半导体衬底，所述半导体衬底上依次形成有垫氧化层和氮化层；在半导体衬底上刻蚀出沟槽；在所述沟槽的侧壁上进行掺氮工艺；对氮化层进行第一次回蚀工艺，去除部分沟槽附近的氮化层；对所氧化层进行第一次回蚀工艺，去除部分沟槽附近的垫氧化层；在所述沟槽中形成线形氧化层；对所述氮化层进行第二次回蚀工艺，去除部分沟槽附近的氮化层；沉积介质层填充所述沟槽。由于在沟槽侧壁进行了掺氮工艺，能形成均匀厚度的线形氧化层，防止在后续步骤再针对沟槽侧壁的线形氧化层偏厚的问题进行蚀刻，导致底部的线形氧化层过薄导致漏电的问题。并且经过沟槽侧壁经过掺氮后，STI的可靠性和绝缘性更佳。

Description

一种浅沟槽隔离的制造方法
技术领域
本发明涉及集成电路制造领域，特别是涉及一种浅沟槽隔离的制造方法。
背景技术
在半导体制造领域，浅沟槽隔离（STI，shallow trench isolation）技术被广泛应用，在先进的闪存工艺中，在STI的制造工艺中还考量了尖角圆滑度（cornerrounding），使得STI的顶角底角圆滑，减少尖端放电对敏感的flash器件良率造成影响。
参考图1，为现有的浅沟槽隔离的制造方法的流程图，具体包括如下步骤：参照图2A和步骤S011，提供半导体衬底101，所述半导体衬底上依次形成有垫氧化层（pad oxide）102和氮化层（nitride layer）103；参照图2B和步骤S012，在所述半导体衬底101上刻蚀出沟槽104；参照图2C和步骤S013，对所述氮化层103进行第一次回蚀（pull back）工艺，去除部分沟槽104附近的氮化层；参照图2D和步骤S014，对所述垫氧化层102进行第一次回蚀工艺，去除部分沟槽104附近的垫氧化层；参照图2E和步骤S015，在所述沟槽中形成线形氧化层（liner oxide）105；参照图2F和步骤S016，对所述线形氧化层105进行第一次回蚀工艺；参照图2G和步骤S017，对所述氮化层103进行第二次回蚀工艺，进一步去除部分沟槽附近的氮化层；参照图2H和步骤S018，沉积介质层106填充所述沟槽。
其中，步骤S015中，线形氧化层生长过程中由于沟槽104侧壁和底部晶向不同而线形氧化层生长厚度不均匀，沟槽侧面为110面，沟槽底部100面，因而沟槽侧面的线形氧化层厚度约为底部的线形氧化层厚度的1.6倍左右，厚度差异明显，影响后续的介质层的填充效率。因而在现有工艺中需要利用步骤S016，对所述线形氧化层105进行一次回蚀工艺，降低沟槽侧壁上的线形氧化层的厚度，但是这样势必会是的底部的线形氧化层厚度更加变薄，容易造成STI漏电的问题。因此，如何在沟槽的侧壁和底部形成均匀的线形氧化层成为一个重要的课题。
发明内容
本发明提供一种浅沟槽隔离的制造方法，以解决现有技术形成线形氧化层在沟槽侧壁和底部的厚度不均匀，并且容易造成STI漏电的问题。
为解决上述技术问题，本发明提供一种浅沟槽隔离的制造方法，包括：
提供半导体衬底，所述半导体衬底上依次形成有垫氧化层和氮化层；
在所述半导体衬底上刻蚀出沟槽；
在所述沟槽的侧壁上进行掺氮工艺；
对所述氮化层进行第一次回蚀工艺，去除部分沟槽附近的氮化层；
对所述垫氧化层进行第一次回蚀工艺，去除部分沟槽附近的垫氧化层；
在所述沟槽中形成线形氧化层；
对所述氮化层进行第二次回蚀工艺，去除部分沟槽附近的氮化层；
沉积介质层填充所述沟槽。
可选的，利用离子注入工艺对沟槽的侧壁进行掺氮工艺。
可选的，所述离子注入工艺掺杂离子能量为10～15Kev，剂量为9×1013～5×1014。
可选的，对所述氮化层进行第一次回蚀工艺使用的刻蚀液为磷酸。
可选的，对所述垫氧化层进行第一次回蚀工艺使用的刻蚀液为氢氟酸。
可选的，所述垫氧化层的厚度为
可选的，所述氮化层的厚度为
可选的，在形成线形氧化层之后，对所述氮化层进行第二次回蚀工艺之前，还包括利用氢氟酸进行一次回蚀工艺，用以去除在沟槽形成线形氧化层的工艺中额外在氮化层上形成的氧化层。
可选的，利用高密度等离子体淀积工艺填充所述沟槽。
与现有技术相比，本发明提供的浅沟槽隔离的制造方法具有以下优点：
所述浅沟槽隔离的制造方法在形成线形氧化层之前对沟槽侧壁进行掺氮工艺，抑制了沟槽侧壁的线形氧化层的厚度生长，使STI的线形氧化层在生长过程中在沟槽侧壁和底部能均匀生长，防止在后续步骤再针对沟槽侧壁的线形氧化层偏厚的问题进行蚀刻，导致底部的线形氧化层过薄导致漏电的问题。并且经过沟槽侧壁经过掺氮后，STI的可靠性和绝缘性更佳。
附图说明
图1为现有的浅沟槽隔离的制造方法的流程图；
图2A至图2H为现有的浅沟槽隔离的制造方法的各步骤的剖面结构示意图；
图3为本发明实施例的浅沟槽隔离的制造方法的流程图；
图4A至图4I为本发明实施例的浅沟槽隔离的制造方法的各步骤的相应结构的剖面示意图。
具体实施方式
本发明的核心思想在于，提供一种浅沟槽隔离的制造方法，该浅沟槽隔离的制造方法对在形成线形氧化层之前对沟槽侧壁进行掺氮工艺，抑制了沟槽侧壁的线形氧化层的厚度生长，使STI的线形氧化层在生长过程中在沟槽侧壁和底部能均匀生长。这样，能够防止在后续步骤再针对沟槽侧壁的线形氧化层偏厚的问题进行蚀刻，导致底部的线形氧化层过薄导致漏电的问题。并且经过掺氮工艺的处理，大大提高了STI的可靠性和绝缘性。
结合图3，为本发明实施例的浅沟槽隔离的制造方法的流程图。结合该图，该方法包括以下步骤：
步骤S021，提供半导体衬底，所述半导体衬底上依次形成有垫氧化层和氮化层；
步骤S022，在所述半导体衬底上刻蚀出沟槽；
步骤S023，在所述沟槽的侧壁上进行掺氮工艺；
步骤S024，对所述氮化层进行第一次回蚀工艺，去除部分沟槽附近的氮化层；
步骤S025，对所述垫氧化层进行第一次回蚀工艺，去除部分沟槽附近的垫氧化层；
步骤S026，在所述沟槽中形成线形氧化层；
步骤S027，对所述氮化层进行第二次回蚀工艺，去除部分沟槽附近的氮化层；
步骤S028，沉积介质层填充所述沟槽。
下面将结合剖面示意图对本发明的浅沟槽隔离的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
具体请参考图4A至图4I，其为本发明实施例所提供的浅沟槽隔离的制造方法的各步骤相应结构的剖面示意图。
参考图4A，结合步骤S021，首先，提供半导体衬底201，例如硅衬底、绝缘体上硅衬底（SOI）或者其他常用的衬底，所述半导体衬底201上依次形成有垫氧化层202和氮化层203。通常垫氧化层202用湿氧的方法生长，一方面用于作为缓冲层，另一方面也可以作为氮化层203刻蚀时的停止层。优选的，所述垫氧化层202的厚度为所述氮化层203的厚度为
参考图4B，结合步骤S022，然后，在所述半导体衬底201上刻蚀出沟槽。具体的，刻蚀所述氮化层203、所述垫氧化层202和所述半导体衬底201以在所述半导体衬底201上形成沟槽。利用光刻和刻蚀工艺在衬底上形成沟槽的方法为本领域技术人员公知常识，在此不再赘述。
参考图4C，结合步骤S023，在所述沟槽的侧壁上进行掺氮工艺。具体的，利用离子注入工艺对沟槽的侧壁进行掺氮工艺，可以利用氮化层作为掩膜（Mask）直接对沟槽侧壁进行离子注入，通过转动半导体衬底使其在0～45°之间，即可以在沟槽指定的侧壁上完成掺氮工艺。所述离子注入工艺掺杂离子能量10～15Kev，剂量为9×1013～5×1014。优选的，当所述离子注入工艺掺杂离子为能量12Kev，剂量为1.6×1014时，沟槽侧壁上形成的线形氧化层的厚度约为常规工艺在沟槽侧壁上形成的线形氧化层的厚度的三分之二，和沟槽底部的线形氧化层厚度相当。
参考图4D，结合步骤S024，对所述氮化层203进行第一次回蚀工艺，去除部分沟槽附近的氮化层。可以使用磷酸作为刻蚀液进行回蚀工艺，用以防止边沟（divot）的产生。
参考图4E，结合步骤S025，对所述垫氧化层202进行第一次回蚀工艺，去除部分沟槽附近的垫氧化层。可以使用氢氟酸作为刻蚀液进行回蚀工艺，这样，沟槽顶角部分的硅暴露出来，在后续步骤形成的线形氧化层覆盖的部分更多，起到更好的效果。
参考图4F，结合步骤S026，在所述沟槽中形成线形氧化层205。通常，可以使用热氧化的方法生长的所述线形氧化层205。可以修复在刻蚀出沟槽后对沟槽边缘造成的损伤，圆角化沟槽顶部的尖角，并且能防止STI漏电和击穿。由于在步骤S023中对沟槽侧壁进行了掺氮工艺，在该步骤中形成的线形氧化层205在沟槽侧壁和底部的厚度相当。
此时，由于形成线形氧化层的工艺特征，在氮化层203上也会形成很薄的一层氧化层207，一般在以下。因此，可以在形成线形氧化层205之后，对所述氮化层进行第二次回蚀工艺之前，利用氢氟酸进行一次回蚀工艺，参照图4G，用以去除在沟槽形成线形氧化层的工艺中额外在氮化层203上形成的氧化层207。由于该氧化层非常薄，并不会影响到线形氧化层205质量。
参考图4H，结合步骤S027，对所述氮化层进行第二次回蚀工艺，去除部分沟槽附近的氮化层203。可以使用氢氟酸作为第二次回蚀工艺的刻蚀液，这样进一步去除了沟槽边的氮化层，使得上方的开口更大，提高后续填充工艺的填充质量。
参考图4I，结合步骤S028，沉积介质层206填充所述沟槽。例如可以使用高密度等离子体淀积工艺填充所述沟槽，形成浅沟道隔离结构。然后可以进行后续的工艺步骤完成期间的制造，本申请并不涉及对这些步骤的改进，在此不再赘述。
综上所述，本发明提供一种浅沟槽隔离的制造方法，在形成线形氧化层之前对沟槽侧壁进行掺氮工艺，抑制了沟槽侧壁的线形氧化层的厚度生长，使STI的线形氧化层在生长过程中在沟槽侧壁和底部能均匀生长，防止在后续步骤再针对沟槽侧壁的线形氧化层偏厚的问题进行蚀刻，导致底部的线形氧化层过薄导致漏电的问题。并且经过沟槽侧壁经过掺氮后，STI的可靠性和绝缘性更佳。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种浅沟槽隔离的制造方法，包括：
提供半导体衬底，所述半导体衬底上依次形成有垫氧化层和氮化层；
在所述半导体衬底上刻蚀出沟槽；
在所述沟槽的侧壁上进行掺氮工艺；
对所述氮化层进行第一次回蚀工艺，去除部分沟槽附近的氮化层；
对所述垫氧化层进行第一次回蚀工艺，去除部分沟槽附近的垫氧化层；
在所述沟槽中形成线形氧化层；
对所述氮化层进行第二次回蚀工艺，去除部分沟槽附近的氮化层；
沉积介质层填充所述沟槽。
2.如权利要求1所述的浅沟槽隔离的制造方法，其特征在于，利用离子注入工艺对沟槽的侧壁进行掺氮工艺。
3.如权利要求2所述的浅沟槽隔离的制造方法，其特征在于，所述离子注入工艺掺杂离子能量为10～15Kev，剂量为9×1013～5×1014。
4.如权利要求1所述的浅沟槽隔离的制造方法，其特征在于，对所述氮化层进行第一次回蚀工艺使用的刻蚀液为磷酸。
5.如权利要求1所述的浅沟槽隔离的制造方法，其特征在于，对所述垫氧化层进行第一次回蚀工艺和第二次回蚀工艺使用的刻蚀液为氢氟酸。
6.如权利要求1所述的浅沟槽隔离的制造方法，其特征在于，所述垫氧化层的厚度为
7.如权利要求1所述的浅沟槽隔离的制造方法，其特征在于，所述氮化层的厚度为
8.如权利要求1所述的浅沟槽隔离的制造方法，其特征在于，在形成线形氧化层之后，对所述氮化层进行第二次回蚀工艺之前，还包括利用氢氟酸进行一次回蚀工艺，用以去除在沟槽形成线形氧化层的工艺中额外在氮化层上形成的氧化层。
9.如权利要求1所述的浅沟槽隔离的制造方法，其特征在于，利用高密度等离子体淀积工艺填充所述沟槽。
CN201310323980.4A 2013-07-29 2013-07-29 一种浅沟槽隔离的制造方法 Pending CN104347472A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310323980.4A CN104347472A (zh) 2013-07-29 2013-07-29 一种浅沟槽隔离的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310323980.4A CN104347472A (zh) 2013-07-29 2013-07-29 一种浅沟槽隔离的制造方法

Publications (1)

Publication Number Publication Date
CN104347472A true CN104347472A (zh) 2015-02-11

Family

ID=52502807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310323980.4A Pending CN104347472A (zh) 2013-07-29 2013-07-29 一种浅沟槽隔离的制造方法

Country Status (1)

Country Link
CN (1) CN104347472A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768009A (zh) * 2017-11-09 2019-05-17 台湾积体电路制造股份有限公司 半导体结构以及用于制作半导体结构的方法
WO2020098738A1 (en) * 2018-11-16 2020-05-22 Changxin Memory Technologies, Inc. Semiconductor device and fabricating method thereof
CN113113347A (zh) * 2020-01-10 2021-07-13 芯恩（青岛）集成电路有限公司 浅沟槽隔离结构及其制备方法
CN117747535A (zh) * 2024-02-21 2024-03-22 合肥晶合集成电路股份有限公司 浅沟槽隔离结构、半导体结构及制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150670A (en) * 1999-11-30 2000-11-21 International Business Machines Corporation Process for fabricating a uniform gate oxide of a vertical transistor
US6265317B1 (en) * 2001-01-09 2001-07-24 Taiwan Semiconductor Manufacturing Company Top corner rounding for shallow trench isolation
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
TW511184B (en) * 2001-02-19 2002-11-21 United Microelectronics Corp Method for improving liner layer thickness uniformity in shallow trench
KR20030053693A (ko) * 2001-12-22 2003-07-02 동부전자 주식회사 반도체소자의 제조방법
US20050142800A1 (en) * 2003-12-30 2005-06-30 Choi Chee H. Semiconductor device isolation method
CN1770422A (zh) * 2004-11-03 2006-05-10 力晶半导体股份有限公司 浅沟槽隔离结构的制造方法
CN101345205A (zh) * 2007-07-09 2009-01-14 茂德科技股份有限公司 浅沟隔离结构的制备方法
CN102064128A (zh) * 2009-11-18 2011-05-18 上海华虹Nec电子有限公司 采用两次氮化硅回刻来改善浅沟隔离顶角圆化的方法
CN102130004A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 沟槽型mos器件的制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150670A (en) * 1999-11-30 2000-11-21 International Business Machines Corporation Process for fabricating a uniform gate oxide of a vertical transistor
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
US6265317B1 (en) * 2001-01-09 2001-07-24 Taiwan Semiconductor Manufacturing Company Top corner rounding for shallow trench isolation
TW511184B (en) * 2001-02-19 2002-11-21 United Microelectronics Corp Method for improving liner layer thickness uniformity in shallow trench
KR20030053693A (ko) * 2001-12-22 2003-07-02 동부전자 주식회사 반도체소자의 제조방법
US20050142800A1 (en) * 2003-12-30 2005-06-30 Choi Chee H. Semiconductor device isolation method
CN1770422A (zh) * 2004-11-03 2006-05-10 力晶半导体股份有限公司 浅沟槽隔离结构的制造方法
CN101345205A (zh) * 2007-07-09 2009-01-14 茂德科技股份有限公司 浅沟隔离结构的制备方法
CN102064128A (zh) * 2009-11-18 2011-05-18 上海华虹Nec电子有限公司 采用两次氮化硅回刻来改善浅沟隔离顶角圆化的方法
CN102130004A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 沟槽型mos器件的制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768009A (zh) * 2017-11-09 2019-05-17 台湾积体电路制造股份有限公司 半导体结构以及用于制作半导体结构的方法
US10964586B2 (en) 2017-11-09 2021-03-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including isolations
CN109768009B (zh) * 2017-11-09 2022-06-14 台湾积体电路制造股份有限公司 半导体结构以及用于制作半导体结构的方法
WO2020098738A1 (en) * 2018-11-16 2020-05-22 Changxin Memory Technologies, Inc. Semiconductor device and fabricating method thereof
CN113113347A (zh) * 2020-01-10 2021-07-13 芯恩（青岛）集成电路有限公司 浅沟槽隔离结构及其制备方法
CN117747535A (zh) * 2024-02-21 2024-03-22 合肥晶合集成电路股份有限公司 浅沟槽隔离结构、半导体结构及制备方法
CN117747535B (zh) * 2024-02-21 2024-05-28 合肥晶合集成电路股份有限公司 浅沟槽隔离结构、半导体结构及制备方法

Similar Documents

Publication Publication Date Title
CN105702736B (zh) 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
US9054212B2 (en) Fin etch and Fin replacement for FinFET integration
CN104347472A (zh) 一种浅沟槽隔离的制造方法
CN106206598B (zh) 分栅式闪存器件制造方法
CN104681494A (zh) 一种半导体存储器件及其制备方法
CN101958268B (zh) 隔离结构的制作方法
CN103367262B (zh) 闪存存储单元的形成方法
CN102005373B (zh) 栅极及功率场效应管的制造方法
US8877600B2 (en) Method for manufacturing a hybrid SOI/bulk semiconductor wafer
CN102479699A (zh) 超级结半导体器件结构的制作方法
CN103903969B (zh) 浮栅的制备方法
CN105914178B (zh) 浅沟槽隔离结构的制作方法
CN102194694A (zh) 沟槽式金属氧化物半导体场效应晶体管的制造方法
CN105789133B (zh) 一种闪存存储单元及制作方法
CN102956535A (zh) 半导体器件及其制造方法
CN103928386A (zh) 一种浅沟槽隔离结构的制造方法
CN109887915A (zh) 闪存器件及其制造方法
CN105405809A (zh) 一种快闪存储器的制造方法
US7235458B2 (en) Method of forming an element isolation film of a semiconductor device
US20210050414A1 (en) Shallow trench isolating structure and semiconductor device
CN106887433A (zh) Sonos工艺方法
CN104517886B (zh) 一种浅沟槽隔离结构的形成方法
CN102194684B (zh) 栅极介质层制造方法
CN104425347A (zh) 浅沟槽隔离的制备方法
CN106257646B (zh) 嵌入pip电容的cmos制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150211

RJ01 Rejection of invention patent application after publication