CN102194694A - 沟槽式金属氧化物半导体场效应晶体管的制造方法 - Google Patents

Abstract

本发明公开了一种沟槽式金属氧化物半导体场效应晶体管的制造方法，包括提供一衬底具有沟槽构造在该衬底中。形成一牺牲氧化层，顺应性地覆盖该沟槽构造与该衬底的表面。沿垂直方向形成一氧化层，使该牺牲氧化层在该衬底的表面及在该沟槽底部的部分增厚；移除该氧化层及部份的牺牲氧化层，在该衬底的表面及在该沟槽底部留下部分的氧化层。成长一额外的氧化层，顺应性地披覆于前述衬底结构上。沉积一导电层在该衬底结构上并填满该沟槽，作为该沟槽式晶体管的栅极。本发明实施例的沟槽式金属氧化物半导体场效应晶体管的制造方法，能有效地降低元件的寄生电容(Qgd)效应，提升高压半导体装置的电性效能，并降低制造成本。

Description

沟槽式金属氧化物半导体场效应晶体管的制造方法

技术领域

本发明涉及一种半导体装置的制造方法，尤其涉及一种沟槽式金属氧化物半导体场效应晶体管(trench MOSFET)的制造方法。

背景技术

高压元件技术适用于高电压与高功率的集成电路领域，传统功率晶体管为达高耐压高电流的设计，元件电流流向由平面结构设计为垂直结构。随着芯片技术性的突破功率晶体管也有不同的做法，目前在极低压功率晶体管技术发展有沟渠式栅极配合多样化工艺结构功率晶体管(Trench MOSFET)。

由于沟槽式场效应晶体管能够有效地降低产品的导通电阻，并且具有较大电流处理能力，所以近年来沟槽式金属氧化物半导体场效应晶体管在电脑、消费电子等领域中发展快速。目前，Trench MOSFET技术在低压MOSFET产品市场中已被广泛接受，具有很高的市场占有率。在高压MOSFET市场上，虽然随着Trench MOSFET工艺技术的不断提升，产品的耐压能力有了一定的提高，但相较于平面式(Plannar)产品，Trench MOSFET的耐压能力仍有一定的差距。未来，含有高端工艺的平面技术将会是高压MOSFET的发展趋势。

图1为显示传统沟槽式金属氧化物半导体场效应晶体管(trench MOSFET)的剖面示意图。请参阅图1，在一半导体衬底100中具有一沟槽构造。该半导体衬底100中另包括一N型掺杂区102、一P型井区(PW)104、及一N+型浓掺杂区106，分别作为该沟槽式晶体管的漏极、通道区及源极。一氧化层120顺应性地形成并覆盖该沟槽构造与半导体衬底的表面，作为该沟槽式晶体管的栅极介电层。一掺杂多晶硅130沉积并填满该沟槽中，作为该沟槽式晶体管的栅极。然而，沟槽式栅极结构功率晶体管在工艺上有其困难度，必须考虑晶体管沟渠式栅极深浅。尤其是，传统沟槽式MOSFET的在沟槽的底部，氧化层的厚度和其他位置的氧化层厚度相同，易造成寄生电容(Qgd)效应。因此，业界亟需一种沟槽式金属氧化物半导体场效应晶体管及制造方法，能有效地降低寄生电容(Qgd)效应。

发明内容

本发明的一实施例提供一种沟槽式金属氧化物半导体场效应晶体管的制造方法，包括：提供一衬底，具有一沟槽构造在该衬底中；形成一牺牲氧化层，顺应性地覆盖该沟槽构造与该衬底的表面；沿垂直方向形成一氧化层，使该牺牲氧化层在该衬底的表面及在该沟槽底部的部分增厚；移除该氧化层及部份的牺牲氧化层，在该衬底的表面及在该沟槽底部留下部分的氧化层；成长一额外的氧化层，顺应性地披覆于前述衬底结构上；以及沉积一导电层在该衬底结构上并填满该沟槽，作为该沟槽式晶体管的栅极。

本发明另一实施例提供一种沟槽式金属氧化物半导体场效应晶体管的制造方法，包括：提供一半导体衬底具有一沟槽构造在该衬底中，该半导体衬底沿垂直方向包括一N型掺杂区、一P型井区、及一N型浓掺杂区，分别作为该沟槽式晶体管的漏极、通道区及源极；形成一牺牲氧化层，顺应性地覆盖该沟槽构造与该半导体衬底表面；施以一高密度等离子体化学气相沉积法，沿垂直方向形成一氧化层，使该牺牲氧化层在该衬底的表面及在该沟槽底部的部分增厚；移除该氧化层及部份的牺牲氧化层，在该衬底的表面及在该沟槽底部留下部分的氧化层；成长一额外的氧化层，顺应性地披覆于前述衬底结构上；形成一掺杂多晶硅在该衬底结构上并填满该沟槽；施以一化学机械研磨移除表面多余的该掺杂多晶硅；以及移除该衬底结构表面的部分氧化硅层，使露出位于沟槽上方该掺杂多晶硅的顶部，作为该沟槽式晶体管的栅极。

本发明实施例的沟槽式金属氧化物半导体场效应晶体管的制造方法，能有效地降低元件的寄生电容(Qgd)效应，提升高压半导体装置的电性效能，并降低制造成本。

附图说明

图1为显示传统沟槽式金属氧化物半导体场效应晶体管(trench MOSFET)的剖面示意图；

图2A-2I为显示本发明的实施例的沟槽式金属氧化物半导体场效应晶体管的制造方法在各工艺步骤的剖面示意图。

附图标号：

100～半导体衬底；

102～N型掺杂区；

104～P型井区(PW)；

106～N+型浓掺杂区；

120～氧化层；

130～掺杂多晶硅；

200～衬底；

202～N型掺杂区；

204～P型井区(PW)；

206～N+型浓掺杂区；

210～沟槽构造；

212～沟槽的表面；

215～牺牲氧化层(SAC oxide)；

215′～残留部分的氧化层；

217～氧化层；

219～沟槽的侧壁表面；

222～额外的氧化层；

230～掺杂多晶硅栅极；

240～化学机械研磨；

245～湿式浸置(wet dip)；

250～化学机械研磨法。

具体实施方式

为使本发明能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：

以下以各实施例详细说明并伴随着附图说明的范例，作为本发明的参考依据。在附图或说明书描述中，相似或相同的部分皆使用相同的图号。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述说明之，值得注意的是，图中未绘示或描述的元件，为所属技术领域中技术人员所知的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。

有鉴于此，本发明的主要特征及样态在于将沟槽式金属氧化物半导体场效应晶体管的沟槽底部介电层增厚，因此可有效地降低元件的寄生电容(Qgd)效应，并通过与现有工艺相容的工艺技术，可有效地降低制造成本。

图2A-2I为显示本发明的实施例的沟槽式金属氧化物半导体场效应晶体管的制造方法在各工艺步骤的剖面示意图。请参阅图2A，首先，提供一衬底200，例如一半导体衬底，包括单晶硅衬底、外延硅衬底、硅锗衬底、绝缘层上有硅(SOI)衬底、及化合物半导体衬底。一沟槽构造210形成在衬底200中。此外，另可选择施以一等向性刻蚀(isotropic etching)，例如湿式刻蚀，微移除该沟槽210的表面212。

请参阅图2B，形成一牺牲氧化层(SAC oxide)215，顺应性地覆盖该沟槽构造210与该半导体衬底200的表面。在一具体实施例中，可选择施以热氧化法成长一氧化层在半导体衬底200的表面。

接着，请参阅图2C，沿垂直方向形成一氧化层217部分，例如施以一高密度等离子体化学气相沉积法(HDP CVD)，使该牺牲氧化层215在该衬底的表面及在该沟槽底部的部分增厚。应注意的是，沉积氧化层217的步骤并不限定于HDP CVD，亦可选择使用其他适当具方向性的薄膜沉积工艺。

接着，请参阅图2D，移除该氧化层217及部份的牺牲氧化层215，使得在衬底的表面并且在沟槽底部留下部分的氧化层215′。例如浸置于湿刻蚀液中，使衬底的表面及沟槽底部留下部分的氧化层215′。此外，另可选择施以一等向性刻蚀(isotropic etching)，例如湿式刻蚀，微移除该沟槽210的侧壁表面219。

请参阅图2E，成长一额外的氧化层222，顺应性地披覆于前述进行中的衬底结构上。因此，在沟槽210底部的氧化层222会比沟槽210内其他部分的氧化层厚。接着，形成一掺杂多晶硅栅极230在该衬底结构上并填满该沟槽，如图2F所示。

请参阅图2G，施以一化学机械研磨240移除表面多余的掺杂多晶硅230，使得掺杂多晶硅230与衬底表面的氧化层222位于相同的水平面上。接着，移除该衬底结构表面的部分氧化硅层222，例如以湿式浸置(wet dip)245移除部分的氧化硅层222，使露出位于沟槽上方该掺杂多晶硅230的顶部，如图2H所示。

应注意的是，另可选择再施以化学机械研磨法250移除该掺杂多晶硅的顶部，如图2I所示。在一实施例中，在完成上述结构后，在所述衬底200中，可形成一N型掺杂区202、一P型井区(PW)204、及一N+型浓掺杂区206，分别作为该沟槽式晶体管的漏极、通道区及源极。根据本发明实施例，由于使用单方向的氧化层增厚步骤，使沟槽底部的氧化层会比沟槽内其他部分的氧化层厚，因而能有效地降低元件的寄生电容(Qgd)效应，提升高压半导体装置的电性效能，并降低制造成本。

本发明虽以各种实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (13)

1.一种沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，所述的制造方法包括：

提供一衬底，具有一沟槽构造在所述衬底中；

形成一牺牲氧化层，顺应性地覆盖所述沟槽构造与所述衬底的表面；

沿垂直方向形成一氧化层，使所述牺牲氧化层在所述衬底的表面及在所述沟槽底部的部分增厚；

移除所述氧化层及部份的牺牲氧化层，在所述衬底的表面及在所述沟槽底部留下部分的氧化层；

成长一额外的氧化层，顺应性地披覆于前述衬底结构上；以及

沉积一导电层在所述衬底结构上并填满所述沟槽，作为所述沟槽式晶体管的栅极。

2.如权利要求1所述的沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，所述衬底为一半导体衬底，包括单晶硅衬底、外延硅衬底、硅锗衬底、绝缘层上有硅衬底、及化合物半导体衬底。

3.如权利要求1所述的沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，所述的制造方法进一步包括形成一N型掺杂区、一P型井区、及一N型浓掺杂区在所述衬底中，分别作为所述沟槽式晶体管的漏极、通道区及源极。

4.如权利要求1所述的沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，在所述形成一牺牲氧化层的步骤之前，更包括施以一等向性刻蚀，微移除所述沟槽的表面。

5.如权利要求1所述的沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，所述沿垂直方向形成一氧化层的步骤包括：施以一高密度等离子体化学气相沉积法。

6.如权利要求1所述的沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，在所述移除所述氧化层及部份的牺牲氧化层的步骤之后，更包括施以一等向性刻蚀，微移除所述沟槽的表面。

7.如权利要求1所述的沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，所述沉积一导电层在所述衬底结构上并填满所述沟槽包括：

形成一掺杂多晶硅在所述衬底结构上并填满所述沟槽；

施以一化学机械研磨移除表面多余的所述掺杂多晶硅；以及

移除所述衬底结构表面的部分氧化硅层，使露出位于沟槽上方所述掺杂多晶硅的顶部。

8.如权利要求7所述的沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，所述的制造方法进一步包括施以化学机械研磨法移除所述掺杂多晶硅的顶部。

9.一种沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，所述制造方法包括：

提供一半导体衬底具有一沟槽构造在所述衬底中，所述半导体衬底沿垂直方向包括一N型掺杂区、一P型井区、及一N型浓掺杂区，分别作为所述沟槽式晶体管的漏极、通道区及源极；

形成一牺牲氧化层，顺应性地覆盖所述沟槽构造与所述半导体衬底表面；

施以一高密度等离子体化学气相沉积法，沿垂直方向形成一氧化层，使所述牺牲氧化层在所述衬底的表面及在所述沟槽底部的部分增厚；

移除所述氧化层及部份的牺牲氧化层，在所述衬底的表面及在所述沟槽底部留下部分的氧化层；

成长一额外的氧化层，顺应性地披覆于所述衬底结构上；

形成一掺杂多晶硅在所述衬底结构上并填满所述沟槽；

施以一化学机械研磨移除表面多余的所述掺杂多晶硅；以及

移除所述衬底结构表面的部分氧化硅层，使露出位于沟槽上方所述掺杂多晶硅的顶部，作为所述沟槽式晶体管的栅极。

10.如权利要求9所述的沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，所述衬底为一半导体衬底，包括单晶硅衬底、外延硅衬底、硅锗衬底、绝缘层上有硅衬底、及化合物半导体衬底。

11.如权利要求9所述的沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，在所述形成一牺牲氧化层的步骤之前，更包括施以一等向性刻蚀，微移除所述沟槽的表面。

12.如权利要求9所述的沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，在所述移除所述氧化层及部份的牺牲氧化层的步骤之后，更包括施以一等向性刻蚀，微移除所述沟槽的表面。

13.如权利要求9所述的沟槽式金属氧化物半导体场效应晶体管的制造方法，其特征在于，所述制造方法进一步包括施以化学机械研磨法移除所述掺杂多晶硅的顶部。

Images