CN103367154A - 晶体管及其形成方法 - Google Patents

晶体管及其形成方法 Download PDF

Info

Publication number
CN103367154A
CN103367154A CN2012100933809A CN201210093380A CN103367154A CN 103367154 A CN103367154 A CN 103367154A CN 2012100933809 A CN2012100933809 A CN 2012100933809A CN 201210093380 A CN201210093380 A CN 201210093380A CN 103367154 A CN103367154 A CN 103367154A
Authority
CN
China
Prior art keywords
strain layer
carbon containing
sige strain
formation method
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100933809A
Other languages
English (en)
Other versions
CN103367154B (zh
Inventor
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210093380.9A priority Critical patent/CN103367154B/zh
Publication of CN103367154A publication Critical patent/CN103367154A/zh
Application granted granted Critical
Publication of CN103367154B publication Critical patent/CN103367154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种晶体管及其形成方法，其中所述晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成凹槽；在所述凹槽内形成含碳的硅锗应变层；在含碳的硅锗应变层上形成栅极结构。本发明实施例的方法，提高沟道区载流子的迁移率。

Description

晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种晶体管及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展，因此，互补金属氧化物半导体(Complementary MetalOxide Semiconductor，CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。为了获得较好的电学性能，通常需要通过控制载流子迁移率来提高半导体器件性能。
现有一种提高沟道区载流子迁移的方法是在晶体管的沟道区形成硅锗应变层，具体过程包括：提供半导体衬底；在所述半导体衬底内形成凹槽；在凹槽内填充满硅锗应变层；在硅锗应变层表面形成栅极结构。
现有在沟道区形成硅锗应变层的方法提高沟道区载流子的迁移率有限。
更多关于沟道区形成硅锗层方法的介绍请参考公开号为US2007/0275513A1的美国专利。
发明内容
本发明解决的问题是提供一种晶体管及其形成方法，提高了沟道区载流子的迁移率。
为解决上述问题，本发明实施例提供了一种晶体管的形成方法，包括：
提供半导体衬底；
在所述半导体衬底内形成凹槽；
在所述凹槽内填充满含碳的硅锗应变层；
在含碳的硅锗应变层上形成栅极结构。
可选的，所述含碳的硅锗应变层的形成方法为原位掺杂外延工艺。
可选的，所述原位掺杂外延工艺采用的气体为SiH4、GeH4和CH4。
可选的，所述含碳的硅锗应变层的形成方法为：采用外延工艺在凹槽内填充满硅锗层；对所述硅锗层进行碳离子注入，形成含碳的硅锗应变层。
可选的，所述离子注入的能量范围为200eV～5KeV，剂量范围为5E12～1E18/cm2。
可选的，所述含碳的硅锗应变层的厚度为5～50纳米。
可选的，所述含碳的硅锗应变层中锗原子的百分比含量为5～60％。
可选的，所述含碳的硅锗应变层中碳原子的百分比含量为0.01～3％。
可选的，还包括：所述含碳的硅锗应变层表面形成缓冲层。
可选的，所述缓冲层的材料为硼化硅。
可选的，所述缓冲层的厚度为1～10纳米。
可选的，所述缓冲层的形成工艺为外延工艺。
可选的，还包括：以所述栅极结构为掩膜，对栅极结构两侧的半导体衬底进行离子注入，形成晶体管的源/漏区。
本发明实施例还提供了一种晶体管，其特征在于，包括：
半导体衬底；
位于半导体衬底内的凹槽；
位于凹槽内的含碳的硅锗应变层，所述含碳的硅锗应变层的表面低于半导体衬底的表面或与半导体衬底表面平齐；
位于含碳的硅锗应变层上的栅极结构。
可选的，所述含碳的硅锗应变层的厚度为5～50纳米。
可选的，所述含碳的硅锗应变层中锗原子的百分比含量为5～60％。
可选的，所述含碳的硅锗应变层中碳原子的百分比含量为0.01～3％。
可选的，所述含碳的硅锗应变层表面还具有缓冲层。
可选的，所述缓冲层的材料为硼化硅。
可选的，所述缓冲层的厚度为1～10纳米。
可选的，还包括，位于所述栅极结构两侧半导体衬底内的源/漏区。
与现有技术相比，本发明技术方案具有以下优点：
在沟道区形成含碳的硅锗应变层，由于碳原子比硅原子和锗原子小很多，碳原子会补偿硅锗应变层中的晶格失配，减小硅锗应变层与半导体衬底之间的晶格错位，提高沟道区载流子的迁移率。
进一步，所述含碳的硅锗应变层中锗原子的百分比含量为5～60％，相对应的，所述含碳的硅锗应变层中碳原子的百分比含量为0.01～3％，此时碳原子对硅锗应变层中的晶格失配的补偿效果最佳，硅锗应变层与半导体衬底之间的晶格错位影响最小，从而提高了沟道区载流子的迁移率，碳原子的百分比含量与锗原子的百分比含量相互关联，碳原子的百分比过高会使得硅锗应变层产生张应变，碳原子的百分比含量过低，会使得晶格失配的补偿效果有限。
更进一步，在含碳的硅锗应变层形成缓冲层，作为含碳的硅锗应变层与栅极结构之间的缓冲区，防止含碳的硅锗应变层的应变对栅极结构的影响，提供晶体管的性能。
附图说明
图1是本发明实施例晶体管形成方法的流程示意图；
图2～图6为本发明实施例晶体管形成过程的剖面结构示意图。
具体实施方式
现有的在沟道区形成的硅锗应变层，由于硅锗应变层中的锗和半导体衬底中硅的晶格失配，使得硅锗应变层与半导体衬底之间容易发生晶格错位，从而影响沟道区载流子的迁移率。
为此发明人提出一种晶体管及其形成方法，其中所述晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成凹槽；在所述凹槽内形成含碳的硅锗应变层；在含碳的硅锗应变层上形成栅极结构。在沟道区形成含碳的硅锗应变层，由于碳原子比硅原子和锗原子小很多，碳原子会补偿硅锗应变层中的晶格失配，减小硅锗应变层与半导体衬底之间的晶格错位，提高沟道区载流子的迁移率。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图1，图1为本发明实施例晶体管形成方法的流程示意图，包括：
步骤S201，提供半导体衬底；
步骤S202，在所述半导体衬底内形成凹槽；
步骤S203，在所述凹槽内形成含碳的硅锗应变层；
步骤S204，在含碳的硅锗应变层表面形成缓冲层；
步骤S205，在缓冲层表面形成栅极结构；
步骤S206，在栅极结构两侧的半导体衬底内形成源/漏区。
图2～图6为本发明实施例晶体管形成过程的剖面结构示意图。
参考图2，提供半导体衬底300，在所述半导体衬底300上形成掩膜层302，所述掩膜层302中具有暴露半导体衬底300表面的开口303，所述开口303与后续在半导体衬底300中形成的凹槽的位置相对应。
所述半导体衬底300为硅衬底，所述半导体衬底300内形成有浅沟道隔离结构(STI)301，用于有源区之间的隔离。
所述掩膜层302的材料为光刻胶层或者硬掩膜材料层。本实施例中所述掩膜层302为硬掩膜材料层。
参考图3，以所述掩膜层302为掩膜，沿开口303刻蚀所述半导体衬底300，形成凹槽304。
刻蚀所述半导体衬底300形成凹槽304的工艺为等离子体刻蚀工艺或湿法刻蚀工艺。当采用等离子体刻蚀工艺时，所述等离子体刻蚀工艺采用的气体为HBr或CF4，或者其他合适的气体；当采用湿法刻蚀时，所述湿法刻蚀采用的溶液为氢氧化钾或氢氧化铵溶液，或者其他合适的溶液。
所述凹槽304的深度与后续形成的含碳的硅锗应变层的厚度或者与含碳的硅锗应变层和缓冲层的总厚度有关。
参考图4，在所述凹槽304内形成含碳的硅锗应变层(SiGeC)305。
所述含碳的硅锗应变层304的表面低于半导体衬底300的表面，便于后续在含碳的硅锗应变层305的表面形成缓冲层。
在本发明的其他实施例中，当后续不形成缓冲层时，所述含碳的硅锗应变层305填充满沟槽304，含碳的硅锗应变层305的表面与半导体衬底300的表面平齐。
所述含碳的硅锗应变层305作为后续形成晶体管的沟道区，含碳的硅锗应变层305的厚度为5～50纳米，在沟道区形成含碳的硅锗应变层305，由于碳原子比硅原子和锗原子小很多，碳原子会补偿硅锗应变层中的晶格失配，减小硅锗应变层与半导体衬底之间的晶格错位，提高沟道区载流子的迁移率。
所述含碳的硅锗应变层305中锗原子的百分比含量为5～60％，相对应的，所述含碳的硅锗应变层305中碳原子的百分比含量为0.01～3％，此时碳原子对硅锗应变层中的晶格失配的补偿效果最佳，硅锗应变层与半导体衬底之间的晶格错位影响最小，从而提高了沟道区载流子的迁移率，碳原子的百分比含量与锗原子的百分比含量相互关联，碳原子的百分比过高会使得硅锗应变层产生张应变，碳原子的百分比含量过低，会使得晶格失配的补偿效果有限。
所述含碳的硅锗应变层的形成方法为原位掺杂外延工艺，原位掺杂外延工艺为选择外延工艺。
所述原位掺杂外延工艺采用的气体为SiH4、GeH4和CH4，通过调节SiH4、GeH4和CH4的流量比可以获得锗原子和碳原子的不同百分比含量，碳原子分布均匀不用额外的退火激活工艺，工艺步骤简单，形成的含碳的硅锗应变层305均匀性较好。
所述含碳的硅锗应变层的形成方法还可以为：采用外延工艺在凹槽内先形成硅锗层；对所述硅锗层进行碳离子注入，形成含碳的硅锗应变层。采用外延工艺形成硅锗层时，只需调节硅源和锗源气体的流量比，获得锗原子的百分比含量，工艺过程相对简单，后续只需控制碳离子注入的剂量，即可获得碳原子的百分比含量，并且采用离子注入工艺，可以增大锗硅应变层中碳原子的含量(超过原位掺杂浓度)。形成硅锗层的外延工艺为选择外延工艺。
所述离子注入的能量范围为200eV～5KeV，剂量范围为5E12～1E18/cm2。
参考图5，在含碳的硅锗应变层(SiGeC)305表面形成缓冲层306，所述缓冲层306的表面与半导体衬底300表面平齐；去除所述掩膜层302(图4所示)。
所述缓冲层306的材料为硼化硅，作为含碳的硅锗应变层305与栅极结构之间的缓冲区，防止含碳的硅锗应变层305的应变对栅极结构的影响，提高晶体管的性能；后续在缓冲层306表面形成栅极介质层，使得栅极介质层与半导体衬底的交界面的杂质离子较少，有利于减少阈值电压的偏差。
所述缓冲层306的厚度为含碳的硅锗应变层305厚度的1/5～1/20，所述缓冲层306的厚度为1～10纳米，此时缓冲层306的缓冲效果最佳，缓冲层306太厚的话，使得含碳的硅锗应变层305远离半导体衬底300的表面，不能起到沟道作用，影响沟道区载流子的迁移率。
所述缓冲层306的形成工艺为外延工艺。
所述掩膜层302的去除可以在所述凹槽304内形成含碳的硅锗应变层(SiGeC)305步骤之后进行。所述掩膜层302的去除也可以在含碳的硅锗应变层(SiGeC)305表面形成缓冲层步骤之后进行。
参考图6，在缓冲层306的表面形成栅极结构30。
所述栅极结构30包括位于缓冲层306表面的栅介质层307和位于栅介质层307表面的栅电极308。
所述栅介质层307的材料是二氧化硅或者高k材料，所述栅电极308的材料是多晶硅或者金属。
在形成栅极结构30后，还包括：以所述栅极结构30为掩膜，对所述半导体衬底300进行离子注入，形成晶体管的源/漏极(图中为示出)。
本发明实施例还提供了一种晶体管，请参考图6，包括：
半导体衬底300；
位于半导体衬底300内的凹槽304(参考图4)；
位于凹槽内的含碳的硅锗应变层305；
位于含碳的硅锗应变层305表面的缓冲层306，所述缓冲层306的表面与半导体衬底300表面平齐；
位于缓冲层306表面的栅极结构30，所述栅极结构30包括位于缓冲层306表面的栅介质层307和位于栅介质层307表面的栅电极308；
位于栅极结构30两侧半导体衬底300内的源/漏区(图中未示出)。
所述含碳的硅锗应变层的厚度为5～50纳米。
较佳的，所述含碳的硅锗应变层305中锗原子的百分比含量为5～60％，相应的，所述含碳的硅锗应变层305中碳原子的百分比含量为0.01～3％，此时碳原子对硅锗应变层中的晶格失配的补偿效果最佳，硅锗应变层与半导体衬底之间的晶格错位影响最小，从而提高了沟道区载流子的迁移率，碳原子的百分比含量与锗原子的百分比含量相互关联，碳原子的百分比过高会使得硅锗应变层产生张应变，碳原子的百分比含量过低，会使得晶格失配的补偿效果有限。
较佳的，所述缓冲层306的材料为硼化硅。所述缓冲层306的厚度为含碳的硅锗应变层305厚度的1/5～1/20，所述缓冲层306的厚度为1～10纳米，此时缓冲层306的缓冲效果最佳，缓冲层306太厚的话，会使得缓冲层作为沟道的一部分，影响沟道区载流子的迁移率。
综上，本发明实施例提供的晶体管及其形成方法，在沟道区形成含碳的硅锗应变层，由于碳原子比硅原子和锗原子小很多，碳原子会补偿硅锗应变层中的晶格失配，减小硅锗应变层与半导体衬底之间的晶格错位，提高沟道区载流子的迁移率。
进一步，所述含碳的硅锗应变层中锗原子的百分比含量为5～60％，相对应的，所述含碳的硅锗应变层中碳原子的百分比含量为0.01～3％，此时碳原子对硅锗应变层中的晶格失配的补偿效果最佳，硅锗应变层与半导体衬底之间的晶格错位影响最小，从而提高了沟道区载流子的迁移率，碳原子的百分比含量与锗原子的百分比含量相互关联，碳原子的百分比过高会使得硅锗应变层产生张应变，碳原子的百分比含量过低，会使得晶格失配的补偿效果有限。
更进一步，在含碳的硅锗应变层形成缓冲层，作为含碳的硅锗应变层与栅极结构之间的缓冲区，防止含碳的硅锗应变层的应变对栅极结构的影响，提供晶体管的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (21)

1.一种晶体管的形成方法，其特征在于，包括步骤：
提供半导体衬底；
在所述半导体衬底内形成凹槽；
在所述凹槽内形成含碳的硅锗应变层
在含碳的硅锗应变层上形成栅极结构。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述含碳的硅锗应变层的形成方法为原位掺杂外延工艺。
3.如权利要求2所述的晶体管的形成方法，其特征在于，所述原位掺杂外延工艺采用的气体为SiH4、GeH4和CH4。
4.如权利要求1所述的晶体管的形成方法，其特征在于，所述含碳的硅锗应变层的形成方法为：采用外延工艺在凹槽内填充满硅锗层；对所述硅锗层进行碳离子注入，形成含碳的硅锗应变层。
5.如权利要求4所述的晶体管的形成方法，其特征在于，所述离子注入的能量范围为200eV～5KeV，剂量范围为5E12～1E18/cm2。
6.如权利要求1所述的晶体管的形成方法，其特征在于，所述含碳的硅锗应变层的厚度为5～50纳米。
7.如权利要求1所述的晶体管的形成方法，其特征在于，所述含碳的硅锗应变层中锗原子的百分比含量为5～60％。
8.如权利要求7所述的晶体管的形成方法，其特征在于，所述含碳的硅锗应变层中碳原子的百分比含量为0.01～3％。
9.如权利要求1所述的晶体管的形成方法，其特征在于，还包括：所述含碳的硅锗应变层表面形成缓冲层。
10.如权利要求9所述的晶体管的形成方法，其特征在于，所述缓冲层的材料为硼化硅。
11.如权利要求9所述的晶体管的形成方法，其特征在于，所述缓冲层的厚度为1～10纳米。
12.如权利要求9所述的晶体管的形成方法，其特征在于，所述缓冲层的形成工艺为外延工艺。
13.如权利要求1所述的晶体管的形成方法，其特征在于，还包括：以所述栅极结构为掩膜，对栅极结构两侧的半导体衬底进行离子注入，形成晶体管的源/漏区。
14.一种晶体管，其特征在于，包括：
半导体衬底；
位于半导体衬底内的凹槽；
位于凹槽内的含碳的硅锗应变层，所述含碳的硅锗应变层的表面低于半导体衬底的表面或与半导体衬底表面平齐；
位于含碳的硅锗应变层上的栅极结构。
15.如权利要求14所述的晶体管，其特征在于，所述含碳的硅锗应变层的厚度为5～50纳米。
16.如权利要求14所述的晶体管，其特征在于，所述含碳的硅锗应变层中锗原子的百分比含量为5～60％。
17.如权利要求16所述的晶体管，其特征在于，所述含碳的硅锗应变层中碳原子的百分比含量为0.01～3％。
18.如权利要求14所述的晶体管，其特征在于，所述含碳的硅锗应变层表面还具有缓冲层。
19.如权利要求18所述的晶体管，其特征在于，所述缓冲层的材料为硼化硅。
20.如权利要求18所述的晶体管，其特征在于，所述缓冲层的厚度为1～10纳米。
21.如权利要求14所述的晶体管，其特征在于，还包括，位于所述栅极结构两侧半导体衬底内的源/漏区。
CN201210093380.9A 2012-03-31 2012-03-31 晶体管及其形成方法 Active CN103367154B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210093380.9A CN103367154B (zh) 2012-03-31 2012-03-31 晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210093380.9A CN103367154B (zh) 2012-03-31 2012-03-31 晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN103367154A true CN103367154A (zh) 2013-10-23
CN103367154B CN103367154B (zh) 2016-03-16

Family

ID=49368246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210093380.9A Active CN103367154B (zh) 2012-03-31 2012-03-31 晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN103367154B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328502A (zh) * 2015-06-24 2017-01-11 中国科学院上海微系统与信息技术研究所 SiGeSn材料及其制备方法
CN107154404A (zh) * 2016-03-03 2017-09-12 格罗方德半导体公司 具有非松弛应变通道的场效应晶体管

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030048213A (ko) * 2001-12-11 2003-06-19 주식회사 하이닉스반도체 에피택셜 성장층을 이용하여 붕소 침투를 방지할 수 있는분리 산화막 형성방법
JP2005086128A (ja) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN1738049A (zh) * 2004-08-19 2006-02-22 台湾积体电路制造股份有限公司 微电子元件及其制造方法
US20070231979A1 (en) * 2003-11-19 2007-10-04 International Business Machines Corporation Silicon device on si: c-oi and sgoi and method of manufacture
US20070275513A1 (en) * 2006-03-06 2007-11-29 Stmicroelectronics Crolles 2 Sas Formation of shallow siGe conduction channel
CN102194694A (zh) * 2010-03-05 2011-09-21 世界先进积体电路股份有限公司 沟槽式金属氧化物半导体场效应晶体管的制造方法
JP4857697B2 (ja) * 2005-10-05 2012-01-18 トヨタ自動車株式会社 炭化珪素半導体装置
CN102347234A (zh) * 2010-07-29 2012-02-08 中国科学院微电子研究所 半导体器件结构及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030048213A (ko) * 2001-12-11 2003-06-19 주식회사 하이닉스반도체 에피택셜 성장층을 이용하여 붕소 침투를 방지할 수 있는분리 산화막 형성방법
JP2005086128A (ja) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20070231979A1 (en) * 2003-11-19 2007-10-04 International Business Machines Corporation Silicon device on si: c-oi and sgoi and method of manufacture
CN1738049A (zh) * 2004-08-19 2006-02-22 台湾积体电路制造股份有限公司 微电子元件及其制造方法
JP4857697B2 (ja) * 2005-10-05 2012-01-18 トヨタ自動車株式会社 炭化珪素半導体装置
US20070275513A1 (en) * 2006-03-06 2007-11-29 Stmicroelectronics Crolles 2 Sas Formation of shallow siGe conduction channel
CN102194694A (zh) * 2010-03-05 2011-09-21 世界先进积体电路股份有限公司 沟槽式金属氧化物半导体场效应晶体管的制造方法
CN102347234A (zh) * 2010-07-29 2012-02-08 中国科学院微电子研究所 半导体器件结构及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328502A (zh) * 2015-06-24 2017-01-11 中国科学院上海微系统与信息技术研究所 SiGeSn材料及其制备方法
CN106328502B (zh) * 2015-06-24 2019-02-01 中国科学院上海微系统与信息技术研究所 SiGeSn材料及其制备方法
CN107154404A (zh) * 2016-03-03 2017-09-12 格罗方德半导体公司 具有非松弛应变通道的场效应晶体管
CN107154404B (zh) * 2016-03-03 2020-10-13 格罗方德半导体公司 具有非松弛应变通道的场效应晶体管

Also Published As

Publication number Publication date
CN103367154B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
US9660054B2 (en) Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same
JP2006148077A (ja) 延伸スペーサを利用した半導体デバイスおよびその形成方法
US20140097402A1 (en) Semiconductor structure and method for forming the same
SG191250A1 (en) Uniaxially strained quantum well device and method of making same
JP6175411B2 (ja) 半導体装置
CN107731918B (zh) 半导体结构及其制造方法
CN106960795B (zh) Pmos晶体管的形成方法
CN104124170A (zh) 晶体管及其形成方法
CN106952810B (zh) 半导体结构的制造方法
US9312378B2 (en) Transistor device
US10686078B2 (en) Semiconductor structure and fabrication method thereof
CN102931058B (zh) 半导体结构的形成方法,pmos晶体管的形成方法
CN103367154B (zh) 晶体管及其形成方法
JP2011159853A (ja) 半導体装置およびその製造方法
CN109148447B (zh) 半导体结构及其形成方法
CN107658227B (zh) 源/漏的形成方法以及半导体器件的形成方法
CN103426766B (zh) Pmos晶体管及其形成方法
JP2015095568A (ja) 半導体装置
CN106158639B (zh) 半导体器件的形成方法
CN104253090A (zh) Cmos晶体管的形成方法
CN103794501A (zh) 晶体管及其形成方法
CN102969247B (zh) 一种半导体结构及其形成方法,一种晶体管及其形成方法
CN105845569B (zh) 鳍式场效应晶体管及其形成方法
CN103165448B (zh) Pmos晶体管的形成方法
KR20060079357A (ko) 모스 전계 효과 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant