CN104124170A - 晶体管及其形成方法 - Google Patents

晶体管及其形成方法 Download PDF

Info

Publication number
CN104124170A
CN104124170A CN201310157798.6A CN201310157798A CN104124170A CN 104124170 A CN104124170 A CN 104124170A CN 201310157798 A CN201310157798 A CN 201310157798A CN 104124170 A CN104124170 A CN 104124170A
Authority
CN
China
Prior art keywords
layer
threshold value
ion
value adjustment
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310157798.6A
Other languages
English (en)
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310157798.6A priority Critical patent/CN104124170A/zh
Priority to US14/022,500 priority patent/US9147749B2/en
Publication of CN104124170A publication Critical patent/CN104124170A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Abstract

一种晶体管及其形成方法，所述晶体管的形成方法包括：提供半导体衬底；刻蚀所述半导体衬底，在所述半导体衬底内形成凹槽；在所述凹槽内依次外延形成阈值调整层和载流子迁移层，所述载流子迁移层的表面与半导体衬底的表面齐平，所述阈值调整层内掺杂有阈值调整离子，所述载流子迁移层中载流子的迁移率大于阈值调整层中载流子的迁移率；在所述载流子迁移层表面形成栅极结构。所述晶体管的形成方法可以提高晶体管的载流子迁移率，改善晶体管的短沟道效应。

Description

晶体管及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体管及其形成方法。
背景技术
在半导体工艺中，晶体管的阈值电压等于形成沟道需要的栅极对源极的偏置电压。如果栅极对源极的偏置电压小于阈值电压，就不会产生沟道。
栅极结构底部的掺杂是决定阈值电压的主要因素，晶体管的底部掺杂能通过在栅极结构底部下的离子注入来调整，这种离子注入被叫做阈值调整注入。
目前，传统的阈值调整注入方法可以通过掺杂注入阈值调整离子完成，通过在栅极结构下面的衬底中形成合适的掺杂区，从而实现对半导体阈值电压的调整。但是对所述衬底进行阈值调整离子掺杂之后会降低衬底内载流子的迁移率。与本征半导体相比，进行阈值调整离子掺杂后的半导体材料中，阈值调整离子使得载流子的散射几率增大，从而使载流子的迁移率下降，阈值调整离子的浓度越大，迁移率越小。载流子迁移率下降会提高晶体管的功耗，降低器件的电流承受能力和晶体管的开关速度。
所以，现有的晶体管在调整阈值电压的同时，还需要提高其沟道区域的载流子的迁移率，改善短沟道效应。
发明内容
本发明解决的问题是提供一种晶体管及其形成方法，所述晶体管的形成方法能够在实现对晶体管的阈值电压进行调整的同时，提高沟道内的载流子迁移率。
为解决上述问题，本发明的技术方案提供一种晶体管的形成方法，包括：提供半导体衬底；刻蚀所述半导体衬底，在所述半导体衬底内形成凹槽；在所述凹槽内依次外延形成阈值调整层和载流子迁移层，所述载流子迁移层和阈值调整层填充满所述凹槽，所述阈值调整层内掺杂有阈值调整离子，所述载流子迁移层中阈值调整离子的掺杂浓度小于阈值调整层中的阈值调整离子的掺杂浓度；在所述凹槽上方形成栅极结构。
可选的，在形成所述阈值调整层之前，在所述凹槽侧壁表面形成隔离侧墙，所述隔离侧墙顶部低于半导体衬底的表面，暴露出所述凹槽靠近半导体衬底表面的部分侧壁。
可选的，所述隔离侧墙的厚度为2nm～8nm。
可选的，所述半导体衬底的表面高于隔离侧墙顶部5nm～20nm。
可选的，所述阈值调整层的厚度为10nm～50nm。
可选的，所述阈值调整离子为硼、铟、磷或砷中的一种或几种。
可选的，所述阈值调整层中的阈值调整离子的浓度为5E17atom/cm3～1E19atom/cm3。
可选的，所述阈值调整层内还具有扩散阻挡离子，所述扩散阻挡离子为Ge、C或Sn中的一种或几种离子，所述阈值调整层中扩散阻挡离子的掺杂浓度为1E19atom/cm3～1.5E22atom/cm3。
可选的，所述载流子迁移层包括位于阈值调整层表面的阻挡层。
可选的，所述阻挡层的厚度为3nm～15nm。
可选的，所述阻挡层的材料为硅，并且所述阻挡层内还具有扩散阻挡离子，所述扩散阻挡离子为Ge、C或Sn中的一种或几种离子，所述阻挡层中扩散阻挡离子的掺杂浓度为1E20atom/cm3～2.5E22atom/cm3。
可选的，所述阻挡层内掺杂有阈值调整离子，所述阻挡层内的阈值调整离子的浓度小于阈值调整层内阈值调整离子的浓度，所述阻挡层内的阈值调整离子的浓度为5E16atom/cm3～1E18atom/cm3。
可选的，所述载流子迁移层包括位于所述阻挡层表面的本征层。
可选的，所述本征层的厚度为10nm～25nm。
可选的，所述本征层的材料为硅。
可选的，所述本征层内还具有扩散阻挡离子，所述扩散阻挡离子为Ge、C或Sn中的一种或几种离子，所述本征层中扩散阻挡离子的掺杂浓度为1E19atom/cm3～1E22atom/cm3。
可选的，所述载流子迁移层包括位于阈值调整层表面的阻挡层和位于所述阻挡层表面的本征层。
可选的，还包括，对所述载流子迁移层表面进行等离子体处理。
可选的，所述等离子体处理的等离子体源为N2、Ar、F2或H2中的一种或多种气体。
为解决上述问题，本发明的技术方案还提供了采用上述方法形成的晶体管，包括：半导体衬底；位于所述半导体衬底内的凹槽；位于所述凹槽内的阈值调整层和位于所述阈值调整层表面的载流子迁移层，所述载流子迁移层填充满所述凹槽并且所述载流子迁移层的表面与半导体衬底的表面，所述阈值调整层内掺杂有阈值调整离子，所述载流子迁移层中阈值调整离子的掺杂浓度小于阈值调整层中的阈值调整离子的掺杂浓度；位于所述凹槽上方的栅极结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案在半导体衬底中形成凹槽，在所述凹槽内依次外延形成阈值调整层和载流子迁移层，所述阈值调整层中掺杂有阈值调整离子，用于调节晶体管的阈值电压。由于载流子迁移层中阈值调整离子的掺杂浓度小于阈值调整层中阈值调整离子的掺杂浓度，使得所述载流子迁移层中载流子的迁移速率大于阈值调整层中的载流子迁移速率，可以提高晶体管的沟道区域内的载流子迁移率，改善晶体管的短沟道效应，提高晶体管的性能。
进一步的，在形成所述阈值调整层之前，在所述凹槽侧壁表面形成隔离侧墙，所述隔离侧墙顶部低于半导体衬底的表面，暴露出所述凹槽靠近半导体衬底表面的部分侧壁。所述隔离侧墙可以阻挡后续晶体管的源极和漏极内的离子向沟道区域扩散，从而防止源漏穿通，并且由于所述隔离侧墙暴露出所述凹槽靠近半导体衬底表面的部分侧壁，从而可以通过该侧壁将晶体管的源极和漏极与沟道区域连接，由于所述未被隔离侧墙覆盖的部分侧壁的高度较低，源极和漏极内的离子通过该侧壁扩散进入沟道区域内的效率较低，从而可以改善晶体管的短沟道效应。
附图说明
图1至图9是本发明的第一实施例中形成所述晶体管的剖面示意图；
图10至图17是本发明的第二实施例中形成所述晶体管的剖面示意图。
具体实施方式
如背景技术中所述，现有技术对晶体管的沟道区域进行阈值调整注入后，会降低沟道内载流子的迁移率，从而影响晶体管的性能。
为了解决上述问题，本发明提出了一种晶体管及其形成方法，所述晶体管的形成方法能够在实现阈值调整的同时，提高晶体管的载流子迁移率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
请参考图1，提供半导体衬底100。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。
本实施例中，所述半导体衬底100为硅衬底，并且所述半导体衬底内还形成有浅沟槽隔离结构101，后续再所述浅沟槽隔离结构101之间的半导体衬底区域内形成晶体管。
请参考图2，在所述半导体衬底100表面形成掩膜层200，所述掩膜层内具有开口201。
所述掩膜层200的材料可以是SiN、TiN、TaN、SiCN、SiC、SiON、BN、无定形碳中的一种或几种。本实施例中，所述掩膜层200的材料为SiN。
在本发明的其他实施例中，所述掩膜层200为多层堆叠结构，例如，包括位于半导体衬底表面的缓冲层和位于所述缓冲层表面的硬掩膜层，所述缓冲层的材料可以是氧化硅层，硬掩膜层的材料可以是SiN、TiN、TaN、SiCN、SiC、SiON、BN、无定形碳中的一种或几种。所述缓冲层可以缓冲硬掩膜层和半导体衬底之间的应力作用，使所述掩膜层200中形成的开口侧壁形貌较佳。
请参考图3，以所述掩膜层200为掩膜，刻蚀所述半导体衬底100，在所述半导体衬底100内形成凹槽102。
具体的，可以采用干法刻蚀工艺，沿所述开口201刻蚀半导体衬底100。所述凹槽102的深度为23nm～90nm。所述凹槽102的深度与后续在所述凹槽102内形成的阈值调整层和载流子迁移层的的总高度相同。
本实施例中，所述干法刻蚀工艺采用的刻蚀气体为Cl2和HBr，其中Cl2的流量为100～200sccm，HBr的流量为50～300sccm。
请参考图4，在所述凹槽102（请参考图2）内形成阈值调整层103。
采用外延工艺形成所述阈值调整层103，所述阈值调整层103覆盖凹槽102（请参考图2）的内壁，所述阈值调整层103为掺杂有阈值调整离子的硅层，厚度为10nm～50nm。
所述阈值调整层103内掺杂有阈值调整离子，所述阈值调整层用于调整晶体管的阈值电压。对于NMOS晶体管，采用P型离子作为阈值调整离子来提高器件的阈值电压，而采用N型离子作为阈值调整离子来降低器件的阈值电压；对于PMOS晶体管，采用N型离子作为阈值调整离子来提高器件的阈值电压，而采用P型离子作为阈值调整离子来降低器件的阈值电压。所述P型离子包括III族元素，例如硼或铟等；所述N型离子包括V族元素，例如磷或砷等。所述阈值调整层103内掺杂的阈值调整离子的浓度为5E17atom/cm3～1E19atom/cm3。
本实施例中，采用化学气相沉积工艺形成所述阈值调整层103，并且采用原位掺杂工艺，使所述阈值调整层103内均匀掺杂所述阈值调整离子。具体的，采用化学气相沉积工艺进行外延生长的方法包括：所述外延生长的温度为600℃～800℃，采用的硅源气体可以是SiH4、SiH2Cl2或SiHCl3等气体，采用的阈值调整离子源可以是BF3、PH3或AsH3等气体。
在本发明的其他实施例中，也可以先外延形成覆盖凹槽内壁的硅层之后，再对所述硅层注入阈值调整离子，形成阈值调整层。但是由于所述阈值调整层覆盖凹槽的底部和侧壁，而离子注入具有一定的方向性，所以，采用离子注入法对硅层进行阈值调整离子的注入后，所形成的阈值调整层内的阈值调整离子的分布不均匀，集中在凹槽底部表面的阈值调整层内，会影响对晶体管的阈值电压的调整效果。
在本发明的其他实施例中，所述阈值调整层103内还掺杂有Ge、C或Sn中的一种或几种扩散阻挡离子。掺杂所述杂质离子的方法为离子注入，所述扩散阻挡离子注入可以在阈值调整注入之前或者之后进行。掺杂所述杂质离子的方法还可以是原位掺杂工艺，在外延形成硅层的同时，加入含有Ge、C或Sn离子的气体。所述原位掺杂工艺可以与原位掺杂阈值调整离子同时进行。所述扩散阻挡离子的掺杂浓度为1E19atom/cm3～1.5E22atom/cm3。由于所述阈值调整离子主要通过阈值调整层103内的间隙式缺陷向外扩散，在所述阈值调整层103中掺杂所述Ge、Sn或C等扩散阻挡离子后，所述扩散阻挡离子可以吸附阈值调整层103内的间隙式缺陷，形成缺陷团簇，从而降低阈值调整层103内分散的间隙式缺陷，从而可以抑制阈值调整离子向外扩散进入后续形成的载流子迁移层内。
请参考图5，在所述阈值调整层103表面形成阻挡层104。
所述阻挡层104采用外延工艺形成，覆盖阈值调整层103表面，所述阻挡层104的材料为硅，厚度为3nm～15nm，并且所述阻挡层104内还掺杂有Ge、C或Sn中的一种或几种扩散阻挡离子。
本实施例中，形成所述阻挡层104的方法为：在所述阈值调整层103表面采用化学气相沉积工艺形成外延硅层，然后对所述外延硅层进行离子注入，注入的离子包括Ge、Sn或C中的一种或几种，所述离子注入的能量为20KeV～500KeV，剂量为1E15atom/cm2～1E16atom/cm2，形成的扩散阻挡离子的浓度为1E20atom/cm3～2.5E22atom/cm3。
采用离子注入工艺掺杂Ge、Sn或C，可以使外延硅层的表面非晶化，在后续工艺经过退火再结晶化后，阻挡层104中的间隙式缺陷得以减少，可以抑制阈值调整层中，N型或P型离子，例如硼、磷等杂质的扩散。
在本发明的其他实施例中，也可以采用原位掺杂工艺，形成所述阻挡层层104。
在本发明的其他实施例中，所述阻挡层104中也可以掺杂一定浓度的阈值调整离子，所述阻挡层104内的阈值调整离子的浓度可以是5E16atom/cm3～1E18atom/cm3。所述阈值调整离子的类型与阈值调整层103中的阈值调整离子的类型相同，并且，阻挡层中104的阈值调整离子的浓度小于阈值调整层103中的阈值调整离子的浓度。这样，阈值调整离子的浓度从阈值调整层103至阻挡层104中呈逐渐减小的浓度分布，降低了阈值调整层103和阻挡层104之间的浓度差，也可以降低所述阈值调整层103中的阈值调整离子向阻挡层104中扩散的速率。
阈值调整层103内的阈值调整离子，如硼、磷等杂质的扩散主要是依赖于硅晶体中的间隙式缺陷。一方面，阻挡层104中掺杂Sn或Ge会形成Si1-xGex或Si1-xSnx合金，所述Si1-xGex或Si1-xSnx合金能够减少阻挡层104的硅晶体中的间隙式缺陷，从而抑制阈值调整层103中的阈值调整离子阻挡层104中扩散；另一方面，所述阻挡层104中掺杂C，会改变阻挡层中硅的晶体结构，C与Si晶体中的间隙式缺陷相互作用，形成难以分解的缺陷团簇，使阻挡层中分离式的间隙式缺陷数量减小，从而能够抑制阈值调整层103中的阈值调整离子阻挡层104中扩散。
在本发明的其他实施例中，所述阻挡层104填充满所述凹槽，所述阻挡层104作为载流子迁移层。由于所述阻挡层104中阈值调整离子的浓度较低，所以，与阈值调整层相比，所述阻挡层104内载流子的迁移率较高，所以，在晶体管工作的过程中，沟道区域的载流子在阻挡层104内迁移率提高，所以晶体管的整体载流子迁移率也得到提高。
本实施例中，所述阻挡层104未填充满所述凹槽，后续再在所述阻挡层104表面形成本征层。
请参考图6，在所述阻挡层104表面形成本征层105，所述本征层105填充满凹槽102（请参考图2）。
所述本征层105采用外延工艺形成，覆盖阻挡层104的表面，所述本征层105的材料为硅、锗、锗硅或砷化镓等未掺杂阈值调整离子的半导体材料，所述本征层105的厚度为10nm～25nm。所述阻挡层104和本征层105组成载流子迁移层。在本发明的其他实施例中，所述本征层104内还具有扩散阻挡离子，所述扩散阻挡离子为Ge、C或Sn中的一种或几种离子，所述本征层中扩散阻挡离子的掺杂浓度为1E19atom/cm3～1E22/cm3atom/cm3。
本实施例中，采用化学气相沉积工艺在所述阻挡层104的表面形成本征层105。由于所述本征层105未掺杂阈值调整离子，载流子在所述本征层105中的迁移率大于在阻挡层104和阈值调整层103中的迁移率。而且，由于所述阻挡层104能够阻止阈值调整层103中的阈值调整离子向外扩散进入本征层105中，从而使本征层105中的载流子能够保持较高的迁移率，从而进一步提高所述晶体管的载流子迁移率，提高晶体管的工作效率。
在本发明的其他实施例中，在所述阈值调整层103中掺杂有Ge、Sn或C中的一种或几种离子，可以降低阈值调整层103中的阈值调整离子向外扩散的能力，从而后续直接在所述阈值调整层103表面形成本征层，并且所述本征层填充满凹槽，作为载流子迁移层。由于阈值调整层103中掺杂Ge、Sn或C离子，阈值调整层103中的阈值调整离子向本征层中扩散的较少，所述本征层作为载流子迁移层，仍会具有较高的载流子迁移率，可以提高晶体管的工作效率。
本实施例中，由于所述阻挡层中掺杂了Ge或C等离子，可以对其上方的本征层产生应力作用，从而进一步提高本征层中载流子的迁移率。
请参考图7，以所述半导体衬底100为研磨停止层，去除所述掩膜层200（请参考图6），使所述阈值调整层103、阻挡层104和本征层105与半导体衬底100表面齐平。
采用化学机械掩膜工艺，是半导体衬底100表面平坦化，后续在所述半导体衬底内形成晶体管，而所述阈值调整层103、阻挡层104和本征层105位于晶体管的栅极结构下方。
平坦化之后，还可以对所述半导体衬底100、本征层105、缓冲层104和阈值调整层103表面进行等离子体处理。所述等离子体处理的等离子体源可以是H2、N2、Ar或F2中的一种或几种气体。本实施例中，所述等离子体处理采用的气体源是Ar，压强为20Pa～50Pa，处理时间150s～350s，Ar的流量为100sccm～200sccm，功率密度为1W/cm2～1.5W/cm2。
由于外延形成的所述本征层105、阻挡层104和阈值调整层103表面的硅原子具有不饱和的悬挂键，具有较高的自由能，平整性较差。通过等离子体处理，上述气体等离子体化后可以饱和Si原子表面的悬挂键，形成Si-H、Si-N、Si-Ar或Si-F等化学键，释放多余的表面自由能，使表面硅原子的排列趋向更稳定的低能状态，减少表面的缺陷，从而提高后续形成的栅介质层的质量。
请参考图8，在所述阈值调整层103、阻挡层104和本征层105表面形成栅极结构，所述栅极结构包括栅介质层202和位于所述栅介质层202表面的栅极。
所述栅介质层202的材料可以是SiO2、SiON、HfO2、La2O3、HfSiON或者HfAlO2，所述栅极203的材料可以是多晶硅或金属材料。所述栅极结构的宽度大于或者等于所述凹槽102（请参考图2）的宽度，完全覆盖所述阈值调整层103、阻挡层104和本征层105。
所述栅极结构下方的本征层105、缓冲层104和阈值调整层103中，通过控制阈值调整层103中阈值调整离子的浓度来调节晶体管的阈值电压。所述阻挡层105阻挡了阈值调整层中阈值调整离子向本征层105中扩散，使本征层中没有或只有少量的阈值调整离子，本征层对载流子的散射作用较弱，所以本征层中载流子的迁移率较高，从而可以提高晶体管沟道区域内的载流子迁移率，进而提高晶体管的性能。
请参考图9，在所述栅介质层202和栅极203侧壁表面形成侧墙204，在所述侧墙204两侧的半导体衬底内进行形成源极301和漏极302。
形成所述源极301和漏极302的具体工艺在此不作赘述。
所述源极301和漏极302中掺杂有N型或者P型离子，由于所述阈值调整层103和阻挡层104位于凹槽侧壁表面，并且掺杂有Ge、Sn或C中的一种或几种离子，可以阻挡所述源极301和漏极302中的N型或P型离子向沟道区域中进行横向扩散，从而可以改善晶体管中源漏穿通等短沟道效应，进而提高晶体管的性能。
采用上述方法形成的晶体管如图9所示，包括：半导体衬底100；位于所述半导体衬底100内的凹槽，覆盖所述凹槽内壁的阈值调整层103，覆盖所述阈值调整层的阻挡层104，覆盖所述阻挡层104且填充满所述凹槽的本征层105；位于所述阈值调整层103、阻挡层104和本征层105表面的栅介质层202和位于所述栅介质层表面的栅极203；位于所述栅介质层202和栅极203侧壁表面的侧墙204；位于所述侧墙204两侧的半导体衬底内的源极301和漏极302。
所述半导体衬底内还具有位于所述源极301和漏极302两侧的浅沟槽隔离结构101。
所述阈值调整层103为掺杂有阈值调整离子的硅层，厚度为10nm～50nm，阈值调整离子的浓度为5E17atom/cm3～1E19atom/cm3。在本发明的其他所述例中，所述阈值调整层103中还掺杂有Ge、Sn或C中的一种或几种扩散阻挡离子，所述扩散阻挡离子的浓度为1E19atom/cm3～1.5E22atom/cm3。
所述阻挡层104为掺杂有Ge、Sn或C中的一种或几种离子的硅层，厚度为3nm～15nm，所述扩散阻挡离子的浓度为1E20atom/cm3～2.5E22atom/cm3，本发明的其他实施例中，所述阻挡层104内也可以掺杂一定低浓度的阈值调节离子，降低阈值调整层103和阻挡层104中阈值调整离子的浓度差，降低阈值调整层103中的阈值调整离子向阻挡层104内扩散的速率，所述阻挡层内的阈值调整离子的浓度为5E16atom/cm3～1E18atom/cm3。
所述本征层105的材料为硅、锗、锗硅或砷化镓等未掺杂阈值调整离子的半导体材料，所述本征层105的厚度为10nm～25nm。
本发明的其他实施例中，也可以在所述阈值调整层103表面，仅形成阻挡层或者本征层。
所述晶体管中，阻挡层和本征层中阈值调整离子的浓度较低，具有较高的载流子迁移率，可以提高晶体管的载流子迁移率，提高晶体管的工作效率，改善短沟道效应。
第二实施例
请参考图10，提供衬底400，所述衬底400内形成有浅沟槽隔离结构401，位于所述半导体衬底表面的伪栅结构500，位于所述伪栅结构500两侧的侧墙501，以及位于所述伪栅结构500两侧的半导体衬底内的源极402和漏极403，以及位于所述半导体衬底400表面与所述伪栅结构表面齐平的介质层502，所述介质层502的材料可以是氮化硅、氧化硅等介质材料。
具体的，上述结构采用后栅工艺形成，在此不作赘述。所述伪栅结构500的材料为多晶硅，所述伪栅结构500还可以包括位于所述半导体衬底表面的伪栅介质层。
请参考图11，去除所述伪栅结构500，形成开口503。
具体的，可以采用湿法刻蚀或干法刻蚀工艺去除所述伪栅结构500，形成开口503。所述介质层502和侧墙501作为后续刻蚀半导体衬底400的掩膜层。
请参考图12，以所述侧墙501和介质层502作为掩膜，刻蚀所述半导体衬底形成凹槽404。
具体的，采用干法刻蚀工艺，沿所述开口503刻蚀半导体衬底400。所述凹槽404的深度为23nm～90nm。所述凹槽的深度与后续在所述凹槽内形成的阈值调整层和载流子迁移层的的总高度相同。
本实施例中，所述干法刻蚀工艺采用的刻蚀气体为Cl2和HBr，其中Cl2的流量为100sccm～200sccm，HBr的流量为50sccm～300sccm。
在本发明的其他实施例中，后续可以采用与第一实施例中相同的方法，在所述凹槽404内依次形成阈值调整层、阻挡层和本征层，然后将所述半导体衬底表面平坦化，再在所述阈值调整层、阻挡层和本征层表面形成栅极结构。
请参考图13，在所述凹槽404内壁表面形成隔离层405。
所述隔离层405的材料为氧化硅、氮化硅或氮氧化硅。所述隔离层405的厚度为2nm～10nm。
具体的，可以采用氧化或者氮化工艺形成所述隔离层405。本实施例中，所述隔离层405的材料为氧化硅，采用干法或者湿法氧化工艺形成。
在本发明的其他实施例中所述还可以采用化学气相沉积工艺，在所述凹槽404内壁表面形成所述隔离层405。
由于采用氧化或氮化工艺会消耗掉部分凹槽404内壁表面的硅层，使形成的位于凹槽侧壁表面的隔离层405部分位于侧墙404下方。在后续刻蚀所述隔离层405的过程中，不会将位于凹槽侧壁表面的隔离层405完全去除。
请参考图14，刻蚀所述隔离层405（请参考图13），在所述凹槽404侧壁表面形成隔离侧墙406，所述隔离侧墙406的顶部低于半导体衬底400表面，暴露出所述凹槽404靠近半导体衬底400表面的部分侧壁。
以所述介质层502和侧墙404作为掩膜，刻蚀所述隔离层405，去除所述凹槽404底部表面的部分隔离层，并通过调节刻蚀的时间，使凹槽404侧壁表面的隔离层的高度下降，形成隔离侧墙406，所述隔离侧墙406的厚度为2nm～8nm，暴露出部分凹槽404的侧壁。后续在所述凹槽内形成沟道区域，所述隔离侧墙406可以阻挡源极和漏极内的掺杂离子向沟槽区域扩散，从而改善晶体管的短沟道效应。
并且所述隔离侧墙暴露出凹槽404的部分侧壁，使所述源漏区域和后续形成的沟道区域互相连通。所述半导体衬底400的表面高于隔离侧墙406顶部5nm～20nm，由于凹槽404的未被覆盖的侧壁高度较低，所以后续形成的源极402和漏极403内的掺杂离子通过该未被隔离侧墙覆盖的部分侧壁扩散进入沟道区域内的扩散效率很低。
请参考图15，采用选择性外延工艺，在所述凹槽内依次形成阈值调整层406、阻挡层407和本征层408。
由于所述凹槽404（请参考图14）侧壁表面具有隔离侧墙405，所以采用外延工艺形成的所述阈值调整层406只能覆盖凹槽404的底部表面。
所述阈值调整层406为掺杂有阈值调整离子的硅层，厚度为10nm～50nm，阈值调整离子的浓度为5E17atom/cm3～1E19atom/cm3。在本发明的其他所述例中，所述阈值调整层406中还掺杂有Ge、Sn或C中的一种或几种扩散阻挡离子，所述扩散阻挡离子的浓度为1E19atom/cm3～1.5E22atom/cm3。
所述阻挡层407为掺杂有Ge、Sn或C中的一种或几种扩散阻挡离子的硅层，厚度为3nm～15nm，所述扩散阻挡离子的浓度为1E20atom/cm3～2.5E22atom/cm3。本发明的其他实施例中，所述阻挡层407内也可以掺杂一定低浓度的阈值调节离子，所述阻挡层内的阈值调整离子的浓度为5E16atom/cm3～1E18atom/cm3。掺杂低浓度的阈值调整离子，可以降低阈值调整层406和阻挡层407中阈值调整离子的浓度差，从而减小阈值调整层406中的阈值调整离子向阻挡层407内扩散的速率。
所述本征层408的材料为硅、锗、锗硅或砷化镓等未掺杂阈值调整离子的半导体材料，所述本征层408的厚度为10nm～25nm。在本发明的其他实施例中，所述本征层408内还具有扩散阻挡离子，所述扩散阻挡离子为Ge、C或Sn中的一种或几种离子，所述本征层中扩散阻挡离子的掺杂浓度为1E19atom/cm3～1E22/cm3atom/cm3。
所述阻挡层407中由于掺杂了Ge、Sn或C中的一种或几种离子，降低了阻挡层407中的间隙式缺陷，从而可以阻挡阈值调整层中的阈值调整离子的扩散。载流子从源极通过凹槽404未被隔离侧墙405覆盖的侧壁进入本征层中，再通过另一侧未被隔离侧墙405覆盖的侧壁进入漏极。由于本征层408中阈值调整离子的掺杂浓度较低或为零，所以载流子在所述本征层408中的迁移率较高，所以载流子基本集中在本征层408中。并且所述阻挡层407中阈值调整离子的浓度也低于阈值调整层406中阈值调整离子的浓度，载流子即便进入阻挡层407中，也会具有较高的迁移率。所述阻挡层407和本征层408作为载流子迁移层，能有效提高晶体管的载流子迁移率，改善晶体管的短沟道效应。
本发明的其他实施例中，也可以在所述阈值调整层406表面，仅形成阻挡层407或者本征层408作为载流子迁移层。
形成所述本征层408之后，还可以对所述本征层408表面进行等离子体处理。所述等离子体处理的等离子体源可以是H2、N2、Ar或F2中的一种或几种气体。本实施例中，所述等离子体处理采用的气体源是Ar。
由于外延形成的本征层408表面的硅原子具有不饱和的悬挂键，具有较高的自由能，平整性较差。通过等离子体处理，上述气体等离子体化后可以饱和上述本征层408表面的悬挂键，形成Si-H、Si-N、Si-Ar或Si-F等化学键，释放多余的表面自由能，使表面硅原子的排列趋向更稳定的低能状态，减少本征层408表面的缺陷，从而使本征层408表面更加平整，提高后续在所述本征层408表面形成的栅介质层的质量。
请参考图16，形成覆盖所述本征层408的栅介质材料层600，所述栅介质材料层600覆盖开口503（请参考图15）的侧壁以及介质层502的表面；形成覆盖所述栅介质材料层600的栅极材料层601，所述栅极材料层填充满开口503（请参考图15）。
所述栅介质层材料层600的材料可以是SiO2、SiON、HfO2、La2O3、HfSiON或者HfAlO2，所述栅极材料层203的材料可以是多晶硅或金属材料。
请参考图17，以所述介质层502为研磨停止层，采用化学机械研磨工艺，去除位于介质层502表面的部分栅介质材料层和栅极材料层，形成栅介质层602和栅极601。
所述栅介质层602下方的本征层408、阻挡层407和阈值调整层406中，通过控制阈值调整层406中阈值调整离子的浓度来调节晶体管的阈值电压。所述阻挡层407阻挡了阈值调整层406中的阈值调整离子向本征层408中扩散，使本征层408中没有或只有少量的阈值调整离子。而所述晶体管沟道区域的载流子主要在本征层408内流动，所述本征层408对载流子的散射作用较弱，载流子具有较高的迁移率，从而提高晶体管的载流子迁移率。
并且，由于所述阻挡层中掺杂了Ge或C等离子，可以对其上方的本征层408产生应力作用，从而进一步提高本征层408中载流子的迁移率。
如果待形成晶体管为NMOS晶体管，所述NMOS晶体管的载流子为电子。所述阻挡层407中掺杂C，在所述阻挡层407中形成SiC晶体，在所述阻挡层407中产生向内的压缩应力，由于所述本征层形成在所述阻挡层407表面，所以所述本征层408会受到阻挡层产生的压缩应力作用，从而提高所述阻挡层407和本征层408内的电子的迁移率，进一步提高晶体管的性能。
如果待形成晶体管为PMOS晶体管，所述PMOS晶体管的载流子为空穴。所述阻挡层407中掺杂Ge，在所述阻挡层407中形成SiGe晶体，在所述阻挡层407中会产生向外的拉伸应力，由于所述本征层408形成在所述阻挡层407表面，所以所述本征层408会受到阻挡层407产生的拉伸应力作用，从而提高所述阻挡层407和本征层408内的空穴的迁移率，进一步提高晶体管的性能。
采用上述方法形成的晶体管如图17所示，包括：半导体衬底400；位于所述半导体衬底400内的凹槽，覆盖所述凹槽部分侧壁的隔离侧墙405，位于所述凹槽底部表面的阈值调整层406，覆盖所述阈值调整层的阻挡层407，覆盖所述阻挡层407且填充满所述凹槽的本征层408；位于所述本征层408表面的栅介质层602和位于所述栅介质层表面的栅极603；位于所述栅介质层602和栅极603两侧的侧墙501；位于所述侧墙203两侧的半导体衬底内的源极402和漏极403；位于所述半导体衬底400表面的介质层502，所述介质层502的表面与栅极603的表面齐平。
所述半导体衬底内还具有位于所述源极402和漏极403两侧的浅沟槽隔离结构401。
所述阈值调整层406为掺杂有阈值调整离子的硅层，厚度为10nm～50nm，阈值调整离子的浓度为5E17atom/cm3～1E19atom/cm3。在本发明的其他所述例中，所述阈值调整层406中还掺杂有Ge、Sn或C中的一种或几种离子，所述扩散阻挡离子的浓度为1E19atom/cm3～1.5E22atom/cm3。
所述阻挡层407为掺杂有Ge、Sn或C中的一种或几种扩散阻挡离子的硅层，厚度为3nm～15nm，所述扩散阻挡离子的浓度为1E20atom/cm3～2.5E22atom/cm3。本发明的其他实施例中，所述阻挡层407内也可以掺杂一定低浓度的阈值调节离子，所述阻挡层内的阈值调整离子的浓度为5E16atom/cm3～1E18atom/cm3，在阻挡层中掺杂一定低浓度的阈值调节离子降低阈值调整层406和阻挡层407中阈值调整离子的浓度差，降低阈值调整层406中的阈值调整离子向阻挡层407内扩散的速率。
所述本征层的材408锗硅或砷化镓等未掺杂阈值调整离子的半导体材料，所述本征层408的厚度为10nm～25nm。在本发明的其他实施例中，所述本征层中也可以掺杂一定浓度的扩散阻挡离子，所述扩散阻挡离子为Ge、C或Sn中的一种或几种离子，所述本征层中扩散阻挡离子的掺杂浓度为1E19atom/cm3～1E22atom/cm3。
本发明的其他实施例中，也可以在所述阈值调整层406表面，单独形成阻挡层或者本征层，作为载流子迁移层。
所述晶体管中，阻挡层和本征层中阈值调整离子的浓度较低，具有较高的载流子迁移率，可以提高晶体管的载流子迁移率，提高晶体管的工作效率，改善短沟道效应。并且，所述隔离侧墙可以阻挡源极和漏极内的掺杂离子向沟道区域扩散，避免源漏穿通，从而提高晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
刻蚀所述半导体衬底，在所述半导体衬底内形成凹槽；
在所述凹槽内依次外延形成阈值调整层和载流子迁移层，所述载流子迁移层和阈值调整层填充满所述凹槽，所述阈值调整层内掺杂有阈值调整离子，所述载流子迁移层中阈值调整离子的掺杂浓度小于阈值调整层中的阈值调整离子的掺杂浓度；
在所述凹槽上方形成栅极结构。
2.根据权利要求1所述的晶体管的形成方法，其特征在于，在形成所述阈值调整层之前，在所述凹槽侧壁表面形成隔离侧墙，所述隔离侧墙顶部低于半导体衬底的表面，暴露出所述凹槽靠近半导体衬底表面的部分侧壁。
3.根据权利要求2所述的晶体管的形成方法，其特征在于，所述隔离侧墙的厚度为2nm～8nm。
4.根据权利要求2所述的晶体管的形成方法，其特征在于，所述半导体衬底的表面高于隔离侧墙顶部5nm～20nm。
5.根据权利要求1所述的晶体管的形成方法，其特征在于，所述阈值调整层的厚度为10nm～50nm。
6.根据权利要求1所述的晶体管的形成方法，其特征在于，所述阈值调整离子为硼、铟、磷或砷中的一种或几种。
7.根据权利要求1所述的晶体管的形成方法，其特征在于，所述阈值调整层中的阈值调整离子的浓度为5E17atom/cm3～1E19atom/cm3。
8.根据权利要求1所述的晶体管的形成方法，其特征在于，所述阈值调整层内还具有扩散阻挡离子，所述扩散阻挡离子为Ge、C或Sn中的一种或几种离子，所述阈值调整层中扩散阻挡离子的掺杂浓度为1E19atom/cm3～1.5E22atom/cm3。
9.根据权利要求1所述的晶体管的形成方法，其特征在于，所述载流子迁移层包括位于阈值调整层表面的阻挡层。
10.根据权利要求9所述的晶体管的形成方法，其特征在于，所述阻挡层的厚度为3nm～15nm。
11.根据权利要求9所述的晶体管的形成方法，其特征在于，所述阻挡层的材料为硅，并且所述阻挡层内还具有扩散阻挡离子，所述扩散阻挡离子为Ge、C或Sn中的一种或几种离子，所述阻挡层中扩散阻挡离子的掺杂浓度为1E20atom/cm3～2.5E22atom/cm3。
12.根据权利要求9所述的晶体管的形成方法，其特征在于，所述阻挡层内掺杂有阈值调整离子，所述阻挡层内的阈值调整离子的浓度小于阈值调整层内阈值调整离子的浓度，所述阻挡层内的阈值调整离子的浓度为5E16atom/cm3～1E18atom/cm3。
13.根据权利要求1所述的晶体管的形成方法，其特征在于，所述载流子迁移层包括位于所述阈值调整层表面的本征层。
14.根据权利要求13所述的晶体管的形成方法，其特征在于，所述本征层的厚度为10nm～25nm。
15.根据权利要求13所述的晶体管的形成方法，其特征在于，所述本征层的材料为硅。
16.根据权利要求13所述的晶体管的形成方法，其特征在于，所述本征层内还具有扩散阻挡离子，所述扩散阻挡离子为Ge、C或Sn中的一种或几种离子，所述本征层中扩散阻挡离子的掺杂浓度为1E19atom/cm3～1E22/cm3atom/cm3。
17.根据权利要求1所述的晶体管的形成方法，其特征在于，所述载流子迁移层包括位于阈值调整层表面的阻挡层和位于所述阻挡层表面的本征层。
18.根据权利要求1所述的晶体管的形成方法，其特征在于，还包括，对所述载流子迁移层表面进行等离子体处理。
19.根据权利要求18所述的晶体管的形成方法，其特征在于，所述等离子体处理的等离子体源为N2、Ar、F2或H2中的一种或多种气体。
20.一种晶体管，其特征在于，所述晶体管采用权利要求1至19所述的任意一项权利要求所述的晶体管的形成方法所形成，包括：
半导体衬底；
位于所述半导体衬底内的凹槽；
位于所述凹槽内的阈值调整层和位于所述阈值调整层表面的载流子迁移层，所述阈值调整层和载流子迁移层填充满所述凹槽，所述阈值调整层内掺杂有阈值调整离子，所述载流子迁移层中阈值调整离子的掺杂浓度小于阈值调整层中的阈值调整离子的掺杂浓度；
位于所述凹槽上方的栅极结构。
CN201310157798.6A 2013-04-28 2013-04-28 晶体管及其形成方法 Pending CN104124170A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310157798.6A CN104124170A (zh) 2013-04-28 2013-04-28 晶体管及其形成方法
US14/022,500 US9147749B2 (en) 2013-04-28 2013-09-10 Transistors and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310157798.6A CN104124170A (zh) 2013-04-28 2013-04-28 晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN104124170A true CN104124170A (zh) 2014-10-29

Family

ID=51769539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310157798.6A Pending CN104124170A (zh) 2013-04-28 2013-04-28 晶体管及其形成方法

Country Status (2)

Country Link
US (1) US9147749B2 (zh)
CN (1) CN104124170A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916542A (zh) * 2014-03-13 2015-09-16 台湾积体电路制造股份有限公司 半导体器件的结构及其制造方法
CN110600380A (zh) * 2019-08-29 2019-12-20 长江存储科技有限责任公司 一种半浮栅晶体管的制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795441A (zh) * 2014-01-20 2015-07-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9472628B2 (en) 2014-07-14 2016-10-18 International Business Machines Corporation Heterogeneous source drain region and extension region
KR20160148795A (ko) * 2015-06-16 2016-12-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN106711213B (zh) * 2015-07-20 2021-02-26 联华电子股份有限公司 半导体元件及其制作方法
CN108281485B (zh) * 2017-01-06 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5547903A (en) * 1994-11-23 1996-08-20 United Microelectronics Corporation Method of elimination of junction punchthrough leakage via buried sidewall isolation
CN1193193A (zh) * 1997-02-19 1998-09-16 国际商业机器公司 硅/锗硅垂直结型场效应晶体管
US6271551B1 (en) * 1995-12-15 2001-08-07 U.S. Philips Corporation Si-Ge CMOS semiconductor device
CN103578996A (zh) * 2012-07-27 2014-02-12 中芯国际集成电路制造(上海)有限公司 晶体管制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263568B2 (en) * 2012-07-28 2016-02-16 Semiwise Limited Fluctuation resistant low access resistance fully depleted SOI transistor with improved channel thickness control and reduced access resistance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5547903A (en) * 1994-11-23 1996-08-20 United Microelectronics Corporation Method of elimination of junction punchthrough leakage via buried sidewall isolation
US6271551B1 (en) * 1995-12-15 2001-08-07 U.S. Philips Corporation Si-Ge CMOS semiconductor device
CN1193193A (zh) * 1997-02-19 1998-09-16 国际商业机器公司 硅/锗硅垂直结型场效应晶体管
CN103578996A (zh) * 2012-07-27 2014-02-12 中芯国际集成电路制造(上海)有限公司 晶体管制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916542A (zh) * 2014-03-13 2015-09-16 台湾积体电路制造股份有限公司 半导体器件的结构及其制造方法
US9893150B2 (en) 2014-03-13 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for semiconductor device
CN104916542B (zh) * 2014-03-13 2018-09-28 台湾积体电路制造股份有限公司 半导体器件的结构及其制造方法
CN110600380A (zh) * 2019-08-29 2019-12-20 长江存储科技有限责任公司 一种半浮栅晶体管的制备方法
CN110600380B (zh) * 2019-08-29 2023-03-10 长江存储科技有限责任公司 一种半浮栅晶体管的制备方法

Also Published As

Publication number Publication date
US20140319625A1 (en) 2014-10-30
US9147749B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
US9806171B2 (en) Method for making source and drain regions of a MOSFET with embedded germanium-containing layers having different germanium concentration
US8853060B1 (en) Epitaxial process
CN104124170A (zh) 晶体管及其形成方法
US20130240996A1 (en) Semiconductor Device and Method of Manufacturing the Same
US7175709B2 (en) Epitaxy layer and method of forming the same
CN108573869B (zh) 鳍式场效应管及其形成方法
CN104124167A (zh) Mos晶体管及其形成方法
US10497807B2 (en) PMOS transistor and fabrication method thereof
US9209299B2 (en) Transistor device and fabrication method
WO2011151945A1 (ja) 半導体装置及びその製造方法
US20140061777A1 (en) Semiconductor device
CN105448727B (zh) 半导体器件及其形成方法
CN109755297B (zh) 半导体器件及其制造方法
CN104253090A (zh) Cmos晶体管的形成方法
CN111697051B (zh) 半导体结构及其形成方法
CN104681436A (zh) Pmos晶体管的形成方法
CN104465377B (zh) Pmos晶体管及其形成方法
CN103367154B (zh) 晶体管及其形成方法
CN108281485A (zh) 半导体结构及其形成方法
CN103594374B (zh) 半导体器件制造方法
US20160190318A1 (en) Semiconductor device and manufacturing method thereof
CN107799421B (zh) 半导体器件的形成方法
WO2011077605A1 (ja) 半導体装置及びその製造方法
CN113113307B (zh) 半导体结构及其形成方法
CN108735807B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141029