CN109755297B - 半导体器件及其制造方法 - Google Patents

Abstract

本发明提供一种半导体器件及其制造方法，在源漏凹槽中形成第一应力种子层后，先至少对所述第一应力种子层的表层进行离子注入，再在所述第一应力种子层上形成第二应力种子层，所述第一应力种子层能够为第二应力种子层提供较圆滑的接触界面，且所述第一应力种子层中注入的离子可以控制其表面各个位置的第二应力种子层的外延生长速率，从而可以控制第二应力种子层最终形成目标形状，使栅极堆叠结构下方的沟道边缘产生更浅的结以及更强大的沟道控制，降低结电容和结漏电，从而改善短沟道效应和逆短沟道效应，使其满足器件性能提高的要求。

Description

半导体器件及其制造方法

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种半导体器件及其制造方法。

背景技术

MOSFET器件等比例缩减至45nm之后，需要使用高K金属栅极(HKMG)来抑制由于多晶硅栅极耗尽问题而带来的较高的栅极泄漏以及栅极电容减小的缺陷，同时需要在刻蚀源漏区域而形成的源漏凹槽(PSR/NSR)中外延生长硅锗或硅碳来形成嵌入式硅锗/硅碳源漏结构(即e-SiGe/e-SiC)，来提供压应力挤压沟道或提供拉应力拉伸沟道，抑制短沟道效应(SCE)，提升载流子迁移率，从而提高MOSFET的性能。然而，在实际中发现，现有技术所形成的具有嵌入式硅锗/硅碳源漏结构的MOSFET器件依旧容易产生漏电流，或者发生短沟道效应，仍然不能满足MOSFET器件性能进一步提高的要求。

发明内容

本发明的目的在于一种半导体器件及其制造方法，能够改善器件的应力沟道性能。

为了实现上述目的，本发明一种半导体器件，包括：

具有源漏凹槽的半导体衬底；

第一应力种子层，形成在所述源漏凹槽的内表面上且至少所述第一应力种子层的表层被离子注入；

第二应力种子层，形成在所述第一应力种子层的表面上，且所述第二应力种子层在所述第一应力种子层各个位置处的注入离子控制下达到目标形状；

应力层，形成在所述第二应力种子层的表面上，且至少填满所述源漏凹槽。

可选的，所述半导体器件包含NMOS晶体管和/或PMOS晶体管时，所述NMOS晶体管的应力层的材质为硅碳(SiC)、碳硅磷(SiCP)、碳硅砷(SiCAs)、碳硅锑(SiCSb)、碳硅磷砷(SiCPAs)、碳硅磷锑(SiCPSb)、碳硅砷锑(SiCAsSb)或碳硅磷砷锑(SiCPAsSb)，所述PMOS晶体管的应力层的材质为硅锗(SiGe)、硅锗硼(SiGeB)、硅锗铟(SiGeIn)、硅锗硼铟(SiGeBIn)、硅锗硼镓(SiGeBGa)、硅锗铟镓(SiGeInGa)或硅锗硼镓铟(SiGeBInGa)。

可选的，所述NMOS晶体管的第一应力种子层和第二应力种子层的材质分别选自硅碳、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑、碳硅砷锑或碳硅磷砷锑，所述离子注入的离子包括磷(P)、砷(As)和锑(Sb)中的至少一种；所述PMOS晶体管的第一应力种子层和第二应力种子层的材质分别选自硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓、硅锗铟镓或硅锗硼镓铟，所述离子注入中的注入离子包括硼(B)和/或铟(In)。

可选的，所述离子注入中的注入离子还包括碳和/或氟。

可选的，所述的半导体器件，还包括形成在所述半导体衬底上的栅极堆叠结构和侧墙，所述侧墙位于所述栅极堆叠结构的侧壁上，所述源漏凹槽位于所述栅极堆叠结构和侧墙两侧的半导体衬底中；所述栅极堆叠结构包括依次形成在所述半导体衬底表面上的栅介质层和栅电极层，所述栅介质层包括高K栅介质层或氧化硅栅介质层，所述栅电极层为多晶硅栅极层或者金属栅电极层；当所述栅介质层包括高K栅介质层且所述栅电极层为金属栅电极层时，所述栅极堆叠结构还包括形成在所述高K栅介质层和金属栅电极层之间的功函数层。

可选的，所述侧墙包括依次覆盖在所述栅极堆叠结构侧壁的第一侧墙和第二侧墙，所述第一侧墙和第二侧墙的材质分别选自氧化硅、氮化硅和氮氧化硅中的至少一种。

可选的，所述源漏凹槽的侧壁与所述半导体衬底表面呈“L”形、“C”形或“Σ”形。

可选的，所述第一应力种子层的各个位置处的注入离子的类型不完全相同，和/或注入离子的浓度不完全相同。

可选的，所述目标形状呈菱形开口。

可选的，所述第一应力种子层的表面呈光滑的“U”形表面。

本发明还提供一种上述之一的半导体器件的制造方法，包括以下步骤：

提供具有源漏凹槽的半导体衬底；

在所述源漏凹槽的内表面上外延生长第一应力种子层；

至少对所述第一应力种子层的表层进行离子注入；

在所述第一应力种子层的表面上外延生长第二应力种子层，且所述离子注入控制所述第二应力种子层在所述第一应力种子层的表面上各个位置的生长速率，以使得所述第二应力种子层达到目标形状；

在所述第二应力种子层的表面上外延生长至少填满所述源漏凹槽的应力层，以形成嵌入式源漏。

可选的，所述半导体器件包含NMOS晶体管和/或PMOS晶体管时，所述NMOS晶体管的应力层的材质为硅碳、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑、碳硅砷锑或碳硅磷砷锑，所述PMOS晶体管的应力层的材质为硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓、硅锗铟镓或硅锗硼镓铟。

可选的，所述NMOS晶体管的第一应力种子层和第二应力种子层的材质分别选自硅碳、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑、碳硅砷锑或碳硅磷砷锑，所述离子注入的离子包括磷、砷和锑中的至少一种；所述PMOS晶体管的第一应力种子层和第二应力种子层的材质分别选自硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓、硅锗铟镓或硅锗硼镓铟，所述离子注入中的注入离子包括硼、镓和铟中的至少一种。

可选的，，所述离子注入中的注入离子还包括碳和/或氟。

可选的，所述离子注入通过一步或多步离子注入工艺完成，所述离子注入工艺包括垂直离子注入工艺和/或倾斜离子注入工艺；所述离子注入使得至少所述第一应力种子层的表层的各个位置的注入离子的浓度不完全相同，和/或，使得至少所述第一应力种子层的表层的各个位置的注入离子的类型不完全相同。

可选的，提供具有源漏凹槽的半导体衬底的步骤包括：

提供表面具有栅极堆叠结构的半导体衬底，所述栅极堆叠结构的侧壁上形成有侧墙；

刻蚀所述栅极堆叠结构和侧墙两侧的半导体衬底形成源漏凹槽。

可选的，刻蚀所述半导体衬底形成源漏凹槽之前或之后，向所述源漏凹槽周围的半导体衬底中引入碳或氟。

可选的，所述栅极堆叠结构包括依次形成在所述半导体衬底表面上的栅介质层和栅电极层，所述栅介质层包括高K栅介质层或氧化硅栅介质层，所述栅电极层为多晶硅栅极层或者金属栅电极层；当所述栅介质层包括高K栅介质层且所述栅电极层为金属栅电极层时，所述栅极堆叠结构还包括形成在所述高K栅介质层和金属栅电极层之间的功函数层。

可选的，所述侧墙的形成过程包括：

在所述栅极堆叠结构的侧壁上形成第一侧墙；

在所述半导体衬底、栅极堆叠结构以及第一侧墙表面上沉积用于刻蚀所述源漏凹槽的掩膜层；

在所述掩膜层上形成图案化光刻胶，所述图案化光刻胶定义出所述掩膜层的待刻蚀区域；

以所述图案化光刻胶为掩膜，刻蚀所述待刻蚀区域中的掩膜层，直至所述待刻蚀区域中的掩膜层在所述第一侧墙侧壁上形成第二侧墙。

可选的，在沉积所述掩膜层之后且在形成所述图案化光刻胶之前，对所述掩膜层进行氮化处理。

可选的，对所述掩膜层进行氮化处理后且在形成所述图案化光刻胶之前，在所述掩膜层上沉积一层氮氧化硅；以所述图案化光刻胶为掩膜，依次刻蚀所述待刻蚀区域中的氮氧化硅和掩膜层，所述氮氧化硅在所述第二侧墙侧壁上形成第三侧墙。

可选的，在形成所述第一侧墙之后且在形成所述第二侧墙之前，对所述栅极堆叠结构和第一侧墙两侧的半导体衬底进行轻掺杂漏区离子注入；和/或，在形成第二侧墙之后，对所述栅极堆叠结构、第一侧墙和第二侧墙两侧的半导体衬底进行轻掺杂漏区离子注入。

可选的，在形成所述应力层之后，对所述应力层的表面进行离子掺杂。

与现有技术相比，本发明的技术方案具有以下有益效果：

1、在源漏凹槽中形成第一应力种子层后，先至少对所述第一应力种子层的表层进行离子注入，再在所述第一应力种子层上形成第二应力种子层，所述第一应力种子层能够为第二应力种子层提供较圆滑的接触界面，且所述第一应力种子层中注入的离子可以控制其表面各个位置的第二应力种子层的外延生长速率，从而可以控制第二应力种子层最终形成目标形状，例如对于PMOS晶体管的源漏凹槽中，可以向第一应力种子层中垂直注入硼或其他III-V族离子，注入的离子在第一应力种子层底部的浓度较大而侧壁较小，从而可以使得源漏凹槽底部上的第二应力种子层的外延生长速度相对较慢，最终形成的第二应力种子层的侧壁和底部构成菱形开口(即目标形状)，所述菱形开口有效控制了后续填充的应力层的侧壁和底部形状，可以在栅极堆叠结构下方的沟道的边缘产生更浅的结以及更强大的沟道控制，降低结电容和结漏电，从而改善短沟道效应和逆短沟道效应(reverseshortchannel effect，RSCE)，提高器件性能；

2、当利用用于刻蚀源漏凹槽的掩膜层形成第二侧墙时，还在形成的第二侧墙的外侧形成氮氧化硅第三侧墙，以除去氢离子，避免引起硼离子等的损失；

3、通过栅极堆叠结构中的功函数层来进一步调整阈值电压，提高高K金属栅极器件的性能。

附图说明

图1是一种PMOS晶体管的剖面结构示意图；

图2是本发明具体实施例的半导体器件的制造方法流程图；

图3A至图3F本发明具体实施例的半导体器件的制造过程中的器件剖面结构示意图。

具体实施方式

请参考图1，一种PMOS晶体管包括半导体衬底100、形成在半导体衬底100表面上的栅极堆叠结构101以及形成在所述栅极堆叠结构101两侧的半导体衬底100中的嵌入式硅锗源漏102，其形成过程包括，刻蚀所述栅极堆叠结构101两侧的半导体衬底100以形成“Σ(西格玛)”形的源漏凹槽；通过选择性外延生长工艺直接在所述源漏凹槽中外延生长硅锗应力层，或者先生长一层应力种子层，再外延生长硅锗应力层，进而形成嵌入式硅锗源漏102。

随着晶体管栅极长度的缩小，例如进入到28nm技术节点后，短沟道效应(SCE)和短通道效应(RSCE)成为上述的PMOS晶体管性能提高的关键制约因素。目前业界一般是在刻蚀半导体衬底100而形成源漏凹槽之前，先在所述栅极堆叠结构101两侧的半导体衬底100中通过轻掺杂漏极(lightly doped drain，LDD)离子注入来制作超浅结(ultra shallowjunction)，来改善SCE和RSCE但是，本领域技术人员熟知的普通的LDD离子注入工艺中掺入的杂质离子会撞击半导体衬底100的硅晶格而产生较多的空隙缺陷(interstitialdefects)，这些空隙缺陷在快速退火时将成为半导体衬底100中的硼瞬间扩散的路径，增加硼扩散的速度，即产生瞬间增益扩散(Transient Enhanced Diffusion，TED)效应，该TED效应除加深结外，还会引起杂质离子再分配，使得侧向掺杂质分布不陡峭，使得MOS晶体管反而遭遇严重的短沟道效应(SCE)，还影响晶体管沟道迁移率、结电容和结漏电。在硼等离子LDD注入时共注入(co-implantation)碳离子，可以减少空隙缺陷，降低因空隙缺陷所造成的硼TED效应，因为碳会与空隙缺陷形成键结)，但是会造成非常锋利的扩散轮廓和大量的离子注入损伤，进而引起更高的带对带隧道泄漏(band-to-band tunneling leakage。为了改善这个问题，目前采用的手段有两种：一是调整碳的注入能量或剂量来补偿器件性能；二是优化LDD过程，如非晶化离子注入(pre-amorphization implant，PAI)，以减少漏电流Isoff等；然而，这两种手段仍然不能使SCE和漏电流降低到器件性能要求。而我们实验发现嵌入式源漏102中硅锗应力层底部的轮廓通常为U形，会影响沟道应力的提高，进而影响SCE和漏电流。

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图2，本发明提供一种半导体器件的制造方法，包括以下步骤：

S1，提供具有源漏凹槽的半导体衬底；

S2，在所述源漏凹槽的内表面上外延生长第一应力种子层；

S3，至少对所述第一应力种子层的表层进行离子注入；

S4，在所述第一应力种子层的表面上外延生长第二应力种子层，且所述离子注入控制所述第二应力种子层在所述第一应力种子层的表面上各个位置的生长速率，以使得所述第二应力种子层达到目标形状；

S5，在所述第二应力种子层的表面上外延生长应力层，以形成嵌入式源漏。

请参考图3A，步骤S1中，首先，提供表面上形成有栅极堆叠结构302和第一侧墙303(即偏移侧墙，offset spacer)的半导体衬底300，所述半导体衬底300为后续工艺提供工作平台，可以为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底等本领域技术人员熟知的任一半导体衬底。所述半导体衬底300中形成有器件隔离结构301和阱区(未图示)，所述阱区经过离子注入工艺形成，所述阱区内的掺杂离子类型与后续形成的嵌入式源漏中的掺杂离子类型相反，即嵌入式源漏与阱区之间构成PN结；所述器件隔离结构301将所述半导体衬底隔离为至少两个器件区域I和II。所述器件区域I表面上形成有栅极堆叠结构302，所述栅极堆叠结构包括栅介质层302a和栅电极层303，栅介质层302a和栅电极层303的形成工艺包括：采用沉积工艺或者热氧化工艺等在半导体衬底300表面形成栅介质膜、以及位于栅介质膜表面的栅电极膜；采用光刻和刻蚀工艺去除部分栅电极膜和栅介质膜，在衬底300表面形成栅电极层302b和栅介质层302a。所述栅介质层302a的材料可以为二氧化硅，所述栅电极层302b的材料可以为多晶硅，在一实施例中，所述栅电极层302b和栅介质层302a后续用作形成晶体管的栅极结构。在另一实施例中，后续所形成的晶体管的栅极结构为高K金属栅极(HKMG，High K Metal Gate)结构，则在后续需要进行后栅工艺(Gate Last)工艺，即去除所述栅电极层302b和栅介质层302a，并以高K栅介质层和金属栅电极层替代。在又一实施例中，所述栅介质层302a可以为高K栅介质层，所述栅电极层302b可以为金属栅电极层，所述栅电极层302b和栅介质层302a后续用作形成晶体管的高K金属栅极结构，即所述栅电极层302b和栅介质层302a通过先栅工艺(Gate First)形成，所述栅电极层302b和栅介质层302a之间还有用于调整阈值电压的功函数层(未图示)，所述功函数层和所述栅介质层302a之间还有至少一层用于阻挡栅电极层302b以及功函数层中的金属向栅介质层302a中扩散的金属阻挡层，所述功函数层和栅电极层302b之间还有至少一层用于阻挡栅电极层302b中的金属向下扩散的金属阻挡层。所述第一侧墙303的材料包括氧化硅、氮化硅和氮氧化硅中的至少一种，所述第一侧墙303用于保护所述栅极堆叠结构302的侧壁。所述第一侧墙的303的形成工艺为：在栅极堆叠结构302和半导体衬底300的表面上沉积第一侧墙膜；采用侧墙刻蚀工艺刻蚀所述第一侧墙膜，以在栅极堆叠结构302的侧壁上形成第一侧墙303。

请继续参考图3A，步骤S1中，然后，采用LDD离子注入工艺在所述栅极堆叠结构302和第一侧墙303两侧的半导体衬底300中进行离子注入，形成第一轻掺杂区300a，而所述第一侧墙303可以定义所述第一轻掺杂区300a与栅极堆叠结构302之间的距离。第一轻掺杂区300a可以用于抑制后续形成嵌入式源漏内的掺杂离子向栅极堆叠结构302底部的半导体衬底300(即沟道区)内扩散，以此抑制短沟道效应。所述第一轻掺杂区300a内的掺杂离子类型与后续形成的嵌入式源漏的掺杂离子相同，且所述第一轻掺杂区300a内的掺杂离子浓度低于后续形成的嵌入式源漏的掺杂离子浓度，以此减少嵌入式源漏的掺杂离子内的掺杂离子扩散。而且，所述第一轻掺杂区300a的深度可以小于或者大于后续形成的嵌入式源漏的深度，可以小于或者大于后续形成的第二轻掺杂区的深度。当所形成的晶体管为PMOS晶体管，则所述第一轻掺杂区300a内的掺杂离子主要为P型离子，所述P型离子包括硼离子和/或铟离子。当所形成的晶体管为NMOS晶体管，则所述第一轻掺杂区300a内的掺杂离子主要为N型离子，包括磷离子、砷离子和锑离子中的至少一种。采用LDD离子注入工艺形成第一轻掺杂区300a时还可以共注入碳离子和/或氟离子，以抑制LDD注入的P型离子或N型离子的扩散，同时减少空隙缺陷，降低TED效应以及漏电流。

请继续参考图3A，步骤S1中，接着，采用原子层沉积(ALD)工艺、化学气相沉积(CVD)工艺或炉管工艺(furnance)等，在半导体衬底300、第一掺杂区300a、第一侧墙303以及栅极堆叠结构302的表面上沉积用于刻蚀源漏凹槽的掩膜层，所述掩膜层可以在后续刻蚀器件区域I中的栅极堆叠结构302和第一侧墙303两侧的半导体衬底300形成源漏凹槽时对其他区域(如器件区域II)进行遮蔽保护，同时还用作第一侧墙303侧壁上的第二侧墙，进一步保护栅极堆叠结构302，所述掩膜层的材料可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。之后，可以对沉积的掩膜层进行氮化处理并进行快速热氧化退火处理(RTO)，所述氮化处理的方法可以包括去耦等离子体氮化(DPN)、快速热氮化(RTN)、N₂处理(指在反应室内通入N₂)、NH₃处理(指在反应室内通入NH₃)等，经过氮化处理的掩膜层中氮可以与其中的硅悬垂键反应，在表面形成富含氮悬垂键的结构，从而可以避免后续在源漏凹槽中外延生长应力种子层和应力层时容易产生非正常生长，因此可以在氮化处理后的掩膜层304表面上沉积一层氮氧化硅305，从而去除掩膜层沉积或者氮化处理时引入的氢(H)，避免半导体衬底300中的P型离子或N型离子损失。

请参考图3A和图3B，步骤S1中，接着通过光刻胶涂覆、曝光、显影等光刻工艺在氮氧化硅305表面上形成图案化光刻胶306，所述图案化光刻胶306的图案定义出了氮氧化硅305和掩膜层304的待刻蚀区域(即器件区域I)；然后以所述图案化光刻胶306为掩膜，刻蚀待刻蚀区域(即器件区域I)中的氮氧化硅305和掩膜层304，直至所述氮氧化硅305和掩膜层304在所述第一侧墙303侧壁上形成第二侧墙304a和第三侧墙304b；之后可以通过氧灰化工艺去除图案化光刻胶306，图案化光刻胶306底部的氮氧化硅305b和掩膜层304b被保留下来覆盖器件区域II，以保护器件区域II在后续工艺中不受影响。

在本发明的其他实施例中，也可以先在氮化处理后的掩膜层304上形成图案化光刻胶层306，再以图案化光刻胶层306为掩膜刻蚀掩膜层304形成第二侧墙304a和器件区域II上的剩余掩膜层304b，待去除图案化光刻胶层306后，在第二侧墙304a、所述剩余掩膜层304b、半导体衬底300、第一侧墙303以及栅极堆叠结构302表面上沉积氮氧化硅305，从而去除掩膜层沉积或者氮化处理时引入的氢(H)，避免半导体衬底300中的P型离子或N型离子损失。

请继续参考图3B，在步骤S1中，形成第二侧墙304a之后，可以对第二侧墙304a外侧的半导体衬底300再次进行LDD离子注入，以形成第二轻掺杂区300b，第二侧墙304a定义了第二轻掺杂区300b与栅极堆叠结构302之间的距离，通过离子注入浓度和剂量以及退火温度和退火时间的设置可以控制第二轻掺杂区300b的深度可以小于或大于第一轻掺杂区300a的深度以及所述第二轻掺杂区300b与栅极堆叠结构302之间的距离小于或大于第一轻掺杂区300a与栅极堆叠结构302之间的距离。图3B示出的实施例中，第二轻掺杂区300b的深度大于第一轻掺杂区300a的深度，第二轻掺杂区300b与栅极堆叠结构302之间的距离小于第一轻掺杂区300a与栅极堆叠结构302之间的距离。

请参考图3B和图3C，在步骤S1中，可以以第二侧墙304a和第三侧墙304b以及器件区域II上的剩余掩膜层304b和剩余氮氧化硅305b为掩膜、采用湿法刻蚀、干法刻蚀或干法刻蚀加湿法刻蚀的刻蚀工艺来对第三侧墙304b外侧的半导体衬底进行刻蚀。例如：首先，通过干法刻蚀在半导体衬底300内形成U形沟槽(沟槽的底角为圆滑曲面或直角或钝角)，所述干法刻蚀的刻蚀气体包括氯气、溴化氢或氯气和溴化氢的混合气体；然后，通过湿法刻蚀在U形沟槽的基础上刻蚀形成∑形的源漏凹槽307，其中，湿法刻蚀采用的刻蚀液可以为无机碱或有机碱，所述无机碱包括氢氧化钾(KOH)、氢氧化钠(NaOH)、氢氧化氨(NH₄OH)、氢氧化锂(LiOH)、等中的至少一种，所述有机碱包括四甲基氢氧化铵(TMAH)、乙二胺-邻苯二酚(EDP)、联胺等中的至少一种；然后对源漏凹槽307进行预清洗，采用的清洗液可以为氢氟酸(HF)。预清洗的目的包括去除沟槽表面的氧化物。其中，源漏凹槽307的深度可以大于第一轻掺杂区300a和第二轻掺杂区300b中最深的的一个，也可以大于第一轻掺杂区300a和第二轻掺杂区300b中较浅的一个而小于较深的另一个，还可以小于第一轻掺杂区300a和第二轻掺杂区300b中较浅的那个，具体深度根据器件性能要求来定。此外，在本发明的其他实施例中，刻蚀形成的源漏凹槽307的形状也可以根据器件性能要求来变化，例如源漏凹槽307的单侧侧壁和底壁呈C形或L形。

可选的，在形成源漏凹槽307之前或之后，向所述源漏凹槽307周围的半导体衬底300中引入碳或氟，以减少空隙缺陷，降低因空隙缺陷所造成的TED效应。

请参考图3D，在步骤S2中，可以选择性外延生长工艺在所述源漏凹槽307的内表面上形成一层第一应力种子层308，第一应力种子层308的材质可以与后续形成的应力层材质相近，但是其中的元素含量比不同。当所述半导体衬底300为硅衬底且器件区域I中所形成的晶体管为PMOS晶体管时，后续形成的应力层的材料可以选自硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓或硅锗硼镓铟，第一应力种子层308的材质选自硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓或硅锗硼镓铟，且其中的锗含量比后续形成的第二应力种子层和应力层中的锗含量低，由此使所述第一应力种子层308能够作为后续的第二应力种子层和半导体衬底300之间的过渡，能够使源漏凹槽307较为尖锐的内表面轮廓变得圆滑，进而使第二应力种子层与半导体衬底300直接的接触界面质量更好。当所述半导体衬底300为硅衬底且器件区域I中所形成的晶体管为NMOS晶体管时，第一应力种子层308的材质分别选自硅碳、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑或碳硅磷锑砷。在图3D所示的实施例中，源漏凹槽307的侧壁呈∑形，第一应力种子层308填充后，具有第一应力种子层308的源漏凹槽307变为光滑的U形开口，即第一应力种子层308的表面为光滑的U形。

请继续参考图3D，在步骤S3中，至少对所述第一应力种子层308的表层进行离子注入，所述离子注入可以采用一步或多步离子注入工艺完成，所述离子注入的工艺可以是垂直离子注入，也可以是倾斜离子注入，还可以是垂直离子注入和倾斜离子注入的结合，当为多步离子注入时，每步离子注入的浓度和类型可以不完全相同所述离子注入使得至少第一应力种子层308的表层各个位置处的注入离子的类型和/或浓度不完全相同，从而能够控制后续第二应力种子层在第一应力种子层308表面上各个位置处的外延生长速率不完全相同，从而可以控制后续第二应力种子层生长为目标形状。所述离子的类型可以与后续形成的嵌入式源漏的掺杂离子类型相同，例如当所述器件区域I中形成的晶体管为PMOS晶体管时，所述离子注入中的注入离子包括硼离子、镓离子和铟离子中的至少一种，当所述器件区域I中形成的晶体管为NMOS晶体管时，所述离子注入中的注入离子包括磷离子、砷离子和锑离子中的至少一种。

请参考图3E，在步骤S4中，采用选择性外延生长工艺在离子注入后的第一应力种子层308表面上生长第二应力种子层309，由于第一应力种子层308的表层各个位置的注入离子的浓度和/或类型不完全相同，因此第二应力种子层309在第一应力种子层308的表面上各个位置的生长速度不完全相同，通过控制第一应力种子层308的表层各个位置的注入离子的浓度和/或类型，可以控制第二应力种子层309生长至目标形状。第二应力种子层309的材质可以与第一应力种子层308的材质相近，但其中的元素含量比不同，当所述半导体衬底300为硅衬底且器件区域I中所形成的晶体管为PMOS晶体管时，第二应力种子层309的材质选自硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓或硅锗硼镓铟，且其中的锗含量高于第一应力种子层308中的锗含量而低于后续形成的应力层中的锗含量，由此使所述第二应力种子层309能够作为第一应力种子层308和后续的应力层之间的过渡，使第一应力种子层308与应力层的接触更加可靠。当所述半导体衬底300为硅衬底且器件区域I中所形成的晶体管为NMOS晶体管时，第二应力种子层309的材质分别选自硅碳、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑或碳硅磷锑砷，且其中的碳含量高于第一应力种子层308中的碳含量而低于后续形成的应力层中的碳含量。在一实施例中，所述器件区域I用于形成PMOS晶体管时，在步骤S3中采用硼离子对所述第一应力种子层308进行一步垂直离子注入，使得第一应力种子层308底部上的注入离子的浓度大于第一应力种子层308侧壁上的注入离子的浓度，从而使得第二应力种子层309在源漏凹槽307底部上的生长速率小于第二应力种子层309在源漏凹槽307侧壁上的生长速率，即抑制了第二应力种子层309在源漏凹槽307底部的生长速率，使得最终外延生长的第二应力种子层309底部呈菱形开口(或称为钻石状开口，即目标形状)。在本发明的另一实施例中，步骤S3中采用倾斜离子注入工艺向第一应力种子层308的侧壁上进行一步离子注入时，可以抑制了第二应力种子层309在源漏凹槽307侧壁的生长速率，从而增大后续应力层的填充工艺窗口，有利于填充。在本发明的其他实施例中，可以根据目标形状的要求，来精确控制第一应力种子层308各个位置的离子注入浓度和/类型，进而精确控制第二应力种子层309在第一应力种子层308各个位置上的生长速率，使第二应力种子层309形成目标形状。本发明的目标形状不仅仅限定于呈菱形开口的形状，还可以是其他任何满足器件制造要求的形状，例如上窄下宽的口袋形。

请参考图3F，在步骤S5中，采用选择性外延生长工艺在所述源漏凹槽中的第二应力种子层309的表面上生长应力层310，直至应力层310填满源漏凹槽并高出半导体衬底300表面，在此过程中第二应力种子层309的表面形状限定应力层310的底部的外延生长，使其底部形状呈现目标形状，进而获得嵌入式源漏，从而能够向栅极堆叠结构302底部的沟道区提供较大的应力，同时在沟道区边缘能够形成更浅的PN结，从而提高栅极堆叠结构的沟道控制能力，增强载流子迁移率，改善器件性能。当所述半导体衬底300为硅衬底且器件区域I中所形成的晶体管为PMOS晶体管时，形成的应力层310的材料可以选自硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓或硅锗硼镓铟，其中的锗含量均大于第一应力种子层308和第二应力种子层309中的锗含量，从而可以向沟道区提供更大的应力；当所述半导体衬底300为硅衬底且器件区域I中所形成的晶体管为NMOS晶体管时，应力层310的材质分别选自硅碳、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑或碳硅磷锑砷，且其中的碳含量均大于第一应力种子层308和第二应力种子层309中的碳含量，从而可以向沟道区提供更大的应力，同时在沟道区边缘能够形成更浅的PN结，从而提高栅极堆叠结构的沟道控制能力，增强载流子迁移率，改善器件性能。

经实验发现，当器件区域I中所形成的晶体管为PMOS晶体管时，在其他工艺条件均相同的情况下，仅对第一应力种子层308进行硼离子垂直注入，第二应力种子层309能够将应力层310底部限定为菱形，相比图1所示的PMOS晶体管的嵌入式源漏102，应力层310的底部相对较窄，在沟道区边缘能够产生更浅的PN结以及更大的沟道应力和栅极更强大的沟道控制能力，从而减少在所述应力层310底部所产生的漏电流，降低SCE效应和RSCE效应。

在形成所述应力层310之后，对所述应力层310的表面进行离子掺杂，以完成嵌入式源漏的制制作。在后栅工艺中，在形成嵌入式源漏后，可以在嵌入式源漏、第三侧墙305a、第二侧墙304a、第一侧墙303、栅极堆叠结构302以及半导体衬底300的表面上沉积氮化硅、氧化硅或者氮氧化硅等主侧墙材料，并刻蚀所述主侧墙材料以在所述第三侧墙305a外侧形成主侧墙；之后可以进行SPT湿法刻蚀以全部去除主侧墙并保留第一侧墙303，而第二侧墙和第三侧墙获得部分保留，第一侧墙303可以保护多晶硅栅电极层302a，从而避免了多晶硅栅电极层302a上肩损伤问题，而保留的第二侧墙、第三侧墙可以与第一侧墙可以形成台阶，有利于后续层间介质层的间隙填充。；接着，进行层间电介质(ILD)层沉积，并对层间电介质层进行化学机械抛光(CMP)至暴露出多晶硅栅电极层302a的顶部；然后去除多晶硅栅电极层302a，形成栅极槽，在所述栅极槽中依次填充功函数层和电极金属(当栅极槽底部无高K栅介质层时，需要依次填充高K栅介质层、功函数层和金属)，并执行金属栅化学机械抛光，从而形成高K金属栅极结构。

请参考图3F，本发明还提供一种半导体器件，包括：具有源漏凹槽的半导体衬底300以及依次形成在所述源漏凹槽中的第一应力种子层308、第二应力种子层309以及应力层310。其中，所述源漏凹槽的侧壁呈“L”形、“C”形或“Σ”形。第一应力种子层308的至少表层被离子注入，所述第一应力种子层308的各个位置处的注入离子的类型不完全相同，和/或注入离子的浓度不完全相同；所述第二应力种子层309在所述第一应力种子层308各个位置处的注入离子控制下达到目标形状，所述目标形状呈菱形开口。应力层310至少填满所述源漏凹槽，其顶部可以与半导体衬底300表面齐平，还可以高出半导体衬底300的表面。

当所述半导体器件包含NMOS晶体管和/或PMOS晶体管时，所述NMOS晶体管的应力层310、第一应力种子层308和第二应力种子层309的材质分别选自硅碳(SiC)、碳硅磷(SiCP)、碳硅砷(SiCAs)、碳硅锑(SiCSb)、碳硅磷砷(SiCPAs)、碳硅磷锑(SiCPSb)、碳硅砷锑(SiCAsSb)或碳硅磷砷锑(SiCPAsSb)，且第一应力种子层308、第二应力种子层309和应力层310中的碳含量依次变大，向所述第一应力种子层308进行离子注入的注入离子包括磷(P)、砷(As)和锑(Sb)中的至少一种，还可以共注入碳和/或氟离子；所述PMOS晶体管的应力层310、第一应力种子层308和第二应力种子层309的材质分别选自硅锗(SiGe)、硅锗硼(SiGeB)、硅锗铟(SiGeIn)、硅锗镓(SiGeGa)、硅锗硼铟(SiGeBIn)、硅锗硼镓(SiGeBGa)、硅锗铟镓(SiGeInGa)或硅锗硼铟镓(SiGeBInGa)，第一应力种子层308、第二应力种子层309和应力层310中的锗含量依次变大，向所述第一应力种子层308进行离子注入的注入离子包括硼(B)、铟(In)和镓(Ga)中的至少一种，还可以共注入碳和/或氟离子。

可选的，所述的半导体器件还包括形成在所述半导体衬底300上的栅极堆叠结构302和侧墙，所述嵌入式源漏位于所述栅极堆叠结构和侧墙两侧的半导体衬底中；所述栅极堆叠结构302包括依次形成在所述半导体衬底300表面上的栅介质层302a和栅电极层302b，所述栅介质层302a包括高K栅介质层或氧化硅栅介质层，所述栅电极层302b为多晶硅栅极层或者金属栅电极层；当所述栅介质层302a包括高K栅介质层且所述栅电极层302b为金属栅电极层时，所述栅极堆叠结构302还包括形成在所述高K栅介质层和金属栅电极层之间的功函数层(未图示)。所述侧墙位于所述栅极堆叠结构302的侧壁上，包括依次覆盖在所述栅极堆叠结构302侧壁的第一侧墙303和第二侧墙304a，所述第一侧墙303和第二侧墙304a的材质分别选自氧化硅、氮化硅和氮氧化硅中的至少一种，所述侧墙还包括位于所述第二侧墙304a侧壁上的第三侧墙305a，第三侧墙305a，的材质为氮氧化挂。

综上所述，本发明的半导体器件及其制造方法，在源漏凹槽中形成第一应力种子层后，先至少对所述第一应力种子层的表层进行离子注入，再在所述第一应力种子层上形成第二应力种子层，所述第一应力种子层能够为第二应力种子层提供较圆滑的接触界面，且所述第一应力种子层中注入的离子可以控制其表面各个位置的第二应力种子层的外延生长速率，从而可以控制第二应力种子层最终形成目标形状，可以在栅极堆叠结构下方的沟道的边缘产生更浅的结以及更强大的沟道控制，降低结电容和结漏电，从而改善短沟道效应和逆短沟道效应，使其满足器件性能提高的要求。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (23)

1.一种半导体器件，其特征在于，包括：

具有源漏凹槽的半导体衬底；

第一应力种子层，形成在所述源漏凹槽的内表面上且至少所述第一应力种子层的表层被离子注入；

第二应力种子层，形成在所述第一应力种子层的表面上，且所述第一应力种子层中的所述离子注入用于控制所述第二应力种子层在所述第一应力种子层的表面上各个位置的生长速率，以使得所述第二应力种子层达到目标形状；

应力层，形成在所述第二应力种子层的表面上，且至少填满所述源漏凹槽。

2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件包含NMOS晶体管和/或PMOS晶体管时，所述NMOS晶体管的应力层的材质为硅碳、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑、碳硅砷锑或碳硅磷砷锑，所述PMOS晶体管的应力层的材质为硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓、硅锗铟镓或硅锗硼镓铟。

3.如权利要求2所述的半导体器件，其特征在于，所述NMOS晶体管的第一应力种子层和第二应力种子层的材质分别选自硅碳、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑、碳硅砷锑或碳硅磷砷锑，所述离子注入的离子包括磷、砷和锑中的至少一种；所述PMOS晶体管的第一应力种子层和第二应力种子层的材质分别选自硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓、硅锗铟镓或硅锗硼镓铟，所述离子注入中的注入离子包括硼、镓和铟中的至少一种。

4.如权利要求3所述的半导体器件，其特征在于，所述离子注入中的注入离子还包括碳和/或氟。

5.如权利要求1所述的半导体器件，其特征在于，还包括形成在所述半导体衬底上的栅极堆叠结构和侧墙，所述侧墙位于所述栅极堆叠结构的侧壁上，所述源漏凹槽位于所述栅极堆叠结构和侧墙两侧的半导体衬底中；所述栅极堆叠结构包括依次形成在所述半导体衬底表面上的栅介质层和栅电极层，所述栅介质层包括高K栅介质层或氧化硅栅介质层，所述栅电极层为多晶硅栅极层或者金属栅电极层；当所述栅介质层包括高K栅介质层且所述栅电极层为金属栅电极层时，所述栅极堆叠结构还包括形成在所述高K栅介质层和金属栅电极层之间的功函数层。

6.如权利要求5所述的半导体器件，其特征在于，所述侧墙包括依次覆盖在所述栅极堆叠结构侧壁的第一侧墙和第二侧墙，所述第一侧墙和第二侧墙的材质分别选自氧化硅、氮化硅和氮氧化硅中的至少一种。

7.如权利要求1至6中任一项所述的半导体器件，其特征在于，所述源漏凹槽的侧壁呈“L”形、“C”形或“Σ”形。

8.如权利要求1至6中任一项所述的半导体器件，其特征在于，所述第一应力种子层的各个位置处的注入离子的类型不完全相同，和/或注入离子的浓度不完全相同。

9.如权利要求1至6中任一项所述的半导体器件，其特征在于，所述目标形状呈菱形开口。

10.如权利要求1至6中任一项所述的半导体器件，其特征在于，所述第一应力种子层的表面呈光滑的“U”形表面。

11.一种权利要求1至10中任一项所述的半导体器件的制造方法，其特征在于，包括以下步骤：

提供具有源漏凹槽的半导体衬底；

在所述源漏凹槽的内表面上外延生长第一应力种子层；

至少对所述第一应力种子层的表层进行离子注入；

在所述第一应力种子层的表面上外延生长第二应力种子层，且所述离子注入控制所述第二应力种子层在所述第一应力种子层的表面上各个位置的生长速率，以使得所述第二应力种子层达到目标形状；

在所述第二应力种子层的表面上外延生长至少填满所述源漏凹槽的应力层，以形成嵌入式源漏。

12.如权利要求11所述的半导体器件的制造方法，其特征在于，所述半导体器件包含NMOS晶体管和/或PMOS晶体管时，所述NMOS晶体管的应力层的材质为硅碳、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑、碳硅砷锑或碳硅磷砷锑，所述PMOS晶体管的应力层的材质为硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓、硅锗铟镓或硅锗硼镓铟。

13.如权利要求12所述的半导体器件的制造方法，其特征在于，所述NMOS晶体管的第一应力种子层和第二应力种子层的材质分别选自硅碳、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑、碳硅砷锑或碳硅磷砷锑，所述离子注入的离子包括磷、砷和锑中的至少一种；所述PMOS晶体管的第一应力种子层和第二应力种子层的材质分别选自硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓、硅锗铟镓或硅锗硼镓铟，所述离子注入中的注入离子包括硼、镓和铟中的至少一种。

14.如权利要求13所述的半导体器件的制造方法，其特征在于，所述离子注入中的注入离子还包括碳和/或氟。

15.如权利要求11至14中任一项所述的半导体器件的制造方法，其特征在于，所述离子注入通过一步或多步离子注入工艺完成，所述离子注入工艺包括垂直离子注入工艺和/或倾斜离子注入工艺；所述离子注入使得至少所述第一应力种子层的表层的各个位置的注入离子的浓度不完全相同，和/或，使得至少所述第一应力种子层的表层的各个位置的注入离子的类型不完全相同。

16.如权利要求11所述的半导体器件的制造方法，其特征在于，提供具有源漏凹槽的半导体衬底的步骤包括：

提供表面具有栅极堆叠结构的半导体衬底，所述栅极堆叠结构的侧壁上形成有侧墙；

刻蚀所述栅极堆叠结构和侧墙两侧的半导体衬底形成源漏凹槽。

17.如权利要求16所述的半导体器件的制造方法，其特征在于，刻蚀所述半导体衬底形成源漏凹槽之前或之后，向所述源漏凹槽周围的半导体衬底中引入碳或氟。

18.如权利要求16所述的半导体器件的制造方法，其特征在于，所述栅极堆叠结构包括依次形成在所述半导体衬底表面上的栅介质层和栅电极层，所述栅介质层包括高K栅介质层或氧化硅栅介质层，所述栅电极层为多晶硅栅极层或者金属栅电极层；当所述栅介质层包括高K栅介质层且所述栅电极层为金属栅电极层时，所述栅极堆叠结构还包括形成在所述高K栅介质层和金属栅电极层之间的功函数层。

19.如权利要求16至18中任一项所述的半导体器件的制造方法，其特征在于，所述侧墙的形成过程包括：

在所述栅极堆叠结构的侧壁上形成第一侧墙；

在所述半导体衬底、栅极堆叠结构以及第一侧墙表面上沉积用于刻蚀所述源漏凹槽的掩膜层；

在所述掩膜层上形成图案化光刻胶，所述图案化光刻胶定义出所述掩膜层的待刻蚀区域；

以所述图案化光刻胶为掩膜，刻蚀所述待刻蚀区域中的掩膜层，直至所述待刻蚀区域中的掩膜层在所述第一侧墙侧壁上形成第二侧墙。

20.如权利要求19所述的半导体器件的制造方法，其特征在于，在沉积所述掩膜层之后且在形成所述图案化光刻胶之前，对所述掩膜层进行氮化处理。

21.如权利要求20所述的半导体器件的制造方法，其特征在于，对所述掩膜层进行氮化处理后且在形成所述图案化光刻胶之前，在所述掩膜层上沉积一层氮氧化硅；以所述图案化光刻胶为掩膜，依次刻蚀所述待刻蚀区域中的氮氧化硅和掩膜层，所述氮氧化硅在所述第二侧墙侧壁上形成第三侧墙。

22.如权利要求19所述的半导体器件的制造方法，其特征在于，在形成所述第一侧墙之后且在形成所述第二侧墙之前，对所述栅极堆叠结构和第一侧墙两侧的半导体衬底进行轻掺杂漏区离子注入；和/或，在形成第二侧墙之后，对所述栅极堆叠结构、第一侧墙和第二侧墙两侧的半导体衬底进行轻掺杂漏区离子注入。

23.如权利要求11所述的半导体器件的制造方法，其特征在于，在形成所述应力层后，对所述应力层的表面进行离子掺杂。

Images