CN100499064C

CN100499064C - 半导体隔离结构及其形成方法

Info

Publication number: CN100499064C
Application number: CNB2006100299127A
Authority: CN
Inventors: 叶好华; 毛刚
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2006-08-10
Filing date: 2006-08-10
Publication date: 2009-06-10
Anticipated expiration: 2026-08-10
Also published as: CN101123205A

Abstract

一种半导体隔离结构的形成方法，包括如下步骤：提供半导体衬底；在半导体衬底上形成多孔绝缘层；在多孔绝缘层上形成绝缘阻挡层；在绝缘阻挡层上形成光刻胶掩膜；图案化光刻胶掩膜，从而在半导体衬底上定义有源区和隔离区；刻蚀与有源区对应的绝缘阻挡层和多孔绝缘层形成隔离沟槽；去除光刻胶；在隔离沟槽内填充单晶硅；平坦化所述单晶硅。本发明还提供了一种半导体隔离结构，包括半导体衬底，在半导体衬底上形成的隔离区，以及位于隔离区之间的有源区，其中，所述的隔离区由位于半导体衬底上的多孔绝缘层和位于多孔绝缘层上的绝缘阻挡层组成。上述方法形成的半导体隔离结构能有效的减小浅隔离沟槽侧壁和基体之间应力。

Description

半导体隔离结构及其形成方法

技术领域

本发明涉及半导体制程技术领域，特别涉及一种半导体隔离结构及其形成方法。

背景技术

半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。现有技术中形成隔离区域的方法主要有局部氧化隔离工艺(LOCOS)或浅沟槽隔离工艺(STI)。LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅。有源器件在氮化硅所确定的区域生成。但是，局部氧化隔离存在氮化硅边缘生长的“鸟嘴”(bird’s beak)现象，如图1所示，这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，增大了电路的体积。局部氧化隔离技术在氧化过程中还会对晶片产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。

随着半导体工艺进入深亚微米时代，0.18μm以下的器件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺(STI)来制作。浅沟槽隔离工艺是在MOS电路中解决局部氧化隔离造成的“鸟嘴”问题的有效方法。现有的浅沟槽隔离工艺形成的STI结构如图2所示，其工艺方法为：首先，提供含有基底110的晶圆(wafer)100，该基底110一般是硅基底；然后在基底110上喷涂光刻胶，并通过曝光、显影等工艺形成所需的光刻胶开口，之后在光刻胶开口处刻蚀形成隔离沟槽112；然后在隔离沟槽112中填入介电材料，例如氧化硅或其它氧化物，而将相邻的二个有源区116隔离；最后去除光刻胶，并用化学机械研磨(chemical mechanical polish，CMP)的方法使晶圆100表面平坦化。

在形成隔离沟槽112的过程中，隔离沟槽的侧壁114可能因后续的制程步骤而发生氧化(oxidation)，造成与隔离沟槽112相邻的硅基底的体积膨胀，因而引发相邻的二个有源区116上产生压缩应力(compressive stress)。造成压缩应力的原因为在一局限的空间内产生了体积膨胀。

为解决上述问题，许多于浅沟槽隔离结构中形成氮化物内衬层的方法已被提出。一般而言，这些方法是在沟槽内形成一氮化物内衬层以阻止或降低沟槽在后续填充介电材料的过程中产生氧化并引发应力。例如专利号为5447884的美国专利描述了一种使用薄氮化物内衬层的浅沟槽隔离结构，但是此氮化物内衬层只能阻止后续制程中沟槽侧壁的氧化，其结果是降低了压缩应力，并不能降低氮化物内衬层带有的内应力；而且，由于此内应力会在有源区形成缺陷(defect)或裂缝(cracks)。

申请号为200410055181的中国专利申请提供一种改进的使用氮化物内衬层的浅沟槽隔离结构及其形成方法：首先，提供具有基底310的晶圆300，采用常规的刻蚀技术形成隔离沟槽314并曝露有源区，形成如图3a所示的结构；随后将隔离沟槽314的上部以及底部的尖角施行一圆角化制程，形成如图3b所示的结构；接着，参考图3c所示，将含氮内衬层316以及沟槽填充材料318先后填入该沟槽，含氮内衬层316的材料为氮化硅、氮氧化硅或者氮掺杂的氧化硅等；最后，参考图3d所示，采用化学机械抛光方法去除部分沟槽填充材料318以及有源区上的含氮内衬层316。申请号为200410055181的中国专利申请还提供了形成氧化物内衬层于含氮内衬层下面，以降低氮化物内衬层对于有源区的影响的工艺方法。但是上述方法工艺复杂，制程较多，而且并没有从根本上解决因为引入含氮内衬层所引起的内应力问题；在含氮内衬层下形成氧化物内衬层的工艺方法制程更多，而且同样会产生含氮内衬层和氧化物衬层之间的应力问题。

因此，目前需要一种工艺简单、解决现有技术中浅隔离沟槽侧壁和基体之间存在应力缺陷的形成半导体隔离结构的方法。

发明内容

本发明解决的问题是现有技术的浅沟槽隔离工艺形成的浅沟槽隔离结构会在沟槽侧壁与硅衬底之间产生应力。

为解决上述问题，本发明提供了一种半导体隔离结构的形成方法，包括如下步骤：提供半导体衬底；在半导体衬底上形成多孔绝缘层；在多孔绝缘层上形成绝缘阻挡层；在绝缘阻挡层上形成光刻胶掩膜；图案化光刻胶掩膜，从而在半导体衬底上定义有源区和隔离区；刻蚀与有源区对应的绝缘阻挡层和多孔绝缘层形成隔离沟槽；去除光刻胶；在隔离沟槽内填充单晶硅；平坦化所述单晶硅。

所述的多孔绝缘层为多孔二氧化硅或者多孔氮氧化硅。

所述的多孔绝缘层厚度为500nm至600nm。

所述的多孔绝缘层空隙率为30至60％。

所述的形成多孔二氧化硅的工艺为阳极氧化法。

所述的绝缘阻挡层为二氧化硅或者氮氧化硅。

所述的绝缘阻挡层厚度为100nm至200nm。

所述的半导体衬底为硅。

所述的隔离沟槽内填充的单晶硅是在与有源区对应的半导体衬底上外延生长形成的。

本发明还提供了一种半导体隔离结构，包括半导体衬底，在半导体衬底上形成的隔离区，以及位于隔离区之间的有源区，其中，所述的隔离区由位于半导体衬底上的多孔绝缘层和位于多孔绝缘层上的绝缘阻挡层组成。

所述的多孔绝缘层为多孔二氧化硅或者多孔氮氧化硅。

所述的多孔绝缘层厚度为500nm至600nm。

所述的绝缘阻挡层为二氧化硅或者氮氧化硅。

所述的绝缘阻挡层厚度为100nm至200nm。

所述的半导体衬底为硅。

由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：

1、本发明提供的半导体隔离结构的形成工艺，是在半导体衬底上形成多孔绝缘层和绝缘阻挡层，并刻蚀多孔绝缘层和绝缘阻挡层形成隔离沟槽，将形成隔离沟槽的区域为有源区，在隔离沟槽内的半导体衬底上外延生长单晶硅填充隔离沟槽；未被刻蚀掉的多孔绝缘层和绝缘阻挡层作为本发明提供的半导体隔离结构的隔离区。因此，本发明不仅避免了现有技术在隔离沟槽内填充绝缘材料后的制程中由于隔离沟槽衬底的硅被氧化导致的应力问题，而且采用多孔的绝缘材料作为半导体隔离结构的隔离材料，能有效的减小浅隔离沟槽侧壁和基体之间应力，从而减小应力对晶体管载流子迁移率的影响。

2、本发明形成半导体隔离结构的方法工艺简单、制程少，成本较底。

附图说明

图1为在氮化硅边缘生长的“鸟嘴”(bird’s beak)现象的示意图。

图2为现有的浅沟槽隔离工艺形成的STI结构。

图3a至3d为现有技术形成氮化物内衬层的浅沟槽隔离工艺。

图4为本发明半导体隔离结构的形成方法半导体衬底上形成多孔绝缘层和绝缘阻挡层后的截面结构示意图。

图5为本发明半导体隔离结构的形成方法图案化光刻胶掩膜后的截面结构示意图。

图6为本发明半导体隔离结构的形成方法刻蚀绝缘阻挡层和多孔绝缘层形成浅沟槽后的截面结构示意图。

图7为本发明半导体隔离结构的形成方法在浅沟槽内填充的半导体硅后的截面结构示意图。

图8为本发明形成的半导体隔离结构的截面结构示意图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

现有技术形成浅沟槽隔离结构的方法形成的半导体隔离结构会在隔离沟槽的侧壁和半导体衬底之间产生应力，如果不能消除上述的应力，将会导致半导体衬底内的电子或者空穴的电子迁移率发生变化，从而使具有不同沟道长度的晶体管尤其是短沟道长度的晶体管具有不同的载流子迁移率，最终产生半导体器件性能的不稳定。

现有技术给出了多种减小隔离沟槽的侧壁和半导体衬底之间应力的技术方案，大多是采用在隔离沟槽内壁形成氮化层然后再填充隔离沟槽的工艺方法来减小应力。做为对现有技术的另一种改进方案，是先在隔离沟槽内侧壁形成氧化层，再在氧化层上形成氮化层，然后填充隔离沟槽的工艺方法来减小应力。但是，在隔离沟槽内引入氮化层或者氮化层和氧化层的技术方案还会在氧化层和隔离沟槽侧壁以及氮化层和氧化层之间产生新的应力，这些新的应力会产生一些新的缺陷如位错。

本发明提供一种形成半导体隔离结构的形成方法，解决了现有的浅沟槽隔离工艺在隔离沟槽与半导体衬底之间产生的应力问题，提高了含有隔离沟槽的半导体器件的性能。

本发明提供的半导体隔离结构的形成方法，包括如下步骤：提供半导体衬底；在半导体衬底上形成多孔绝缘层；在多孔绝缘层上形成绝缘阻挡层；在绝缘阻挡层上形成光刻胶掩膜；图案化光刻胶掩膜，从而在半导体衬底上定义有源区和隔离区，其中半导体衬底上与光刻胶开口位置对应区域为有源区，半导体衬底上与光刻胶对应的区域为隔离区；刻蚀有源区对应的绝缘阻挡层和多孔绝缘层形成隔离沟槽，并在隔离沟槽内填充单晶硅，最后通过平坦化所述半导体硅完成形成隔离沟槽的制程。

与现有技术不同的是，本发明是在多孔绝缘层内形成隔离沟槽，并将形成隔离沟槽区域作为有源区，在隔离沟槽内外延生长单晶硅的工艺填充隔离沟槽；未被刻蚀掉的多孔绝缘层和绝缘阻挡层作为本发明提供的半导体隔离结构的隔离区。本发明提供的方法不仅避免了现有技术在隔离沟槽内填充绝缘材料后的制程中由于隔离沟槽衬底的硅被氧化导致的应力问题，而且采用多孔的绝缘材料作为半导体隔离结构的隔离材料，减小了半导体隔离结构的应力缺陷。

参考图4，首先在半导体衬底400表面形成多孔绝缘层410，随后在多孔绝缘层410表面上形成绝缘阻挡层420。所述的半导体衬底400为硅。所述的多孔绝缘层410可以是多孔二氧化硅或者多孔氮氧化硅等绝缘氧化物材料。本发明中在半导体衬底400表面形成多孔二氧化硅的工艺可以是阳极氧化法，直接氧化半导体衬底400的表面形成多孔二氧化硅，也可以采用沉积工艺，如采用蒸汽沉积工艺在半导体衬底400上形成多孔二氧化硅，还可以是溶胶-凝胶法等。

本发明提供的多孔绝缘层410的厚度在500nm至600nm，形成的多孔二氧化硅或者多孔氮氧化硅的空隙率约为30至60％，较好的是35％至45％。

本发明优选采用阳极氧化法在硅片表面形成多孔二氧化硅。本发明所述的阳极氧化法为传统的电化学阳极氧化工艺，即将硅片置于电解溶液中并接上阳极，由阳极提供电压或电流促使硅片发生氧化反应形成多孔二氧化硅。阳极氧化法形成的多孔二氧化硅不但具有平坦的硅片-多孔二氧化硅界面，而且该阳极氧化法形成多孔二氧化硅的制程可以在室温下进行，制程简单、容易操作又低成本。采用阳极氧化法形成多孔二氧化硅的电解液可以选用氢氟酸(质量百分比含量为40％)和乙醇(分析纯)的混合溶液，其中乙醇和氢氟酸的体积比为2:1至3:1之间。电流密度为200A/m²至400A/m²，反应时间为10至20分钟。

在一个具体的实施例中，采用阳极氧化法在硅片表面形成多孔二氧化硅，具体工艺为：将硅片表面进行常规清洗后，在不需要进行阳极氧化的一面以常规技术蒸镀铝膜，以使阳极氧化时硅片的导电性能更好。之后再次清洗需要进行阳极氧化的一面，清洗剂可以选用乙醇等有机溶剂，清洗之后放入电解槽中进行恒流阳极氧化反应。电解槽中乙醇和氢氟酸的体积比为2:1。阳极氧化时，硅片作为阳极，选用铂电极作为阴极，甘汞电极作为参比电极，电流密度为200A/m²，反应时间为10分钟，形成的多孔二氧化硅的空隙率为37％。

在本发明的又一个具体的实施例中，采用阳极氧化法在硅片表面形成多孔二氧化硅，具体工艺为：将硅片表面进行常规清洗后，在不需要进行阳极氧化的一面以常规技术蒸镀铝膜，之后再次清洗需要进行阳极氧化的一面，清洗剂可以选用乙醇，清洗之后放入电解槽中进行恒流阳极氧化反应。电解液中乙醇和氢氟酸的体积比为3:1，阳极氧化时，硅片作为阳极，可以选用铂电极作为阴极，甘汞电极作为参比电极，电流密度为400A/m²，反应时间为20分钟，形成的多孔二氧化硅的空隙率为49％。

在半导体衬底400表面形成多孔绝缘层410之后，由于多孔绝缘层410的多孔结构在随后的制程中容易被污染或者腐蚀，因此在多孔绝缘层410表面形成绝缘阻挡层420作为多孔绝缘层410的保护层，所述的绝缘阻挡层420可以是半导体领域常用的绝缘材料，如二氧化硅或氮氧化硅等，厚度在100nm至200nm之间。

形成绝缘阻挡层420的工艺为本领域技术人员熟知的现有技术，本发明的一个具体实施例中采用化学气相沉积法沉积二氧化硅或者氮氧化硅。

由于多孔绝缘层410和绝缘阻挡层420在最后形成的半导体隔离结构中

作为隔离区，而且会在隔离结构中间形成有源区，因此，多孔绝缘层410和绝缘阻挡层420的厚度不能太小，否则可能会导致有源区之间产生漏电流。

参照图5所示，形成绝缘阻挡层420之后，在绝缘阻挡层420上涂布光刻胶430，并利用曝光、显影等工艺形成光刻胶开口。其中在半导体衬底400上与光刻胶开口位置对应的区域为有源区440，半导体衬底400上与剩余的光刻胶对应的区域为隔离区450。

随后，参照图6所示，刻蚀掉有源区440上的多孔绝缘层410和绝缘阻挡层420，形成隔离沟槽。刻蚀多孔绝缘层410和绝缘阻挡层420的工艺可以是本领域技术人员熟知的任何常规技术，如反应离子刻蚀法。

形成隔离沟槽之后，参考图7，在隔离沟槽内填充半导体硅460，所述的半导体硅460最好是单晶硅，填充半导体硅460的工艺可以是采用外延生长的方法在隔离沟槽对应的半导体衬底400上生长的同质外延层。

参考图8，最后通过平坦化所述半导体硅460完成形成隔离沟槽的制程。平坦化所述半导体硅460可以采用常规的化学机械抛光法，化学机械抛光的终点应该在绝缘阻挡层420的上表面。

采用本发明提供的方法形成的半导体隔离结构由于采用多孔的二氧化硅或者氮化硅作为隔离物，因此，能有效缓解隔离结构侧壁与相邻的半导体硅之间的应力问题，而且，本发明提供的半导体隔离结构的有源区是隔离区之间的半导体衬底的表面外延生长的，不存在与隔离结构的接触面产生氧化而导致的应力问题。

采用本发明的方法形成的半导体隔离结构如图8所示，包括：半导体衬底400；在半导体衬底400上形成的与隔离区450；和位于隔离区450之间的有源区440，有源区440是由在半导体衬底400上外延生长的单晶硅形成的。所述的隔离区包括位于半导体衬底400上的多孔绝缘层410和多孔绝缘层410上的绝缘阻挡层420，绝缘阻挡层420起到保护多孔绝缘层410不受腐蚀和污染的作用，可以是二氧化硅或氮氧化硅。

所述的多孔绝缘层410为多孔二氧化硅或者多孔氮氧化硅，厚度为500nm至600nm，形成的多孔二氧化硅或者多孔氮氧化硅的空隙率为30至60％，较好的是35％至45％。

所述的绝缘阻挡层420为二氧化硅或氮氧化硅，厚度为100nm至200nm。

所述的半导体衬底为硅。

虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体隔离结构的形成方法，其特征在于，包括如下步骤：

提供半导体衬底；

在半导体衬底上形成多孔绝缘层；

在多孔绝缘层上形成绝缘阻挡层；

在绝缘阻挡层上形成光刻胶掩膜；

图案化光刻胶掩膜，从而在半导体衬底上定义有源区和隔离区；

刻蚀与有源区对应的绝缘阻挡层和多孔绝缘层形成隔离沟槽；

去除光刻胶；

在隔离沟槽内填充单晶硅；

平坦化所述单晶硅。

2.根据权利要求1所述的半导体隔离结构的形成方法，其特征在于，所述的多孔绝缘层为多孔二氧化硅或者多孔氮氧化硅。

3.根据权利要求2所述的半导体隔离结构的形成方法，其特征在于，所述的多孔绝缘层空隙率为30％至60％。

4.根据权利要求2所述的半导体隔离结构的形成方法，其特征在于，所述的形成多孔二氧化硅的工艺为阳极氧化法。

5.根据权利要求1所述的半导体隔离结构的形成方法，其特征在于，所述的多孔绝缘层厚度为500nm至600nm。

6.根据权利要求1所述的半导体隔离结构的形成方法，其特征在于，所述的绝缘阻挡层为二氧化硅或者氮氧化硅。

7.根据权利要求1所述的半导体隔离结构的形成方法，其特征在于，所述的绝缘阻挡层厚度为100nm至200nm。

8.根据权利要求1所述的半导体隔离结构的形成方法，其特征在于，所述的半导体衬底为硅。

9.根据权利要求1所述的半导体隔离结构的形成方法，其特征在于，在隔离沟槽内填充的单晶硅是在与有源区对应的半导体衬底上外延生长形成的。

10.一种半导体隔离结构，包括：半导体衬底，在半导体衬底上形成的隔离区，

以及位于隔离区之间的有源区，其特征在于，所述的隔离区包括位于半导体衬底上的多孔绝缘层和位于多孔绝缘层上的绝缘阻挡层。

11.根据权利要求10所述的半导体隔离结构，其特征在于，所述的多孔绝缘层为多孔二氧化硅或者多孔氮氧化硅。

12.根据权利要求10所述的半导体隔离结构，其特征在于，所述的多孔绝缘层厚度为500nm至600nm。

13.根据权利要求10所述的半导体隔离结构，其特征在于，所述的绝缘阻挡层为二氧化硅或者氮氧化硅。

14.根据权利要求10所述的半导体隔离结构，其特征在于，所述的绝缘阻挡层厚度为100nm至200nm。

15.根据权利要求10所述的半导体隔离结构，其特征在于，所述的半导体衬底为硅。