CN102376531A - 提高外延填充和cmp研磨后光刻标记信号的方法 - Google Patents

提高外延填充和cmp研磨后光刻标记信号的方法 Download PDF

Info

Publication number
CN102376531A
CN102376531A CN2010102515729A CN201010251572A CN102376531A CN 102376531 A CN102376531 A CN 102376531A CN 2010102515729 A CN2010102515729 A CN 2010102515729A CN 201010251572 A CN201010251572 A CN 201010251572A CN 102376531 A CN102376531 A CN 102376531A
Authority
CN
China
Prior art keywords
photo
photoetching
mark
alignment
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102515729A
Other languages
English (en)
Inventor
陈福成
阚欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010102515729A priority Critical patent/CN102376531A/zh
Publication of CN102376531A publication Critical patent/CN102376531A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种提高外延填充和CMP研磨后光刻标记信号的方法，在采用外延工艺填充沟槽形成外延层之后，CMP工艺研磨外延层之前，在外延层上定义出一光刻标记的位置的步骤，而后依次刻蚀所述外延层、阻挡层和硅衬底形成增加的光刻标记，在后续下一个层次的光刻中，采用增加的光刻标记进行光刻对准及套刻。本发明的方法，在后续的光刻层次用新增加的光刻标记，能使光刻对准及套刻准确顺利的进行。

Description

提高外延填充和CMP研磨后光刻标记信号的方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种提高外延填充和CMP研磨后光刻标记信号的方法。
背景技术
超结结构的MOSFET(金属氧化物半导体场效应晶体管)，由于其构造特殊，导通电阻非常低，耐高压，发热量低，打破了传统功率MOSFET的理论极限。
通常，超结MOSFET的制备方法是在P+衬底硅片上生长N-硅外延层，然后在外延层刻蚀深沟槽，然后再用外延填充沟槽，最后用化学机械研磨(CMP)工艺进行表面平坦化，即可得到交替排列的P型和N型半导体柱。但经过外延填充和化学机械研磨进行表面平坦化两步工序之后，前层所形成的光刻标记也已被平坦化，后续光刻层的对准和套刻标记就会很弱以致无法对准和套刻。
发明内容
本发明要解决的技术问题是提供一种提高外延填充和CMP研磨后光刻标记信号的方法，其能提高光刻标记信号。
为解决上述技术问题，本发明的提高外延填充和CMP研磨后光刻标记信号的方法，在采用外延工艺填充沟槽形成外延层之后，CMP工艺研磨外延层之前，在外延层上定义出一光刻标记的位置的步骤，而后依次刻蚀所述外延层、阻挡层和硅衬底形成增加的光刻标记，在后续下一个层次的光刻中，采用增加的光刻标记进行光刻对准及套刻。
本发明的方法，在沟槽外延填充之后，由于还未做化学机械研磨，沟槽刻蚀所形成的光刻标记的信号仍是足够强的。此时，追加一次光刻标记的光刻，并在CMP阻挡层之下的硅衬底中刻蚀出足够的深度以形成全新的光刻标记。新的光刻标记在化学机械研磨平坦化及停留层去除之后仍会有足够的信号强度，后续的光刻层次用新增加的光刻标记，能使光刻对准及套刻准确顺利的进行。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为在硅衬底上形成阻挡层之后的截面示意图；
图2为形成原有的光刻标记之后的截面示意图；
图3为在硅衬底上形成外延层后的截面示意图；
图4为刻蚀形成增加的光刻标记之后的截面示意图；
图5为去除阻挡层之后的截面示意图。
具体实施方式
本发明的提高外延填充和CMP研磨后光刻标记信号的方法，其工艺步骤是：
1)先是在淀积了阻挡层的硅衬底上定义出沟槽图形和光刻标记，而后进行刻蚀阻挡层和硅衬底形成沟槽和光刻标记，接着进行外延层的生长以填充沟槽，这里均为已知的工艺步骤；
2)在外延层上定义出一光刻标记的位置，而后依次刻蚀外延层、阻挡层和硅衬底，形成增加的光刻标记，在下一个层次的光刻中，采用新增加的光刻标记进行光刻对准及套刻；
3)接着采用CMP(化学机械研磨)工艺平整化外延层至阻挡层，而后去除阻挡层；
4)后续层次光刻工艺中，用新增加的光刻标记做对准及套刻。
上述新增加的光刻标记的光刻，可以和零层光刻(零层光刻标记为主要用于在空白的硅片上先形成光刻标记以用于后续光刻的对准和套刻。在某些第一层光刻层即能在硅片上形成图形的工艺中可以省略。该零层光刻标记掩模板与上述步骤一中的形成光刻标记的掩模板不一样)共用同一块掩模板。可采用的方法为：在零层光刻时，只曝开其中部分的曝光单元用作零层之后的光刻对准和套刻；而在外延填充沟槽之后，再用同一块掩模板曝开其余的曝光单元，用作沟槽层之后的光刻对准和套刻。新增加的光刻标记的刻蚀至硅衬底的深度范围为10埃至100微米之间。阻挡层材料可以是由硅氧化合物(如SiO2)、硅氮化合物(如Si3N4)和硅氮氧化合物(如SiOxNy)中的一种。

Claims (5)

1.一种提高外延填充和CMP研磨后光刻标记信号的方法，其特征在于，在采用外延工艺填充沟槽形成外延层之后，CMP工艺研磨所述外延层之前，在所述外延层上定义出一光刻标记的位置的步骤，而后依次刻蚀所述外延层、阻挡层和硅衬底形成增加的光刻标记，在下一个层次的光刻中，采用所述增加的光刻标记进行光刻对准及套刻。
2.按照权利要求1所述的方法，其特征在于：所述增加的光刻标记刻蚀至硅衬底的深度为10埃至100微米。
3.按照权利要求1所述的方法，其特征在于：所述增加的光刻标记的位置定义时，与零层光刻标记制备时采用相同的光刻掩模板。
4.按照权利要求3所述的方法，其特征在于：在零层光刻标记制备时，只制备部分的曝光单元，用于零层之后光刻层次的光刻对准和套刻；而在增加的光刻标记制备时，采用相同的光刻掩模板制备其余的曝光单元，用作其后光刻层次的光刻对准和套刻。
5.按照权利要求1所述的方法，其特征在于：所述阻挡层为硅氧化合物、硅氮化合物和硅氮氧化合物中的一种。
CN2010102515729A 2010-08-12 2010-08-12 提高外延填充和cmp研磨后光刻标记信号的方法 Pending CN102376531A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102515729A CN102376531A (zh) 2010-08-12 2010-08-12 提高外延填充和cmp研磨后光刻标记信号的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102515729A CN102376531A (zh) 2010-08-12 2010-08-12 提高外延填充和cmp研磨后光刻标记信号的方法

Publications (1)

Publication Number Publication Date
CN102376531A true CN102376531A (zh) 2012-03-14

Family

ID=45794954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102515729A Pending CN102376531A (zh) 2010-08-12 2010-08-12 提高外延填充和cmp研磨后光刻标记信号的方法

Country Status (1)

Country Link
CN (1) CN102376531A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578968A (zh) * 2012-08-03 2014-02-12 上海华虹Nec电子有限公司 全面式硅外延工艺光刻对准标记的结构及制作方法
CN103730338A (zh) * 2012-10-12 2014-04-16 富士电机株式会社 半导体器件的制造方法
CN104766789A (zh) * 2015-03-31 2015-07-08 上海华虹宏力半导体制造有限公司 外延生长工艺方法
CN105118824A (zh) * 2015-07-21 2015-12-02 上海华虹宏力半导体制造有限公司 应用于双层外延工艺的光刻对准标记的制作方法
CN110187615A (zh) * 2019-06-19 2019-08-30 上海华力集成电路制造有限公司 一种提高套刻精度的对准标识设计方法
CN112599500A (zh) * 2020-12-15 2021-04-02 长江存储科技有限责任公司 半导体器件及其制备方法
CN112614823A (zh) * 2020-12-15 2021-04-06 长江存储科技有限责任公司 半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344104B (en) * 1997-01-31 1998-11-01 Winbond Electronics Corp Method for reducing pattern alignment deviation in multi-layer metal production process
US6153492A (en) * 1999-01-27 2000-11-28 Infineon Technologies Ag Method for improving the readability of alignment marks
CN1938851A (zh) * 2004-03-25 2007-03-28 英飞凌科技股份公司 使用辅助凹槽特别是使用对准标记制造集成电路装置的方法及集成电路装置
CN101123205A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 半导体隔离结构及其形成方法
CN101201544A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 半导体光刻方法
TWM344104U (en) * 2008-04-22 2008-11-11 Ya Shen Dev Co Ltd Improved religious burner

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344104B (en) * 1997-01-31 1998-11-01 Winbond Electronics Corp Method for reducing pattern alignment deviation in multi-layer metal production process
US6153492A (en) * 1999-01-27 2000-11-28 Infineon Technologies Ag Method for improving the readability of alignment marks
CN1938851A (zh) * 2004-03-25 2007-03-28 英飞凌科技股份公司 使用辅助凹槽特别是使用对准标记制造集成电路装置的方法及集成电路装置
CN101123205A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 半导体隔离结构及其形成方法
CN101201544A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 半导体光刻方法
TWM344104U (en) * 2008-04-22 2008-11-11 Ya Shen Dev Co Ltd Improved religious burner

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578968A (zh) * 2012-08-03 2014-02-12 上海华虹Nec电子有限公司 全面式硅外延工艺光刻对准标记的结构及制作方法
CN103578968B (zh) * 2012-08-03 2016-06-08 上海华虹宏力半导体制造有限公司 全面式硅外延工艺光刻对准标记的结构及制作方法
CN103730338A (zh) * 2012-10-12 2014-04-16 富士电机株式会社 半导体器件的制造方法
CN104766789A (zh) * 2015-03-31 2015-07-08 上海华虹宏力半导体制造有限公司 外延生长工艺方法
CN105118824A (zh) * 2015-07-21 2015-12-02 上海华虹宏力半导体制造有限公司 应用于双层外延工艺的光刻对准标记的制作方法
CN110187615A (zh) * 2019-06-19 2019-08-30 上海华力集成电路制造有限公司 一种提高套刻精度的对准标识设计方法
CN110187615B (zh) * 2019-06-19 2021-12-07 上海华力集成电路制造有限公司 一种提高套刻精度的对准标识设计方法
CN112599500A (zh) * 2020-12-15 2021-04-02 长江存储科技有限责任公司 半导体器件及其制备方法
CN112614823A (zh) * 2020-12-15 2021-04-06 长江存储科技有限责任公司 半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
CN102376531A (zh) 提高外延填充和cmp研磨后光刻标记信号的方法
CN100527380C (zh) 硅片浅沟槽隔离刻蚀的方法
JP5572924B2 (ja) 半導体装置の製造方法
CN104488084B (zh) 形成锥形氧化物的方法
CN103794476A (zh) 自对准三重图形的形成方法
CN104658914B (zh) 一种改善形貌的深沟槽制造方法及深沟槽
US10224394B2 (en) Superjunction semiconductor device having a superstructure
CN102543667B (zh) 硅片上被对准层图形的形成方法
JP5568856B2 (ja) 半導体装置の製造方法
CN102956617B (zh) 零层光刻对准标记的制造方法
CN104882436B (zh) 两次外延工艺中光刻对准标记的制作方法
CN101673763B (zh) Ldmos晶体管及其制备方法
JP2010161114A (ja) 半導体素子の製造方法
JP4764999B2 (ja) 半導体素子の製造方法
CN102479699A (zh) 超级结半导体器件结构的制作方法
CN102810471A (zh) 利用含硅掩模形成沟渠的方法
CN105428299A (zh) 一种深槽隔离结构的制作方法
KR102128525B1 (ko) 자가-정렬 듀얼 트렌치 소자
CN105047647A (zh) 厚外延工艺中光刻对准标记的制作方法
CN100352038C (zh) Soc芯片制备方法
CN113782433A (zh) 一种解决sgt-mosfet场氧化层横向过腐问题的制备方法
CN101923296B (zh) Nvm器件制备中光刻对准记号的制备方法
CN105489501B (zh) 沟槽型超级结的制造方法
US8324743B2 (en) Semiconductor device with a structure to protect alignment marks from damage in a planarization process
CN104241124A (zh) 非穿通型反向导通绝缘栅双极型晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120314