CN112599500A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN112599500A
CN112599500A CN202011472580.6A CN202011472580A CN112599500A CN 112599500 A CN112599500 A CN 112599500A CN 202011472580 A CN202011472580 A CN 202011472580A CN 112599500 A CN112599500 A CN 112599500A
Authority
CN
China
Prior art keywords
substrate
forming
mark
layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011472580.6A
Other languages
English (en)
Inventor
耿万波
薛磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011472580.6A priority Critical patent/CN112599500A/zh
Publication of CN112599500A publication Critical patent/CN112599500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Abstract

该发明涉及半导体器件及其制备方法，其中所述半导体器件的制备方法包括以下步骤：提供衬底；在所述衬底表面形成堆叠结构，用于形成底栅；从所述堆叠结构上表面，沿垂直所述衬底上表面向下的方向形成标记槽，所述标记槽贯穿所述堆叠结构，并深入至所述衬底内部；在所述标记槽内形成填充材料层，以形成零层标记。

Description

半导体器件及其制备方法
技术领域
本发明涉及半导体器件生产领域，具体涉及一种半导体器件及其制备方法。
背景技术
在制备存储器器件的过程中，通常会在底层衬底上形成一个用于标记位置的零层标记，用于作为后续在该底层衬底上形成的各种器件层的位置参考标准。所述零层标记由形成在底层衬底的标记槽和填充物构成，且所述标记槽内的填充物的光学参数已知，这样，可以通过光线的折射、反射等来确定一些器件层相对于所述底层衬底的对齐情况。
目前，在形成存储器器件的过程中，经常会发生零层标记的毁损，这直接影响了器件层与零层标记对齐时的成功率，最终也会影响到存储器器件的制备良率。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法，能够降低零层标记在形成存储器器件的过程中发生毁损的几率，从而间接提升所述存储器器件的制备良率。
为了解决上述技术问题，以下提供了一种半导体器件的制备方法，包括以下步骤：提供衬底；在所述衬底表面形成堆叠结构，用于形成底栅；从所述堆叠结构上表面，沿垂直所述衬底上表面向下的方向形成标记槽，所述标记槽贯穿所述堆叠结构，并深入至所述衬底内部；在所述标记槽内形成填充材料层，以形成零层标记。
可选的，所述堆叠结构包括从所述衬底上表面向上依次设置的第一氧化物层和第一氮化物层。
可选的，形成所述第一氧化物层时，采用硅热氧化工艺形成所述第一氧化物层。
可选的，所述标记槽具有倒梯形轮廓，并深入至所述衬底表面至少一预设深度。
可选的，还包括以下步骤：在所述堆叠结构上表面形成隔离槽，所述隔离槽用于隔断相邻两底栅；在所述隔离槽内填充隔离层。
可选的，在所述标记槽内形成填充材料层后，还包括以下步骤：对所述堆叠结构上表面进行化学机械研磨，使所述堆叠结构上表面平整。
可选的，在形成所述隔离槽前，还包括以下步骤：在所述堆叠结构上表面形成缓冲结构。
可选的，所述缓冲结构包括：第二氧化物层，形成于所述堆叠结构上表面；第二氮化物层，形成于所述第二氧化物层的上表面。
可选的，所述填充材料层包括氧化硅层，在形成所述填充材料层时，包括以下步骤：在所述标记槽内沉积氧化硅层，直至所述氧化硅层覆盖所述堆叠结构上表面；研磨所述氧化硅层，直至所述堆叠结构的上表面外露。
为了解决上述技术问题，以下还提供了一种半导体器件，包括：衬底；形成于所述衬底表面的堆叠结构，用于形成底栅；标记槽，形成于所述堆叠结构上表面，贯穿所述堆叠结构，并深入至所述衬底内部，用于构成零层标记。
为了解决上述技术问题，以下还提供了一种半导体器件，包括：衬底；形成于所述衬底表面的堆叠结构，用于形成底栅；标记槽，形成于所述堆叠结构上表面，贯穿所述堆叠结构，并深入至所述衬底内部，用于构成零层标记；填充材料层，形成于所述标记槽内，用于构成所述零层标记。
本发明的半导体器件及其制备方法在所述堆叠结构形成所述隔离槽之后，再形成所述标记槽，所述标记槽内填充的填充材料层是填充至所述隔离槽内的氧化物，避免了在对所述堆叠结构进行化学机械研磨时研磨液对所述标记槽内填充的材料造成影响，导致所述标记槽内填充的材料形态毁损，影响最终的对准，能够有效保证半导体器件的制备良率。
附图说明
图1为本发明的一种具体实施方式中所述半导体器件的形成方法的步骤流程示意图。
图2至图7为本发明的一种具体实施方式中所述形成方法的各步骤对应的结构示意图。
图8至图11为本发明的一种具体实施方式中形成具有双层的材料层的缓冲结构时各步骤对应的结构示意图。
具体实施方式
研究发现，在形成存储器器件的过程中发生零层标记的毁损的原因是，现有技术中，在形成存储器器件时，衬底表面就形成了用于构成所述零层标记的标记槽。在形成制备底栅要用的材料层时，这些材料层也会填充到所述标记槽内，与所述标记槽共同构成所述零层标记。然而，在制备底栅时，还需要对制备底栅用的材料层进行化学机械研磨，以具有平整的上表面，由于所述标记槽内填充的材料与制备底栅用的材料相同，因此，所述研磨液不仅会作用于所述制备底栅用的材料层，还会腐蚀所述标记槽内填充的材料，造成所述标记槽内填充的材料的形态毁损，在进行定位的时候，会影响光学性质，导致定位不准，影响定位精度以及后续基于该半导体器件形成的其他器件的制备良率。
因此，本发明提供一种半导体器件及其制备方法，以解决上述问题。
以下结合附图和具体实施方式对本发明提出的一种半导体器件及其制备方法作进一步详细说明。
请参阅图1至图7，其中图1为本发明的一种具体实施方式中所述半导体器件的形成方法的步骤流程示意图，图2至图7为本发明的一种具体实施方式中所述形成方法的各步骤对应的结构示意图。
在该具体实施方式中，提供了一种半导体器件的制备方法，包括以下步骤：S21提供衬底100，请参阅图2；S22在所述衬底100表面形成堆叠结构200，用于形成底栅，请参阅图3；S23从所述堆叠结构200上表面，沿垂直所述衬底100上表面向下的方向形成标记槽1021，所述标记槽1021贯穿所述堆叠结构200，并深入至所述衬底100内部，请参阅图5；S24在所述标记槽1021内形成填充材料层204，以形成零层标记208，请参阅图6和图7。
在该具体实施方式中，由于在制备好了堆叠结构200上要设置的隔离槽101以后再在所述衬底100表面形成标记槽1021，因此所述标记槽1021内不会堆积用于形成所述底栅的材料层，在对所述堆叠结构200进行化学机械研磨等操作时，可以通过控制所述标记槽1021内填充的填充材料层204的具体材料，来防止所述标记槽1021内填充的填充材料层204被研磨液等腐蚀，造成所述零层标记208的形态毁损的情况发生，从而影响后续形成在所述衬底100表面的材料层的对准。
在一种具体实施方式中，所述衬底100包括硅衬底100、绝缘体上硅衬底100、绝缘体上锗衬底100、锗衬底100等中的至少一种。实际上，可根据需要选择所需的衬底100，以便制备所述半导体器件。
在一种具体实施方式中，所述堆叠结构200包括从所述衬底100上表面向上依次设置的第一氧化物层202和第一氮化物层203。在使用所述制备方法制备存储器时，所述第一氧化物层202的厚度范围为150至200埃，如180埃，所述第一氮化物层203的厚度为350到400埃，如370埃。
在一种具体实施方式中，所述第一氧化物层202包括二氧化硅层。在一种具体实施方式中，形成所述第一氧化物层202时，采用硅热氧化工艺形成所述第一氧化物层202。具体的，采用硅与含有氧化物质的气体，例如水汽和氧气，在高温下进行化学反应，在所述衬底100的表面产生一层致密的二氧化硅薄膜，作为所述第一氧化物层202。
在一种具体实施方式中，使用硅热氧化工艺生成二氧化硅层时，厚度一般在几十埃到上万埃之间。所述硅热氧化工艺包括干氧氧化、水汽氧化和湿氧氧化等，可根据需要选择所需的硅热氧化工艺来制备所述第一氧化物层202。
在一种具体实施方式中，所述填充材料层204包括氧化硅层，在形成所述填充材料层204时，包括以下步骤：在所述标记槽1021内沉积氧化硅层，直至所述氧化硅层覆盖至所述衬底100上表面；研磨所述氧化硅层，直至所述衬底100上表面外露。
在一种具体实施方式中，所述标记槽1021具有倒梯形轮廓，且所述标记槽1021的下底面深入至所述衬底100表面至少一预设深度。在一种具体实施方式中，可根据需要设置所述预设深度，并且，可根据需要设置所述标记槽1021的上底面和下底面之间的差值。在一些具体实施方式中，该差值应该尽量大，并且所述标记槽1021的深度可以比较深，以使后续化学机械研磨后形成的零层光刻对准标记具有较高的清晰度。
在一种具体实施方式中，通过干法刻蚀工艺或湿法刻蚀工艺中的至少一种，在所述衬底100表面形成所述标记槽1021。
在一种具体实施方式中，还包括以下步骤：在所述堆叠结构200上表面形成隔离槽101，所述隔离槽101用于隔断相邻两底栅，此处可参阅图4；在所述隔离槽101内填充隔离层，起到隔离的作用，这一步可以参考图7。在一种具体实施方式中，所述隔离层的材料是氧化物，实际上，也可根据需要在所述隔离槽101内填充其他的材料，以实现两个底栅之间的电性隔离。
在一种具体实施方式中，将所述填充材料层204填充到所述标记槽1021内时，也将所述填充材料层204所用到的材料填充到所述隔离槽101内。这时，减少了一个填充隔离槽101的步骤。所述隔离槽101内填充的材料与填充材料层204内填充的材料相同，在图7中也用标号204表示所述隔离槽内填充的隔离层。
在该具体实施方式中，所述填充材料层204应当能够起到隔绝两个底栅的作用，因此，通常可以选用氧化硅等，作为所述填充材料层204。
在一种具体实施方式中，所述填充材料层204包括氧化硅层，在形成所述填充材料层204时，包括以下步骤：在所述标记槽1021及所述隔离槽101内沉积氧化硅层，直至所述氧化硅层覆盖所述堆叠结构200上表面；研磨所述氧化硅层，直至所述堆叠结构200的上表面外露。
在一种具体实施方式中，还可以单独对所述隔离槽101和所述标记槽1021进行填充。这时，可以分别在所述隔离槽101与标记槽1021内填充不同的材料，以满足不同的需求。
在一种具体实施方式中，在所述堆叠结构200表面挖设隔离槽101后，还包括以下步骤：对所述堆叠结构200上表面进行化学机械研磨，使所述堆叠结构200上表面平整，这是为了便于后续的工艺制程中对该半导体器件的加工，此处请参阅图7。
实际上，也可以在对隔离槽101填充氧化物后再对整个器件的上表面进行化学机械研磨，以得到较为平整的上表面，便于用户在该器件的上表面再进行其他工序。
在一种具体实施方式中，为了防止所述堆叠结构200被过度研磨，在一种具体实施方式中，在形成所述隔离槽101前，还包括以下步骤：在所述堆叠结构200上表面形成缓冲结构207，此处可参阅图8。在该具体实施方式中，在形成了缓冲结构207之后，再形成所述隔离槽101，以及所述标记槽1021，此处可参阅图9和图10。
在一种具体实施方式中，先在所述堆叠结构200上形成隔离槽101，再在所述堆叠结构200以及衬底100上形成标记槽1021。在其他的具体实施方式中，也可以根据需要在同一个步骤中形成所述隔离槽101和所述标记槽1021。
在图8至图11这个具有缓冲结构207的具体实施方式中，最后对所述堆叠结构200进行化学机械研磨、使得所述半导体器件具有较为平整的上表面时，可以保留第一氧化物层202，也可以全部都去掉，使得所述堆叠结构200的上表面外露。
在一种具体实施方式中，所述缓冲结构207包括：第二氧化物层206，形成于所述堆叠结构200上表面；第二氮化物层205，形成于所述第二氧化物层206的上表面。由于化学机械研磨时用到的研磨液对所述第二氮化物层205的腐蚀作用小于对所述第二氧化物层206的腐蚀作用，因此所述第二氮化物层205可以作为研磨的停止层，用于防止所述第二氧化物层206被研磨过度，影响到堆叠结构200的形态，从而影响到后续形成的底栅。
在一种具体实施方式中，还可以不设置该双层的缓冲结构207，而是设置一层材料层用于缓冲，或设置三层以上的材料层用于缓冲。
在一种具体实施方式中，可以在所述标记槽1021内形成填充材料层204时，将所述填充材料层204形成到所述堆叠结构200的上表面，这样，所述填充材料层204也可以作为所述缓冲结构207来使用。
在该具体实施方式中，还提供了一种采用上述制备方法制备的半导体器件，请参阅图5，所述半导体器件包括：衬底100；形成于所述衬底100表面的堆叠结构200，用于形成底栅；标记槽1021，形成于所述堆叠结构200上表面，贯穿所述堆叠结构200，并深入至所述衬底100内部，用于构成零层标记208。
在该具体实施方式中，该半导体器件具有用于形成底栅的堆叠结构200，以及从所述堆叠结构200上表面，沿垂直所述衬底100上表面向下的方向伸入至所述衬底100内部的标记槽1021。在基于所述半导体器件形成具有零层标记208的器件时，可以设置形成在所述标记槽1021内的填充材料层204的具体种类，使所述填充材料层204与所述堆叠结构200具有较大差别，这样，可以减小在对所述堆叠结构200进行化学机械研磨时，研磨液对所述填充材料层204的腐蚀程度，从而防止化学机械研磨的过程中零层标记208的形态毁损，影响后续形成在所述堆叠结构200上表面的其他器件层的对齐。
在该具体实施方式中，还提供了一种采用上述制备方法制备的半导体器件，请参阅图7，所述半导体器件包括：衬底100；形成于所述衬底100表面的堆叠结构200，用于形成底栅；标记槽1021，形成于所述堆叠结构200上表面，贯穿所述堆叠结构200，并深入至所述衬底100内部，用于构成零层标记208；填充材料层204，形成于所述标记槽1021内，用于构成所述零层标记208。
在该具体实施方式中，该存储器使用所述半导体器件制备，具有用于形成底栅的堆叠结构200，以及从所述堆叠结构200上表面，沿垂直所述衬底100上表面向下的方向伸入至所述衬底100内部的标记槽1021，在基于所述半导体器件形成具有零层标记208的器件时，可以设置形成在所述标记槽1021内的填充材料层204的具体种类，使所述填充材料层204与所述堆叠结构200具有较大差别，这样，可以减小在对所述堆叠结构200进行化学机械研磨时，研磨液对所述填充材料层204的腐蚀程度，从而防止化学机械研磨的过程中零层标记208的形态毁损，影响后续形成在所述堆叠结构200上表面的其他器件层的对齐。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底表面形成堆叠结构，用于形成底栅；
从所述堆叠结构上表面，沿垂直所述衬底上表面向下的方向形成标记槽，所述标记槽贯穿所述堆叠结构，并深入至所述衬底内部；
在所述标记槽内形成填充材料层，以形成零层标记。
2.根据权利要求1所述的制备方法，其特征在于，所述堆叠结构包括从所述衬底上表面向上依次设置的第一氧化物层和第一氮化物层。
3.根据权利要求2所述的制备方法，其特征在于，形成所述第一氧化物层时，采用硅热氧化工艺形成所述第一氧化物层。
4.根据权利要求1所述的制备方法，其特征在于，所述标记槽具有倒梯形轮廓，并深入至所述衬底表面至少一预设深度。
5.根据权利要求1所述的制备方法，其特征在于，还包括以下步骤：
在所述堆叠结构上表面形成隔离槽，所述隔离槽用于隔断相邻两底栅；
在所述隔离槽内填充隔离层。
6.根据权利要求1所述的制备方法，其特征在于，在所述标记槽内形成填充材料层后，还包括以下步骤：
对所述堆叠结构上表面进行化学机械研磨，使所述堆叠结构上表面平整。
7.根据权利要求6所述的制备方法，其特征在于，在形成所述隔离槽前，还包括以下步骤：
在所述堆叠结构上表面形成缓冲结构，用于供化学机械研磨时的找平。
8.根据权利要求1所述的制备方法，其特征在于，所述缓冲结构包括：
第二氧化物层，形成于所述堆叠结构上表面；
第二氮化物层，形成于所述第二氧化物层的上表面。
9.根据权利要求1所述的制备方法，其特征在于，所述填充材料层包括氧化硅层，在形成所述填充材料层时，包括以下步骤：
在所述标记槽内沉积氧化硅层，直至所述氧化硅层覆盖所述堆叠结构上表面；
研磨所述氧化硅层，直至所述堆叠结构的上表面外露。
10.一种半导体器件，其特征在于，包括：
衬底；
形成于所述衬底表面的堆叠结构，用于形成底栅；
标记槽，形成于所述堆叠结构上表面，贯穿所述堆叠结构，并深入至所述衬底内部，用于构成零层标记。
11.一种半导体器件，其特征在于，包括：
衬底；
形成于所述衬底表面的堆叠结构，用于形成底栅；
标记槽，形成于所述堆叠结构上表面，贯穿所述堆叠结构，并深入至所述衬底内部，用于构成零层标记；
填充材料层，形成于所述标记槽内，用于构成所述零层标记。
CN202011472580.6A 2020-12-15 2020-12-15 半导体器件及其制备方法 Pending CN112599500A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011472580.6A CN112599500A (zh) 2020-12-15 2020-12-15 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011472580.6A CN112599500A (zh) 2020-12-15 2020-12-15 半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN112599500A true CN112599500A (zh) 2021-04-02

Family

ID=75195508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011472580.6A Pending CN112599500A (zh) 2020-12-15 2020-12-15 半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN112599500A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5893744A (en) * 1997-01-28 1999-04-13 Advanced Micro Devices Method of forming a zero layer mark for alignment in integrated circuit manufacturing process employing shallow trench isolation
US6136662A (en) * 1999-05-13 2000-10-24 Lsi Logic Corporation Semiconductor wafer having a layer-to-layer alignment mark and method for fabricating the same
CN102376531A (zh) * 2010-08-12 2012-03-14 上海华虹Nec电子有限公司 提高外延填充和cmp研磨后光刻标记信号的方法
CN102420214A (zh) * 2010-09-25 2012-04-18 中芯国际集成电路制造(上海)有限公司 形成强化对准标记的方法以及半导体器件
CN102891079A (zh) * 2012-09-17 2013-01-23 上海华力微电子有限公司 一种零层对准标记的补刻蚀方法
CN102956617A (zh) * 2011-08-31 2013-03-06 上海华虹Nec电子有限公司 零层光刻对准标记的制造方法
CN104112670A (zh) * 2014-06-27 2014-10-22 杭州士兰集成电路有限公司 一种半导体器件及其制作方法
CN111146209A (zh) * 2019-12-25 2020-05-12 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111211130A (zh) * 2020-01-16 2020-05-29 长江存储科技有限责任公司 3d存储器件及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5893744A (en) * 1997-01-28 1999-04-13 Advanced Micro Devices Method of forming a zero layer mark for alignment in integrated circuit manufacturing process employing shallow trench isolation
US6136662A (en) * 1999-05-13 2000-10-24 Lsi Logic Corporation Semiconductor wafer having a layer-to-layer alignment mark and method for fabricating the same
CN102376531A (zh) * 2010-08-12 2012-03-14 上海华虹Nec电子有限公司 提高外延填充和cmp研磨后光刻标记信号的方法
CN102420214A (zh) * 2010-09-25 2012-04-18 中芯国际集成电路制造(上海)有限公司 形成强化对准标记的方法以及半导体器件
CN102956617A (zh) * 2011-08-31 2013-03-06 上海华虹Nec电子有限公司 零层光刻对准标记的制造方法
CN102891079A (zh) * 2012-09-17 2013-01-23 上海华力微电子有限公司 一种零层对准标记的补刻蚀方法
CN104112670A (zh) * 2014-06-27 2014-10-22 杭州士兰集成电路有限公司 一种半导体器件及其制作方法
CN111146209A (zh) * 2019-12-25 2020-05-12 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111211130A (zh) * 2020-01-16 2020-05-29 长江存储科技有限责任公司 3d存储器件及其制造方法

Similar Documents

Publication Publication Date Title
CN101842899B (zh) 将nvm电路与逻辑电路集成的方法
CN107564916B (zh) 一种3d nand存储器件的平坦化方法
CN107564914B (zh) 一种3d nand存储器件及其制备方法
CN110459464B (zh) 一种厚膜氮化硅的区域挖槽制备方法
CN107731844B (zh) 3d存储器的蚀刻方法
CN106206597B (zh) 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法
CN104347517A (zh) 半导体结构的形成方法
CN106409769A (zh) 一种形成梯形结构的存储堆栈的方法
CN110456450B (zh) 一种厚膜氮化硅波导的制备方法
KR20070116986A (ko) 플래시 메모리 소자의 제조방법에 있어서 폴리-1층을정의하기 위한 비-임계 상보적 마스킹 방법
CN105244261B (zh) 半导体器件的制备方法
CN107731821B (zh) 一种三维存储器件的制造方法及其器件结构
CN101989566B (zh) 半导体器件和闪存器件的制作方法
CN112599500A (zh) 半导体器件及其制备方法
CN101399228A (zh) 半导体器件及其制造方法
US20150185418A1 (en) Substrate, related device, and related manufacturing method
CN107994031A (zh) 一种3d nand制造方法
CN106098694B (zh) 一种非易失存储器结构及其制作方法
CN112614823A (zh) 半导体器件及其制备方法
CN102005361B (zh) 硅片上被对准层图形的形成方法
CN110289260A (zh) 闪存的制造方法、闪存储器及光罩掩膜版
CN110010610A (zh) 分栅快闪存储器及其形成方法
CN110265294B (zh) 一种提高浮栅厚度均匀性的方法及一种半导体结构
CN107564913B (zh) 一种阶梯覆盖层的平坦化方法
CN102509711A (zh) 一种检测浅沟槽隔离缺陷的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210402

RJ01 Rejection of invention patent application after publication