CN106409769A - 一种形成梯形结构的存储堆栈的方法 - Google Patents
一种形成梯形结构的存储堆栈的方法 Download PDFInfo
- Publication number
- CN106409769A CN106409769A CN201610516244.4A CN201610516244A CN106409769A CN 106409769 A CN106409769 A CN 106409769A CN 201610516244 A CN201610516244 A CN 201610516244A CN 106409769 A CN106409769 A CN 106409769A
- Authority
- CN
- China
- Prior art keywords
- trapezium structure
- store storehouse
- dielectric layer
- nitrogen oxidation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及三维存储器领域，尤其涉及一种形成梯形结构的存储堆栈的方法，通过将氮氧化层分成若干组分开沉积，每沉积形成一组氮氧化层组之后，进行刻蚀以形成一梯形结构，接着沉积层间介质层以填补刻蚀掉的部位并平坦化该层间介质层，使其与梯形结构等高；之后再在形成的梯形结构上再沉积第二部分氮氧化层组以及第二部分层间介质层，并重复上述步骤直到所有的梯形结构形成。通过这样的方式以灵活适应现有3D NAND器件氮氧化层组高度逐渐增高的问题，且最终形成的梯形结构更加精准，保证了3D NAND器件的整体运行。
Description
技术领域
本发明涉及三维存储器领域，尤其涉及一种基于三维NAND的形成梯形结构的存储堆栈的方法。
背景技术
在3D NAND（三维闪存存储器）制作过程中，通过在沉积完多层氮氧化层后，刻蚀该多层氮氧化层至金字塔状，以形成3D NAND的梯形结构。
由于3D NAND的尺寸越做越大，沉积的氮氧化层的层数也越来越多，而现有的工艺通常是将全部的氮氧化层都沉积完后再进行刻蚀形成梯形结构，这样带来的一个问题是随着氮氧化层越来越高，刻蚀形成梯形结构的难度越来越大，生产成本越来越高，刻蚀的精准度却越来越低，从而影响了整个器件的性能。
发明内容
鉴于上述问题，本发明提供一种形成梯形结构的存储堆栈的方法，以克服传统工艺中梯形结构的缺陷。
本发明解决上述技术问题所采用的技术方案为：
提供一种形成梯形结构的存储堆栈的方法，运用于三维NAND，其特征在于，包括：
S1，提供一半导体衬底；
S2，于所述半导体衬底之上形成第一氮氧化层组；
S3，刻蚀所述第一氮氧化层组以形成第一梯形结构；
S4，沉积第一层间介质层填补所述刻蚀部位；
S5，平坦化所述第一层间介质层，以使所述第一层间介质层的高度与所述第一氮氧化组的高度一致；
S6，重复上述步骤S2~S5，形成第N氮氧化层组、第N梯形结构和第N层间介质层，以形成所述梯形结构的存储堆栈；
其中，所述N为大于等于2的正整数。
优选的，上述形成梯形结构的存储堆栈的方法中，通过化学气相沉积工艺形成所述第一至第N氮氧化层组以及所述第一至第N层间介质层。
优选的，上述形成梯形结构的存储堆栈的方法中，通过光刻工艺刻蚀形成所述第一至第N梯形结构。
优选的，上述形成梯形结构的存储堆栈的方法中，所述第一至第N氮氧化层组中，每组氮氧化层组包含交替堆叠的多层氮化膜和多层氧化膜。
优选的，上述形成梯形结构的存储堆栈的方法中，所述氮化膜为氮化硅，所述氧化膜为二氧化硅。
优选的，上述形成梯形结构的存储堆栈的方法中，所述第N梯形结构的下底边小于第N-1梯形结构的上底边，且所述第一至第N梯形结构的斜边在一条直线上，以使所述第一至第N梯形结构堆叠形成完整的所述梯形结构的存储堆栈。
优选的，上述形成梯形结构的存储堆栈的方法中，根据所述存储堆栈的堆叠层数要求调整所述N的大小。
优选的，上述形成梯形结构的存储堆栈的方法中，采用化学机械研磨工艺平坦化所述第一至第N层间介质层。
优选的，上述形成梯形结构的存储堆栈的方法中，在所述步骤S6中，形成所有的第一至第N梯形结构之后，刻蚀去除所述第一至第N层间介质层，以形成所述梯形结构的存储堆栈。
优选的，上述形成梯形结构的存储堆栈的方法中，所述半导体衬底为硅衬底。
上述技术方案具有如下优点或有益效果：本发明通过将整个3D NAND器件的氮氧化层分成若干组分开沉积，每沉积形成一组氮氧化层组之后，进行刻蚀以形成一梯形结构，接着沉积层间介质层以填补刻蚀掉的部位并平坦化该层间介质层，使其与梯形结构等高；之后再在形成的梯形结构上再沉积第二部分氮氧化层组以及第二部分层间介质层，并重复上述步骤直到所有的梯形结构形成。通过这样的方式以灵活适应现有3D
NAND器件氮氧化层组高度逐渐增高的问题，且最终形成的梯形结构更加精准，保证了3D
NAND器件的整体运行。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明的方法流程图；
图2~图7是本发明实施例中各步骤的结构图。
具体实施方式
参照图1，本发明公开的一种形成3D NAND梯形结构的方法，将整个3D
NAND器件的氮氧化层（N-O stack）分成若干组分开沉积，在沉积形成第一组氮氧化层组之后，进行刻蚀以形成第一梯形结构，接着沉积第一层间介质层以填补刻蚀掉的部位，并平坦化该第一层间介质层，使其与第一梯形结构等高；之后再在形成的第一梯形结构和第一层间介质层之上再沉积第二氮氧化层组，并形成第二梯形结构以及第二层间介质层，重复上述步骤直到所有的梯形结构形成。通过这样的方式以灵活适应现有3D
NAND器件氮氧化层组高度逐渐增高的问题，且最终形成的梯形结构更加精准，保证3D
NAND器件的整体运行。
下面通过具体的实施例以及附图详细阐述本发明形成3D NAND梯形结构的方法。
如图2所示，首先提供一衬底1，在衬底1上沉积形成第一部分氮氧化层组2，该第一部分氮氧化层组2由交替堆叠的多层氮化层和多层氧化层形成；该多层氮化层和多层氧化层的具体层数根据工艺需求做灵活调整，以保证后续的刻蚀步骤顺利进行。
沉积完第一部分氮氧化层组2之后，参照图3，通过光刻工艺刻蚀该第一部分氮氧化层组2以形成第一梯形结构21。该第一梯形结构21的斜边坡度根据具体的工艺需求进行调整，以适应不同的3D NAND器件的制作。其中，光刻工艺的主要步骤包括：为确保光刻胶能和第一部分氮氧化层组2很好粘贴，形成平滑且结合得很好的膜，对第一部分氮氧化层组2的表面进行前处理，以保持表面干燥洁净；接着涂布光刻胶覆盖第一部分氮氧化层组2的表面，以形成薄且均匀的光刻胶膜；涂好光刻胶后，把需要刻蚀的图形在第一部分氮氧化层组2的表面上准确定位或对准，通过曝光将图形转移到光刻胶涂层上；之后，进行显影工艺，把掩膜版图案复制到光刻胶上；然后在光刻胶暴露区域刻蚀去掉部分第一氮氧化层组2，并去除光刻胶，以形成第一梯形结构21。
接着，参照图4，在第一部分氮氧化层组2刻蚀掉的部位沉积形成第一层间介质层22，使得第一层间介质层22与第一梯形结构21接触，以完全填充刻蚀空缺，并平坦化该第一层间介质层22使其与第一梯形结构21等高，形成如图4所示的完整的一个平面。其中的平坦化操作优选采用化学机械研磨工艺进行平坦化。
之后，继续在第一层间介质层22与第一梯形结构21的表面上沉积第二部分氮氧化层组3，形成如图5所示的结构。该第二部分氮氧化层组3同样包括多层氮化层和多层氧化层，其中多层氮化层和多层氧化层的具体层数根据工艺需求做灵活调整，并且保证氮化层和氧化层交替堆叠即可。
沉积完第二部分氮氧化层组3之后，再次利用光刻工艺刻蚀该第二部分氮氧化层组3以形成如图6所示的第二梯形结构31。第二梯形结构31的下底边小于第一梯形结构21的上底边，并且第二梯形结构31和第一梯形结构21的斜边在同一直线上，以使得第二梯形结构31和第一梯形结构21对接成一个完整的梯形结构。接着在第二梯形结构31的上表面以及暴露的第一层间介质层22的上表面沉积形成第二层间介质层32，并利用化学机械研磨工艺平坦化该第二层间介质层32使其与第二梯形结构31等高，形成如图7所示的结构。
进一步的，重复上述沉积氮氧化层组、刻蚀氮氧化层组、沉积层间介质层以及平坦化的操作步骤，以最终形成整个3D
NAND器件的完整的梯形结构。其具体的重复次数根据实际需要沉积的3D
NAND器件的层数而定，例如根据前后部分相关工艺（光刻，蚀刻，化学机械研磨等）的能力以及器件性能需求方面等因素综合考虑来定。
综上所述，本发明通过将整个3D
NAND器件的氮氧化层分成若干组分开沉积，每沉积形成一组氮氧化层组之后，进行刻蚀以形成一梯形结构，接着沉积层间介质层以填补刻蚀掉的部位并平坦化该层间介质层，使其与梯形结构等高；之后再在形成的梯形结构上再沉积第二部分氮氧化层组以及第二部分层间介质层，并重复上述步骤直到所有的梯形结构形成。通过这样的方式以灵活适应现有3D
NAND器件氮氧化层组高度逐渐增高的问题，且最终形成的梯形结构更加精准，保证了3D
NAND器件的整体运行。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种形成梯形结构的存储堆栈的方法，运用于三维NAND，其特征在于，包括：
S1，提供一半导体衬底；
S2，于所述半导体衬底之上形成第一氮氧化层组；
S3，刻蚀所述第一氮氧化层组以形成第一梯形结构；
S4，沉积第一层间介质层填补所述刻蚀部位；
S5，平坦化所述第一层间介质层，以使所述第一层间介质层的高度与所述第一氮氧化组的高度一致；
S6，重复上述步骤S2~S5，形成第N氮氧化层组、第N梯形结构和第N层间介质层，以形成所述梯形结构的存储堆栈；
其中，所述N为大于等于2的正整数。
2.如权利要求1所述的形成梯形结构的存储堆栈的方法，其特征在于，通过化学气相沉积工艺形成所述第一至第N氮氧化层组以及所述第一至第N层间介质层。
3.如权利要求1所述的形成梯形结构的存储堆栈的方法，其特征在于，通过光刻工艺刻蚀形成所述第一至第N梯形结构。
4.如权利要求1所述的形成梯形结构的存储堆栈的方法，其特征在于，所述第一至第N氮氧化层组中，每组氮氧化层组包含交替堆叠的多层氮化膜和多层氧化膜。
5.如权利要求1所述的形成梯形结构的存储堆栈的方法，其特征在于，所述氮化膜为氮化硅，所述氧化膜为二氧化硅。
6.如权利要求1所述的形成梯形结构的存储堆栈的方法，其特征在于，所述第N梯形结构的下底边小于第N-1梯形结构的上底边，且所述第一至第N梯形结构的斜边在一条直线上，以使所述第一至第N梯形结构堆叠形成完整的所述梯形结构的存储堆栈。
7.如权利要求1所述的形成梯形结构的存储堆栈的方法，其特征在于，根据所述存储堆栈的堆叠层数要求调整所述N的大小。
8.如权利要求1所述的形成梯形结构的存储堆栈的方法，其特征在于，采用化学机械研磨工艺平坦化所述第一至第N层间介质层。
9.如权利要求1所述的形成梯形结构的存储堆栈的方法，其特征在于，在所述步骤S6中，形成所有的第一至第N梯形结构之后，刻蚀去除所述第一至第N层间介质层，以形成所述梯形结构的存储堆栈。
10.如权利要求1所述的形成梯形结构的存储堆栈的方法，其特征在于，所述半导体衬底为硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610516244.4A CN106409769A (zh) | 2016-07-04 | 2016-07-04 | 一种形成梯形结构的存储堆栈的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610516244.4A CN106409769A (zh) | 2016-07-04 | 2016-07-04 | 一种形成梯形结构的存储堆栈的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106409769A true CN106409769A (zh) | 2017-02-15 |
Family
ID=58006845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610516244.4A Pending CN106409769A (zh) | 2016-07-04 | 2016-07-04 | 一种形成梯形结构的存储堆栈的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106409769A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107564914A (zh) * | 2017-08-31 | 2018-01-09 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制备方法 |
| CN107579074A (zh) * | 2017-08-29 | 2018-01-12 | 长江存储科技有限责任公司 | 一种形成多层复合膜的方法及三维存储器件 |
| CN110176265A (zh) * | 2019-04-29 | 2019-08-27 | 长江存储科技有限责任公司 | 多层存储器及其制作方法 |
| WO2020077587A1 (en) * | 2018-10-18 | 2020-04-23 | Yangtze Memory Technologies Co., Ltd. | Methods for forming multi-division staircase structure of three-dimensional memory device |
| CN111180454A (zh) * | 2020-01-02 | 2020-05-19 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120061744A1 (en) * | 2010-09-10 | 2012-03-15 | Sung-Min Hwang | Three dimensional semiconductor memory devices |
| CN103137625A (zh) * | 2011-11-23 | 2013-06-05 | 中国科学院微电子研究所 | 三维层叠存储器及其制造方法 |
| CN105580141A (zh) * | 2013-07-10 | 2016-05-11 | 瓦里安半导体设备公司 | 垂直nand元件用的掺杂多晶晶体管通道的方法 |
-
2016
- 2016-07-04 CN CN201610516244.4A patent/CN106409769A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120061744A1 (en) * | 2010-09-10 | 2012-03-15 | Sung-Min Hwang | Three dimensional semiconductor memory devices |
| CN103137625A (zh) * | 2011-11-23 | 2013-06-05 | 中国科学院微电子研究所 | 三维层叠存储器及其制造方法 |
| CN105580141A (zh) * | 2013-07-10 | 2016-05-11 | 瓦里安半导体设备公司 | 垂直nand元件用的掺杂多晶晶体管通道的方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579074A (zh) * | 2017-08-29 | 2018-01-12 | 长江存储科技有限责任公司 | 一种形成多层复合膜的方法及三维存储器件 |
| CN107579074B (zh) * | 2017-08-29 | 2018-12-14 | 长江存储科技有限责任公司 | 一种形成多层复合膜的方法及三维存储器件 |
| CN107564914A (zh) * | 2017-08-31 | 2018-01-09 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制备方法 |
| WO2020077587A1 (en) * | 2018-10-18 | 2020-04-23 | Yangtze Memory Technologies Co., Ltd. | Methods for forming multi-division staircase structure of three-dimensional memory device |
| US10714492B2 (en) | 2018-10-18 | 2020-07-14 | Yangtze Memory Technologies Co., Ltd. | Methods for forming multi-division staircase structure of three-dimensional memory device |
| US10937796B2 (en) | 2018-10-18 | 2021-03-02 | Yangtze Memory Technologies Co., Ltd. | Methods for forming multi-division staircase structure of three-dimensional memory device |
| CN110176265A (zh) * | 2019-04-29 | 2019-08-27 | 长江存储科技有限责任公司 | 多层存储器及其制作方法 |
| CN110176265B (zh) * | 2019-04-29 | 2021-06-04 | 长江存储科技有限责任公司 | 多层存储器及其制作方法 |
| CN111180454A (zh) * | 2020-01-02 | 2020-05-19 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106409769A (zh) | 一种形成梯形结构的存储堆栈的方法 | |
| CN103400794B (zh) | 自对准沟槽的形成方法 | |
| CN107680972B (zh) | 一种3d nand存储器件及其制造方法 | |
| KR101662218B1 (ko) | 다중 깊이 ｓｔｉ 방법 | |
| CN110034124A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN108257919A (zh) | 随机动态处理存储器元件的形成方法 | |
| CN109244075A (zh) | 3d存储器件的制造方法 | |
| CN107731844B (zh) | 3d存储器的蚀刻方法 | |
| CN107579070B (zh) | 一种3d nand存储器件的堆叠层及其制造方法 | |
| CN109952644A (zh) | 三维存储器件中的阶梯形成 | |
| CN106129010B (zh) | 一种形成3d nand闪存的方法 | |
| CN107564914A (zh) | 一种3d nand存储器件及其制备方法 | |
| CN107564916A (zh) | 一种3d nand存储器件的平坦化方法 | |
| CN106876263A (zh) | 一种化学机械研磨方法 | |
| US9466610B1 (en) | Method of fabricating three-dimensional gate-all-around vertical gate structures and semiconductor devices, and three-dimensional gate-all-round vertical gate structures and semiconductor devices thereof | |
| CN110729296A (zh) | 三维存储器及其形成方法 | |
| CN109244076A (zh) | 3d存储器件 | |
| CN108682674A (zh) | 三维存储器的制备方法及半导体结构的制备方法 | |
| CN107644877A (zh) | 一种三维存储器台阶部位填充方法及三维存储器 | |
| CN110391133A (zh) | 图案化方法 | |
| CN107731821B (zh) | 一种三维存储器件的制造方法及其器件结构 | |
| CN107994031A (zh) | 一种3d nand制造方法 | |
| CN110494969A (zh) | 在形成三维存储器器件的阶梯结构中的标记图案 | |
| TWI545618B (zh) | 用於平坦化之基板圖案化方法 | |
| CN104465489B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170215 |