CN107579070B - 一种3d nand存储器件的堆叠层及其制造方法 - Google Patents
一种3d nand存储器件的堆叠层及其制造方法 Download PDFInfo
- Publication number
- CN107579070B CN107579070B CN201710775457.3A CN201710775457A CN107579070B CN 107579070 B CN107579070 B CN 107579070B CN 201710775457 A CN201710775457 A CN 201710775457A CN 107579070 B CN107579070 B CN 107579070B
- Authority
- CN
- China
- Prior art keywords
- layer
- stack
- stack layer
- groove
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 238000005259 measurement Methods 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 11
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 338
- 239000010408 film Substances 0.000 description 27
- 238000003384 imaging method Methods 0.000 description 11
- 238000003475 lamination Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种3D NAND存储器件的堆叠层及其制造方法，在衬底上形成介质层之后，在介质层中形成深度不小于堆叠层厚度的凹槽，而后，通过沉积及平坦化工艺之后，在凹槽内形成堆叠层。这样，在平坦化之后，除了堆叠层的最后一层，在凹槽侧壁上的堆叠层的断面暴露出来，由于堆叠层中的第一层薄膜与介质层表面为不同的材料，在介质层与堆叠层最后一层之间为介质层与牺牲层间隔的窄条，通过扫描电子显微镜可以获得介质层与牺牲层间隔的窄条的明暗相间的条纹，通过测量该条纹的尺寸，即可获得堆叠层的厚度，从而实现准确获得堆叠层的厚度，进而获得堆叠层的厚度均匀性。
Description
技术领域
本发明涉及3D NAND器件及其制造领域，特别涉及一种3D NAND存储器件的堆叠层及其制造方法。
背景技术
NAND器件是一种比硬盘驱动器更好的存储器件，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器件。
在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构。在形成3D NAND存储器时，首先，在衬底上形成牺牲层和绝缘层交替层叠的堆叠层，其中，牺牲层通常为氮化硅(Si3N4)层，绝缘层通常为氧化硅(SiO2)层；而后，在堆叠层中形成沟道孔(Channelhole)，沟道孔用于形成存储区；在沟道孔中形成存储区之后，将堆叠层中的牺牲层替换为金属层，每一层的金属层为每一层存储单元的控制栅。
在目前的3D NAND存储器件的制造工艺中，绝缘层和牺牲层交替层叠的层数可达到数十甚至上百层，堆叠层的厚度是工艺控制中的重要参数。目前，主要是基于光学椭偏测量来获得薄膜的厚度，其是基于光穿过薄膜后光椭偏态的改变来间接获得薄膜的厚度信息，然而，由于堆叠层中绝缘层和牺牲层的层叠层数太多，位于不同层的薄膜之间有很强的光学关联性，基于光椭偏态的测量方法无法直接获得堆叠层的厚度，从而无法准确获得堆叠层的厚度均匀性。
发明内容
有鉴于此，本发明的目的在于提供一种3D NAND存储器件的堆叠层及其制造方法，利于准确获得堆叠层的厚度。
为实现上述目的，本发明有如下技术方案：
一种3D NAND存储器件的堆叠层的制造方法，包括：
提供衬底，所述衬底上形成有介质层；
在所述介质层中形成凹槽；
依次交替沉积牺牲层和绝缘层，以形成堆叠层，堆叠层中的第一层薄膜与介质层表面为不同的材料，所述凹槽的深度不小于所述堆叠层的总厚度；
进行平坦化工艺，以仅在所述凹槽中形成堆叠层，所述凹槽侧壁上的堆叠层用于堆叠层厚度的测量。
可选地，在所述介质层与所述衬底之间还形成有热氧化物层。
可选地，所述介质层为氧化硅，所述牺牲层为氮化硅，所述绝缘层为氧化硅，所述凹槽暴露所述热氧化物层。
可选地，在所述介质层中形成凹槽，包括：
通过干法刻蚀在所述介质层中形成凹槽。
可选地，所述堆叠层厚度的测量包括：
利用扫描电子显微镜，采用背散射电子进行成像，从而获得堆叠层的厚度。
可选地，所述进行平坦化工艺之后，还包括：
通过刻蚀沟槽底部之上的堆叠层形成阶梯结构，每一牺牲层及其上相邻的绝缘层为一台阶，沟槽侧壁处的堆叠层与沟槽底部之上的堆叠层相间隔。
本发明还提出了一种3D NAND存储器件的堆叠层，包括：
衬底；
所述衬底上的介质层；
所述介质层中的凹槽；
所述凹槽内壁上由牺牲层和绝缘层交替层叠的堆叠层，所述堆叠层中的第一层薄膜与介质层的表面为不同的材料，所述凹槽侧壁上的堆叠层用于堆叠层厚度的测量。
可选地，在所述介质层与所述衬底之间还形成有热氧化物层。
可选地，所述介质层为氧化硅，所述牺牲层为氮化硅，所述绝缘层为氧化硅，所述凹槽暴露所述热氧化物层。
本发明还提出了一种3D NAND存储器件的堆叠层，包括：
衬底；
所述衬底上的介质层；
所述介质层中的凹槽；
所述凹槽侧壁及侧壁拐角区域之上的第一堆叠层，以及所述凹槽底面之上的第二堆叠层，所述第二堆叠层的侧壁为阶梯结构，所述第一堆叠层和第二堆叠层相间隔，所述堆叠层由牺牲层和绝缘层交替层叠而形成，所述第二堆叠层中每一牺牲层及其上相邻的绝缘层为一台阶，所述第一堆叠层中的第一层薄膜与介质层的表面为不同的材料，所述第一堆叠层用于堆叠层厚度的测量。
本发明实施例提供的3D NAND存储器件的堆叠层及其制造方法，在衬底上形成介质层之后，在介质层中形成深度不小于堆叠层厚度的凹槽，而后，通过沉积及平坦化工艺之后，在凹槽内形成堆叠层。这样，在平坦化之后，除了堆叠层的最后一层，在凹槽侧壁上的堆叠层的断面暴露出来，由于堆叠层中的第一层薄膜与介质层表面为不同的材料，在介质层与堆叠层最后一层之间为介质层与牺牲层间隔的窄条，通过扫描电子显微镜可以获得介质层与牺牲层间隔的窄条的明暗相间的条纹，通过测量该条纹的尺寸，即可获得堆叠层的厚度，从而实现准确获得堆叠层的厚度，进而获得堆叠层的厚度均匀性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本发明实施例3D NAND存储器件的堆叠层的制造方法的流程图；
图2-6示出了根据本发明实施例的制造方法形成3D NAND存储器件的堆叠层的过程中的剖面结构示意图；
图7示出了利用扫描电子显微镜进行堆叠层成像及厚度测量的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，3D NAND存储器件的制造工艺中，绝缘层和牺牲层交替层叠的层数可达到数十甚至上百层，目前，主要是基于光学椭偏测量来获得薄膜的厚度，其是基于光穿过薄膜后光椭偏态的改变来间接获得薄膜的厚度信息，然而，由于堆叠层中绝缘层和牺牲层的层叠层数太多，位于不同层的薄膜之间有很强的光学关联性，基于光椭偏态的测量方法无法直接获得堆叠层的厚度，从而无法准确获得堆叠层的厚度均匀性。
为此，本发明提供了一种3D NAND存储器件的堆叠层的制造方法，利于堆叠层厚度的测量，从而可以准确获得堆叠层的厚度均匀性，利于进行堆叠层工艺的控制。参考图1所示，所述方法包括：
提供衬底，所述衬底上形成有介质层；
在所述介质层中形成凹槽，所述凹槽的深度不小于要形成的堆叠层的总厚度；
依次交替沉积牺牲层和绝缘层，以形成堆叠层，堆叠层中的第一层薄膜与介质层表面为不同的材料；
进行平坦化工艺，以仅在所述凹槽中形成堆叠层，所述凹槽侧壁上的堆叠层用于堆叠层厚度的测量。
在该方法中，在平坦化之后，除了堆叠层的最后一层，在凹槽侧壁上的堆叠层的断面暴露出来，由于堆叠层中的第一层薄膜与介质层表面为不同的材料，在介质层与堆叠层最后一层之间为介质层与牺牲层间隔的窄条，通过扫描电子显微镜可以获得介质层与牺牲层间隔的窄条的明暗相间的条纹，通过测量该条纹的尺寸，即可获得堆叠层的厚度，从而实现准确获得堆叠层的厚度，进而获得堆叠层的厚度均匀性。
为了更好地理解本发明的技术方案和技术效果，以下将结合流程图和附图对具体的实施例进行详细的描述。
在步骤S01，提供衬底100，所述衬底100上形成有介质层110，参考图2所示。
在本发明实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在该具体的实施例中，所述衬底为体硅衬底。
通常地，在所述介质层110与衬底100之间可以先形成有氧化物层(图未示出)，即通过热氧化工艺形成的氧化物薄膜，该薄膜具有更好的致密性，起到保护衬底或作为栅介质层的作用。
所述介质层110可以为叠层或单层结构，可以根据后续工艺中刻蚀选择性的需要，确定合适的材料，例如可以为氧化硅、氮化硅或他们的叠层。所述介质层110的厚度至少要大于将要形成堆叠层的总厚度，以便在其中形成深度不小于堆叠层的总厚度的凹槽。在该具体的实施例中，所述介质层为单层结构的氧化硅，可以通过化学气相沉积的方法形成该氧化硅的介质层100，所述介质层的厚度可以为大于3um。
在步骤S02，在所述介质层110中形成凹槽120，参考图3所示。
可以采用刻蚀技术形成该凹槽120，更优地，为了形成的凹槽的侧壁具有更为笔直的形貌，可以采用干法刻蚀工艺，刻蚀所述介质层110形成凹槽120，凹槽120的深度要不小于将要形成的堆叠层的总厚度，根据具体的需要，凹槽可以暴露或不暴露介质层下的膜层。在一些实施例中，外围电路与核心存储器件集成在同一晶片上，该凹槽120位于核心存储器件的区域。
在本具体的实施例中，所述介质层110下为热氧化物层，刻蚀凹槽时可以刻蚀到热氧化物层后停止，形成的凹槽暴露出热氧化物层，以便于后续直接在热氧化物层上沉积堆叠层。
在步骤S03，依次交替沉积牺牲层131和绝缘层132，以形成堆叠层130，堆叠层130中的第一层薄膜与介质层110表面为不同的材料，所述凹槽120的深度不小于所述堆叠层130的总厚度，参考图4所示。
在3D NAND存储器件的结构中，根据垂直方向所需形成的存储单元的个数来确定堆叠层130的层数，堆叠层110的层数例如可以为32层、64层等，此处堆叠层的层数是指其中牺牲层的层数，堆叠层中绝缘层132与牺牲层131具有刻蚀选择性，在后续的步骤中牺牲层131将会被去除并替换为金属层，金属层被绝缘层间隔开，金属层作为存储器件的控制栅，该层数决定了垂直方向上存储单元的个数，堆叠层的层数越多，越能提高集成度。
在该具体的实施例中，所述牺牲层131为氮化硅，所述绝缘层132为氧化硅，在形成该堆叠层时，第一层薄膜为氮化硅的牺牲层，最后一层薄膜，即堆叠层的顶层，可以为氮化硅或氧化硅的膜层，可以理解的是，当堆叠层的最顶层为氮化硅的膜层时，该膜层起到刻蚀停止层或其他掩蔽层的作用，而不是用作牺牲层。
在该具体的实施例中，堆叠层的第一层薄膜为氮化硅，介质层表面为氧化硅，二者为不同的材料，以便于进行扫描电子显微镜在成像中区分出堆叠层的边界，从而进行堆叠层厚度的测量。可以采用化学气相沉积的方法，依次进行氧化硅和氮化硅的沉积，从而形成堆叠层，凹槽120的深度可以为略大于3um，堆叠层的总厚度例如可以为3um。
在步骤S04，进行平坦化工艺，以仅在所述凹槽120中形成堆叠层130，所述凹槽130侧壁上的堆叠层130-1用于堆叠层厚度的测量，参考图5所示。
可以采用化学机械研磨(CMP)的方法进行平坦化；也可以通过掩膜将凹槽上平坦的部分掩蔽，利用刻蚀的方法先将沟槽外的凸出的堆叠层刻蚀掉一部分，而后，再采用化学机械研磨(CMP)的方法，进一步进行平坦化，这种方式可以更快地实现平坦化。在该具体的实施例中，平坦化时，直至将介质层110上的堆叠层全部去除，平坦化之后，仅在凹槽120中剩余堆叠层130，参考图5所示。
由于沉积堆叠层之前形成了凹槽120，在沉积之后，在凹槽120的侧壁处会沿着侧壁生长堆叠层，进一步平坦化之后，凹槽120侧壁处的堆叠层的断面暴露出来。俯视该堆叠层时，间隔的绝缘层132和牺牲层131为间隔的条形结构，一边的边界为较大区域的介质层110，另一边的边界为较大区域的堆叠层的顶层薄膜，这样可以通过俯视的图形形貌来进行堆叠层厚度的测量，间隔的条形结构的厚度即为堆叠层的厚度。
该测量可以在线进行，也就是在生产线上进行，在进行平坦化之后，通过扫描电子显微镜(SEM)进行扫描成像，扫描成像的方式为背散射电子(BSE)成像，在凹槽边缘处为扫描区域，电子束轰击扫描区域的表面，产生的背散射电子进行成像，成像区域表面材料平均原子序数不同的区域，将呈现出明暗不同的图像。参考图7所示，为利用扫描电子显微镜进行堆叠层成像及厚度测量的示意图，对扫描区域利用背散射电子成像之后，成像为呈明暗相间的条形图案，在两条较宽的条形图案中间的细条纹组150，即为堆叠层断面的成像，通过测量该条纹组150的厚度，可以是获得堆叠层的总厚度，也可以是获得堆叠层中每一层牺牲层和绝缘层的厚度，准确的说，条纹组150是除去堆叠层最顶层薄膜的其他所有层。
而后，可以在堆叠层上进行其他的加工工艺，例如形成堆叠层的阶梯结构、在堆叠层中形成沟道孔以及存储单元等。沟槽侧壁部分的堆叠层130-1是用于对叠层厚度的测量，该部分并不起到任何功能性结构的作用，在后续的工艺步骤中，可以被去除掉，也可以保留下来，即使保留下来，也不会被用于器件的形成。
凹槽底面上的堆叠层是用于形成沟道孔以及存储单元的部分，在形成堆叠层的阶梯结构时，可以通过刻蚀沟槽底部之上的堆叠层130-2来形成阶梯结构，每一牺牲层及其上相邻的绝缘层为一台阶，在一些实施例中，在刻蚀形成阶梯结构之后，沟槽侧壁部分的堆叠层130-1被保留下来，且与沟槽底部之上的堆叠层130-2分隔开，参考图6所示。
在具体实现中，首先，刻蚀堆叠层的顶部，先形成阶梯的中央区域1301，在该具体的实施例中，可以在顶层的氮化硅上形成图案化的光阻，而后采用反应离子刻蚀(RIE)的方法，刻蚀顶层的氮化硅以及其下的氧化硅的绝缘层和氮化硅的牺牲层，并去除光阻，从而形成中央区域。而后，重新形成光阻，光阻未覆盖的区域为最底层阶梯所在区域，并进行刻蚀，接着，通过修剪光阻，进一步暴露出上一层台阶的区域，并进行刻蚀，通过多次的修剪光阻和刻蚀，每次刻蚀去除暴露出的一层牺牲层和一层绝缘层，最终形成阶梯结构1302，如图6所示。
在形成阶梯结构1302之后，沟槽侧壁处的堆叠层130-1被保留下来，且与沟槽底面之上的堆叠层130-2的分隔开，也就是在刻蚀之后沟槽侧壁处的堆叠层中的每一层都不与沟槽底面之上的堆叠层连接，沟槽底面之上的堆叠层130-2将用于形成沟道孔以及沟道孔中的存储单元，沟槽侧壁处的堆叠层不作为器件的实际结构，之后间隔的区域将被填充介质材料，通常为氧化物。之后，可以采用合适的方法来形成沟道孔以及沟道孔中的存储单元，本申请中对此不作特别的限定。
以上对本发明实施例的3DNAND存储器件的堆叠层的制造方法进行了详细的描述，通过该方法形成的堆叠层，在平坦化之后，除了堆叠层的最后一层，在凹槽侧壁上的堆叠层的断面暴露出来，由于堆叠层中的第一层薄膜与介质层表面为不同的材料，在介质层与堆叠层最后一层之间为介质层与牺牲层间隔的窄条，通过扫描电子显微镜可以获得介质层与牺牲层间隔的窄条的明暗相间的条纹，通过测量该条纹的尺寸，即可获得堆叠层的厚度，从而实现准确获得堆叠层的厚度，进而获得堆叠层的厚度均匀性。
此外，本发明还提供了由上述方法形成的3D NAND存储器件的堆叠层，参考图5所示，所述堆叠层包括：
衬底100；
所述衬底100上的介质层110；
所述介质层110中的凹槽120；
所述凹槽120内壁上由牺牲层131和绝缘层132交替层叠的堆叠层130，所述堆叠层130中的第一层薄膜与介质层110的表面为不同的材料，所述凹槽120侧壁上的堆叠层130-1用于堆叠层130厚度的测量。
进一步地，在所述介质层110与所述衬底100之间还形成有热氧化物层(图未示出)。
在具体的实施例中，所述介质层110可以为氧化硅，所述牺牲层131为氮化硅，所述绝缘层132为氧化硅，所述凹槽120暴露所述热氧化物层。
该堆叠层的结构可以用于堆叠层厚度的测量，参考图7所示，测量时，通过扫描电子显微镜(SEM)进行扫描成像，扫描成像的方式为背散射电子(BSE)成像在凹槽边缘处为扫描区域，电子束轰击扫描区域的表面，产生的背散射电子进行成像，对于成像区域表面材料平均原子序数不同的区域，将呈现出明暗不同的图像。参考图7所示，为利用扫描电子显微镜进行堆叠层成像及厚度测量的示意图，对扫描区域利用背散射电子成像之后，成像为呈明暗相间的条形图案，在两条较宽的条形图案中间的细条纹组150，即为堆叠层断面的成像，通过测量该条纹组150的厚度，即可以获得堆叠层的厚度，准确的说，是除去堆叠层最顶层薄膜的厚度。
此外，本发明还提供了一种3D NAND存储器件的堆叠层，为利用上述的堆叠层形成阶梯结构之后的堆叠层，参考图6所示，包括：
衬底100；
所述衬底100上的介质层110；
所述介质层110中的凹槽120；
所述凹槽120侧壁及侧壁拐角区域之上的第一堆叠层130-1，以及所述凹槽120底面之上的第二堆叠层130-2，所述第二堆叠层130-2的侧壁为阶梯结构1302，所述第一堆叠层130-1和第二堆叠层130-2相间隔，所述堆叠层130-1、130-2由牺牲层131和绝缘层132交替层叠而形成，第二堆叠层130-2中每一牺牲层131及其上相邻的绝缘层132为一台阶，所述第一堆叠层130-1中的第一层薄膜与介质层的表面为不同的材料，所述第一堆叠层130-1用于堆叠层厚度的测量。
进一步地，在所述介质层110与所述衬底100之间还形成有热氧化物层(图未示出)。
在具体的实施例中，所述介质层110可以为氧化硅，所述牺牲层131为氮化硅，所述绝缘层132为氧化硅，所述凹槽120暴露所述热氧化物层。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种3D NAND存储器件的堆叠层的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有介质层；
在所述介质层中形成凹槽；
依次交替沉积牺牲层和绝缘层，以形成堆叠层，堆叠层中的第一层薄膜与介质层表面为不同的材料，所述凹槽的深度不小于所述堆叠层的总厚度；
进行平坦化工艺，以仅在所述凹槽中形成堆叠层，所述凹槽侧壁上的堆叠层用于堆叠层厚度的测量。
2.根据权利要求1所述的制造方法，其特征在于，在所述介质层与所述衬底之间还形成有热氧化物层。
3.根据权利要求2所述的制造方法，其特征在于，所述介质层为氧化硅，所述牺牲层为氮化硅，所述绝缘层为氧化硅，所述凹槽暴露所述热氧化物层。
4.根据权利要求1所述的制造方法，其特征在于，在所述介质层中形成凹槽，包括：
通过干法刻蚀在所述介质层中形成凹槽。
5.根据权利要求1-4中任一项所述的制造方法，其特征在于，所述堆叠层厚度的测量包括：
利用扫描电子显微镜，采用背散射电子进行成像，从而获得堆叠层的厚度。
6.根据权利要求1-4中任一项所述的制造方法，其特征在于，所述进行平坦化工艺之后，还包括：
通过刻蚀沟槽底部之上的堆叠层形成阶梯结构，每一牺牲层及其上相邻的绝缘层为一台阶，沟槽侧壁处的堆叠层与沟槽底部之上的堆叠层相间隔。
7.一种3D NAND存储器件的堆叠层，其特征在于，包括：
衬底；
所述衬底上的介质层；
所述介质层中的凹槽；
所述凹槽侧壁上由牺牲层和绝缘层交替层叠的堆叠层，所述堆叠层中的第一层薄膜与介质层的表面为不同的材料，所述凹槽侧壁上的堆叠层用于堆叠层厚度的测量。
8.根据权利要求7所述的堆叠层，其特征在于，在所述介质层与所述衬底之间还形成有热氧化物层。
9.根据权利要求8所述的堆叠层，其特征在于，所述介质层为氧化硅，所述牺牲层为氮化硅，所述绝缘层为氧化硅，所述凹槽暴露所述热氧化物层。
10.一种3D NAND存储器件的堆叠层，其特征在于，包括：
衬底；
所述衬底上的介质层；
所述介质层中的凹槽；
所述凹槽侧壁及侧壁拐角区域之上的第一堆叠层，以及所述凹槽底面之上的第二堆叠层，所述第二堆叠层的侧壁为阶梯结构，所述第一堆叠层和第二堆叠层相间隔，所述堆叠层由牺牲层和绝缘层交替层叠而形成，所述第二堆叠层中每一牺牲层及其上相邻的绝缘层为一台阶，所述第一堆叠层中的第一层薄膜与介质层的表面为不同的材料，所述第一堆叠层用于堆叠层厚度的测量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775457.3A CN107579070B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器件的堆叠层及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775457.3A CN107579070B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器件的堆叠层及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107579070A CN107579070A (zh) | 2018-01-12 |
| CN107579070B true CN107579070B (zh) | 2019-01-25 |
Family
ID=61031044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710775457.3A Active CN107579070B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器件的堆叠层及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107579070B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109075172B (zh) | 2018-06-28 | 2019-09-03 | 长江存储科技有限责任公司 | 用于三维存储器件双侧布线的阶梯结构 |
| WO2020000315A1 (en) | 2018-06-28 | 2020-01-02 | Yangtze Memory Technologies Co., Ltd. | Method of forming staircase structures for three-dimensional memory device double-sided routing |
| CN109314114B (zh) | 2018-06-28 | 2019-11-22 | 长江存储科技有限责任公司 | 用于三维存储器件双侧布线的阶梯结构 |
| WO2020000296A1 (en) | 2018-06-28 | 2020-01-02 | Yangtze Memory Technologies Co., Ltd. | Method of forming staircase structures for three-dimensional memory device double-sided routing |
| CN111323443B (zh) * | 2020-03-04 | 2023-12-01 | 武汉新芯集成电路制造有限公司 | Sono刻蚀样品制备及检测方法 |
| CN114577151B (zh) * | 2022-03-16 | 2023-09-12 | 长江存储科技有限责任公司 | 厚度测量方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943572A (zh) * | 2013-01-23 | 2014-07-23 | 旺宏电子股份有限公司 | 集成电路装置及其制造方法 |
| CN104576428A (zh) * | 2013-10-16 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 膜厚度的检测方法 |
| CN106409811A (zh) * | 2015-07-31 | 2017-02-15 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456593A (zh) * | 2010-10-29 | 2012-05-16 | 上海宏力半导体制造有限公司 | 一种测量籽硅层厚度的方法 |
-
2017
- 2017-08-31 CN CN201710775457.3A patent/CN107579070B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943572A (zh) * | 2013-01-23 | 2014-07-23 | 旺宏电子股份有限公司 | 集成电路装置及其制造方法 |
| CN104576428A (zh) * | 2013-10-16 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 膜厚度的检测方法 |
| CN106409811A (zh) * | 2015-07-31 | 2017-02-15 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107579070A (zh) | 2018-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107579070B (zh) | 一种3d nand存储器件的堆叠层及其制造方法 | |
| CN107564915B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN107680972B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN102082081B (zh) | 形成半导体器件的精细图案的方法 | |
| CN103715080B (zh) | 自对准双重图形的形成方法 | |
| CN109920792B (zh) | 一种3d nand存储器件的制造方法 | |
| CN110211965A (zh) | 3d nand存储器及其形成方法 | |
| CN103999202A (zh) | 稀土氧化物隔离的半导体鳍 | |
| CN104752361B (zh) | 半导体结构的形成方法 | |
| CN103187258B (zh) | 浮栅制造过程中氮化硅层的去除方法 | |
| CN107564914B (zh) | 一种3d nand存储器件及其制备方法 | |
| CN110211964A (zh) | 3d nand存储器及其形成方法 | |
| CN107507787A (zh) | 一种沟道孔的检测方法 | |
| CN107591407B (zh) | 一种3d nand存储器及其制造方法 | |
| CN107579039A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN107452642B (zh) | 一种外延结构刻蚀率的检测方法 | |
| CN107994031B (zh) | 一种3d nand制造方法 | |
| CN102034755A (zh) | 半导体器件及其制造方法 | |
| US11011601B2 (en) | Narrow gap device with parallel releasing structure | |
| CN107833842B (zh) | 一种3d nand存储器的层叠结构的薄膜层厚度测量方法 | |
| JP3080070B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20100164075A1 (en) | Trench forming method and structure | |
| JP6130079B2 (ja) | 半導体活性区域及び隔離領域を形成するダブルパターン形成方法 | |
| CN108447869B (zh) | 存储结构及其制作方法 | |
| CN111029258A (zh) | 一种鳍状结构、半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |