CN107507787A - 一种沟道孔的检测方法 - Google Patents

Abstract

本发明实施例提供一种沟道孔的检测方法，该方法包括：提供测试晶片，所述测试晶片包括衬底、所述衬底上的堆叠层以及所述堆叠层中的沟道孔，所述堆叠层由氮化硅层与氧化硅层间隔层叠而成，在所述沟道孔中形成填充层，去除部分厚度的所述堆叠层以及填充层，使得所述填充层与所述堆叠层的表面基本齐平，以获得所述堆叠层上的检测层，进行所述检测层上沟道孔的测量。通过这种方法，可以快速、全面地对已成型的沟道孔进行检测，能够实现多个孔的同时检测，并且能够立体的对沟道孔在不同层的质量进行检测，提高了研发进度，减少工艺异常带来的损失。

Description

一种沟道孔的检测方法

技术领域

本发明涉及半导体领域，尤其涉及一种沟道孔的检测方法。

背景技术

随着信息化进程的不断推进，人们对于信息的存储有了更多的需求，闪存(FlashMemory)存储器应运而生。闪存存储器是一种长寿命的非易失性的存储器，即在断电情况下仍能保持所存储的数据信息，而且具有集成度高、存取速度快、易于擦除和重写等优点，因此得到了广泛的应用。

三维(3D)NAND是一种新兴的闪存类型，具有三维的结构，采用垂直堆叠多层数据存储单元的方式来解决平面(2D)NAND闪存的限制，实现堆叠式的3D NAND存储器结构。参考图1，在形成3D NAND存储器时，先在衬底100上形成氮化硅(SiN)层1101和氧化硅(SiO2)层1102的堆叠层110；而后在堆叠层110中形成沟道孔(Channel hole)120，该沟道孔120用来形成存储区。

沟道孔因为其半径较小的特点，用扫描电子显微镜不能准确显示其内部成型情况，因此在检测技术上形成一定的难度。将晶圆送实验室制样，需要较长的制样时间，之后通过仪器分析，效率和准确率低，成本较高。

发明内容

本发明提供了一种沟道孔的检测方法，提高了检测效率和准确度，降低了检测成本和时间。

本发明提供了一种沟道孔的检测方法，包括：

提供测试晶片，所述测试晶片包括衬底、衬底上的堆叠层以及所述堆叠层中的沟道孔；所述堆叠层由氮化硅层与氧化硅层交替层叠而成；

在所述沟道孔中形成填充层；

去除部分厚度的所述堆叠层以及填充层，使得所述填充层与所述堆叠层的表面基本齐平，以获得所述堆叠层中的检测层；

进行检测层中的沟道孔的测量。

可选地，所述去除部分厚度的所述堆叠层以及填充层，包括：刻蚀去除部分厚度的所述堆叠层；通过机械化学平坦化工艺，进行所述填充层的平坦化。

可选地，通过所述检测层，进行沟道孔的测量，包括：通过电子扫描显微镜，获得所述检测层的图像；对所述图像进行测量，以获得沟道孔的测量数据。

可选地，所述测量数据包括沟道孔的半径。

可选地，依次多次执行去除部分厚度的所述堆叠层以及填充层和进行检测层上沟道孔的测量，以获得不同检测层的沟道孔的测量。

可选地，该方法还包括：将同一个孔在不同检测层层的测试数据进行比较，获得比较结果；若比较结果超过预设阈值范围，则沟道孔不合格。

可选地，形成所述沟道孔的孔掩膜版为3D NAND存储器制造工艺中用于形成沟道孔的掩膜版。

可选地，用于测量的沟道孔位于衬底不同区域中。

可选地，所述不同区域包括中心区域以及衬底的边缘区域。

可选地，在所述沟道孔中形成填充层之后，该方法还包括：进行表面沟道孔的测量。

可选地，进行检测层上沟道孔的测量之后，该方法还包括：比较所述测量数据与所述检测层的预设数据，获得比较结果，所述预设数据包括预设沟道孔半径，所述比较结果包括差值和/或比值；若比较结果超出所述检测层的预设阈值范围，则沟道孔不合格。

本发明实施例提供的沟道孔的检测方法，提供测试晶片，所述测试晶片包括衬底、衬底上的堆叠层以及所述堆叠层中的沟道孔，所述堆叠层由氮化硅层与氧化硅层交替层叠而成，在所述沟道孔中形成填充层，去除部分厚度的所述堆叠层以及填充层，使得所述填充层与所述堆叠层的表面基本齐平，以获得所述堆叠层中的检测层，进行检测层中沟道孔的测量。通过这种方法，可以快速、全面地对已成型的沟道孔进行检测，能够实现多个孔的同时检测，并且能够立体的对沟道孔在不同层的形貌进行检测，提高研发进度，减少工艺异常带来的损失，提高检测的准确性，降低检测成本和时间。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1示出了本发明实施例中提供的3D NAND存储器的剖面结构示意图；

图2示出了本发明实施例的3D NAND存储器沟道孔检测方法流程图；

图3示出了本发明中用于测量的3D NAND存储器沟道孔位置示意图；

图4-6示出了根据本发明实施例的方法进行沟道孔检测的过程中的剖面结构示意图；

图7示出了本发明另一实施例的3D NAND存储器沟道孔检测方法流程图；

图8示出了本发明又一实施例的3D NAND存储器沟道孔检测方法流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

首先，在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术中的描述，在3D NAND存储器的制造过程中，由于沟道孔半径较小的特点，现有技术中扫描电子显微镜只能测试表面孔的大小和形貌，并不能检测内部关键层的孔的形貌，而采用制样分析的方法效率较低，因此提出本申请中的检测沟道孔的方法，能够有效的对3D NAND中沟道孔的质量进行立体的检测。

参见图2所示，本申请提出了一种沟道孔的检测方法，包括：

S01，提供测试晶片，所述测试晶片包括衬底、所述衬底上的堆叠层以及所述堆叠层中的沟道孔；所述堆叠层由氮化硅层与氧化硅层间隔层叠而成。

如图1中，所述衬底100用于支撑在其上的堆叠结构，可以是Si基片，也可以是其他半导体基片，如Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等，也可以是包括其他元素半导体或化合物半导体，还可以是叠层结构或外延硅结构。

堆叠层110的层数可以是8层、32层、64层等，堆叠层的层数越多，越能提高集成度。可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，依次交替沉积氮化硅1101和氧化硅1102，形成该堆叠层。

沟道孔120是暴露衬底的纵向孔，其形成方式可以具体为：在堆叠层上旋涂光刻胶层，通过曝光显影等步骤形成图案化的光刻胶层，实现沟道孔位置的确定，所述光刻胶图案可以由掩膜板确定，所述掩膜版例如可以为3D NAND存储器制造工艺中用于形成沟道孔的掩膜版；进行沟道孔的刻蚀，以图案化的光刻胶层为掩蔽，通过刻蚀所述堆叠层，形成暴露衬底的沟道孔，刻蚀方法可以是干法刻蚀，例如可以采用RIE(反应离子刻蚀)，也可以是湿法刻蚀，在对沟道孔进行刻蚀时，可以刻蚀到衬底时停止，也可以刻蚀部分衬底；去除光刻胶层并进行晶片的清洗，对光刻胶的去除可以是进行在此曝光和显影处理，也可以是其他去除方式。

用于测量的沟道孔位于衬底不同区域中。所述不同区域包括中心区域以及衬底的边缘区域，如图3所示，是本申请实施例中其中一种沟道孔的位置示意图，例如在中央区域的沟道孔210相比于在边缘区域的沟道孔220，其半径更大。在本申请其他实施方式中，并不限于图中的沟道孔位置。

S02，在所述沟道孔中形成填充层。

所述填充材料可以是光刻胶，也可以是其他与堆叠层具有高选择比的材料，具有易注入和易清除等特点，注入的方式可以是无差别的填充，同时向多个孔中填充，填充层如图4所示。

在形成填充层时，首先进行填充层的沉积，而后，进行平坦化工艺，平坦化例如可以是化学机械平坦化工艺，进行填充层的平坦化，从而，在沟道孔中形成填充层330，参考图4所示。

在步骤S02之后，还可以进行：对顶层表面的沟道孔进行测量，比较所述测量数据与所述顶层的对应位置的预设数据，获得比较结果；若所述比较结果超出所述顶层对应位置的预设阈值范围，则沟道孔不合格。所述预设数据可以是预设的沟道孔半径，也可以是沟道孔的直径，所述比较结果可以是差值，也可以是比值。在本申请其他实施例中，表面沟道孔的测量步骤是为了先筛选出不合格的沟道孔，对不合格的沟道孔可以不进行进一步的测量，以节约测试资源，在本申请其他实施方式中可以不进行。在本申请其他实施例中，筛选不合格沟道孔之后，对不合格的沟道孔也可以进行测量数据的记录，以进行改进，若不需要顶层的沟道孔数据，则此步骤可以不进行。

所述顶层的对应位置的预设数据反映的是该位置沟道孔的理论数据，所述预设阈值范围反映的是对该位置沟道孔的实际数据的容忍程度，容忍程度越大，对沟道孔的质量要求较低，预设阈值范围也越大。所述预设数据根据沟道孔位置的不同可以相同，也可以不同，反映的是不同位置的沟道孔的大小可能有所差异，实际操作中根据情况确定。所述预设阈值范围根据沟道孔的不同位置可以相同，也可以不同，反映的是中心区域和边缘区域不同位置沟道孔对应的质量要求。

S03，去除部分厚度的所述堆叠层以及填充层，使得所述填充层与所述堆叠层的表面基本齐平，以获得所述堆叠层中的检测层。

所述去除部分厚度的所述堆叠层以及填充层，包括：刻蚀去除部分厚度的所述堆叠层；通过机械化学平坦化工艺，进行所述填充层的平坦化。

首先，参考图5所示，刻蚀去除部分厚度的所述堆叠层，可以是各向异性的干法刻蚀，所述干法刻蚀可以是等离子刻蚀，在刻蚀的过程中，不会对孔的特性造成影响。刻蚀的层数是根据刻蚀速率计算并进行控制的。

而后，可以通过机械化学平坦化工艺，也可以通过别的方式进行平坦化，使得所述填充层与所述堆叠层的表面基本齐平，从而，获得堆叠层中的检测层T1，参考图6所示。该检测层即为平坦化之后暴露出的堆叠层及沟道孔的上表面，暴露出的堆叠层可以是堆叠层中任一氮化硅层或氧化硅层，可以通过控制去除的堆叠层的厚度来获得所需的检测层。

S04，进行所述检测层中所述沟道孔的测量。

获得的检测层T1可以用于对沟道孔的测量，通过沟道孔的测量体现沟道孔的形貌，以便于对沟道孔工艺进行监控。

可以采用合适的方式进行沟道孔的测量，本发明实施例中，可以通过电子扫描显微镜(SEM)进行测量。具体的，所述进行所述检测层中所述沟道孔的测量，包括：通过电子扫描显微镜，获得所述检测层的图像；对所述图像进行测量，以获得所述沟道孔的测量数据。采用SEM进行测量，可以在线进行，无需将晶圆送实验室制样，测量效率高。

所述电子扫描显微镜可以是微距量测电子扫描显微镜(CD SEM)，也可以是其他能够获得所述检测层图像的电子显微镜。

所述对所述图像进行测量可以是从图像中直接获得测量数据，也可以是通过测量工具获得测量数据，还可以通过计算获得测量数据，所述测量数据可以是沟道孔的半径。

通过本申请的实施方式，提供测试晶片，所述测试晶片包括衬底、所述衬底上的堆叠层以及所述堆叠层中的沟道孔，所述堆叠层由氮化硅层与氧化硅层间隔层叠而成，在所述沟道孔中形成填充层，去除部分厚度的所述堆叠层以及所述填充层，使得所述填充层与所述堆叠层的表面基本齐平，以获得所述堆叠层上的检测层，进行所述检测层上所述沟道孔的测量。可以快速、全面地对已成型的沟道孔进行检测，能够实现多个孔的同时检测，并且能够立体的对沟道孔在不同层的质量进行检测，提高研发进度，减少工艺异常带来的损失。

结合图7，本申请另一实施方式中，在步骤S04之后，还可以进行：

S05，比较所述测量数据与所述测试层对应位置的预设数据，获得比较结果。

所述预设数据可以是预设的沟道孔半径，也可以是沟道孔直径，所述比较结果可以是差值，也可以是比值。所述测试层对应位置的预设数据反映的是该位置沟道孔的理论数据，所述预设数据根据沟道孔位置的不同可以相同，也可以不同，反映的是不同位置的沟道孔的大小可能有所差异，实际操作中根据情况确定。

S06，若比较结果超出所述测试层对应位置的预设阈值范围，则沟道孔不合格。

所述预设阈值范围反映的是对该位置沟道孔的实际数据的容忍程度，容忍程度越大，对沟道孔的质量要求越低，预设阈值范围也越大。

所述预设阈值范围根据沟道孔的不同位置可以相同，也可以不同，反映的是中心区域和边缘区域不同位置沟道孔对应的质量要求。

步骤S05和步骤S06的作用在于提供测试晶片上沟道孔的合格状况，对于不合格的沟道孔可以不进行后续的测试，也可以记录数据以便改进，对于只需要知道测量数据而不需要判定是否合格的情况，则不需要进行比较来判定是否合格。在本申请其他实施例中，步骤S05和步骤S06也可以不进行，不影响本申请实施例的实现。

在3D NAND器件的制造工艺中，堆叠层的厚度达到几个微米，形成的沟道孔的深度也达到几个微米，对刻蚀工艺提出很高的要求，本发明的方法可以适用于不同高度的沟道孔的测量，为刻蚀工艺提供不同高度处沟道孔的测量数据，结合图8，本申请又一实施方式中，在步骤S04之后，还可以进行：

重复进行步骤S03和S04，以获得多个检测层以及进行多个检测层中的沟道孔的测量。

也就是说，每执行一次步骤S03和S04，获得一个高度下的沟道孔的测量，在下一次执行步骤S03和S04之后，获得下一个高度下的沟道孔的测量，这样，通过依次执行多次S03和S04，从上之下获得不同高度处的沟道孔的形貌数据，实现立体的对沟道孔在不同层的形貌进行检测。

步骤S03和步骤S04的过程在上述过程中已进行详细介绍，在此不再赘述。步骤S03和步骤S04的进行次数依实际情况而定。

对于沟道孔来说，因为其在内部的成型质量不易测量，因此不同层的检测能够更加准确得到该沟道孔的实际成型情况，测试的层数越多，对孔的整体成型把控越精确。

在重复进行步骤S03和S04之后，还可以进行：

S07，比较所述不同检测层的测试数据与该层对应位置的预设数据，获得比较结果。

S08，若比较结果超过该层对应位置的预设阈值范围，则沟道孔不合格。

所述预设数据根据沟道孔位置的不同可以相同，也可以不同，反映的是不同位置的沟道孔的大小可能有所差异，实际操作中根据情况确定。所述预设阈值范围根据沟道孔的不同位置可以相同，也可以不同，反映的是中心区域和边缘区域不同位置沟道孔对应的质量要求。所述预设数据和所述阈值范围在不同层可以相同，也可以有所不同，对应于不同层的对沟道孔质量的要求，例如关键层的沟道孔要求较高，其阈值范围较小，只要超出此阈值范围，即可判定沟道孔不合格；非关键层的沟道孔要求略低，其阈值范围可适当调整。

在重复S03和S04之后，还可以进行：

将同一位置不同检测层的测试数据进行比较，获得比较结果；

若比较结果超过另一预设阈值，则沟道孔不合格。

此步骤是为了排除沟道孔在不同检测层之间差异太大的情况，如顶层沟道孔较大，底层沟道孔较小，其大小差异超过一定程度之后，则判定沟道孔不合格，在本申请其他实施例中，也可以不进行，不影响本申请实施例的实现。

通过本申请的实施方式，可以快速、全面地对已成型的沟道孔进行检测，并且能够立体的对沟道孔在不同层的质量进行检测，从而得到准确的检测结果，提高研发进度，减少工艺异常带来的损失。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明的模块或单元可以是或者也可以不是物理上分开的，作为模块或单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

Claims (11)

1.一种沟道孔的检测方法，其特征在于，包括：

提供测试晶片，所述测试晶片包括衬底、所述衬底上的堆叠层以及所述堆叠层中的沟道孔；所述堆叠层由氮化硅层与氧化硅层交替层叠而成；

在所述沟道孔中形成填充层；

去除部分厚度的所述堆叠层以及所述填充层，使得所述填充层与所述堆叠层的表面基本齐平，以获得所述堆叠层中的检测层；

进行所述检测层中的沟道孔的测量。

2.根据权利要求1所述的检测方法，其特征在于，所述去除部分厚度的所述堆叠层以及所述填充层，包括：

刻蚀去除部分厚度的所述堆叠层；

通过机械化学平坦化工艺，进行所述填充层的平坦化。

3.根据权利要求1所述的检测方法，其特征在于，所述进行所述检测层中的沟道孔的测量，包括：

通过电子扫描显微镜，获得所述检测层的图像；

对所述图像进行测量，以获得所述沟道孔的测量数据。

4.根据权利要求3所述的检测方法，其特征在于，所述测量数据包括沟道孔的半径。

5.根据权利要求1所述的检测方法，其特征在于，依次多次执行去除部分厚度的所述堆叠层以及所述填充层和进行所述检测层中沟道孔的测量的步骤，以获得多个检测层以及进行多个检测层中的沟道孔的测量。

6.根据权利要求5所述的检测方法，其特征在于，该方法还包括：

将同一个沟道孔在不同检测层的测试数据进行比较，获得比较结果；

若所述比较结果超过预设阈值范围，则所述沟道孔不合格。

7.根据权利要求1所述的检测方法，其特征在于，形成所述沟道孔的孔掩膜版为3DNAND存储器制造工艺中用于形成沟道孔的掩膜版。

8.根据权利要求1所述的检测方法，其特征在于，所述沟道孔位于衬底不同区域中。

9.根据权利要求8所述的检测方法，其特征在于，所述不同区域包括中心区域以及衬底的边缘区域。

10.根据权利要求1所述的检测方法，其特征在于，在所述沟道孔中形成填充层之后，该方法还包括：

进行顶层沟道孔的测量。

11.根据权利要求1或5或10所述的检测方法，其特征在于，进行检测层上沟道孔的测量之后，该方法还包括：

比较所述测量数据与所述检测层对应位置的预设数据，获得比较结果；所述预设数据包括预设沟道孔半径；所述比较结果包括差值和/或比值；

若所述比较结果超出所述检测层对应位置的预设阈值范围，则沟道孔不合格。