CN114295080B - 半导体器件的测量方法、装置及存储介质 - Google Patents

Abstract

本发明涉及一种半导体器件的测量方法、装置及存储介质，半导体器件具有半导体结构，半导体结构中形成有多个开孔，该多个开孔在第一横向上呈多行排布，半导体器件的测量方法包括：利用扫描电镜对暴露于半导体结构表面的多个开孔进行扫描，得到平面多孔图；读取平面多孔图的灰阶数据，灰阶数据包括平面多孔图中各个像素点的灰阶值；根据灰阶数据，从平面多孔图中确定每行开孔所在的行多孔区域；确定行多孔区域中各个开孔的轮廓；根据各轮廓计算出各相对应开孔的尺寸，从而在测量三维存储器的沟道孔尺寸的过程中，能够避免扫描电镜图像中不同行沟道孔所在的图像区域在各灰阶值上的像素分布差异大而导致测量结果准确度低的问题。

Description

半导体器件的测量方法、装置及存储介质

【技术领域】

本发明涉及半导体技术领域，具体涉及一种半导体器件的测量方法、装置及存储介质。

【背景技术】

三维存储器采用多层堆叠的方法来增加存储密度，且随着堆叠层数的增加，沟道孔尺寸直接影响到存储单元特性的好坏。沟道孔尺寸，会影响后续硅外延层的生长，沟道孔侧壁上阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构的生长，以及沟道孔底部表面上阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构的打穿刻蚀，因此沟道孔尺寸是产品能够达到设计要求的最关键因素。

目前，现有技术中测量沟道孔尺寸的方法，一般利用扫描电镜对暴露于器件表面的沟道孔进行扫描，得到扫描电镜图像，接着直接对该扫描电镜图像进行沟道孔的轮廓提取，得到多个沟道孔的轮廓，然后基于沟道孔的轮廓对沟道孔的尺寸进行测量。

但是，上述方法沟道孔尺寸测量结果的准确度仍有待提高。

【发明内容】

本发明的目的在于提供一种半导体器件的测量方法、装置及存储介质，以提高沟道孔尺寸测量结果的准确度。

为了解决上述问题，本发明提供了一种半导体器件的测量方法，该半导体器件具有半导体结构，半导体结构中形成有多个开孔，且半导体结构包括衬底，多个开孔在垂直于衬底的纵向上延伸，并在平行于衬底的第一横向上呈多行排布，该半导体器件的测量方法包括：利用扫描电镜对暴露于半导体结构表面的多个开孔进行扫描，得到平面多孔图；读取平面多孔图的灰阶数据，灰阶数据包括平面多孔图中各个像素点的灰阶值；根据灰阶数据，从平面多孔图中确定每行开孔所在的行多孔区域；确定行多孔区域中各个开孔的轮廓；根据各轮廓计算出各相对应开孔的尺寸。

其中，确定行多孔区域中各个开孔的轮廓，具体包括：根据每一行多孔区域中像素点的灰阶值，确定对应的灰阶阈值；从每一行多孔区域中确定与对应的灰阶阈值相匹配的轮廓像素点，以得到每一行多孔区域中各个开孔的轮廓。

其中，根据每一行多孔区域中像素点的灰阶值，确定对应的灰阶阈值，具体包括：统计每一行多孔区域中灰阶值等于各个预设灰阶值的像素点的第一数量；根据预设灰阶值和第一数量确定每一行多孔区域对应的灰阶阈值。

其中，根据灰阶数据，从平面多孔图中确定每行开孔所在的行多孔区域，具体包括：在第一横向上确定平面多孔图中每行像素点的灰阶值的平均值；根据平均值从平面多孔图中确定每行开孔所在的行多孔区域。

其中，根据各轮廓计算出各相对应开孔的尺寸，具体包括：计算出各轮廓在第一横向上的最大宽度，以得到各相对应开孔在第一横向上的最大宽度；计算出各轮廓在平行于衬底的第二横向上的最大宽度，以得到各相对应开孔在第二横向上的最大宽度，第二横向与第一横向相互交叉。

其中，根据各轮廓测量计算出各相对应开孔的尺寸，具体包括：对各轮廓进行椭圆拟合，得到各相对应开孔的拟合椭圆以及拟合椭圆的椭圆参数，椭圆参数包括长轴长度、短轴长度以及旋转角。

其中，在根据各轮廓计算出各相对应开孔的尺寸之后，还包括：计算出相邻两个开孔对应的轮廓的中心点之间的距离，以得到相邻两个开孔的中心点之间的距离；和/或，计算出相邻两个开孔对应的轮廓之间的间隔距离，以得到相邻两个开孔之间的间隔距离。

其中，在根据各轮廓计算出各相对应开孔的尺寸之前，还包括：对各轮廓进行排序，以得到各相对应开孔的序号。

其中，半导体器件为三维存储器件，半导体结构还包括位于衬底上的堆叠结构，开孔为贯穿堆叠结构的沟道孔或虚拟沟道孔。

为了解决上述问题，本发明还提供了一种半导体器件的测量装置，该半导体器件具有半导体结构，半导体结构中形成有多个开孔，且半导体结构包括衬底，多个开孔在垂直于衬底的纵向上延伸，并在平行于衬底的第一横向上呈多行排布，半导体器件的测量装置包括：扫描模块，用于利用扫描电镜对暴露于半导体结构表面的多个开孔进行扫描，得到平面多孔图；读取模块，用于读取平面多孔图的灰阶数据，灰阶数据包括平面多孔图中各个像素点的灰阶值；第一确定模块，用于根据灰阶数据，从平面多孔图中确定每行开孔所在的行多孔区域；第二确定模块，用于确定行多孔区域中各个开孔的轮廓；第一计算模块，用于根据各轮廓计算出各相对应开孔的尺寸。

其中，第二确定模块具体用于；根据每一行多孔区域中像素点的灰阶值，确定对应的灰阶阈值；从每一行多孔区域中确定与对应的灰阶阈值相匹配的轮廓像素点，以得到每一行多孔区域中各个开孔的轮廓。

其中，根据每一行多孔区域中像素点的灰阶值，确定对应的灰阶阈值，具体包括：统计每一行多孔区域中灰阶值等于各个预设灰阶值的像素点的第一数量；根据预设灰阶值和第一数量确定每一行多孔区域对应的灰阶阈值。

其中，第一确定模块具体用于：在第一横向上确定平面多孔图中每行像素点的灰阶值的平均值；根据平均值从平面多孔图中确定每行开孔所在的行多孔区域。

其中，第一计算模块具体用于：计算出各轮廓在所述第一横向上的最大宽度，以得到各相对应所述开孔在所述第一横向上的最大宽度；计算出各轮廓在平行于衬底的第二横向上的最大宽度，以得到各相对应所述开孔在所述第二横向上的最大宽度，第二横向与第一横向相互交叉。

其中，第一计算模块具体用于：对各轮廓进行椭圆拟合，得到各相对应开孔的拟合椭圆以及拟合椭圆的椭圆参数，椭圆参数包括长轴长度、短轴长度以及旋转角。

其中，半导体器件的测量装置还包括：第二计算模块，用于计算出相邻两个开孔对应的轮廓的中心点之间的距离，以得到相邻两个开孔的中心点之间的距离；和/或，第三计算模块，用于计算出相邻两个开孔对应的轮廓之间的间隔距离，以得到相邻两个开孔之间的间隔距离。

其中，半导体器件的测量装置还包括：排序模块，用于对各轮廓进行排序，以得到各相对应开孔的序号。

其中，半导体器件为三维存储器件，半导体结构还包括位于衬底上的堆叠结构，开孔为贯穿堆叠结构的沟道孔或虚拟沟道孔。

其中，半导体器件的测量装置集成于扫描电镜机台中。

为了解决上述问题，本发明还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机程序，计算机程序适于由处理器加载以执行上述任一项的半导体器件的测量方法。

本发明的有益效果是：本发明提供的半导体器件的测量方法、装置及存储介质，通过利用扫描电镜对暴露于半导体结构表面的多个开孔进行扫描，得到平面多孔图，并读取平面多孔图的灰阶数据，灰阶数据包括平面多孔图中各个像素点的灰阶值，然后根据灰阶数据，从平面多孔图中确定每行开孔所在的行多孔区域，并确定行多孔区域中各个开孔的轮廓，接着根据各轮廓计算出各相对应开孔的尺寸，从而在测量三维存储器的沟道孔尺寸的过程中，能够避免由于三维存储器的应力在行方向上不均匀，而导致不同行沟道孔之间形变差异大，进而导致扫描电镜图像中不同行沟道孔所在的图像区域在各灰阶值上的像素分布差异大而影响沟道孔尺寸测量结果的准确度的问题，因而提高了沟道孔尺寸测量结果的准确度。

【附图说明】

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的半导体器件的测量方法的流程示意图；

图2是本发明实施例提供的半导体器件的俯视结构示意图；

图3是沿图2中的线A-A’截取的和横截面结构示意图；

图4是本发明实施例提供的半导体器件的另一俯视结构示意图；

图5是本发明实施例提供的半导体器件的剖面结构示意图；

图6是本发明实施例提供的平面多孔图的结构示意图；

图7是本发明实施例提供的半导体器件的测量方法的另一流程示意图；

图8是本发明实施例提供的平均值-行序号曲线的结构示意图；

图9是本发明实施例提供的第一数量-预设灰阶值曲线的结构示意图；

图10是本发明实施例提供的量测后的平面多孔图的结构示意图；

图11是本发明实施例提供的半导体器件的测量装置的结构示意图。

【具体实施方式】

本发明提供一种半导体器件的测量方法、装置及存储介质，为使本发明的目的、技术方案和技术效果更加明确、清楚，下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

另外，本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在各个附图中，结构相似的单元采用相同的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，附图中可能未示出某些公知的部分。

目前，现有技术中测量三维存储器的沟道孔尺寸的方法，一般通过利用扫描电镜对暴露于器件表面的沟道孔进行扫描，得到扫描电镜图像，接着直接对该扫描电镜图像进行沟道孔的轮廓提取，得到多个沟道孔的轮廓，然后基于沟道孔的轮廓对沟道孔的尺寸进行测量。然而，本发明的发明人在长期研发中发现，由于三维存储器各部位的应力不均匀等问题，会导致不同行沟道孔之间形变差异大(比如，靠近栅线缝隙区的一行沟道孔比远离栅线缝隙区的一行沟道孔形变更加严重)，扫描电镜图像中不同行沟道孔所在的图像区域在各灰阶值上的像素分布差异大，进而影响沟道孔尺寸测量结果的准确度。为了解决上述技术问题，本发明采用的技术方案是提供一种半导体器件的测量方法，以减小扫描电镜图像中不同行沟道孔所在的图像区域在各灰阶值上的像素分布差异大对沟道孔尺寸测量结果的准确度的影响，进而提高测量结果的准确度。

请参阅图1，图1是本发明实施例提供的半导体器件的测量方法的流程示意图，该半导体器件的测量方法具体流程可以如下：

步骤S11：利用扫描电镜对暴露于半导体结构表面的多个开孔进行扫描，得到平面多孔图。

在本实施例中，上述半导体器件的测量方法应用于半导体器件的测量装置，且该半导体器件的测量装置可以集成于终端或服务器等电子设备中。在一个实施例中，上述半导体器件的测量装置具体可以集成于扫描电镜机台中，以实现扫描电镜机台的开孔尺寸测量功能，从而使得在利用扫描电镜机台中的扫描电镜，对暴露于半导体结构表面的多个开孔进行扫描，得到平面多孔图之后，便可马上进行开孔尺寸的测量，有利于提高生产效率。

具体地，如图2和图3所示，上述半导体器件20具有半导体结构21，该半导体结构21中可以形成有多个开孔22。该多个开孔22可以在相互交叉的第一横向Y和第二横向X上呈阵列排布，且开孔22可以在垂直于第一横向Y和第二横向X构成的平面的纵向Z上延伸。在一些实施例中，以第一横向Y为开孔22阵列的行向，以第二横向X为开孔22阵列的列向为例进行说明，如图2所示，相邻两行开孔22A可以在垂直于第一横向Y且平行于上述半导体结构21的第二横向X上呈错位排布。在另一些实施例中，如图4所示，相邻两行开孔22A还可以在第二横向X上呈对齐排布，也即，上述多个开孔22可以以第一横向Y和第二横向X分别为行方向和列方向呈行列排布。

在一个具体实施例中，上述半导体结构21可以为单一的半导体层，比如，衬底。其中，衬底的材料可以包括硅、锗或绝缘体上硅(Silicon-On-Insulator，SOI)等半导体材料。相应地，上述开孔22可以位于该衬底的上表面中，且可以在垂直于衬底的纵向Z上延伸，并在平行于衬底的第一横向Y上呈多行排布(比如，呈9行排布)。在另一些实施例中，上述半导体结构21还可以为由多个膜层堆叠形成的叠层结构，相应地，上述开孔22可以贯穿该半导体结构21的至少一个膜层。

具体举例，如图5所示，上述半导体器件20可以为三维存储器件(比如，3D NAND存储器件)，且上述半导体结构21具体可以包括衬底211、位于衬底211上的堆叠结构212，相应地，上述多个开孔22可以包括贯穿堆叠结构212的沟道孔22C和/或虚拟沟道孔22D，例如，上述多个开孔22可以均为沟道孔22C或虚拟沟道孔22D。

其中，上述衬底211可以包括在平行于衬底211的第二横向X上相连接的核心区CA和台阶区SS，其中，第二横向X可以垂直于第一横向Y，并且，上述堆叠结构212可以在台阶区SS上形成台阶结构212A。相应地，上述半导体结构21还可以包括覆盖于台阶结构212A上的介质层213(比如，氧化硅层)，上述沟道孔22C可以在垂直于衬底211的纵向Z上延伸并贯穿位于核心区CA上的堆叠结构212，上述虚拟沟道孔22D可以在纵向Z上延伸并贯穿位于台阶区SS上的堆叠结构212和介质层213。

在一些具体实施例中，上述半导体结构21可以具体为在三维存储器件(比如，3DNAND存储器件)的制程工艺中形成沟道孔22C和/或虚拟沟道孔22D之后得到的中间结构，对应上述堆叠结构212可以具体包括若干层交替堆叠设置的栅极牺牲层和栅绝缘层。

在另一些具体实施例中，上述半导体结构21还可以具体为在三维存储器件(比如，3D NAND存储器件)的制程工艺中将栅极牺牲层置换为栅极层后得到的中间结构，对应上述堆叠结构212可以具体包括若干层交替堆叠设置的栅极层和栅绝缘层。

并且，具体实施时，在上述步骤S11之前，还可以包括：形成扫描电镜样品(也即，上述具有开孔22的半导体结构21)，且该扫描电镜样品可以通过在衬底211上依次形成堆叠结构212以及上述沟道孔22C和/或虚拟沟道孔22D而得到，也可以通过在衬底211上依次形成堆叠结构212以及上述沟道孔22C和/或虚拟沟道孔22D之后，去除衬底211上堆叠结构212的所有膜层或部分膜层而得到。

步骤S12：读取平面多孔图的灰阶数据，灰阶数据包括平面多孔图中各个像素点的灰阶值。

在本实施例中，上述平面多孔图可以为灰度图像，且该平面多孔图可以保存在扫描电镜机台中。其中，每个像素点的灰阶值是用于表征该像素点亮度的数值，并可以具体为0至255中的任一整数。并且，一个像素点的亮度越亮，对应该像素点的灰阶值会越小，例如，白色像素点的灰阶值可以为255，黑色像素点的灰阶值可以为0。

步骤S13：根据灰阶数据，从平面多孔图中确定每行开孔所在的行多孔区域。

在本实施例中，上述平面多孔图可以是通过对暴露于半导体结构表面(比如，半导体结构上表面)的全部或部分开孔进行扫描而得到的，也即，在利用扫描电镜对暴露于半导体结构表面的多个开孔进行扫描时，扫描电镜的扫描范围可以是该半导体结构表面的全部区域或部分区域。并且，上述平面多孔图中的多个开孔可以与上述暴露于半导体结构表面且被扫描到的多个开孔一一对应，且具有相同的排列方式。相应地，如图6和图2所示，上述平面多孔图30中的多行开孔31A与上述暴露于半导体结构21表面且被扫描到的多行开孔22A也可以是一一对应的，例如，上述暴露于半导体结构21表面且被扫描到的多行开孔22A的行数为9，则上述平面多孔图30中会有9行开孔31A。

在一个实施例中，如图7所示，上述步骤S13可以具体包括：

步骤S131：在第一横向上确定平面多孔图中每行像素点的灰阶值的平均值。

具体地，上述平面多孔图可以由若干个像素点组成，且该平面多孔图的尺寸可以用像素点的长度来表示。例如，若平面多孔图是由一个500*338的像素点矩阵构成的，则该平面多孔图的尺寸可以表示为500*338，也即，该平面多孔图的宽度是500个像素点的长度，高度是338个像素点的长度，该平面多孔图中共有500*338＝149000个像素点。

在本实施例中，如图6所示，上述平面多孔图30中的多个开孔31可以在第一横向Y上呈多行分布，与此同时，用于形成上述平面多孔图30的若干个像素点也可以在第一横向Y上呈多行分布。其中，上述平面多孔图30中每行像素点的灰阶值的平均值可以通过对该行像素点中所有像素点的灰阶值进行求和取平均值而得到。

步骤S132：根据平均值从平面多孔图中确定每行开孔所在的行多孔区域。

其中，上述平面多孔图可以由多行像素点组成，且该多行像素点可以包括沿第一横向Y依次排布的第1行像素点、第2行像素点、第3行像素点、......、第(n-1)行像素点、第n行像素点，其中，n为正整数，且第1行像素点和第n行像素点分别为上述平面多孔图中的首行像素点和末行像素点。

具体地，可以基于上述平面多孔图中全部像素点行对应的行序号和平均值，进行曲线拟合，以得到平均值-行序号曲线。其中，如图8所示，上述平均值-行序号曲线40A/40B可以表示为y＝f1(x)，其中，x为上述平面多孔图中第x行像素点的行序号，y为第x行像素点的灰阶值的平均值。可以理解的是，上述平均值-行序号曲线的拟合方法可以参考现有技术中对多个离散点的曲线拟合方法，故此处不再赘述。并且，具体实施时，可以采用不同的曲线拟合方法分别基于上述平面多孔图中全部像素点行对应的行序号和平均值，进行曲线拟合，以得到多条候选的平均值-行序号曲线(比如，候选的平均值-行序号曲线40A和候选的平均值-行序号曲线40B)，然后从该多条候选的平均值-行序号曲线中选择平均值-行序号曲线的拟合结果最好的一条候选的平均值-行序号曲线(比如，候选的平均值-行序号曲线40A)作为最终的平均值-行序号曲线拟合结果输出。

在本实施例中，如图6所示，上述平面多孔图30中开孔31所在的开孔区域的亮度会明显低于该平面多孔图30中除开孔区域以外的非开孔区域，因而上述平面多孔图30中行多孔区域31A(包括开孔区域和非开孔区域)的整体亮度同样会明显低于上述平面多孔图30中相邻两个行多孔区域31A之间的行间隔区域(仅包括非开孔区域)的整体亮度，并且，如图8所示，上述行多孔区域31A和行间隔区域的亮度差异使得上述平均值-行序号曲线40A/40B呈现出多个波谷和多个波峰。

例如，上述平均值-行序号曲线40A可以具有10个波峰，且这10个波峰的最高点分别为P0、P1、P2、P3、P4、P5、P6、P7、P8和P9，其中，最高点为P0和P9的两个波峰分别对应上述平面多孔图30中位于上述多行多孔区域31A的第一横向Y两侧的边缘区域，最高点为P1、P2、P3、P4、P5、P6、P7和P8的八个波峰分别对应上述平面多孔图30中第一行多孔区域31A和第二行多孔区域31A之间的行间隔区域、第二行多孔区域31A和第三行多孔区域31A之间的行间隔区域、第三行多孔区域31A和第四行多孔区域31A之间的行间隔区域、第四行多孔区域31A和第五行多孔区域31A之间的行间隔区域、第五行多孔区域31A和第六行多孔区域31A之间的行间隔区域、第六行多孔区域31A和第七行多孔区域31A之间的行间隔区域、第七行多孔区域31A和第八行多孔区域31A之间的行间隔区域、以及第八行多孔区域31A和第九行多孔区域31A之间的行间隔区域。

具体地，在得到上述平均值-行序号曲线40A之后，可以获取该平均值-行序号曲线40A中各个波峰的最高点坐标，然后将上述平面多孔图30中行序号与上述平均值-行序号曲线40A中各个波峰的最高点的横坐标相等的像素点行作为分隔线，以在第一横向Y上将上述平面多孔图30划分为多个行多孔区域31A。

例如，波峰最高点P0、P1、P2、P3、P4、P5、P6、P7、P8和P9的横坐标分别为x0、x1、x2、x3、x4、x5、x6、x7、x8和x9，则上述平面多孔图30中第一行多孔区域31A和第二行多孔区域31A之间的分隔线为第x1行像素点，第二行多孔区域31A和第三行多孔区域31A之间的分隔线为第x2行像素点，第三行多孔区域31A和第四行多孔区域31A之间的分隔线为第x3行像素点，第四行多孔区域31A和第五行多孔区域31A之间的分隔线为第x4行像素点，第五行多孔区域31A和第六行多孔区域31A之间的分隔线为第x5行像素点，第六行多孔区域31A和第七行多孔区域31A之间的分隔线为第x6行像素点，第七行多孔区域31A和第八行多孔区域31A之间的分隔线为第x7行像素点，第八行多孔区域31A和第九行多孔区域31A之间的分隔线为第x8行像素点。也即，第一行多孔区域31A、第二行多孔区域31A、第三行多孔区域31A、第四行多孔区域31A、第五行多孔区域31A、第六行多孔区域31A、第七行多孔区域31A、第八行多孔区域31A和第九行多孔区域31A分别为上述平面多孔图30中由第x0至x1行像素点组成的区域、由第x1至x2行像素点组成的区域、由第x2至x3行像素点组成的区域、由第x3至x4行像素点组成的区域、由第x4至x5行像素点组成的区域、由第x5至x6行像素点组成的区域、由第x6至x7行像素点组成的区域、由第x7至x8行像素点组成的区域和由第x8至x9行像素点组成的区域。

步骤S14：确定行多孔区域中各个开孔的轮廓。

在本实施例中，如图6和图2所示，由于上述平面多孔图30是通过对暴露于半导体结构21表面的多个开孔22进行扫描而得到的，故而该平面多孔图30中各个开孔31的轮廓形状可以与上述暴露于半导体结构21表面的各相对应开孔22的横截面形状相同。例如，上述暴露于半导体结构21表面的开孔22的横截面形状为圆形，则上述平面多孔图30中与其对应的开孔31的轮廓形状也会为圆形。

具体地，如图7所示，上述步骤S14可以具体包括：

步骤S141：根据每一行多孔区域中像素点的灰阶值，确定对应的灰阶阈值。

其中，上述步骤S141可以具体包括：

步骤S1-1：统计每一行多孔区域中灰阶值等于各个预设灰阶值的像素点的第一数量。

具体地，上述预设灰阶值的数量可以为多个，比如，256个，且该256个预设灰阶值可以分别为0、1、2、......、254、255，能够包括上述行多孔区域中所有像素点的灰阶值。

步骤S1-2：根据预设灰阶值和第一数量确定每一行多孔区域对应的灰阶阈值。

具体地，如图6所示，对于上述平面多孔图30中的每个行多孔区域31A，可以基于该行多孔区域31A对应的全部预设灰阶值以及该行多孔区域31A中灰阶值等于各个预设灰阶值的像素点的第一数量，进行曲线拟合，以得到第一数量-预设灰阶值曲线。其中，如图9所示，该第一数量-预设灰阶值曲线50A/50B可以表示为y＝f2(x)，其中，x为预设灰阶值，y为上述行多孔区域中灰阶值等于x的像素点的第一数量。可以理解的是，上述第一数量-预设灰阶值曲线的拟合方法可以参考现有技术中对多个离散点进行曲线拟合的实施方式，故此处不再赘述。并且，具体实施时，对于上述平面多孔图30中的每个行多孔区域31A，可以采用不同的曲线拟合方法分别基于该行多孔区域31A对应的全部预设灰阶值以及该行多孔区域31A中灰阶值等于各个预设灰阶值的像素点的第一数量，进行曲线拟合，以得到多条候选的第一数量-预设灰阶值曲线(比如，候选的第一数量-预设灰阶值曲线50A和候选的第一数量-预设灰阶值曲线50B)，然后从该多条候选的第一数量-预设灰阶值曲线中选择第一数量-预设灰阶值曲线的拟合结果最好的一条候选的第一数量-预设灰阶值曲线(比如，候选的第一数量-预设灰阶值曲线50A)作为最终的第一数量-预设灰阶值曲线拟合结果输出。

在本实施例中，如图6所示，上述平面多孔图30中开孔31所在的开孔区域的亮度会明显低于该平面多孔图30中除开孔区域以外的非开孔区域，也即，每个行多孔区域31A中灰阶值相对较大的像素点会集中在开孔区域内，灰阶值相对较小的像素点会集中在非开孔区域内，并且，如图9所示，每一行多孔区域31A中开孔区域和非开孔区域的亮度差异使得上述第一数量-预设灰阶值曲线50A/50B呈现出两个波峰。

具体地，在得到上述第一数量-预设灰阶值曲线50A/50B之后，可以获取该第一数量-预设灰阶值曲线50A/50B中位于上述两个波峰之间的波谷的最低点坐标(x，y)，然后将该最低点坐标(x，y)的横坐标x作为相应上述行多孔区域31A对应的灰阶阈值，或根据该最低点坐标(x，y)中的横坐标x和预设的允许偏差值a确定一取值范围(比如，[x-a，x+a])，以得到为该取值范围的灰阶阈值，其中，a为正整数。也就是说，上述灰阶阈值既可以是一个固定值，也可以是一个取值范围。

例如，如图9所示，上述第一数量-预设灰阶值曲线50A的两个波峰之间的波谷的最低点为U1，且其坐标为(x11，y11)，则相应上述行多孔区域31A对应的灰阶阈值可以为x11或(x11±a)。

步骤S142：从每一行多孔区域中确定与对应的灰阶阈值相匹配的轮廓像素点，以得到每一行多孔区域中各个开孔的轮廓。

具体地，如图6所示，对于上述平面多孔图30中的每个行多孔区域31A，上述轮廓像素点的数量为多个，且该多个轮廓像素点组成该行多孔区域31A中全部开孔31的轮廓。

并且，具体实施时，对于上述平面多孔图30中的每个行多孔区域31A，若上述灰阶阈值为一个固定值，则上述轮廓像素点可以为该行多孔区域31A中灰阶值与该灰阶阈值相等的像素点，若上述灰阶阈值为一个取值范围，则上述轮廓像素点可以为该行多孔区域31A中灰阶值落入该取值范围的像素点。

步骤S15：根据各轮廓计算出各相对应开孔的尺寸。

具体地，如图10所示，在分别从上述平面多孔图30中的各个行多孔区域31A中提取出各相对应行中的开孔31的轮廓32之后，该平面多孔图30中的每个开孔31均可以对应有一个轮廓32，具体地，从上述平面多孔图30中提取出的轮廓32的数量可以为多个，且该多个轮廓32可以与该平面多孔图30中的多个开孔31一一对应。

在本实施例中，可以通过测量各个轮廓32的尺寸来实现对暴露于上述半导体结构表面且被扫描到的各相对应开孔31的尺寸的测量。并且，相比较于现有技术中直接对整张扫描电镜图像进行沟道孔的轮廓提取，本实施例中分多个行多孔区域对扫描电镜图像中的开孔分行分别提取轮廓的方案，能够在测量三维存储器中沟道孔的尺寸时，有效避免由于三维存储器的应力在行方向上不均匀，导致不同行沟道孔之间形变差异大，进而导致扫描电镜图像中不同行沟道孔所在的图像区域在各灰阶值上的像素分布差异大而影响沟道孔尺寸测量结果的准确度的问题，提高了测量结果的准确度。

在一个实施例中，上述步骤S15可以具体包括：

步骤S151：计算出各轮廓在第一横向上的最大宽度，以得到各相对应开孔在第一横向上的最大宽度。

具体地，如图10所示，可以通过计算每一轮廓32在第一横向Y上的最大宽度，并将该轮廓32在第一横向Y上的最大宽度作为该轮廓32对应的开孔31在第一横向Y上的最大宽度，以实现对该轮廓32对应的开孔31的垂直横向尺寸(也即，Y-CD)的测量。

步骤S152：计算出各轮廓在垂直于第一横向的第二横向上的最大宽度，以得到各相对应开孔在第二横向上的最大宽度。

具体地，如图10所示，可以通过计算每一轮廓32在第二横向X上的最大宽度，并将该轮廓32在第二横向X上的最大宽度作为该轮廓32对应的开孔31在第二横向X上的最大宽度，以实现对该轮廓32对应的开孔31的水平横向尺寸(也即，X-CD)的测量。

在另一个实施例中，上述步骤S151可以具体包括：

步骤S153：对各轮廓进行椭圆拟合，得到各相对应开孔的拟合椭圆以及拟合椭圆的椭圆参数，椭圆参数包括长轴长度、短轴长度以及旋转角。

其中，上述对轮廓进行椭圆拟合的方法可以参考现有技术中对轮廓进行椭圆拟合的实施方式，故此处不再赘述。

在一些实施例中，如图7所示，在上述步骤S15之后，还可以包括：

步骤S16：计算出相邻两个开孔对应的轮廓的中心点之间的距离，以得到相邻两个开孔的中心点之间的距离。

在另一些实施例中，如图7所示，在上述步骤S15之后，还可以包括：

步骤S17：计算出相邻两个开孔对应的轮廓之间的间隔距离，以得到相邻两个开孔之间的间隔距离。

其中，如图10所示，上述平面多孔图30中相邻两个开孔31对应的轮廓32之间的间隔距离可以对为线段L1、线段L2或线段L3的长度。

可以理解的是，上述步骤S17、步骤S16、步骤S153、步骤S152和步骤S151分别用于被执行以从不同维度测量开孔的尺寸，并且，具体实施时，上述半导体器件的测量方法可以包括上述步骤S17、步骤S16、步骤S153、步骤S152和步骤S151中的部分步骤或全部步骤，以满足从不同维度测量开孔尺寸的需求。

在上述实施例中，在上述步骤S14之后，还包括：

步骤S18：对各轮廓进行排序，以得到各相对应开孔的序号。

其中，如图6所示，每个开孔31的序号可以包括该开孔31的行序号，并且，该行序号可以通过从第一横向Y的一端到另一端，依次对各行开孔31A进行编号而得到，其中，不同行的开孔31具有不同的行序号，同一行的开孔31具有相同的行序号。

在一个具体实施例中，每个开孔31的序号还可以包括该开孔31的列序号，该开孔31的列序号可以通过从第二横向X的一端到另一端，依次对该开孔31所在的一行开孔31A中的各个开孔31进行编号而得到，且该开孔31所在的一行开孔31A中的不同开孔31具有不同的列序号。并且，在得到上述平面多孔图30中各个开孔31的序号之后，还可以在该平面多孔图30中各相对应开孔31的周边区域显示该序号。

本实施例提供的半导体器件的测量方法，通过利用扫描电镜对暴露于半导体结构表面的多个开孔进行扫描，得到平面多孔图，并读取平面多孔图的灰阶数据，灰阶数据包括平面多孔图中各个像素点的灰阶值，然后根据灰阶数据，从平面多孔图中确定每行开孔所在的行多孔区域，并确定行多孔区域中各个开孔的轮廓，接着根据各轮廓计算出各相对应开孔的尺寸，从而在测量三维存储器的沟道孔尺寸的过程中，能够避免由于三维存储器的应力在行方向上不均匀，而导致不同行沟道孔之间形变差异大，进而导致扫描电镜图像中不同行沟道孔所在的图像区域在各灰阶值上的像素分布差异大而影响沟道孔尺寸测量结果的准确度的问题，因而提高了沟道孔尺寸测量结果的准确度。

在上述实施例所述方法的基础上，本实施例将从半导体器件的测量装置的角度进一步进行描述，请参阅图11，图11具体描述了本发明实施例提供的半导体器件的测量装置。如图11所示，该半导体器件的测量装置60可以包括：扫描模块601、读取模块602、第一确定模块603、第二确定模块604和计算模块605，其中：

(1)扫描模块601

扫描模块601用于利用扫描电镜对暴露于半导体结构表面的多个开孔进行扫描，得到平面多孔图。

在本实施例中，上述半导体器件具有半导体结构，半导体结构中形成有多个开孔，且半导体结构包括衬底，该多个开孔可以在垂直于衬底的纵向上延伸，并在平行于衬底的第一横向上呈多行排布。

在一个具体实施例中，上述半导体器件可以具体为三维存储器件(比如，3D NAND存储器件)，上述半导体结构还可以包括位于衬底上的堆叠结构。相应地，上述开孔具体可以为贯穿堆叠结构的沟道孔或虚拟沟道孔。

在一些实施例中，上述半导体器件的测量装置60可以集成于扫描电镜机台中，以实现扫描电镜机台的开孔尺寸测量功能，从而使得在利用扫描电镜机台中的扫描电镜，对暴露于半导体结构表面的多个开孔进行扫描，得到平面多孔图之后，便可马上进行开孔尺寸的测量，有利于提高生产效率。

(2)读取模块602

读取模块602用于读取平面多孔图的灰阶数据，灰阶数据包括平面多孔图中各个像素点的灰阶值。

(3)第一确定模块603

第一确定模块603用于根据灰阶数据，从平面多孔图中确定每行开孔所在的行多孔区域。

在一个实施例中，上述第一确定模块603可以具体用于：

在第一横向上确定平面多孔图中每行像素点的灰阶值的平均值；

根据平均值从平面多孔图中确定每行开孔所在的行多孔区域。

(4)第二确定模块604

第二确定模块604用于确定行多孔区域中各个开孔的轮廓。

在一个实施例中，上述第二确定模块604可以具体用于；

根据每一行多孔区域中像素点的灰阶值，确定对应的灰阶阈值；

从每一行多孔区域中确定与对应的灰阶阈值相匹配的轮廓像素点，以得到每一行多孔区域中各个开孔的轮廓。

在一个具体实施例中，上述根据每一行多孔区域中像素点的灰阶值，确定对应的灰阶阈值，可以具体包括：

统计每一行多孔区域中灰阶值等于各个预设灰阶值的像素点的第一数量；

根据预设灰阶值和第一数量确定每一行多孔区域对应的灰阶阈值。

(5)第一计算模块605

第一计算模块605用于根据各轮廓计算出各相对应开孔的尺寸。

在一个实施例中，上述第一计算模块605可以具体用于：

计算出各轮廓在所述第一横向上的最大宽度，以得到各相对应所述开孔在所述第一横向上的最大宽度；

计算出各轮廓在垂直于所述第一横向的第二横向上的最大宽度，以得到各相对应所述开孔在所述第二横向上的最大宽度。

在另一个实施例中，上述第一计算模块605可以具体用于：

对各轮廓进行椭圆拟合，得到各相对应开孔的拟合椭圆以及拟合椭圆的椭圆参数，椭圆参数包括长轴长度、短轴长度以及旋转角。

在一些实施例中，上述半导体器件的测量装置60还可以包括第二计算模块和/或第三计算模块，其中：

(6)第二计算模块

第二计算单元用于计算出相邻两个开孔对应的轮廓的中心点之间的距离，以得到相邻两个开孔的中心点之间的距离。

(7)第三计算模块

第三计算模块用于计算出相邻两个开孔对应的轮廓之间的间隔距离，以得到相邻两个开孔之间的间隔距离。

在上述实施例中，上述半导体器件的测量装置60还可以包括：

(8)排序模块

排序模块用于对各轮廓进行排序，以得到各相对应开孔的序号。

值得注意的是，具体实施时，以上各个模块可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个模块的具体实施可参见前面的方法实施例，在此不再赘述。

值得注意的是，具体实施时，以上各个模块可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个模块的具体实施可参见前面的方法实施例，在此不再赘述。

本实施例提供的半导体器件的测量装置，包括扫描模块，用于利用扫描电镜对暴露于半导体结构表面的多个开孔进行扫描，得到平面多孔图；读取模块，用于读取平面多孔图的灰阶数据，灰阶数据包括平面多孔图中各个像素点的灰阶值；第一确定模块，用于根据灰阶数据，从平面多孔图中确定每行开孔所在的行多孔区域；第二确定模块，用于确定行多孔区域中各个开孔的轮廓；第一计算模块，用于根据各轮廓计算出各相对应开孔的尺寸，从而在测量三维存储器的沟道孔尺寸的过程中，能够避免由于三维存储器的应力在行方向上不均匀，而导致不同行沟道孔之间形变差异大，进而导致扫描电镜图像中不同行沟道孔所在的图像区域在各灰阶值上的像素分布差异大而影响沟道孔尺寸测量结果的准确度的问题，因而提高了沟道孔尺寸测量结果的准确度。

相应地，本发明实施例还提供一种计算机可读存储介质，该计算机可读存储介质存储有计算机程序，且该计算机程序能够被处理器进行加载，以执行本发明实施例所提供的任一种半导体器件的测量方法中的步骤。例如，该计算机程序可以执行如下步骤：

利用扫描电镜对暴露于半导体结构表面的多个开孔进行扫描，得到平面多孔图；

读取平面多孔图的灰阶数据，灰阶数据包括平面多孔图中各个像素点的灰阶值；

根据灰阶数据，从平面多孔图中确定每行开孔所在的行多孔区域；

确定行多孔区域中各个开孔的轮廓；

根据各轮廓计算出各相对应开孔的尺寸。

以上各个操作的具体实施可参见前面的实施例，在此不再赘述。

其中，该计算机可读存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取记忆体(RAM，Random Access Memory)、磁盘或光盘等。

由于该计算机可读存储介质中所存储的计算机程序，可以执行本发明实施例所提供的任一种半导体器件的测量方法中的步骤，因此，可以实现本发明实施例所提供的任一种半导体器件的测量方法所能实现的有益效果，详见前面的实施例，在此不再赘述。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种半导体器件的测量方法，其特征在于，所述半导体器件具有半导体结构，所述半导体结构中形成有多个开孔，且所述半导体结构包括衬底，所述多个开孔在垂直于所述衬底的纵向上延伸，并在平行于所述衬底的第一横向上呈多行排布，所述半导体器件的测量方法包括：

利用扫描电镜对暴露于所述半导体结构表面的所述多个开孔进行扫描，得到平面多孔图；

读取所述平面多孔图的灰阶数据，所述灰阶数据包括所述平面多孔图中各个像素点的灰阶值；

根据所述灰阶数据，从所述平面多孔图中确定每行所述开孔所在的行多孔区域；

确定所述行多孔区域中各个所述开孔的轮廓；

根据各所述轮廓计算出各相对应所述开孔的尺寸；

其中，所述根据所述灰阶数据，从所述平面多孔图中确定每行所述开孔所在的行多孔区域，具体包括：

在所述第一横向上确定所述平面多孔图中每行所述像素点的灰阶值的平均值；

根据所述平均值从所述平面多孔图中确定每行所述开孔所在的行多孔区域；

其中，所述确定所述行多孔区域中各个所述开孔的轮廓，具体包括：

统计每一所述行多孔区域中灰阶值等于各个预设灰阶值的所述像素点的第一数量；

根据所述预设灰阶值和所述第一数量确定每一所述行多孔区域对应的灰阶阈值；

从每一所述行多孔区域中确定与对应的所述灰阶阈值相匹配的轮廓像素点，以得到每一所述行多孔区域中各个所述开孔的轮廓。

2.根据权利要求1所述的半导体器件的测量方法，其特征在于，所述根据各所述轮廓计算出各相对应所述开孔的尺寸，具体包括：

计算出各所述轮廓在所述第一横向上的最大宽度，以得到各相对应所述开孔在所述第一横向上的最大宽度；

计算出各所述轮廓在平行于所述衬底的第二横向上的最大宽度，以得到各相对应所述开孔在所述第二横向上的最大宽度，所述第二横向与所述第一横向相互交叉。

3.根据权利要求1所述的半导体器件的测量方法，其特征在于，所述根据各所述轮廓测量计算出各相对应所述开孔的尺寸，具体包括：

对各所述轮廓进行椭圆拟合，得到各相对应所述开孔的拟合椭圆以及所述拟合椭圆的椭圆参数，所述椭圆参数包括长轴长度、短轴长度以及旋转角。

4.根据权利要求1所述的半导体器件的测量方法，其特征在于，在所述根据各所述轮廓计算出各相对应所述开孔的尺寸之后，还包括：

计算出相邻两个所述开孔对应的所述轮廓的中心点之间的距离，以得到相邻两个所述开孔的中心点之间的距离；和/或，

计算出相邻两个所述开孔对应的所述轮廓之间的间隔距离，以得到相邻两个所述开孔之间的间隔距离。

5.根据权利要求1所述的半导体器件的测量方法，其特征在于，在所述根据各所述轮廓计算出各相对应所述开孔的尺寸之前，还包括：

对各所述轮廓进行排序，以得到各相对应所述开孔的序号。

6.根据权利要求1所述的半导体器件的测量方法，其特征在于，所述半导体器件为三维存储器件，所述半导体结构还包括位于所述衬底上的堆叠结构，所述开孔为贯穿所述堆叠结构的沟道孔或虚拟沟道孔。

7.一种半导体器件的测量装置，其特征在于，所述半导体器件具有半导体结构，所述半导体结构中形成有多个开孔，且所述半导体结构包括衬底，所述多个开孔在垂直于所述衬底的纵向上延伸，并在平行于所述衬底的第一横向上呈多行排布，所述半导体器件的测量装置包括：

扫描模块，用于利用扫描电镜对暴露于所述半导体结构表面的所述多个开孔进行扫描，得到平面多孔图；

读取模块，用于读取所述平面多孔图的灰阶数据，所述灰阶数据包括所述平面多孔图中各个像素点的灰阶值；

第一确定模块，用于根据所述灰阶数据，从所述平面多孔图中确定每行所述开孔所在的行多孔区域；

第二确定模块，用于确定所述行多孔区域中各个所述开孔的轮廓；

第一计算模块，用于根据各所述轮廓计算出各相对应所述开孔的尺寸；

其中，所述第一确定模块具体用于：

在所述第一横向上确定所述平面多孔图中每行所述像素点的灰阶值的平均值；

根据所述平均值从所述平面多孔图中确定每行所述开孔所在的行多孔区域；

其中，所述第二确定模块具体用于：

统计每一所述行多孔区域中灰阶值等于各个预设灰阶值的所述像素点的第一数量；

根据所述预设灰阶值和所述第一数量确定每一所述行多孔区域对应的灰阶阈值；

从每一所述行多孔区域中确定与对应的所述灰阶阈值相匹配的轮廓像素点，以得到每一所述行多孔区域中各个所述开孔的轮廓。

8.根据权利要求7所述的半导体器件的测量装置，其特征在于，所述第一计算模块具体用于：

计算出各所述轮廓在所述第一横向上的最大宽度，以得到各相对应所述开孔在所述第一横向上的最大宽度；

计算出各所述轮廓在平行于所述衬底的第二横向上的最大宽度，以得到各相对应所述开孔在所述第二横向上的最大宽度，所述第二横向与所述第一横向相互交叉。

9.根据权利要求7所述的半导体器件的测量装置，其特征在于，所述第一计算模块具体用于：

对各所述轮廓进行椭圆拟合，得到各相对应所述开孔的拟合椭圆以及所述拟合椭圆的椭圆参数，所述椭圆参数包括长轴长度、短轴长度以及旋转角。

10.根据权利要求7所述的半导体器件的测量装置，其特征在于，所述半导体器件的测量装置还包括：

第二计算模块，用于计算出相邻两个所述开孔对应的所述轮廓的中心点之间的距离，以得到相邻两个所述开孔的中心点之间的距离；和/或，

第三计算模块，用于计算出相邻两个所述开孔对应的所述轮廓之间的间隔距离，以得到相邻两个所述开孔之间的间隔距离。

11.根据权利要求7所述的半导体器件的测量装置，其特征在于，所述半导体器件的测量装置还包括：

排序模块，用于对各所述轮廓进行排序，以得到各相对应所述开孔的序号。

12.根据权利要求7所述的半导体器件的测量装置，其特征在于，所述半导体器件为三维存储器件，所述半导体结构还包括位于所述衬底上的堆叠结构，所述开孔为贯穿所述堆叠结构的沟道孔或虚拟沟道孔。

13.根据权利要求7所述的半导体器件的测量装置，其特征在于，所述半导体器件的测量装置集成于扫描电镜机台中。

14.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序适于由处理器加载以执行权利要求1-6任一项所述的半导体器件的测量方法。