CN116534791A - 一种深盲孔均匀性刻蚀方法 - Google Patents

一种深盲孔均匀性刻蚀方法 Download PDF

Info

Publication number
CN116534791A
CN116534791A CN202310813740.6A CN202310813740A CN116534791A CN 116534791 A CN116534791 A CN 116534791A CN 202310813740 A CN202310813740 A CN 202310813740A CN 116534791 A CN116534791 A CN 116534791A
Authority
CN
China
Prior art keywords
etching
depth
blind hole
stage
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310813740.6A
Other languages
English (en)
Other versions
CN116534791B (zh
Inventor
雷程
梁庭
冀鹏飞
熊继军
王宇峰
郝亚峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North University of China
Original Assignee
North University of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North University of China filed Critical North University of China
Priority to CN202310813740.6A priority Critical patent/CN116534791B/zh
Publication of CN116534791A publication Critical patent/CN116534791A/zh
Application granted granted Critical
Publication of CN116534791B publication Critical patent/CN116534791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0035—Testing
    • B81C99/004—Testing during manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明涉及半导体芯片制造技术领域，具体是一种深盲孔均匀性刻蚀方法。包括：S1对测试硅片进行盲孔刻蚀，计算刻蚀速率；S2使用S1中的刻蚀速率对硅片分阶段进行盲孔刻蚀；S3在每个刻蚀阶段结束后分区域进行深度测量，S4在第二个刻蚀阶段结束后，分区域进行深度测量，若某一区域深度达到目标深度时，使用刻蚀遮挡物将该区域盲孔遮挡；若某一区域深度未达到目标深度时，进入步骤S5；S5调节刻蚀参数，继续对未达到目标深度的区域进行盲孔刻蚀；S6重复步骤S4‑S5，当硅片上所有区域的盲孔深度都达到目标深度后，停止刻蚀。本发明能够有效控制深盲孔刻蚀的刻蚀深度，提高刻蚀均匀性，并且能够监测刻蚀工艺。

Description

一种深盲孔均匀性刻蚀方法
技术领域
本发明涉及半导体芯片制造技术领域，具体是一种深盲孔均匀性刻蚀方法。
背景技术
在半导体芯片制造过程中，对晶圆进行刻蚀是半导体制造工艺中的常见步骤。随着MEMS工艺的发展，关键尺寸日益变小，对整个硅片的刻蚀均匀性要求越来越高。通孔是指穿过可以穿过衬底等材料的孔，盲孔则是一端不通的孔。在刻蚀中，通孔刻蚀只需要将衬底刻穿即可，而盲孔刻蚀需要在目标深度停止刻蚀，若过多刻蚀，会损伤下层结构或者无法实现对应功能，达不到器件的设计指标。通过改善设备刻蚀参数的方法能减小深盲孔刻蚀的刻蚀误差，但仍无法避免，刻蚀误差会对深盲孔的刻蚀深度有很大影响。现在MEMS工艺刻蚀设备的深盲孔刻蚀误差在±3%，刻蚀深度的差别主要体现在不同区域之间，相邻盲孔的深度差别很小。例如盲孔刻蚀目标400μm,刻蚀结束后刻蚀深度在388μm~412μm之间，这对于一些器件来说，刻蚀深度和设计深度数值误差过大，参见图2，在刻蚀片的中心区域与边缘区域的盲孔之间往往存在20μm左右的深度差异,最多达到30μm。
在一些多层立体结构中，刻蚀盲孔前可以增加刻蚀停止层，刻蚀停止层的作用是使沟槽或盲孔的刻蚀深度得以精确控制和一致化。例如SOI是在硅中间增加氧化硅作为停止层，但多层结构的工艺更加复杂、停止层的衬底成本高。对于没有刻蚀停止层的多层结构或者仅单层的结构中，盲孔刻蚀深度只取决于刻蚀过程，由于干法刻蚀的不均匀性、微负载效应以及深宽比效应，会使得刻蚀深度不一致，刻蚀均匀性差。
目前改善深盲孔刻蚀均匀性除了更改刻蚀设备参数、高成本的制备刻蚀停止层之外，寻求一种低成本、高精度、均匀好的方法制备深盲孔。
发明内容
本发明为了解决深盲孔刻蚀均匀性不一致问题，提供一种深盲孔均匀性刻蚀方法。
本发明采取以下技术方案：一种深盲孔均匀性刻蚀方法，包括：
S1:对测试硅片进行盲孔刻蚀，计算测试硅片的刻蚀速率；
S2:使用S1中的刻蚀速率对硅片分两个阶段进行盲孔刻蚀；
S3:第一阶段结束后分区域进行深度测量，根据深度测量结果确定第二阶段刻蚀速率；
S4:在第二个刻蚀阶段结束后，分区域进行深度测量，若某一区域深度达到目标深度时，使用刻蚀遮挡物将该区域盲孔遮挡；若某一区域深度未达到目标深度时，进入步骤S5；
S5:调节刻蚀参数，继续对未达到目标深度的区域进行盲孔刻蚀；
S6:重复步骤S4-S5，当硅片上所有区域的盲孔深度都达到目标深度后，停止刻蚀，将遮挡物剥下。
步骤S1包括：
将测试硅片放入刻蚀设备中，采用预设刻蚀参数进行刻蚀，刻蚀深度小于目标深度；
对形成的刻蚀盲孔进行深度测量，计算刻蚀速率,刻蚀速率=刻蚀深度/刻蚀时间，单位为Å/min。
步骤S2包括：按照盲孔深度分为两个阶段，第一阶段预计刻蚀深度为盲孔总深度的一半，第二阶段预计刻蚀深度为刻蚀总深度减去第一阶段的刻蚀深度。
步骤S3包括：将实际刻蚀深度与第一阶段的预计深度进行比较，若实际刻蚀深度小于等于第一阶段的预计深度，使用原刻蚀速率继续进行第二阶段刻蚀，若实际刻蚀深度大于第一阶段的预计深度，计算新的刻蚀速率，调整刻蚀速率，进行第二阶段刻蚀。
分区域进行深度测量包括：将硅片的晶圆结构分为9个区域，在每个区域中选择5个盲孔进行深度测量，被选择测量的盲孔分别位于区域的上、中、下、左、右5个不同方位，将5个盲孔的深度值算平均值，平均值代表这个区域的深度。
刻蚀遮挡物为光刻胶、高温胶带或纳米薄膜。
步骤S5包括：
比较目标深度与刻蚀后盲孔深度，
若刻蚀后盲孔深度小于目标深度，计算剩余深度，根据剩余深度和刻蚀速率计算需要的刻蚀时间，修改刻蚀时间，达到调节刻蚀参数的目的，继续对硅片刻蚀；
若刻蚀后盲孔深度等于目标深度，使用刻蚀遮挡物将该区域盲孔遮挡；
若刻蚀后盲孔深度大于目标深度，先做好区域记录，然后遮挡该区域，进行其余区域的刻蚀，根据记录的数据，判断盲孔深度是否在刻蚀目标的误差允许范围内，若未超出，正常使用，若超出误差范围，对应区域盲孔算过度刻蚀，做好相应记录，后续再增加刻蚀晶圆数目作为补充。
采用台阶仪测量盲孔深度。
采用等离子体进行刻蚀。
与现有技术相比，本发明具有以下有益效果：
本发明先用测试片测试刻蚀速率，然后对刻蚀片分阶段进行盲孔刻蚀，在第二个刻蚀阶段结束后分区域进行深度测量。当某一区域深度达到目标深度时，使用刻蚀遮挡物将该区域盲孔遮挡，然后根据未刻蚀深度和刻蚀速率，更改刻蚀参数继续进行刻蚀未达到刻蚀深度的盲孔，待盲孔全部完成刻蚀，将遮挡物剥除。此发明可以将刻蚀深度绝对误差控制在1μm以内。
本发明的控制刻蚀深度操作简单，控制方法不需要更换刻蚀设备的零件或者调整刻蚀设备参数，降低了工艺调整的成本。本发明能够有效控制深盲孔刻蚀的刻蚀深度，提高刻蚀均匀性，并且能够监测刻蚀工艺。
附图说明
图1 本发明深盲孔均匀性刻蚀方法的流程图；
图2 现有刻蚀工艺中衬底从中心到边缘盲孔深度示意图；
图3 本发明深盲孔均匀性刻蚀方法中刻蚀结构示意图；
图4 本发明深盲孔均匀性刻蚀方法中盲孔结构示意图；
图5 本发明深盲孔均匀性刻蚀方法中高温胶带遮挡达到刻蚀深度盲孔的示意图；
图6 本发明深盲孔均匀性刻蚀方法中盲孔全部完成刻蚀的示意图；
图7 本发明深盲孔均匀性刻蚀方法中剥去遮挡物后结构示意图；
图8 本发明中使用的九点法示意图；
图中：1-掩膜，2-衬底，3-目标深度，4-光刻图案，5-盲孔，6-刻蚀遮挡物，7-达到刻蚀深度的盲孔，8-未达到刻蚀深度的盲孔。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例；基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，一种深盲孔均匀性刻蚀方法，包括：
S1:对测试硅片进行盲孔刻蚀，计算测试硅片的刻蚀速率。
将测试硅片放入刻蚀设备中，采用预设刻蚀参数进行刻蚀，刻蚀深度小于目标深度。
对形成的刻蚀盲孔进行深度测量，计算刻蚀速率,刻蚀速率=刻蚀深度/刻蚀时间，单位为Å/min。
S2:使用S1中的刻蚀速率对硅片分两个阶段进行盲孔刻蚀，采用等离子体进行刻蚀。
步骤S2包括：按照盲孔深度分为两个阶段，第一阶段预计刻蚀深度为盲孔总深度的一半，第二阶段预计刻蚀深度为刻蚀总深度减去第一阶段的刻蚀深度。
S3:第一阶段结束后分区域进行深度测量，根据深度测量结果确定第二阶段刻蚀速率，采用台阶仪测量盲孔深度。
步骤S3包括：将实际刻蚀深度与第一阶段的预计深度进行比较，若实际刻蚀深度小于等于第一阶段的预计深度，使用原刻蚀速率继续进行第二阶段刻蚀，若实际刻蚀深度大于第一阶段的预计深度，计算新的刻蚀速率（刻蚀速率=刻蚀深度/刻蚀时间，单位为Å/min），调整刻蚀速率，进行第二阶段刻蚀。
S4：在第二个刻蚀阶段结束后，分区域进行深度测量，若某一区域深度达到目标深度时，使用刻蚀遮挡物将该区域盲孔遮挡；若某一区域深度未达到目标深度时，进入步骤S5。
如图8所示，分区域进行深度测量包括，将硅片的晶圆结构分为9个区域，在每个区域中选择5个盲孔进行深度测量，被选择测量的盲孔分别位于区域的上、中、下、左、右5个不同方位，将5个盲孔的深度值算平均值，平均值代表这个区域的深度。
S5:调节刻蚀参数，继续对未达到目标深度的区域进行盲孔刻蚀。
步骤S5包括：
比较目标深度与刻蚀后盲孔深度，
若刻蚀后盲孔深度小于目标深度，计算剩余深度（剩余深度=目标深度-已刻蚀深度），根据剩余深度和刻蚀速率计算需要的刻蚀时间（刻蚀时间=剩余深度/刻蚀速率），修改刻蚀时间，达到调节刻蚀参数的目的，继续对硅片刻蚀。
若刻蚀后盲孔深度等于目标深度，使用刻蚀遮挡物将该区域盲孔遮挡。
若刻蚀后盲孔深度大于目标深度，先做好区域记录，然后遮挡该区域，进行其余区域的刻蚀，根据记录的数据，判断盲孔深度是否在刻蚀目标的误差允许范围内，若未超出，正常使用，若超出误差范围，对应区域盲孔算过度刻蚀，做好相应记录，后续再增加刻蚀晶圆数目作为补充。
刻蚀遮挡物为使用不与刻蚀气体反应的物质，包括光刻胶、高温胶带或纳米薄膜等。
S6：重复步骤S4-S5，当硅片上所有区域的盲孔深度都达到目标深度后，停止刻蚀，将遮挡物剥下。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种深盲孔均匀性刻蚀方法，其特征在于，包括：
S1:对测试硅片进行盲孔刻蚀，计算测试硅片的刻蚀速率；
S2:使用S1中的刻蚀速率对硅片分两个阶段进行盲孔刻蚀；
S3:第一阶段结束后分区域进行深度测量，根据深度测量结果确定第二阶段刻蚀速率；
S4:在第二个刻蚀阶段结束后，分区域进行深度测量，若某一区域深度达到目标深度时，使用刻蚀遮挡物将该区域盲孔遮挡；若某一区域深度未达到目标深度时，进入步骤S5；
S5:调节刻蚀参数，继续对未达到目标深度的区域进行盲孔刻蚀；
S6:重复步骤S4-S5，当硅片上所有区域的盲孔深度都达到目标深度后，停止刻蚀，将遮挡物剥下。
2.根据权利要求1所述的深盲孔均匀性刻蚀方法，其特征在于，所述步骤S1包括：
将测试硅片放入刻蚀设备中，采用预设刻蚀参数进行刻蚀，刻蚀深度小于目标深度；
对形成的刻蚀盲孔进行深度测量，计算刻蚀速率,刻蚀速率=刻蚀深度/刻蚀时间，单位为Å/min。
3.根据权利要求2所述的深盲孔均匀性刻蚀方法，其特征在于，所述步骤S2包括：按照盲孔深度分为两个阶段，第一阶段预计刻蚀深度为盲孔总深度的一半，第二阶段预计刻蚀深度为刻蚀总深度减去第一阶段的刻蚀深度。
4.根据权利要求1所述的深盲孔均匀性刻蚀方法，其特征在于，所述步骤S3包括：将实际刻蚀深度与第一阶段的预计深度进行比较，若实际刻蚀深度小于等于第一阶段的预计深度，使用原刻蚀速率继续进行第二阶段刻蚀，若实际刻蚀深度大于第一阶段的预计深度，计算新的刻蚀速率，调整刻蚀速率，进行第二阶段刻蚀。
5.根据权利要求1所述的深盲孔均匀性刻蚀方法，其特征在于，所述分区域进行深度测量包括：将硅片的晶圆结构分为9个区域，在每个区域中选择5个盲孔进行深度测量，被选择测量的盲孔分别位于区域的上、中、下、左、右5个不同方位，将5个盲孔的深度值算平均值，平均值代表这个区域的深度。
6.根据权利要求1所述的深盲孔均匀性刻蚀方法，其特征在于，所述刻蚀遮挡物为光刻胶、高温胶带或纳米薄膜。
7.根据权利要求1所述的深盲孔均匀性刻蚀方法，其特征在于，所述步骤S5包括：
比较目标深度与刻蚀后盲孔深度，
若刻蚀后盲孔深度小于目标深度，计算剩余深度，根据剩余深度和刻蚀速率计算需要的刻蚀时间，修改刻蚀时间，达到调节刻蚀参数的目的，继续对硅片刻蚀；
若刻蚀后盲孔深度等于目标深度，使用刻蚀遮挡物将该区域盲孔遮挡；
若刻蚀后盲孔深度大于目标深度，先做好区域记录，然后遮挡该区域，进行其余区域的刻蚀，根据记录的数据，判断盲孔深度是否在刻蚀目标的误差允许范围内，若未超出，正常使用，若超出误差范围，对应区域盲孔算过度刻蚀，做好相应记录，后续再增加刻蚀晶圆数目作为补充。
8.根据权利要求1所述的深盲孔均匀性刻蚀方法，其特征在于，采用台阶仪测量盲孔深度。
9.根据权利要求1所述的深盲孔均匀性刻蚀方法，其特征在于，采用等离子体进行刻蚀。
CN202310813740.6A 2023-07-05 2023-07-05 一种深盲孔均匀性刻蚀方法 Active CN116534791B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310813740.6A CN116534791B (zh) 2023-07-05 2023-07-05 一种深盲孔均匀性刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310813740.6A CN116534791B (zh) 2023-07-05 2023-07-05 一种深盲孔均匀性刻蚀方法

Publications (2)

Publication Number Publication Date
CN116534791A true CN116534791A (zh) 2023-08-04
CN116534791B CN116534791B (zh) 2023-09-15

Family

ID=87454540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310813740.6A Active CN116534791B (zh) 2023-07-05 2023-07-05 一种深盲孔均匀性刻蚀方法

Country Status (1)

Country Link
CN (1) CN116534791B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670814A (en) * 1996-06-03 1997-09-23 Winbond Electronics Corporation Electrostatic discharge protection circuit triggered by well-coupling
US5786621A (en) * 1995-06-23 1998-07-28 Cornell Research Foundation, Inc. Microelectromechanical integrated microloading device
JP2000105307A (ja) * 1998-09-30 2000-04-11 Victor Co Of Japan Ltd デジタルブレ−ズ回折格子の作製方法
US20020037636A1 (en) * 1999-09-07 2002-03-28 Hans-Joachim Schulze Method for producing an edge termination suitable for high voltages in a basic material wafer prefabricated according to the principle of lateral charge compensation
US6482716B1 (en) * 2000-01-11 2002-11-19 Infineon Technologies North America Corp. Uniform recess depth of recessed resist layers in trench structure
US20070184565A1 (en) * 2006-02-08 2007-08-09 Samsung Electronics Co., Ltd. Test pattern and method for measuring silicon etching depth
CN101593691A (zh) * 2008-05-26 2009-12-02 中芯国际集成电路制造(北京)有限公司 沟槽的刻蚀方法
CN102768291A (zh) * 2012-07-21 2012-11-07 中北大学 压阻式单片集成四梁三轴加速度计
US20140361393A1 (en) * 2013-06-07 2014-12-11 Siemens Aktiengesellschaft Semiconductor element having grooves which divide an electrode layer, and method of forming the grooves
US20150252414A1 (en) * 2014-03-06 2015-09-10 International Business Machines Corporation Nanochannel device with three dimensional gradient by single step etching for molecular detection
CN106847724A (zh) * 2017-02-08 2017-06-13 上海华虹宏力半导体制造有限公司 监控深沟槽刻蚀深度均匀性的方法
CN107507787A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种沟道孔的检测方法
US20180005906A1 (en) * 2016-06-29 2018-01-04 Hitachi, Ltd. Device manufacturing method and device manufacturing apparatus
WO2019050198A2 (ko) * 2017-09-07 2019-03-14 엘지이노텍 주식회사 Oled 화소 증착을 위한 금속 재질의 증착용 마스크 및 이의 제조방법
US20190148161A1 (en) * 2017-11-12 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor strucutre
US20210208187A1 (en) * 2020-01-08 2021-07-08 Texas Instruments Incorporated Electrical test structure and method for monitoring deep trench impedance to substrate

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786621A (en) * 1995-06-23 1998-07-28 Cornell Research Foundation, Inc. Microelectromechanical integrated microloading device
US5670814A (en) * 1996-06-03 1997-09-23 Winbond Electronics Corporation Electrostatic discharge protection circuit triggered by well-coupling
JP2000105307A (ja) * 1998-09-30 2000-04-11 Victor Co Of Japan Ltd デジタルブレ−ズ回折格子の作製方法
US20020037636A1 (en) * 1999-09-07 2002-03-28 Hans-Joachim Schulze Method for producing an edge termination suitable for high voltages in a basic material wafer prefabricated according to the principle of lateral charge compensation
US6482716B1 (en) * 2000-01-11 2002-11-19 Infineon Technologies North America Corp. Uniform recess depth of recessed resist layers in trench structure
US20070184565A1 (en) * 2006-02-08 2007-08-09 Samsung Electronics Co., Ltd. Test pattern and method for measuring silicon etching depth
CN101593691A (zh) * 2008-05-26 2009-12-02 中芯国际集成电路制造(北京)有限公司 沟槽的刻蚀方法
CN102768291A (zh) * 2012-07-21 2012-11-07 中北大学 压阻式单片集成四梁三轴加速度计
US20140361393A1 (en) * 2013-06-07 2014-12-11 Siemens Aktiengesellschaft Semiconductor element having grooves which divide an electrode layer, and method of forming the grooves
US20150252414A1 (en) * 2014-03-06 2015-09-10 International Business Machines Corporation Nanochannel device with three dimensional gradient by single step etching for molecular detection
US20180005906A1 (en) * 2016-06-29 2018-01-04 Hitachi, Ltd. Device manufacturing method and device manufacturing apparatus
CN106847724A (zh) * 2017-02-08 2017-06-13 上海华虹宏力半导体制造有限公司 监控深沟槽刻蚀深度均匀性的方法
CN107507787A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种沟道孔的检测方法
WO2019050198A2 (ko) * 2017-09-07 2019-03-14 엘지이노텍 주식회사 Oled 화소 증착을 위한 금속 재질의 증착용 마스크 및 이의 제조방법
US20190148161A1 (en) * 2017-11-12 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor strucutre
US20210208187A1 (en) * 2020-01-08 2021-07-08 Texas Instruments Incorporated Electrical test structure and method for monitoring deep trench impedance to substrate

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CUI HAI-BO等: "Study on Etch Rate and Surface Morphology of Silicon Carbide by ICP", 《INSTRUMENT TECHNIQUE AND SENSOR》, no. 9, pages 1 - 3 *
PARK, IS (PARK, IN-SOO) 等: "Fabrication of a two-step Ni stamp for blind via hole application on PWB", 《MICROELECTRONIC ENGINEERING》, vol. 87, no. 9, pages 1707 - 1710, XP027048261 *
单存良等: "基于紫外激光对硅基微通道刻蚀分析", 《电子测量技术》, vol. 44, no. 02, pages 170 - 175 *
杜立群等: "移动阴极式掩膜电解加工微沟槽阵列均匀性研究", 《电化学》, vol. 27, no. 06, pages 658 - 670 *

Also Published As

Publication number Publication date
CN116534791B (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
US9666472B2 (en) Method for establishing mapping relation in STI etch and controlling critical dimension of STI
US20070035040A1 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
CN116534791B (zh) 一种深盲孔均匀性刻蚀方法
CN105304514A (zh) 一种半导体深孔刻蚀后的工艺监控方法
CN104332460B (zh) 沟槽形貌监控方法以及沟槽形貌监控结构制作方法
US4717445A (en) Etch bias monitoring technique
JP2003133294A (ja) エッチング装置およびエッチング方法
CN110780090B (zh) 基于碳化硅材料的压阻式加速度传感器的制造方法
KR100850134B1 (ko) 에픽텍셜 공정에서의 표면 단차를 이용한 두께 측정방법
CN208806227U (zh) 晶圆位置检测装置以及半导体加工设备
CN113611626A (zh) 一种在线检测硅槽刻蚀深度的方法
CN102376553B (zh) 一种栅极刻蚀方法
US5043236A (en) Process for determining the focussing of a photolithographic apparatus
EP3338294B1 (en) Single-wafer real-time etch rate and uniformity predictor for plasma etch processes
CN106252286B (zh) 嵌入式闪存的多晶硅干蚀刻工艺的选择方法
CN104377147B (zh) 一种离子注入监控片的重复利用方法
US7655558B2 (en) Method and system for determining semiconductor characteristics
CN114093785B (zh) 用于监控微刻蚀风险的衬底结构及监控方法
KR100478503B1 (ko) 식각종점 제어장치 및 그를 이용한 식각종점 제어방법
US20050181615A1 (en) Integrated circuit process monitoring and metrology system
CN105957818B (zh) 化学机械研磨工艺模型校准验证流程中薄膜厚度引入方法
JP2005116958A (ja) 研磨工程の残存膜厚判定方法および半導体装置の製造方法
KR100510599B1 (ko) 반도체의 오버레이 계측 키 디자인 방법
KR100739965B1 (ko) 반도체 장치 제조를 위한 식각 방법
KR100818432B1 (ko) 반도체 소자 제조공정에서 ｄｉ 선폭과 ｆｉ 선폭을조절하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant