CN101593691A - 沟槽的刻蚀方法 - Google Patents

沟槽的刻蚀方法 Download PDF

Info

Publication number
CN101593691A
CN101593691A CNA2008101128079A CN200810112807A CN101593691A CN 101593691 A CN101593691 A CN 101593691A CN A2008101128079 A CNA2008101128079 A CN A2008101128079A CN 200810112807 A CN200810112807 A CN 200810112807A CN 101593691 A CN101593691 A CN 101593691A
Authority
CN
China
Prior art keywords
etching
dielectric layer
groove
layer
lithographic method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101128079A
Other languages
English (en)
Other versions
CN101593691B (zh
Inventor
周鸣
尹晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2008101128079A priority Critical patent/CN101593691B/zh
Publication of CN101593691A publication Critical patent/CN101593691A/zh
Application granted granted Critical
Publication of CN101593691B publication Critical patent/CN101593691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种沟槽的刻蚀方法,包括:提供基底,所述基底上依次具有第一介质层和第二介质层;在所述第二介质层上形成光刻胶层,接着,图形化所述光刻胶层,形成沟槽图案;执行第一步刻蚀,以去除所述沟槽图案底部的第二介质层和部分厚度的第一介质层,在所述第一介质层中形成沟槽;执行第二步刻蚀,以刻蚀所述沟槽至目标深度;其中,所述第一步刻蚀在所述沟槽图案所定义的区域以外的第二介质层被刻蚀之前停止;所述第二步刻蚀中的刻蚀剂对第一介质层的刻蚀速率大于对第二介质层的刻蚀速率。本发明可减小或消除沟槽顶部边缘的刻蚀缺陷,有利于形成较好的侧壁轮廓。

Description

沟槽的刻蚀方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种沟槽的刻蚀方法。
背景技术
由于铜具有良好的导电性能,因而在半导体集成电路制造工艺中用做后段互连线的材料。铜互连线一般通过镶嵌工艺或双镶嵌工艺形成。例如,在公开号为CN1476074A的中国专利申请文件中公开了一种形成双镶嵌结构的方法,其主要步骤如下:首先在形成有金属导线层的半导体基底上沉积第一覆盖层,在所述第一覆盖层上形成金属间介质层,在所述金属间介质层上依次形成第二覆盖层和掩模层,通过一系列的光刻刻蚀工艺在所述金属间介质层上形成沟槽和连接孔。通过刻蚀将所述连接孔底部的刻蚀停止层材料去除至露出所述金属导线层。
在铜互连线的制造工艺中,对沟槽和/或连接孔的刻蚀一般先需要通过光刻工艺事先定义出图案,然后再以具有该图案的光刻胶层作为掩模,进行刻蚀。然而,随着对形成的半导体器件高性能、低功耗的需求,器件的尺寸不断减小,使得在光刻胶层中形成的图案的尺寸也不断减小,受设计规定(design rule)的限制,光刻胶层的厚度不能太厚(这是由于光刻胶层若太厚,在形成图案后很容易产生倒塌的缺陷),这使得在刻蚀步骤中,光刻胶层不能有效保护下面的膜层,会使光刻胶层下面的膜层受到刻蚀损伤,产生刻蚀缺陷。请参考图1至图4所示的现有的一种镶嵌结构的沟槽的制造方法中各步骤相应的结构的剖面示意图。
请参考图1,提供一半导体结构100,在所述半导体结构100中具有金属互连线102,所述金属互连线102可以是铜。在所述半导体结构100上依次形成有刻蚀停止层104、金属间介质层106以及覆盖层108。其中所述金属间介质层106为低介电常数材料,所述覆盖层108为氮氧化硅。
请参考图2,在所述覆盖层108上形成光刻胶层110,然后图形化所述光刻胶层110,形成沟槽图案112。
请参考图3,执行刻蚀工艺,刻蚀所述沟槽图案112底部的覆盖层108和金属间介质层106,在所述金属间介质层106中形成沟槽114。接着,去除所述光刻胶层110。
然而,由于所述光刻胶层110的厚度较薄,在刻蚀所述沟槽114的工艺中,所述光刻胶层110不能有效的保护所述覆盖层108以及金属间介质层106,常常会造成所述覆盖层108和金属间介质层106被过度刻蚀。请参考图4所示的示意图。沟槽114顶部边缘的金属间介质层106被刻蚀掉部分,形成缺陷106a。这使得后续的工艺中在沟槽114中填充金属后形成的金属互连线的电阻发生变化,影响互连效果。进而会使形成的半导体器件的性能降低。而由于受设计规则的影响,却又难以通过增大光刻胶110层的厚度解决所述的问题。
例如,在90nm技术节点时,某半导体器件的顶层金属层的制造工艺中,需要在厚度约为15000埃至17000埃、材质为USG(未掺杂的硅玻璃Undoped Silicate Glass)的金属间介质层106中刻蚀出深度约为10000埃的沟槽,光刻胶层110的厚度约为15000埃。选用的刻蚀工艺为等离子体刻蚀,刻蚀气体为C2F6和CO,刻蚀时间约为135秒。完成刻蚀后,常常会造成沟槽114顶部边缘被刻蚀的缺陷。
发明内容
本发明提供一种沟槽的刻蚀方法,以解决现有沟槽的刻蚀方法引起沟槽顶部边缘刻蚀缺陷的问题。
本发明提供的一种沟槽的刻蚀方法,包括:提供基底,所述基底上依次具有第一介质层和第二介质层;在所述第二介质层形成光刻胶层,接着,图形化所述光刻胶层,形成沟槽图案;执行第一步刻蚀,以去除所述沟槽图案底部的第二介质层和部分厚度的第一介质层,在所述第一介质层中形成沟槽;执行第二步刻蚀,以刻蚀所述沟槽至目标深度;其中,所述第一步刻蚀在所述沟槽图案所定义的区域以外的第二介质层被刻蚀之前停止;所述第二步刻蚀中的刻蚀剂对第一介质层的刻蚀速率大于对第二介质层的刻蚀速率。
可选的,在执行第一步刻蚀之后、第二步刻蚀之前或者在执行第二步刻蚀之后,还包括去除所述光刻胶层的步骤。
可选的,所述第一步刻蚀、第二步刻蚀以及所述的去除光刻胶层的步骤原位进行或两两原位进行或各自在不同的工艺腔中分别进行。
可选的,所述第二步刻蚀为等离子体刻蚀。
可选的,所述第二步刻蚀和第一步刻蚀的刻蚀剂相同或不同。
可选的,所述第二步刻蚀分为多次执行,各次的刻蚀剂各不相同,且随着次数增加,选用的刻蚀剂对所述第一介质层和第二介质层的刻蚀选择比增大。
可选的,在所述第二介质层上或者在所述第一介质层和第二介质层之间还具有硬掩模层。
可选的,所述第一介质层为低介电常数材料,第二介质层为氮氧化硅。
可选的,所述第二步刻蚀为高密度等离子体刻蚀或反应离子刻蚀,刻蚀气体为CO、Ar和C4H8的混合气体。
可选的,所述CO的流量为70至100sccm,Ar的流量为200至300sccm,C4H8的流量为10至20sccm。
与现有技术相比,上述技术方案中的其中一个具有以下优点:
通过将对沟槽的刻蚀工艺分为两步执行,先通过第一步刻蚀在第一介质层中刻蚀出沟槽,该沟槽并未达到目标深度,该第一步刻蚀以光刻胶层作为阻挡层,且在该第一步刻蚀造成沟槽图案定义的区域改变之前停止,以防止进一步的刻蚀对沟槽图案定义的区域之外的第二介质层和第一介质层刻蚀;接着,执行第二步刻蚀工艺,该第二步刻蚀工艺将所述沟槽刻蚀至目标深度,且在该第二步刻蚀中,选用的刻蚀剂对第一介质层的刻蚀速率大于对第二介质层的刻蚀速率。也就是说,第二步刻蚀中,通过选用对第一介质层和第二介质层具有不同刻蚀速率的刻蚀剂,以第二介质层作为阻挡层进行刻蚀,从而避免对第一介质层造成刻蚀损伤,减小或改善沟槽顶部边缘的刻蚀缺陷;所述的两步刻蚀工艺相结合,有利于形成深度满足要求、侧壁以及顶部边缘侧壁轮廓满足要求的沟槽。
附图说明
图1至图3为现有的一种镶嵌结构的沟槽的制造方法中各步骤相应的结构的剖面示意图;
图4为现有的方法形成沟槽后产生刻蚀缺陷的剖面示意图;
图5本发明的沟槽的制造方法的实施例的流程图;
图6为本发明的沟槽的制造方法的实施例中的具有覆盖层和金属间介质层的基底的剖面示意图;
图7为在图6所示的基底上形成覆盖层后的剖面示意图;
图8为在图7所示的基底上形成具有沟槽图案的光刻胶层后的剖面示意图;
图9为对图8所示的结构执行第一步刻蚀后的剖面示意图;
图10为对图9的结构去除光刻胶层后的剖面示意图;
图11为对图8所示的结构执行第二步刻蚀后的剖面示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
铜互连工艺中,通过双镶嵌工艺或镶嵌工艺形成铜互连结构。随着器件尺寸的日益减小,镶嵌工艺中沟槽的关键尺寸也不断减小,使得在刻蚀沟槽时光刻层不能够很好的保护金属间介质层,导致形成的沟槽顶部边缘被刻蚀,产生缺陷,影响互连。而受设计规则的限制,又无法通过增大光刻胶层的厚度的方法来实现对金属间介质层的有效保护。基于此,本发明提出一种沟槽的刻蚀方法,以解决该问题;当然,该方法可以适用于半导体器件制造的其它工艺中。
本发明的方法中,通过将对沟槽的刻蚀工艺分为至少两步执行,且第二次的刻蚀工艺的刻蚀剂对第二介质层具有比对第一介质层较慢的刻蚀速率,以此,降低或消除对第二介质层中形成的沟槽顶部边缘的刻蚀损伤,改善形成的沟槽的顶部边缘的刻蚀缺陷。
具体的,其主要步骤如下:首先,提供基底,在所述基底上具有待形成沟槽的第一介质层,在所述第一介质层上具有第二介质层,例如所述第一介质层可以是金属间介质层,第二介质层可以是无机抗反射层,如氮氧化硅。
接着,在所述第二介质层上形成光刻胶层,通过光刻工艺图形化所述光刻胶层,在所述光刻胶层中形成沟槽图案,该沟槽图案定义出在所述第二介质层中形成沟槽的区域。
然后,以所述光刻胶层作为刻蚀阻挡层,刻蚀所述沟槽图案底部的第二介质层和第一介质层,去除部分厚度的第一介质层后,在所述第一介质层中形成沟槽,该第一步刻蚀在所述沟槽图案所定义的区域以外的第二介质层被刻蚀之前停止。
再接着,执行第二步刻蚀,进一步刻蚀所述第一步刻蚀形成的沟槽,使所述的沟槽至目标深度,其中,该所述第二步刻蚀中的刻蚀剂对第一介质层的刻蚀速率大于对第二介质层的刻蚀速率。需要说明的是,所述的“第一介质层”、“第二介质层”中的“第一”和“第二”仅仅是为了区别两种介质层,并不表示顺序。
上述的方法中,通过将对沟槽的刻蚀工艺分为两步执行,先通过第一步刻蚀在第一介质层中刻蚀出沟槽,该沟槽并未达到目标深度,该第一步刻蚀以光刻胶层作为阻挡层,且在该第一步刻蚀造成沟槽图案定义的区域改变之前停止(由于第一步刻蚀会消减所述沟槽图案侧壁的光刻胶,造成沟槽图案所定义的区域扩大),以防止进一步的刻蚀对沟槽图案定义的区域之外的第二介质层和第一介质层刻蚀;接着,执行一第二步刻蚀工艺,该第二步刻蚀工艺将所述沟槽刻蚀至目标深度,且在该第二步刻蚀中,选用的刻蚀剂对第一介质层的刻蚀速率大于对第二介质层的刻蚀速率;也就是说,第二步刻蚀中,通过选用对第一介质层和第二介质层具有不同刻蚀速率的刻蚀剂,以第二介质层作为阻挡层进行刻蚀,从而避免对第一介质层造成刻蚀损伤,减小或改善沟槽顶部边缘的刻蚀缺陷。所述的两步刻蚀工艺相结合,有利于形成深度满足要求、侧壁以及顶部边缘侧壁轮廓满足要求的沟槽。
此外,所述的方法还可以包括去除光刻胶层的步骤,其中,该去除光刻胶层的步骤在第一步刻蚀之后、第二步刻蚀之前或者在第二步刻蚀之后执行。所述去除光刻胶层的步骤可以采用本领域技术人员所习知的氧气等离子体灰化(ash)工艺,这里不再详细描述。
此外,所述的去除光刻胶层的步骤可以在第一步刻蚀之后、第二步刻蚀之前执行,也可以在在第二步刻蚀之后执行,且所述的去除光刻胶层的步骤的工艺可以和第一步刻蚀以及第二步刻蚀原位进行或所述的三步工艺(去除光刻胶层、第一步刻蚀、第二步刻蚀)两两原位进行或在不同的工艺腔中各自分别执行,其中,通过原位执行,可提供效率,减少基底传送次数。
此外,所述的第二步刻蚀可以是等离子体干法刻蚀,该第二步刻蚀的刻蚀剂可以和第一步刻蚀相同,也可以不同,但是无论如何,第二步刻蚀的刻蚀剂要具有对第一介质层大于第二介质层的刻蚀速率。
此外,所述第二步刻蚀可以分为多次执行,各次的刻蚀剂各不相同,且随着次数增加,选用的刻蚀剂对所述第一介质层和第二介质层的刻蚀选择比增大,以保证随着刻蚀的进行,第二介质层能够有效保护在第一介质层中形成的沟槽的顶部边缘。
此外,在所述第二介质层上或者在所述第一介质层和第二介质层之间还具有硬掩模层,以便在第一步刻蚀和第二步刻蚀工艺中能够对在第一介质层中形成的沟槽的顶部边缘进行保护,减小或消除顶部边缘的刻蚀缺陷。其中,所述的硬掩模层可以是氮化硅,在形成沟槽之后,该硬掩模层需要被移除,移除的方法可以采用本领域技术人员所习知的湿法刻蚀工艺,例如,可以采用磷酸作为刻蚀溶液。这里不再赘述。
下面结合流程图和剖面图对本发明的方法进行描述。图5为本发明的沟槽的刻蚀方法的实施例的流程图。请参考图5。
步骤S100,提供基底,所述基底上依次具有第一介质层和第二介质层。
步骤S110,在所述第二介质层上形成光刻胶层,接着,图形化所述光刻胶层,形成沟槽图案。
步骤S120,执行第一步刻蚀,以去除所述沟槽图案底部的第二介质层和部分厚度的第一介质层,在所述第一介质层中形成沟槽;其中,所述第一步刻蚀在所述沟槽图案所定义的区域以外的第二介质层被刻蚀之前停止;
步骤S130,执行第二步刻蚀,以刻蚀所述沟槽至目标深度;其中,所述第二步刻蚀中的刻蚀剂对第一介质层的刻蚀速率大于对第二介质层的刻蚀速率。
下面以在顶层金属层中刻蚀铜互连结构的沟槽作为具体的实施例来详细阐述本发明的方法。需要说明的是,下面的描述中,许多细节仅仅是为了完整说明在顶层金属层中刻蚀铜互连工艺的需要而描述的,其不应该对权利要求的保护范围构成限制,应当理解,本领域技术人员可以对下述的方法中的工艺步骤及其顺序、以及相应的结构、材质等细节进行改变或替换,只要不脱离权利要求的核心思想,这些改变或替换而形成的方法均应包含在本发明的权利要求的保护范围之内。
请参考图6,提供基底10,在所述基底10上依次具有刻蚀停止层14和金属间介质层16。在所述刻蚀停止层14和基底10之间还具有金属互连线12,其中,所述金属互连线12可以是铜。在所述刻蚀停止层14和所述基底10之间还可以具有半导体器件。
其中,所述刻蚀停止层14可以是氮化硅、碳化硅、氮碳化硅中的一种,也可以是其它材质。其可以通过本领域技术人员所习知的沉积工艺形成。
所述金属间介质层16可以是氟硅玻璃、磷硅玻璃、硼硅玻璃。硼磷硅玻璃、黑钻石(BD)等低介电常数的介质材料,也可以是介质材料,这里不再一一列举,其可以通过化学气相沉积、原子层沉积等工艺形成。
接着,请参考图7,在所述金属间介质层16上形成一覆盖层18,该覆盖层18可以是氮氧化硅,其一方面可以作为后续的光刻工艺中的抗反射层,另一方面可作为对金属间介质层16的保护层。在其它的实施例中,所述覆盖层可以是氮化硅,也可以是氮化硅与氮氧化硅的叠层结构,这里不再赘述。
请参考图8,在所述覆盖层18上形成光刻胶层20,并图形化所述光刻胶层20,在所述光刻胶层20中形成沟槽图案22。其中,图形化所述光刻胶层20的工艺可以采用本领域技术任何所习知的光刻工艺,这里不再详细描述。
请参考图9,以所述光刻胶层20作为刻蚀阻挡层,执行第一步刻蚀,刻蚀所述沟槽图案22底部的覆盖层18和金属间介质层16。去除部分厚度的金属间介质层16后,在所述金属间介质层16中形成沟槽24。其中,所述该第一步刻蚀工艺在所述沟槽图案22所定义的区域以外的覆盖层18被刻蚀之前停止。
在其中的一个具体的实施例中,所述第一步刻蚀为等离子体刻蚀,刻蚀气体为C2F6和CO,其中,C2F6的流量为20sccm 0至300sccm,CO的流量为300sccm至400sccm。刻蚀腔室的压力可以为150mT至250mT,激励源功率为1800W至2200W。根据刻蚀时间确定该第一步刻蚀中止的时间。
例如,当需要在厚度约为15000埃至17000埃材质为USG的金属间介质层16中刻蚀出深度约为10000埃的沟槽时,在光刻胶层20的厚度约为15000埃时,该第一步刻蚀的时间可以是82s左右。
也就是说,该第一步刻蚀可以选用对刻蚀速率较快的刻蚀剂,不必太关心对覆盖层18和金属间介质层16的刻蚀选择比,以提高刻蚀效率,减小刻蚀时间,但是该第一步刻蚀需要在对所述沟槽图案22定义的区域以外的覆盖层18被刻蚀之间停止,这是由于在该第一步刻蚀过程中,刻蚀剂也会同时对光刻胶层20进行刻蚀,特别是沟槽图案22的侧壁顶部更容易被刻蚀,随着刻蚀的进行,沟槽图案22的侧壁会慢慢变大,形成类似于漏斗形状的侧壁,若刻蚀时间较长,则会造成沟槽图案22底部的线宽变大,超出目标线宽,也会造成该沟槽图案22定义区域之外的覆盖层18被刻蚀,易造成在金属间介质层18中形成的沟槽的顶部边缘被刻蚀。因而,该第一步刻蚀需要控制刻蚀的程度。避免覆盖层16被过度刻蚀。
执行完该第一步刻蚀之后,停止第一步刻蚀。接着,请参考图10,去除所述光刻胶层20。其中,可以采用本领域技术人员所习知的氧气等离子体灰化工艺去除所述光刻胶层20,具体的,氧气的流量可以是250至300sccm,刻蚀腔室压力为200mT,激励源的功率可以是1000W。
其中,该去除所述光刻胶层20的工艺和所述第一步刻蚀的工艺可以原位进行或在不同的工艺腔中分别进行。
请参考图11,去除所述光刻胶层20之后,执行第二步刻蚀,刻蚀所述沟槽24至目标深度。其中,所述第二步刻蚀的中的刻蚀剂对所述金属间介质层16的刻蚀速率大于对覆盖层18的刻蚀速率。也就是说,该第二步刻蚀中,可以以覆盖层18作为阻挡层,对所述金属间介质层16中的沟槽24进行刻蚀。
在其中的一个具体的实施例中,所述第二步刻蚀为等离子体刻蚀,该等离子体刻蚀可以是高密度等离子体刻蚀或反应离子刻蚀,刻蚀气体可以为CO、Ar和C4H8。其中,所述CO的流量可以为70sccm至100sccm,Ar的流量可以为200sccm至300sccm,C4H8的流量可以为10sccm至20sccm。刻蚀腔室的压力可以为40mT至70mT,激励源功率为1800W至2200W。
通过将所述的两步刻蚀工艺相结合,有利于形成深度满足要求、侧壁以及顶部边缘侧壁轮廓满足要求的沟槽24。
形成该沟槽24之后,可以进一步形成连接孔,并在所述沟槽24和连接孔中填充金属材料,例如铜,形成双镶嵌结构,这里不再赘述。
其中,所述第二步刻蚀工艺可以和所述去除光刻胶层20的工艺原位进行或在不同的工艺腔中分别进行,这里不再赘述。
在其它的实施例中,所述第二步刻蚀工艺可以分别为两次或多次进行,各次的刻蚀剂各不相同,且随着次数增加,选用的刻蚀剂对所述第金属间介质层16和覆盖层18的刻蚀选择比增大,以保证随着刻蚀的进行,覆盖层18能够有效保护在金属间介质层16中形成的沟槽24的顶部边缘。
在其它的实施例中,所述去除光刻胶层20的工艺也可以在所述第二步刻蚀工艺之后执行,这里不再赘述。无论所述的去除光刻胶层的步骤在第一步刻蚀之后、第二步刻蚀之前还是在第二步刻蚀之后执行,所述的去除光刻胶层的步骤的工艺可以和第一步刻蚀以及第二步刻蚀原位进行或两两原位进行或在不同的工艺腔中各自分别执行,这里不再赘述。
上面的实施例通过在包括金属间介质层16和覆盖层14的介质层中刻蚀沟槽的工艺来对本发明的方法进行阐述,其不应该作为对权利要求保护范围的限制,在不背离权利要求的保护范围的条件下,本领域技术人员根据上述的实施例的教导可以对的上述的步骤的添加、去除、等同替换或者顺序的改变。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1、一种沟槽的刻蚀方法,其特征在于,包括:
提供基底,所述基底上依次具有第一介质层和第二介质层;
在所述第二介质层形成光刻胶层,接着,图形化所述光刻胶层,形成沟槽图案;
执行第一步刻蚀,以去除所述沟槽图案底部的第二介质层和部分厚度的第一介质层,在所述第一介质层中形成沟槽;
执行第二步刻蚀,以刻蚀所述沟槽至目标深度;
其中,所述第一步刻蚀在所述沟槽图案所定义的区域以外的第二介质层被刻蚀之前停止;
所述第二步刻蚀中的刻蚀剂对第一介质层的刻蚀速率大于对第二介质层的刻蚀速率。
2、如权利要求1所述的沟槽的刻蚀方法,其特征在于:在执行第一步刻蚀之后、第二步刻蚀之前或者在执行第二步刻蚀之后,还包括去除所述光刻胶层的步骤。
3、如权利要求2所述的沟槽的刻蚀方法,其特征在于:所述第一步刻蚀、第二步刻蚀以及所述的去除光刻胶层的步骤原位进行或两两原位进行或各自在不同的工艺腔中分别进行。
4、如权利要求1至3任一权利要求所述的沟槽的刻蚀方法,其特征在于:所述第二步刻蚀为等离子体刻蚀。
5、如权利要求1至3任一权利要求所述的沟槽的刻蚀方法,其特征在于:所述第二步刻蚀和第一步刻蚀的刻蚀剂相同或不同。
6、如权利要求1至3任一权利要求所述的沟槽的刻蚀方法,其特征在于:所述第二步刻蚀分为多次执行,各次的刻蚀剂各不相同,且随着次数增加,选用的刻蚀剂对所述第一介质层和第二介质层的刻蚀选择比增大。
7、如权利要求1所述的沟槽的刻蚀方法,其特征在于:在所述第二介质层上或者在所述第一介质层和第二介质层之间还具有硬掩模层。
8、如权利要求1所述的沟槽的刻蚀方法,其特征在于:所述第一介质层为低介电常数材料,第二介质层为氮氧化硅。
9、如权利要求7所述的沟槽的刻蚀方法,其特征在于:所述第二步刻蚀为高密度等离子体刻蚀或反应离子刻蚀,刻蚀气体为CO、Ar和C4H8的混合气体。
10、如权利要求9所述的沟槽的刻蚀方法,其特征在于:所述CO的流量为70sccm至100sccm,Ar的流量为200sccm至300sccm,C4H8的流量为10sccm至20sccm。
CN2008101128079A 2008-05-26 2008-05-26 沟槽的刻蚀方法 Active CN101593691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101128079A CN101593691B (zh) 2008-05-26 2008-05-26 沟槽的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101128079A CN101593691B (zh) 2008-05-26 2008-05-26 沟槽的刻蚀方法

Publications (2)

Publication Number Publication Date
CN101593691A true CN101593691A (zh) 2009-12-02
CN101593691B CN101593691B (zh) 2011-11-30

Family

ID=41408277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101128079A Active CN101593691B (zh) 2008-05-26 2008-05-26 沟槽的刻蚀方法

Country Status (1)

Country Link
CN (1) CN101593691B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593692B (zh) * 2008-05-29 2011-05-04 中芯国际集成电路制造(北京)有限公司 刻蚀方法
CN102487040A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 通孔形成方法
CN103515222A (zh) * 2012-06-25 2014-01-15 中芯国际集成电路制造(上海)有限公司 顶层金属层沟槽的刻蚀方法
CN103531534A (zh) * 2013-03-15 2014-01-22 上海华力微电子有限公司 金属沟槽的刻蚀方法
CN104701243A (zh) * 2013-12-09 2015-06-10 昆山国显光电有限公司 一种通孔刻蚀方法
CN104733306A (zh) * 2015-04-17 2015-06-24 上海华虹宏力半导体制造有限公司 一种半导体器件刻蚀方法
CN104752152A (zh) * 2013-12-29 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 一种沟槽刻蚀方法及刻蚀装置
CN107731739A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN111063616A (zh) * 2019-12-30 2020-04-24 广州粤芯半导体技术有限公司 沟槽的形成方法及刻蚀设备
CN112902870A (zh) * 2021-01-25 2021-06-04 长鑫存储技术有限公司 蚀刻机台的刻蚀缺陷的检测方法
WO2023045049A1 (zh) * 2021-09-27 2023-03-30 北京超弦存储器研究院 磁隧道结的刻蚀掩模方法
CN116534791A (zh) * 2023-07-05 2023-08-04 中北大学 一种深盲孔均匀性刻蚀方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3312604B2 (ja) * 1998-11-06 2002-08-12 日本電気株式会社 半導体装置の製造方法
US6790772B2 (en) * 2002-05-09 2004-09-14 Macronix International Co., Ltd. Dual damascene processing method using silicon rich oxide layer thereof and its structure

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593692B (zh) * 2008-05-29 2011-05-04 中芯国际集成电路制造(北京)有限公司 刻蚀方法
CN102487040A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 通孔形成方法
CN103515222A (zh) * 2012-06-25 2014-01-15 中芯国际集成电路制造(上海)有限公司 顶层金属层沟槽的刻蚀方法
CN103531534A (zh) * 2013-03-15 2014-01-22 上海华力微电子有限公司 金属沟槽的刻蚀方法
CN103531534B (zh) * 2013-03-15 2016-02-03 上海华力微电子有限公司 金属沟槽的刻蚀方法
CN104701243A (zh) * 2013-12-09 2015-06-10 昆山国显光电有限公司 一种通孔刻蚀方法
CN104752152B (zh) * 2013-12-29 2018-07-06 北京北方华创微电子装备有限公司 一种沟槽刻蚀方法及刻蚀装置
CN104752152A (zh) * 2013-12-29 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 一种沟槽刻蚀方法及刻蚀装置
CN104733306B (zh) * 2015-04-17 2018-01-26 上海华虹宏力半导体制造有限公司 一种半导体器件刻蚀方法
CN104733306A (zh) * 2015-04-17 2015-06-24 上海华虹宏力半导体制造有限公司 一种半导体器件刻蚀方法
CN107731739A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107731739B (zh) * 2016-08-12 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN111063616A (zh) * 2019-12-30 2020-04-24 广州粤芯半导体技术有限公司 沟槽的形成方法及刻蚀设备
CN112902870A (zh) * 2021-01-25 2021-06-04 长鑫存储技术有限公司 蚀刻机台的刻蚀缺陷的检测方法
CN112902870B (zh) * 2021-01-25 2023-12-19 长鑫存储技术有限公司 蚀刻机台的刻蚀缺陷的检测方法
WO2023045049A1 (zh) * 2021-09-27 2023-03-30 北京超弦存储器研究院 磁隧道结的刻蚀掩模方法
CN116534791A (zh) * 2023-07-05 2023-08-04 中北大学 一种深盲孔均匀性刻蚀方法
CN116534791B (zh) * 2023-07-05 2023-09-15 中北大学 一种深盲孔均匀性刻蚀方法

Also Published As

Publication number Publication date
CN101593691B (zh) 2011-11-30

Similar Documents

Publication Publication Date Title
CN101593691B (zh) 沟槽的刻蚀方法
JP4690512B2 (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
CN101355047B (zh) 在低介电常数介质层中形成通孔的方法
CN101599445A (zh) 焊垫结构的形成方法
CN101325172A (zh) 低介电常数电介质与铜线的制造方法
CN101364565A (zh) 半导体器件的制造方法
TW417165B (en) Manufacturing method for reducing the critical dimension of the wire and gap
CN100589238C (zh) 形成半导体存储器件位线的方法
JP2005197692A (ja) 半導体素子のデュアルダマシンパターン形成方法
KR100606540B1 (ko) 반도체 소자의 구리 배선 형성 방법
TW200824002A (en) Method for fabricating semiconductor device
CN101246846A (zh) 在半导体器件中形成金属线的方法
CN100435293C (zh) 开口的形成方法以及接触窗的形成方法
TW202201484A (zh) 在微電子工件的處理中euv逆圖案化的方法
CN102693935A (zh) 互连结构的制造方法
CN102097362A (zh) 掩膜层的形成方法及刻蚀方法
CN101866876A (zh) 接触孔的制作工艺
CN101908474B (zh) 在晶圆上制造栅极的方法
CN101593721A (zh) 在叠层介质层中刻蚀开口的方法
CN101261928B (zh) 半导体器件中的保护环及其制造方法
CN101106087A (zh) 用于形成局域金属硅化物的工艺方法
US7585774B2 (en) Method for fabricating metal line of semiconductor device
CN103165515A (zh) 半导体器件的制作方法
CN106611743A (zh) 一种空气隙/铜互连结构的制造方法
CN103094136B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant