CN104733306A - 一种半导体器件刻蚀方法 - Google Patents

一种半导体器件刻蚀方法 Download PDF

Info

Publication number
CN104733306A
CN104733306A CN201510189307.5A CN201510189307A CN104733306A CN 104733306 A CN104733306 A CN 104733306A CN 201510189307 A CN201510189307 A CN 201510189307A CN 104733306 A CN104733306 A CN 104733306A
Authority
CN
China
Prior art keywords
semiconductor device
layer
etching
lithographic method
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510189307.5A
Other languages
English (en)
Other versions
CN104733306B (zh
Inventor
肖培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510189307.5A priority Critical patent/CN104733306B/zh
Publication of CN104733306A publication Critical patent/CN104733306A/zh
Application granted granted Critical
Publication of CN104733306B publication Critical patent/CN104733306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示了一种半导体器件的刻蚀方法，在半导体衬底上依次沉积导电层、隔离层、氧化层、底部消反射涂层以及光刻胶层，将光刻胶层图案化，刻蚀露出的消反射涂层以及部分氧化层，然后使用无氧气的刻蚀气体继续刻蚀，使得半导体器件所有部位表面沉积聚合物，用氧气清洗掉凹槽或凹孔底部表面的聚合物，按照方法需求继续刻蚀。本发明通过在氧化层蚀刻出凹孔或者凹槽后，在孔底或者槽底预留一层氧化层，然后使用无氧气的刻蚀气体进行轰击，当氧化层以及孔底部分物质被刻蚀后，孔底或者槽底以及半导体器件表面产生保护性地聚合物，可以保护防止刻蚀气体刻穿孔底或者槽底，也防止表面的氧化层产生腐蚀，达到有效地保护半导体器件的表面以及蚀刻孔底或者槽底物质层的目的。

Description

一种半导体器件刻蚀方法
技术领域
本发明涉及一种刻蚀方法，特别涉及一种半导体器件刻蚀方法。
背景技术
目前在半导体器件刻蚀方法中，干法刻蚀技术由于其各向异性好，选择比高，可控性、灵活性、重复性好，细线条操作安全，易实现自动化，无化学废液，处理过程未引入污染，洁净度高，正逐渐取代传统的湿法刻蚀技术，但是在干法刻蚀中，光刻胶的厚度以及均匀性会严重影响刻蚀的效果。
现有技术中，当在刻蚀晶圆的接触孔时，由于线路的宽度、距离、以及需要蚀刻孔或者槽的深度等参数微小，因此必须涂覆较薄的光刻胶层，图案化后进行刻蚀，而正因为光刻胶层比较薄，当经过后续方法处理后，光刻胶层容易出现缺损或者变形，导致光刻胶层下方的半导体器件衬底，尤其是氧化层部分会产生腐蚀。
另一方面经研究发现，在进行干法刻蚀时，刻蚀气体会与半导体器件表面产生一种聚合物，但是由于刻蚀气体中含有氧气，随着刻蚀的进行，刻蚀气体中的氧气又会将这层聚合物不断地氧化消耗，重新使半导体器件暴露，刻蚀得以继续进行。
因此，在半导体器件制作方法的过刻蚀这一步中，正因为涂覆的光刻胶层比较薄，如果对于刻蚀出的孔下方的物质层的刻蚀选择比设置比较低，控制性较差的时候，较薄的光刻胶层以及不断轰击半导体器件表面的含氧刻蚀气体往往会导致孔下方物质层被刻穿，使功能层丧失，造成后续半导体器件产生短路或者断路，甚至会使半导体器件完全作废。
针对以上问题，有必要发明一种方法，能够有效地保护半导体器件的表面以及蚀刻孔或者槽的下方物质层，进行精确刻蚀。
发明内容
本发明提供一种半导体器件刻蚀方法，使用无氧气的刻蚀气体对孔底或者槽底进行轰击，使孔底或者槽底以及半导体器件器件表面产生保护性地聚合物，达到有效地保护半导体器件的表面以及蚀刻孔底或者槽底物质层的目的。
为实现上述目的，本发明提供一种半导体器件刻蚀方法，包括以
下步骤：
步骤S1：提供一半导体衬底；
步骤S2：在所述半导体衬底上从下至上依次沉积导电层、隔离层、氧化层、底部消反射涂层以及光刻胶层；
步骤S3：将所述光刻胶层图案化，将待刻槽或者待刻孔部分露出；
步骤S4：依次刻蚀露出的底部消反射涂层以及部分氧化层，形成凹槽或者凹孔；
步骤S5：使用无氧气的刻蚀气体对步骤S3形成的半导体器件进行刻蚀，直到半导体器件所有部位表面沉积一层聚合物；
步骤S6：用氧气清洗掉所述凹槽或者凹孔底部表面聚合物；
步骤S7：按照工艺需求依次刻蚀所述隔离层以及部分导电层；
作为优选，所述光刻胶为深紫外光刻胶。
作为优选，步骤S5中所述无氧气的刻蚀气体主要成分为C5F8、CO、Ar，它们的体积流量比为(8～13)：(150～200)：(400～600)。
作为优选，所述聚合物能够保护半导体器件表面，防止氧化层以及隔离层被刻蚀气体刻蚀。
作为优选，所述隔离层为SiN层，厚度为。
作为优选，步骤S7中所述氧化层与光刻胶层的刻蚀选择比为8～11。
作为优选，步骤S7中所述氧化层与SiN的刻蚀选择比为10～13。
作为优选，所述刻蚀为干法刻蚀。
作为优选，步骤S7中使用的刻蚀气体为含有氧气的刻蚀气体。
作为优选，所述导电层材料为钴硅化物。
与现有技术相比，本发明的有益效果是：本发明通过在氧化层蚀刻出孔或者槽后，在孔底或者槽底预留一层氧化层，然后使用无氧气的刻蚀气体进行轰击，当氧化层以及孔底部分物质被刻蚀后，孔底或者槽底以及半导体器件表面产生保护性的聚合物，这种聚合物碳元素含量较高，而且此时刻蚀气体中不含有氧气，这层聚合物能完好地保留，不会被氧气所消耗，因此可以保护防止刻蚀气体刻穿孔底或者槽底，也防止表面的氧化层产生腐蚀，达到有效地保护半导体器件的表面以及蚀刻孔底或者槽底物质层的目的。
附图说明
图1为本发明提供的刻蚀方法步骤流程图；
图2为本发明提供的半导体器件原始结构图；
图3为刻蚀部分氧化层后的半导体器件结构图；
图4为使用无氧气刻蚀气体刻蚀后的半导体器件结构图；
图5为用氧气清洗聚合物层后的半导体器件结构图；
图6为刻蚀半导体器件衬底后的结构图。
图中：1-CoSi层、2-SiN层、3-氧化层、4-底部消反射涂层、5-光刻胶层，6-聚合物层。
具体实施方式
以下将对本发明的带有一种半导体器件刻蚀方法作进一步的详细描述。
下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图采用非常简化的形式且使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参照图1，本发明提供一种半导体器件刻蚀方法，包括以下步骤：
步骤1：请参照图2，提供一半导体衬底，表面从下至上依次沉积CoSi(钴硅化物)层1、SiN层2、氧化层3、底部消反射涂层4以及光刻胶层5；
步骤2：将光刻胶层5图案化，将待刻槽或者待刻孔部分露出；
步骤4：请参照图3，依次刻蚀露出的底部消反射涂层4以及部分氧化层3，形成凹槽或者凹孔；
步骤5：请参照图4，使用无氧气的刻蚀气体对步骤3形成的半导体器件进行刻蚀，直到半导体器件所有部位表面沉积一层聚合物，这种聚合物碳元素含量较高，而且此时刻蚀气体中不含有氧气，这层聚合物能完好地保留，不会被氧气所消耗，因此可以保护防止刻蚀气体刻穿孔底或者槽底，也防止表面的氧化层产生腐蚀，达到有效地保护半导体器件的表面以及蚀刻孔底或者槽底物质层的目的。；
步骤6：请参照图5，用氧气清洗掉所述凹槽或者凹孔底部表面聚合物层6；
步骤7：请参照图6，按照封装工艺中激光打孔需求或者蚀刻孔工艺需求依次刻蚀所述SiN层2以及部分CoSi层1，以便将半导体的功能层暴露，然后制作线路将功能层引到外部。
较佳地，所述光刻胶5为深紫外光刻胶。
较佳地，步骤4中所述无氧气的刻蚀气体主要成分为C5F8、CO、Ar，它们的体积流量比为(8～13)：(150～200)：(400～600)。
较佳地，所述SiN层2厚度为。
较佳地，步骤6中所述氧化层3与所述光刻胶层5的刻蚀选择比为8～11。
较佳地，步骤6中所述氧化层3与SiN层2的刻蚀选择比为10～13。
较佳地，所述刻蚀为干法刻蚀。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种半导体器件刻蚀方法，其特征在于，包括以下步骤：
步骤(S1)：提供一半导体衬底；
步骤(S2)：在所述半导体衬底上从下至上依次沉积导电层、隔离层、氧化层、底部消反射涂层以及光刻胶层；
步骤(S3)：将所述光刻胶层图案化；
步骤(S4)：依次刻蚀露出的底部消反射涂层以及部分氧化层，形成凹槽或者凹孔；
步骤(S5)：使用无氧气的刻蚀气体进行刻蚀，直到半导体器件所有部位表面沉积一层聚合物；
步骤(S6)：用氧气清洗掉所述凹槽或者凹孔底部表面聚合物；
步骤(S7)：按照工艺需求依次刻蚀所述隔离层以及部分导电层。
2.如权利要求1所述的半导体器件刻蚀方法，其特征在于，所述光刻胶为深紫外光刻胶。
3.如权利要求1所述的半导体器件刻蚀方法，其特征在于，步骤(S5)中所述无氧气的刻蚀气体主要成分为C5F8、CO、Ar，它们的体积流量比为(8～13)：(150～200)：(400～600)。
4.如权利要求3所述的半导体器件刻蚀方法，其特征在于，所述聚合物保护所述半导体器件，防止被刻蚀气体刻蚀。
5.如权利要求1所述的半导体器件刻蚀方法，其特征在于，所述隔离层为SiN层，厚度为
6.如权利要求5所述的半导体器件刻蚀方法，其特征在于，步骤(S7)中所述氧化层与光刻胶层的刻蚀选择比为8～11。
7.如权利要求6所述的半导体器件刻蚀方法，其特征在于，步骤(S7)中所述与氧化层SiN的刻蚀选择比为10～13。
8.如权利要求7所述的半导体器件刻蚀方法，其特征在于，所述刻蚀为干法刻蚀。
9.如权利要求8所述的半导体器件刻蚀方法，其特征在于，步骤(S7)中使用的刻蚀气体为含有氧气的刻蚀气体。
10.如权利要求1所述的半导体器件刻蚀方法，其特征在于，所述导电层材料为钴硅化物。
CN201510189307.5A 2015-04-17 2015-04-17 一种半导体器件刻蚀方法 Active CN104733306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510189307.5A CN104733306B (zh) 2015-04-17 2015-04-17 一种半导体器件刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510189307.5A CN104733306B (zh) 2015-04-17 2015-04-17 一种半导体器件刻蚀方法

Publications (2)

Publication Number Publication Date
CN104733306A true CN104733306A (zh) 2015-06-24
CN104733306B CN104733306B (zh) 2018-01-26

Family

ID=53457101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510189307.5A Active CN104733306B (zh) 2015-04-17 2015-04-17 一种半导体器件刻蚀方法

Country Status (1)

Country Link
CN (1) CN104733306B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635669A (zh) * 2020-12-14 2021-04-09 华虹半导体(无锡)有限公司 电容极板接触孔的刻蚀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073834A1 (en) * 2000-03-24 2001-10-04 Matrix Integrated Systems, Inc. Method for etching sidewall polymer and other residues from the surface of semiconductor devices
CN101593691A (zh) * 2008-05-26 2009-12-02 中芯国际集成电路制造(北京)有限公司 沟槽的刻蚀方法
CN103400762A (zh) * 2013-08-26 2013-11-20 中微半导体设备(上海)有限公司 半导体结构的形成方法
CN103578973A (zh) * 2012-07-29 2014-02-12 中国科学院微电子研究所 氮化硅高深宽比孔的循环刻蚀方法
CN103633014A (zh) * 2012-08-21 2014-03-12 中国科学院微电子研究所 半导体器件制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073834A1 (en) * 2000-03-24 2001-10-04 Matrix Integrated Systems, Inc. Method for etching sidewall polymer and other residues from the surface of semiconductor devices
CN101593691A (zh) * 2008-05-26 2009-12-02 中芯国际集成电路制造(北京)有限公司 沟槽的刻蚀方法
CN103578973A (zh) * 2012-07-29 2014-02-12 中国科学院微电子研究所 氮化硅高深宽比孔的循环刻蚀方法
CN103633014A (zh) * 2012-08-21 2014-03-12 中国科学院微电子研究所 半导体器件制造方法
CN103400762A (zh) * 2013-08-26 2013-11-20 中微半导体设备(上海)有限公司 半导体结构的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635669A (zh) * 2020-12-14 2021-04-09 华虹半导体(无锡)有限公司 电容极板接触孔的刻蚀方法

Also Published As

Publication number Publication date
CN104733306B (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
CN105609471B (zh) 用于垂直nand孔蚀刻的镀覆金属硬掩模
US7271107B2 (en) Reduction of feature critical dimensions using multiple masks
CN1922722B (zh) 减少图案特征的临界尺寸
CN101523567B (zh) 去氟化工艺
KR20190040313A (ko) 유사 원자층 에칭 방법
KR100381885B1 (ko) 미세 게이트 전극을 구비한 반도체 장치의 제조 방법
KR20020061480A (ko) 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치
KR102336347B1 (ko) 붕소-도핑된 비정질 탄소 하드 마스크 및 방법
US7635649B2 (en) Method for manufacturing semiconductor device
CN105225945A (zh) 用于减法金属集成的衬层和阻挡层应用
CN101730930A (zh) 在蚀刻高纵横比结构中降低微负载的方法
KR20110011571A (ko) 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법
US9660185B2 (en) Pattern fortification for HDD bit patterned media pattern transfer
CN102194735B (zh) 一种形成通孔的方法
CN104733306A (zh) 一种半导体器件刻蚀方法
CN109216167A (zh) 图案化方法
CN104505368B (zh) 一种接触孔刻蚀工艺、有机发光显示器件及显示装置
CN106066574A (zh) 图案形成方法
Zarei et al. Metal‐assisted chemical etching for realisation of deep silicon microstructures
CN101169600A (zh) 半导体制造中去除钛或氮化钛层上的光刻胶的方法
Sankaran et al. Integrated feature scale modeling of plasma processing of porous and solid SiO 2. II. Residual fluorocarbon polymer stripping and barrier layer deposition
CN105097579B (zh) 半导体装置的量测方法、蚀刻方法及形成方法
US10534260B2 (en) Pattern formation method
US8901006B2 (en) ARC residue-free etching
CN103279015A (zh) 光刻胶的处理方法以及半导体器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant