CN105225945A - 用于减法金属集成的衬层和阻挡层应用 - Google Patents

用于减法金属集成的衬层和阻挡层应用 Download PDF

Info

Publication number
CN105225945A
CN105225945A CN201510374339.2A CN201510374339A CN105225945A CN 105225945 A CN105225945 A CN 105225945A CN 201510374339 A CN201510374339 A CN 201510374339A CN 105225945 A CN105225945 A CN 105225945A
Authority
CN
China
Prior art keywords
copper
dielectric
deposited
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510374339.2A
Other languages
English (en)
Inventor
吴晖荣
托马斯·约瑟夫·肯尼斯利
纳格拉杰·尚卡尔
沈美华
约翰·霍昂
普利素·沙马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN105225945A publication Critical patent/CN105225945A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及用于减法金属集成的衬层和阻挡层应用。提供了用于通过减法蚀刻和衬层沉积方法来制造金属互连件、线或者通孔的方法和技术。所述方法涉及沉积铜覆盖层、去除铜覆盖层区域以形成图案、处理图案化金属、沉积铜-电介质交界材料以使得铜-电介质交界材料只附着到图案化的铜、在衬底上沉积电介质阻挡层以及在衬底上沉积电介质主体层。

Description

用于减法金属集成的衬层和阻挡层应用
技术领域
本发明总体上涉及半导体制造工艺，具体涉及用于减法金属集成的衬层和阻挡层应用。
背景技术
有效的金属互连件、线和通孔的制造对于半导体器件制造是至关重要的。镶嵌处理已经成为用于形成铜互连件的主要集成电路制造技术。然而，由于要在半导体器件中制造较小的临界尺寸特征，因此传统的金属镶嵌方法可能不适于超出22纳米的先进技术节点。
发明内容
本发明提供了通过减法蚀刻和衬层沉积方法制造互连件、线或通孔的方法。一个方面涉及了一种通过以下步骤处理半导体衬底的方法：在铜覆盖层上执行减法蚀刻以形成特征的图案；处理图案化的铜以减少铜表面；以及在所述衬底上沉积电介质层。
在许多实施方式中，图案包括特征，并且通过沉积所述铜覆盖层所形成的晶粒大小平均大于通过所述减法蚀刻所形成的所述特征的尺寸。在许多实施方式中，所述图案中的线具有介于约5：1和约1：1之间的深宽比。
在不同实施方式中，该方法还包括在执行减法蚀刻之前在所述衬底上沉积一个或者多个下伏层，以使得所述铜覆盖层沉积在所述一个或者多个下伏层上。在许多实施方式中，所述一个或者多个下伏层中的一个包括钽和/或钽氮化物。在不同实施方式中，执行所述减法蚀刻还包括去除所述金属的所述铜覆盖层的区域以形成所述特征。
在不同实施方式中，处理所述图案化的铜还包括将所述铜暴露于还原剂，所述还原剂如氢(H2)、氨(NH3)和氢/氮(H2/N2)。在许多实施方式中，处理所述图案化的铜修复了所述铜的所述表面。在不同实施方式中，所述图案化的铜被暴露于紫外光。在不同实施方式中，使用远程等离子体或原位等离子体来增强所述铜表面修复。在一些实施方式中，图案化的铜被处理并且同时暴露于紫外光。所述处理可以持续进行介于约1秒和约300秒之间的时间。处理期间内的温度可以是介于约100℃和约400℃之间或者介于约200℃和约400℃之间。
在许多实施方式中，沉积所述电介质层包括沉积电介质阻挡层。在一些实施方式中，所述电介质阻挡层包括高k材料，其中k大于或者等于3，或者使得k大于或等于4。在一些实施方式中，所述电介质阻挡层被沉积成具有小于约3nm的厚度。在不同实施方式中，所述电介质层被沉积以留下空气间隙。
在一些实施方式中，该方法包括：在铜覆盖层上执行减法蚀刻以形成特征的图案；处理图案化的铜以减少铜表面；在图案化的铜上选择性地沉积铜-电介质交界层；以及在所述衬底上沉积电介质层。在一些实施方式中，所述铜覆盖层使用光致抗蚀剂作为图案化掩模进行减法蚀刻。在不同实施方式中，所述铜-电介质交界材料是由化学气相沉积或者原子层沉积所沉积的钴。在许多实施方式中，所述铜-电介质交界材料相对于铜的粘合能量为至少约5J/m2或者至少约5J/m2。在一些实施方式中，所述铜-电介质交界材料被沉积成具有小于约或者约的厚度。在一些实施方式中，该方法还包括各向异性蚀刻所述电介质层。所述电介质层可以是电介质阻挡层或者衬层、或者电介质主体层。
在一些实施方式中，该方法包括蚀刻所述电介质层以形成至少一个电介质间隔，其中所述至少一个电介质间隔包含选自由铝氧化物、SiOC、SiNC和硅氧化物构成的组的材料。
另一个方面涉及一种通过下述步骤在半导体衬底上形成金属互连件的方法：在金属覆盖层上执行减法蚀刻以形成特征的图案；处理图案化的金属；在所述金属上选择性地沉积金属-电介质交界层；以及在所述衬底上沉积电介质层。在许多实施方式中，沉积所述电介质层包括沉积电介质阻挡层。在一些实施方式中，所述金属是使用光致抗蚀剂作为图案化掩模进行减法蚀刻的。
另一个方面涉及一种被配置以处理半导体衬底的装置，该装置包括(a)沉积室，其包括：喷头；衬底支撑件；以及一个或者多个气体进口；以及(b)控制器，其用于控制在所述装置中的操作，所述控制器包括用于下述操作的机器可读指令：将蚀刻反应物引入到所述沉积室以在所述衬底上减法蚀刻铜覆盖层以形成特征的图案；将处理反应物引入所述沉积室以减少所述铜表面；引入第一组前体以在所述图案化的铜上选择性地沉积铜-电介质交界材料；以及引入第二组前体以在所述衬底上沉积电介质层。在一些实施方式中，所述控制器包括指令，用于通过沉积光致抗蚀剂、图案化所述光致抗蚀剂以及使用光致抗蚀剂作为掩模蚀刻所述铜来减法蚀刻所述铜覆盖层。
这些和其它方面将根据附图在下面进一步描述。
附图说明
图1是线中生长的金属晶粒的示意图。
图2是描绘用于根据公开的实施方式执行方法的操作的流程图。
图3-6是根据公开的实施方式的衬底的示意图。
图7是根据公开的实施方式的带有晶粒的线的示意图。
图8A-11A和8B-11B是根据公开的实施方式的衬底的示意图。
图12是根据公开的实施方式的适于执行操作的室的示意图。
图13是根据公开的实施方式的适于执行操作的工具的示意图。
具体实施方式
在接下来的描述中，许多具体细节被阐述以提供对所呈现的实施方式的透彻理解。所公开的实施方式可在没有这些具体细节中的一些或全部的情况下被实施。在其它情况下，公知的处理操作没有被详细描述以免不必要地模糊所公开的实施方式。虽然所公开的实施方式将结合具体实施方式进行描述，但应当理解，这并非意图限制所公开的实施方式。
术语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”和“部分制造的集成电路”是可交换地使用的。“部分制造的集成电路”可以是指在集成电路制造的众多阶段中的任意阶段期间的硅或者其它半导体晶片。在半导体器件产业中使用的衬底通常具有200mm或者300mm的直径，但本行业正在朝着采纳450mm直径的衬底发展。本文所提供的流率或者条件是适用于300mm衬底的处理。一个本领域的普通技术人员将理解这些流率可以根据其它尺寸的衬底的需要进行调节。功率水平和流率通常与站的数量和衬底面积成线性比例关系。流率和功率可以以单位面积为基础体现。除了用于在半导体衬底上沉积膜的反应室之外，其它类型的沉积反应器也可以受益于所公开的实施方式。可能由所公开实施方式获益的其它类型的反应器包括用于制造诸如印刷电路板、显示屏等各种产品的这些反应器。
半导体加工经常涉及诸如铜通孔和铜线之类的金属互连件的制造。用于制造铜互连件的常规方法是镶嵌处理。镶嵌处理通常涉及下列通用步骤：(1)在衬底上沉积电介质；(2)蚀刻电介质层以形成沟槽或通孔；(3)任选地沉积阻挡层到沟槽或通孔中；以及(4)用金属(例如铜)填充所述沟槽或通孔。阻挡层的实例包括钽/氮化钽(Ta/TaN)。在一些镶嵌处理中，电介质蚀刻停止层随后被沉积在衬底上以钝化金属通孔。在镶嵌处理的一个实施例中，铜可以通过镶嵌处理沉积到衬底上的电介质层的通孔或沟槽中，并且在形成了铜通孔之后，诸如硅碳氮化物(SiCN)之类的后续电介质层被沉积在电介质层上。
尽管业界已经使用镶嵌处理多年，但对于制造22纳米及其以上的技术节点的金属互连件，镶嵌处理可能不是最佳的。随着器件缩小，特征变得更小，深宽比增大，并且在其中必需填充金属的沟槽和通孔变得更窄。在常规的镶嵌处理中，通过诸如铜电镀(或电铜镀)这样的方法将金属填充在沟槽内，并且金属生长开始出现在沟槽的表面上。其结果是，形成在所得金属特征内的金属晶粒的大小受到该沟槽的相对小的尺寸限制。由于越小的金属晶粒通常具有更高的电阻率，因此通过镶嵌处理在这些较小的临界尺寸的沟槽内所形成的金属互连件具有更高的电阻率，并且因而比预期效果差。
图1示出了通过常规保形沉积处理所沉积的金属的沟槽的横截面。沟槽101填充有具有晶粒边界105的金属103。沟槽101的临界尺寸(CD)是相当狭窄的。因此，它们的生长被限制为大约沟槽101宽度的一半这样的大小。金属的导电率在一定程度上由所沉积的金属的晶粒尺寸来确定。具有较大晶粒尺寸的沉积金属是更具导电性的。这是因为每次电子遇到晶粒边界就会通过金属散射移动。在传输过程中的电子散射降低了材料的导电性。
在金属互连件制造中的另一个担忧是金属电迁移的影响以及由于电迁移所导致的电势交界的空隙形成。当电流运行通过半导体器件并且移动着的电子迫使位于金属和电介质之间交界处的金属原子移动时，电迁移发生在金属和相邻电介质层之间的交界处。这些金属原子从线的一端朝向另一端移动，由此在线的一端形成小的金属原子聚集，并且在电迁移开始处形成空隙。这些空隙会导致电迁移失败。
在金属互连件制造中的另一个担忧是金属扩散的影响。在金属线与电介质相邻的地方，金属离子可能扩散到电介质内，因此降低了电介质的稳定性。
然而，在金属互连件制造中的另一个担忧是在金属互连件和所有其他相邻层之间的粘合性。在标准互连件中，金属互连件的底部与阻挡层相邻，该阻挡层是在形成互连件之前沉积在衬底上的。该阻挡层通常是一个金属衬层。然而，该金属互连件的顶部表面通常邻近于电介质层，并且金属-电介质交界的粘合性低于金属-金属交界的粘合性。在金属-电介质交界处的高粘合能量对于确保更长的设备寿命是非常重要的，从而使得交界处的强力防止金属原子在电流运行时迁移，进而最大限度地减少了电迁移。
选择性覆盖沉积方法已被用于由镶嵌处理所形成的金属互连件上以改善粘合性和减少在金属互连件的顶部表面上的金属-电介质交界附近形成电迁移空隙。铜金属的选择性覆盖的说明在名称为“SELECTIVECAPPINGOFCOPPER”的美国专利No.8,278,216中被描述，该美国专利在此通过引用的方式全文并入本文。在选择性覆盖沉积中，选择性材料是通过电解镀铜在沟槽填充了金属之后进行沉积。选择性材料仅仅沉积在衬底表面的金属部分上，从而使其对于金属具有选择性并且在金属线上形成覆盖物，而没有选择性材料沉积在电介质的表面上。例如，钴可沉积在铜线上，从而使得薄的钴覆盖物形成在铜线的顶部表面上。选择性覆盖形成了与金属的交界，使得金属-金属交界的粘合能量高于金属-电介质交界的粘合能量。然而，较小的金属晶粒仍然存在于线中，从而导致导电互连件较少，并且晶粒边界也会通过晶粒边界扩散导致空隙形成。因此，理想的是制造具有下述特征的金属互连件：大的低电阻率的晶粒、减少了的电迁移、降低了的空隙形成和改善了的粘合性。
本发明提供了用于制造减少了电迁移和改善了粘合性的低电阻率金属互连件的方法。所述方法涉及由减法蚀刻所形成的图案化的金属的处理以及在图案化的金属上的层沉积。由于通过金属覆盖层(blanketmetallayer)沉积形成较大的晶粒，因此所得的金属互连件呈现出较低的电阻率，由于在金属-电介质交界处的沉积层，呈现出减少了的电迁移失效，并且呈现出改进了的交界完整性。本文所述的方法有助于减少金属线或通孔之间的泄漏，保护金属-电介质交界，并且防止线或通孔之间的金属扩散。在所公开的实施例中所使用的术语“线”指的是集成电路制造类型中的一个实例，这可以从本文所描述的方法得到。虽然在随后的讨论中描述了线，但所公开的实施例可以适用于其他类型的特征，例如互连件、通孔和触件。在线和触件中，宽度可以是指从线或触件的一侧到另一侧的最短距离。如本文所用的“尺寸”可以指从特征的一侧到另一侧的距离。下面的公开内容使用术语“铜”，但要理解所公开的实施方式可以适用于其它金属，并且其它化学物质可以适于其它金属互连件的形成。
图2是描绘了在公开的实施方式中所描述的方法操作的流程图。在操作202中，提供衬底到处理室。在许多实施例中，衬底包括电介质层。例如，衬底可以是在硅衬底上部分制成的集成电路。
在操作204中，一个或多个下伏层(诸如阻挡下伏层)可以任选地形成在衬底上。阻挡下伏层可以减少金属离子扩散。因此，在许多实施方式中，如果要被沉积在阻挡下伏层上的金属是易于扩散的，那么一个或多个阻挡下伏层可以在沉积金属之前进行沉积。在待沉积的后续金属是不容易离子扩散的情况下，操作204中的阻挡下伏层沉积可以是可选的。下面的描述假定了阻挡层存在于衬底上。可选的衬层(诸如钽(Ta)或钴(Co))可以沉积在铜和阻挡下伏层之间，以增强粘合性并且避免电迁移失败。
阻挡下伏层的例子包括金属氮化物(例如氮化钽)或金属(如钽)。在一些实施方式中，阻挡下伏层是Ta/TaN衬层。阻挡层的其他实例包括氮化钛/钛(TiN/Ti)或氮化钨/钛(WN/Ti)。在许多实施例中，沉积一个或多个阻挡下伏层。例如，可沉积两个阻挡下伏层，其中一层是氮化钽层，并且第二层是钽层。在一些实施方式中，钽层沉积于氮化钽层的顶部。在许多实施方式中，阻挡下伏层通过物理气相沉积(PVD)、化学气相沉积(CVD)、或原子层沉积(ALD)、或脉冲成核层(PNL)沉积进行沉积。在许多实施方式中，如果待沉积的金属是铜，则Ta/TaN阻挡下伏层是在操作204中沉积的。
在PNL或CVD处理中，衬底可以在真空室中被加热到处理温度，并且随后，可在衬底上沉积非常薄的金属层。此后，例如通过电镀或CVD法，将金属膜的其余部分沉积在籽晶层上。在一些实施方式中，非常薄的金属层是籽晶层。在一般情况下，籽晶层是用于促进随后在其上形成主体材料的薄层。可使用各种处理来形成籽晶层，所述各种处理包括但不限于CVD处理、ALD处理和PNL沉积处理。
在PNL技术中，反应物脉冲通常通过反应物之间的净化气体脉冲从反应室按顺序注入和清洗。第一反应物通常被吸附到衬底上，可用来与下一反应物反应。该过程以循环的方式重复，直到达到期望的厚度。因此，PNL类似于ALD技术。PNL通常与ALD的区别在于它的较高的操作压强范围(大于1托)和它的较高的每循环生长速率(生长率大于1单层膜/循环)。在本文所提供的描述的上下文中，PNL广泛地体现了顺序添加用于半导体衬底上的反应的反应物的任何循环工艺。因此，该概念体现了通常被称为ALD的技术。在本文所提供说明的上下文中，CVD体现了反应物被一起引入到反应器中用于气相反应这样的处理。PNL和ALD处理区别于CVD处理，反之亦然。一旦形成了籽晶层，则金属膜通过CVD沉积。在该操作中，还原剂和前体被引入到沉积室中以在衬底上沉积主体层。惰性载气可用于输送一个或者多个反应物流，其可以是或可以不是预混合的。不同于PNL或ALD处理，这种操作一般涉及使反应物连续流动直到沉积了期望的量。在某些实施方式中，CVD操作可以发生在多个阶段，通过分流的一个或多个反应物流的时间周期使连续的和同步的反应物流的多个时间周期分离。
回到图2，在操作206中，沉积金属覆盖层(如铜覆盖层)以在衬底上形成大的铜晶粒，这些大的铜晶粒随后将被形成到线中。铜晶粒是较大的，因为晶粒不受诸如沟槽的侧壁之类的窄边界限制。在一些实施方式中，铜覆盖层被沉积成具有大于待形成的线的高度的厚度。铜覆盖层可以通过任何常规方法来沉积，诸如铜电镀(例如，通过电化学沉积(ECD))、PVD、CVD、或者在PVD之后进行ECD这样的组合。除了铜，其他金属覆盖层还包括铝和银。
通过PVD沉积铜可以通过以少于约5分钟的时间或介于约1秒至约5分钟之间的时间或小于约1分钟的时间向衬底上溅射铜来执行。无论平面对象或中空阴极磁控管(HCM)对象都可以用作铜源以在衬底上沉积铜覆盖层。可以使用小于约100毫升的体积的载气将铜输送到衬底上。例如，通过PVD沉积铜可包括使用氩作为载气以小于约1分钟的时间在介于约-40℃和约100℃的温度下并且在低于约1×10-6托的室压强下在衬底上溅射铜。
铜覆盖层可以通过PVD和ECD的组合进行沉积。对于PVD部分，铜可使用氩作为载气以小于约100毫升的体积直接溅射在衬底上。PVD部分可以在介于约-40℃和约100℃之间的温度下使用小于约1×10-6托的室内压强执行。PVD可以以小于约1分钟的时间执行。铜(II)硫酸盐(CuSO4)的水溶液可用于ECD。ECD可在室温下在大气压强的室压强下以小于约三分钟的时间执行。通过ECD沉积铜的说明记载在名称为“METHODOFELECTROPLATINGSEMICONDUCTORWAFERUSINGVARIABLECURRENTSANDMASSTRANSFERTOOBTAINUNIFORMPLATEDLAYER”的美国专利No.6074544中，该美国专利在此通过引用的方式全文并入本文。
回到图2，在操作208中，铜覆盖层可以通过诸如化学机械抛光(CMP)或者其他平坦化处理被可选地平坦化。
图3描绘了使用操作202-208所沉积的衬底的层的一个实例的示意图。如图所示，如上面针对图2中的操作204的描述，阻挡下伏层303和305沉积在衬底301上。在某些实施方式中，阻挡下伏层303是氮化钽，而阻挡下伏层305是钽金属衬层。如上面针对操作206的描述，铜覆盖层307沉积在阻挡下伏层305的顶部上。
回到图2，在操作210中，减法蚀刻或减法蚀刻是在铜覆盖层上执行的，以限定具有大晶粒的线。在操作210中，减法蚀刻可以通过任何适当的图案化方法执行。在操作210a-210c中提供了一个实施例。
在操作210a中，一个或多个掩模和/或阻挡层被沉积在铜覆盖层上。阻挡层可以通过CVD、PVD或ALD进行沉积。在许多实施方式中，阻挡层作用为介于铜和用于减法蚀刻铜的掩模之间的屏障。在许多实施方式中，所沉积的掩模中的至少一个是钽/氮化钽金属硬掩模层。在各种实施方式中，阻挡层(如薄的电介质阻挡层)可以沉积在铜覆盖层上，金属掩模层可沉积在电介质阻挡层上，碳层可以沉积在金属掩模上，并且SiON或SiOC层可沉积在碳层上。在一些实例中，薄的电介质阻挡层是SiN或SiCN层。在一些实施方式中，金属掩模是钽或氮化钽或它们的组合。
在操作210b中，在掩模上沉积光致抗蚀剂。光致抗蚀剂可以是带有植入的光活性位点的有机膜，所植入的光活性位点用于将在铜覆盖层上形成的图案。图4描绘了所沉积层的示意性表示，阻挡层或掩模层331位于铜覆盖层307上并且光致抗蚀剂333沉积在阻挡层或掩模层331上。要注意的是，虽然图4描绘了单一的阻挡层或掩模层331，但多个阻挡层和掩模层可以存在于衬底上。随后，可以采用光刻处理来限定在光致抗蚀剂中的图案。
例如，可以采用光刻处理来限定金属在覆盖层上的位置。常规的光刻处理包括：沉积光致抗蚀剂、聚光到光致抗蚀剂上、曝光光致抗蚀剂、以及去除光致抗蚀剂的曝光或未曝光区域，具体取决于光致抗蚀剂是正性光致抗蚀剂还是负性光致抗蚀剂。光刻的所有可能变化是预期的，并且所选择的那个将是适合于在其中实现处理的特定技术节点。例如，可以采用电子束光刻，其中使用电子束代替聚集光来限定图案。应当指出的是，对于某些技术节点，诸如低于22纳米的节点，使用基于浸渍的光刻处理可以是适当的。对于小于10纳米或小于7纳米的节点，使用极紫外光刻可能是适当的。
回到图2，在操作210c中，所述铜覆盖层使用光致抗蚀剂作为掩模进行图案化。在各种实施方式中，该操作包括蚀刻和形成掩模，接着使用掩模蚀刻铜。蚀刻并形成掩模可以包括各种操作，并且可以使用常规技术进行。在一些实施方式中，所沉积的光致抗蚀剂被开发并用于将与光致抗蚀剂紧邻的SiON或SiOC层图案化。在光致抗蚀剂被剥离后，SiON或SiOC图案随后被转印到下伏碳掩模。在一些实施方式中，碳掩模随后被用于蚀刻阻挡金属硬掩模，如沉积在铜上的钽或氮化钽层。钽或氮化钽金属硬掩模随后可以用作蚀刻铜时的掩模。
回到图2，在一些实施方式中，在操作210c中，铜覆盖层通过例如执行干法蚀刻被图案化。在某些实施方式中，蚀刻可在两个阶段中进行：生产稍大线的第一各向异性蚀刻；随后的各向同性蚀刻，以将超出尺寸的线修剪到适当的最终尺寸。这两种蚀刻通常使用气相蚀刻剂执行。
减法蚀刻可使用氦连同其它添加物进行。添加物的实例包括氢(H2)、甲烷(CH4)、氖、氩或它们的组合。氢、氖或氩(如果用作添加气体)可以以介于约0sccm和约200sccm之间或高达1000sccm的流率流入室。甲烷可以以介于约0sccm和约50sccm之间的流率流动。氦可以以介于约200sccm和约1000sccm之间的流率流动。室压强可以是介于约4毫托和约80毫托之间。铜可以使用具有介于约50和约300Vb之间的偏压和介于约500W和约1500W之间的TCP功率的等离子体进行蚀刻。操作210a-210c可在介于约60℃和约120℃之间的温度下进行。
多个步骤可用于铜减法蚀刻。例如，铜可被暴露于具有或没有氢、氦和/或氩作为载气的甲烷基化学物质。随后，铜可暴露于氦连同其它添加物。这两个步骤的多次循环可用于改善沟槽蚀刻深度微加载(microloading)和线边缘粗糙度。
钨互连件背景下的减法蚀刻的详细说明在2013年12月31日授权的题为“SUBTRACTIVEPATTERNINGTODEFINECIRCUITCOMPONENTS”的美国专利No.8617982中所描述，该美国专利通过引用的方式全文并入本文。
图6是由根据操作210所述减法蚀刻形成的图案化的铜线的一个实施例的示意图。铜覆盖层307被减法蚀刻，从而形成图案化的铜307'，其中的每一个图案化的铜307'位于经蚀刻的阻挡下伏层303和305上。在一些实施方式中，图案化的铜307'形成铜线。如图所示，光致抗蚀剂333也被剥离，留下掩模或阻挡层331在图案化的铜307'上。在一些实施方式中，掩模或阻挡层331也被剥离。在各种实施方式中，线具有至少为1：1、至少2：1、或至少3:1、或至少5:1、或至少10：1的深宽比。在一些实施方式中，所述线具有介于约5：1和约1：1之间、或介于约3：1和约1：1之间、或介于约3：1和约2：1之间的长宽比。在许多实施方式中，由减法蚀刻形成的金属线之间的间隔可以在宽度上小于约20nm。例如，图案化的铜可具有所形成的小于约20nm的彼此分开的线。在多种不同的实施方式中，由减法蚀刻产生的线的宽度可以不大于约25nm或不大于约15nm。对于许多应用，通孔或线的宽度是介于约10nm和约20nm之间。应当理解的是，具有由减法蚀刻制成的线或通孔的器件可具有通孔/线宽度和/或深宽比的范围或分布。当然，诸如存储器件之类的器件可具有相同尺寸和/或相同深宽比的许多或所有通孔。
图7是形成在覆盖层715中的晶粒721的一个实施例的示意图，该晶粒721最终成为线719中的晶粒721。金属具有与所沉积的覆盖层715大致相同的形态。所沉积的金属晶粒721在所得的线719中基本上保持完整。所沉积的金属层具有一系列大的晶粒721，正如所指出的，该晶粒721可具有约等于线高度的尺寸。如图1中所示，相比于将铜沉积为覆盖层并且然后减法性地图案化以形成铜线，常规电镀铜填充具有高得多的电阻率。在各种实施方式中，在操作206期间所形成的晶粒可以具有大到约200nm的宽度、或者大到线间间隔宽度的十倍的宽度。
因此，晶粒的高度平均等于线高度的大部分。通常情况下，如图7所示，晶粒尺寸与线高度大致相同。结果，这样金属线明显比镶嵌金属线更具导电性。在一些实施方式中，覆盖膜中的晶粒的平均尺寸显著大于线的横向尺寸。在这种情况下，减法蚀刻导致在线中平均填充有单个金属晶粒的一部分——有效地生成单晶金属填充。然而，对于实现减法蚀刻的益处而言这并不是必需的。在一些实施方式中，晶粒尺寸相比于线尺寸是相当小的。
回到图2，在操作212中，对图案化的铜进行处理以减少铜表面。在一些实施方式中，在处理之前，具有图案化的铜的衬底可以在诸如氦之类的惰性气体环境下被任选地加热。例如，衬底可以在介于约30℃和约250℃之间的温度下加热介于约1秒和约600秒之间的时间。衬底可以被均匀地加热。
在多种实施方式中，在衬底被任选加热之后，对图案化的铜进行处理。在一些实施方式中，处理可以利用UV、等离子体(远程或原位)或它们的任意组合热式地进行。在一些实施方式中，铜是通过将表面暴露于处理气体进行处理。在许多实施方式中，所述处理还原并且潜在地修复铜表面。处理改善了粘合能量并且为随后的沉积提供了更好的表面。对于图案化的铜线而言，处理对于改善铜和相邻层之间的粘合能量是特别重要的，并且还为随后的层沉积提供了更均匀和粘合剂表面。在多种实施方式中，该处理气体是诸如氢(H2)或氨(NH3)之类的还原剂。在一些实施方式中，该处理气体是氢和氮(H2/N2)的混合物。处理气体可以包括惰性气体，如氦。
衬底上的所述图案化的铜的处理可包括用UV光同时照射。UV光可具有介于约190nm和约450nm之间的波长。在一些实施方式中，衬底被暴露于氢和氦，同时用UV光照射介于约1秒和约300秒之间的时间。在一些实施方式中，图案化的铜在用处理气体进行处理之前或者之后暴露于UV光。
处理可以在介于约100℃和约400℃之间或介于约200℃和约400℃之间的温度进行。在一些实施方式中，在约350℃的温度下处理衬底。处理可在介于约0.2托和约50托之间的室压强下进行。在各种实施方式中，在不存在等离子体的条件下进行处理。
在各种实施方式中，在存在等离子体的条件下进行处理。衬底上的图案化的铜的处理可以包括暴露于远程等离子体或原位等离子体。等离子体源可以增强铜还原的有效性或者修复铜表面。供给的功率和频率可足以从供给到处理室的处理气体产生等离子体。在使用射频(RF)双频等离子体的处理中，高频(HF)RF成分通常可在5MHz至60MHz之间，例如为13.56MHz。在存在低频(LF)成分的操作中，LF成分可以是从约100kHz至5MHz、或100kHz至2MHz，例如为430kHz。等离子体功率的范围可以是，例如针对4站式工具中的300mm衬底，HF功率是介于约50W与2500W之间，而LF功率是介于约0W和2500W之间。对于HF功率而言，每衬底面积内的等离子体功率可以是介于约0.018W/cm2和约0.884W/cm2之间，对于LF功率而言，每衬底面积内的等离子体功率可以是介于约0W/cm2和约0.884W/cm2之间。
在操作212之后，在一些实施方式中，可以执行操作214，而在其他实施方式中，可以执行操作254。在操作214中，可为选择性胶衬或选择性胶层的铜-电介质交界材料沉积在衬底上，以使得铜-电介质交界材料只粘附在图案化的铜的表面上。由于铜被减法蚀刻，因此铜-电介质交界材料除了附着到图案化的铜的顶部表面之外还可以附着到侧表面。在没有去除图案化的铜上的掩模或阻挡层的实施方式中，铜-电介质交界材料可以附着到侧表面。铜-电介质交界材料将铜表面基本密封，以防止在图案化的铜的表面附近发生电迁移，从而改善了铜-电介质交界，如果未沉积铜-电介质交界材料，那么所述图案化的铜的表面可能被暴露于电介质材料。铜-电介质交界材料可以通过CVD、ALD或PVD沉积。在许多实施方式中，铜-电介质交界材料是在介于约100℃和约400℃之间或者介于约200℃和约400℃之间的温度下并且在介于约0.01托和约10托之间的压强下沉积。
例如，钴可以通过在CVD处理中引入含钴前体和载气在介于约150℃和约350℃之间的温度下并且在介于约0.5托和约20托之间的压强下在图案化的铜上沉积为铜-电介质交界材料。钴前体的实例包括但不限于：二钴六羰基叔丁基乙炔(CCTBA)、二羰基环戊二烯钴(I)、羰基钴和各种钴脒前体。载气的实例包括氩气、氦气和氮气。在一些实施方式中，CCTBA以介于约0.5sccm和约20sccm之间的流率导入。
图8A提供了沉积在图案化的铜307'上的铜-电介质交界材料309A的示意图，该图案化的铜307'位于衬底301上的阻挡下伏层303和305上。在所描绘的实施方式中，掩模或阻挡层331未去除，所以铜-电介质交界材料309A沉积在图案化的铜307'的侧壁上。铜-电介质交界材料309A可被沉积成具有小于约或介于约和约之间的厚度。在一些实施方式中，铜-电介质交界材料309A被沉积成具有小于约的厚度。值得注意的是，在图8A中所示的层厚度是未按比例绘制的，并且描绘了铜-电介质交界材料309A以更清楚地显示铜-电介质交界材料309A的选择特性。铜-电介质交界材料309A可以具有至少约80％或约100％的台阶覆盖率，从而形成围绕图案化铜的整个暴露表面的连续层。在许多实施方式中，铜-电介质交界材料309A是选择性的，从而使得其沉积到图案化的铜307'的表面上而不会沉积到阻挡下伏层305或303的表面上，也不会形成在掩模或屏障的表面层331上。在一些实施方式中，某些铜-电介质交界材料309A可沉积在阻挡下伏层305或303的暴露侧表面，但总互连件的功能和效果可以不受影响。例如，如果钴沉积在图案化的铜上作为铜-电介质交界材料，并且图案化的铜在钽阻挡下伏层上，并且有些钴沉积在钽阻挡下伏层的暴露侧表面，钴的效果不受影响，因为钽不会扩散。
沉积铜-电介质交界材料的一个优点是，它可能无法在下面的电介质或阻挡层的暴露表面上沉积。如果铜-电介质交界材料将沉积在电介质上，那么铜-电介质交界材料可能引起短路。因此，即使铜-电介质交界材料可能是金属，但其几乎完全沉积在图案化的铜上的选择特性具有不必去除沉积在暴露的电介质表面上的铜-电介质交界材料的优点。
在一些实施方式中，铜-电介质交界材料一般可以对于金属是选择性的。在一些实施方式中，铜-电介质交界材料可以对于铜是选择性的。选来沉积铜-电介质交界材料的化学物质可取决于下伏金属通孔的化学特性。例如，沉积在图案化的铜上的合适的铜-电介质交界材料是钴。
铜-电介质交界具有高粘合能量。粘合能量被定义为足以将一层薄膜从相邻的粘合的膜层拉开或断开的能量。粘合能量可以以每平方米焦耳来测量。对于许多金属-电介质交界，粘合能量为约10J/m2。在许多实施方式中，铜-电介质交界的粘合能量可以是大于约5J/m2或者大于约10J/m2。虽然铜-电介质交界材料可减少在铜-电介质交界处的电迁移，但仍可能发生通过铜-电介质交界材料到电介质的铜扩散，进而使电介质不稳定。因此，如下所述，电介质阻挡层可以随后被沉积在铜-电介质交界材料之上。
再参考图2，在操作216中，电介质阻挡层沉积在铜-电介质交界材料之上。电介质阻挡层可以被沉积，以使得其在图案化的铜之上形成薄的共形层并且还接触在图案化的铜之间的电介质层或阻挡下伏层。电介质阻挡层可以通过CVD、ALD或共形膜沉积(CFD)来沉积。用于沉积处理的前体取决于待沉积的电介质阻挡层的化学性质。例如，对于SiOC电介质阻挡层，合适的前体包括四甲基硅烷和三甲基硅烷。沉积可以是在介于约200℃和约400℃之间的工艺温度并且在介于约0.1托和约5托之间的压强下进行。载气还可以在沉积期间流动。载气的实施例包括氦、二氧化碳(CO2)、氩和氮。在一些实施方式中，依次引入前体(例如，四甲基硅烷)与载气(例如，CO2)。对于连续流，诸如四甲基硅烷之类的前体和载气(例如，CO2)分别以介于约50sccm和约500sccm之间和介于约2000sccm和约5000sccm之间的流率被沉积。在多种不同的实施方式中，电介质阻挡层的沉积可以是热式的(例如，无等离子体)。
图9A是沉积在掩模331(其在一些实施方式中，可能不存在)和铜-电介质交界材料309A之上的电介质阻挡层311的示意图。铜-电介质交界材料309A被覆盖在图案化的铜307'的表面上和全部在衬底301上，该图案化的铜307'位于全部在衬底301上的阻挡下伏层305和303的顶部上。电介质阻挡层311可包括任何高k的电介质化学物质。例如，电介质阻挡层311可以包括SiCN、SiON、AlN或SiOC。在一些实施方式中，电介质阻挡层311是铝氧化物或硅氧化物层。在各种实施方式中，电介质阻挡层311可具有大于或等于4的k值。在一些实施方式中，电介质阻挡层311是有选择性的。在各种实施方式中，电介质阻挡层311是没有选择性的。电介质阻挡层311保护金属免受氧化，并且还防止铜线的铜扩散。在某些实施方式中，SiCN的电介质阻挡层311沉积在钴的铜-电介质交界材料309的顶部，该铜-电介质交界材料309成为图案化的铜307'的表面的衬层。在许多实施方式中，电介质阻挡层311小于约3nm，例如为约2nm。在各种不同的实施方式中，电介质阻挡层具有至少80％的台阶覆盖率或约100％的台阶覆盖率。
回到图2，在操作218中，电介质阻挡层和阻挡下伏层被各向异性蚀刻，从而使得电介质阻挡层和阻挡下伏层的水平表面被向下朝向电介质衬底地去除。可以使用诸如反应离子蚀刻之类的任何常规各向异性蚀刻方法。图10A是经蚀刻的下伏层303和305的示意图。要注意的是，电介质阻挡层311的水平部分已被从掩模331和阻挡下伏层305和303上移除以形成介电间隔311'而衬底301此时是暴露的。
回到图2，在操作220中，电介质主体层随后被任选地沉积在衬底上。电介质主体层可以通过CVD、ALD、CFD或旋涂的方法沉积。在许多实施方式中，主体层是低k电介质。例如，电介质主体层可以是旋涂的有机聚合物。在许多实施方式中，在沉积了电介质主体层后，可以在衬底上执行CMP。
电介质沉积可以根据任何合适的技术执行，包括任何几种已知的处理，该已知的处理包括基于CVD、ALD以及CFD的处理。合适的实例在例如美国专利No.6596654；7629227；8557712以及美国申请No.14/074596中进行了描述，涉及电介质沉积技术的这些美国专利和申请的公开内容通过引用的方式被并入本文。在一些实施方式中，电介质主体层被沉积以填充金属线之间的间隔。图11A是衬底301的示意性表示，其中电介质主体层313沉积在电介质阻挡层311之上以填充图案化的铜307'之间的间隙，该图案化的铜307'选择性地覆盖有铜-电介质交界材料309A。
在一些实施方式中，电介质主体层被沉积以便在金属线之间有意地留下空气间隙，而在电介质阻挡层上具有小于约90％的台阶覆盖率。不受限于特定的理论，但认为，金属线之间的空气间隙降低了电介质主体层的电容以改善效率。
图11B是衬底301的示意性表示，其中电介质主体层323被沉积于在图案化的铜307'之间具有空气间隙315的电介质阻挡层311之上，该图案化的铜307'选择性地覆盖有铜-电介质交界材料309A。要注意的是，在一些实施方式中，电介质主体层323仍然可以沉积在电介质阻挡层311的一些表面上，但台阶覆盖率可小于约90％。
回到图2，替代地，在操作212中对图案化的铜进行了处理之后，在操作254中可沉积电介质衬层。电介质衬层可以是如上面列出的任何合适的电介质。电介质衬层可以具有与阻挡下伏层的厚度类似的厚度，但使用CVD或ALD方法保形地沉积在衬底上。电介质衬层的材料可以包括铝氧化物或硅氧化物或它们的任意组合。图8B是保形地沉积在图案化的铜307'和掩膜331之上的电介质衬层309B的一个实施例的示意图。在一些实施方式中，掩模331在沉积电介质衬层309B之前已经被去除。
回到图2，在操作256中，蚀刻阻挡下伏层，并且电介质衬层被各向异性蚀刻以形成电介质间隔。氢和诸如CF4、NF3或CHF3之类的卤素化学物可以用来打开衬层和阻挡物并且凹进低k电介质。氢和卤素化学物可以以介于约0sccm和约500sccm之间的流率流动至室。载气可包括氦、氖或氩。氩和氖可以以介于约0sccm和约500sccm之间的流率流动，而氦可以以介于约0sccm和1000sccm之间的流率流动。在一些实施方式中，氮是以介于约0sccm和约200sccm之间的流率使用。室压强可以是介于约2毫托至约80毫托之间。卤素可以通过具有有介于约20伏和约400伏之间的偏压的介于约200W和约1500W之间的TCP功率的等离子体激活。衬层打开以及阻挡物打开和低k凹进可以在介于20℃和约120℃之间的温度下进行。在衬层打开期间，铜可以通过预先沉积在图案化的铜上的电介质阻挡层来保护。使用卤素化学物，阻挡物随后可以使用各种处理进行蚀刻以凹进电介质。
图9B是暴露的衬底301的示意图，其中阻挡底层303和305的水平部分已被去除，并且掩模331上的电介质衬层309B的水平部分也已被去除，以形电介质间隔309B'。在不存在掩模331的一些实施方式中，图案化的铜307'的顶表面可以露出。
在操作258中，电介质主体层随后被任选地沉积在衬底上。电介质主体层沉积的条件可以是上面针对操作220所述的任意条件。图10B是沉积在衬底上的电介质主体层313的示意图。
装置
本文中的方法可以在从不同供应商可得的各种类型的沉积装置中执行。合适的装置实施例包括来自LamResearch公司(Fremont,CA)的SABRETM电化学沉积(ECD)产品、Vector(PECVD)产品、Concept-1AltusTM、Concept2AltusTM、Concept-2Altus-STM、Concept3AltusTM沉积系统以及AltusMaxTM，或任何各种其它商购的ECD、CVD和/或PVD工具。在一些情况下，PNL/CVD处理可在多个沉积站顺序地执行。
在一些实施方式中，铜-电介质交界材料例如通过CVD法沉积。例如，钴胶层可在第一站通过CVD沉积在图案化的铜上，该第一站是位于单个沉积室中的二个、五个或更多的沉积站中的一个。替代地，第一站可以被用于处理衬底上的图案化的铜。在一些实施方式中，铜-电介质交界材料可在独立模块中沉积。
例如通过在第二站处的脉冲处理，第二站随后可用于沉积电介质阻挡层。因此，在第二站，使用在衬底表面上生成本地化环境的独立气体供应系统，将处理气体引入到半导体衬底的表面。在一些实施方式中，所有四个站都可以用于沉积电介质阻挡层。
通过CVD法沉积电介质层可在一个或多个站处执行。两个或多个站可以被用于在并行处理中执行CVD。可替代地，衬底可以指引以使得CVD操作在两个或两个以上的站处顺序地执行。
在图12中描述了沉积站1200的一个实例，其包括衬底支撑件1202和喷头1203。加热器可以设置在基架部1201。每个沉积站包括加热的衬底支撑件和喷头、分散板或其它气体进口。在一些实施方式中，沉积站1200可包括诸如射频(RF)等离子体之类的等离子体发生器。
图13是适合于进行铜-电介质交界材料和介质阻挡层淀积处理的处理系统的方框图。该系统1300包括传输模块1303。传输模块1303提供干净加压环境，以最大程度地减少待处理的衬底在不同反应模块之间移动时受到污染的风险。多站反应器1309安装在传输模块1303上，该多站反应器1309能够执行衬底处理、CVD沉积和CFD沉积。室1309可包括可顺序地执行这些操作的多个站1311、1313、1315和1317。例如，室1309可被配置成使得站1311执行处理，站1313执行铜-电介质交界材料的CVD沉积，站1315执行电介质阻挡层的CFD沉积，而站1317执行电介质主体层的CVD沉积。
一个或多个单站式或多站式模块1307也安装在传送模块1303上，该模块1307能够执行等离子体或化学(非等离子体)预清洗。该模块也可以被用于各种其它操作，例如，铜-电介质交界材料层的沉积。系统1300还包括一个或多个(在此情况下为两个)衬底源模块1301，衬底在处理之前和之后被存储在该衬底源模块1301中。大气传送室1319中的大气机械手(未示出)首先将衬底从源模块1301移动至装载锁定件1321。在传送模块1303内的衬底传送装置(一般为机器手单元)将衬底从装载锁定件1321移动到传送模块1303上安装的模块之上或者之间。在一些实施方式中，铜-电介质交界材料可在模块1307中沉积。
在各种实施方式中，系统控制器1329被用来控制沉积期间的处理条件。控制器1329通常包括一个或多个存储设备和一个或多个处理器。处理器可以包括CPU或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等。
控制器1329可以控制沉积装置的所有活动。该系统控制器1329执行包括指令集的系统控制软件，该指令集用于控制定时、气体混合物、室压强、室温度、衬底温度、射频(RF)功率电平(如果适用)、衬底卡持或支撑位置和特定处理的其他参数。存储在连接到控制器1329的存储器装置的其它计算机程序可以在一些实施方式中使用。可选地，控制逻辑可以被硬编码在控制器中。专用集成电路、可编程逻辑器件(例如，现场可编程门阵列或FPGA)器件等可用于这些目的。在下面的讨论中，无论使用“软件”还是“代码”，功能上相当的硬编码逻辑都可以被适当地使用。
用户接口可与控制器1329相关联。用户接口可以包括显示屏、装置和/或处理条件的图形软件显示、以及诸如定点设备、键盘、触摸屏、麦克风等用户输入设备。
系统控制逻辑可以以任何合适的方式进行配置。在一般情况下，逻辑可在硬件和/或软件中设计或配置。用于控制驱动电路的指令可被硬编码或者作为软件提供。指令可以由“编程”提供。这样的编程被理解为包括任何形式的逻辑，其包括在数字信号处理器中的硬编码逻辑、专用集成电路以及具有作为硬件实现的特定算法的其他设备。编程也被理解为包括可以在通用处理器上执行的软件或固件指令。系统控制软件可以以任何合适的计算机可读编程语言进行编码。
用于控制胶层前体流、载气流和电介质层前体流和在处理序列中的气体处理的计算机程序代码可以用任何常规的计算机可读编程语言进行编写：例如，汇编语言、C、C++、Pascal、Fortran或其它。编译的对象代码或脚本由处理器执行以执行在程序中识别的任务。还如所指出的，程序代码可被硬编码。
控制参数涉及诸如处理气体组成和流率、温度、压强、冷却气体压强、衬底温度以及室壁温度之类的处理条件。这些参数以配方的形式被提供给用户，并且可以利用用户接口进行输入。
用于监控处理的信号可以由系统控制器1329的模拟和/或数字输入连接提供。用于控制处理的信号通过沉积装置1300的模拟和数字输出连接件输出。
系统软件可以以许多不同的方式设计或配置。例如，可以写入不同的室组件子程序或控制对象，以控制根据所公开的实施方式执行沉积处理所需要的室组件的操作。用于此目的的程序或者程序段的实施例包括衬底定位代码、工艺气体控制代码、压力控制代码以及加热器控制代码。
衬底定位程序可包括用于控制室组件的程序代码，该室组件用于将衬底加载到基架或卡盘上并且用于控制衬底和室的诸如气体进口和/或靶室之类的其它部分之间的间距。
工艺气体控制程序可包括用于控制气体组成和流率并且用于在沉积之前任选地使气体流入室中以稳定室内压力的代码。压力控制程序可以包括用于通过调节例如室的排气系统中的节流阀来控制室中压力的代码。加热器控制程序可包括用于控制流到用于加热衬底的加热单元的电流的代码。替代地，加热器控制程序可控制诸如氦之类的传热气体到衬底卡盘的输送。等离子体控制程序可包括用于根据本文的实施方式在一个或多个处理站处设置RF功率水平和曝光时间的代码。
在沉积期间可被监控的室传感器的示例包括位于基架或卡盘中的质量流量控制器、压强传感器(比如压强计)和热电耦。经恰当编程的反馈和控制算法可与来自这些传感器的数据一起用来维持希望的工艺条件。
前述内容描述了所公开的实施方式在单或多室半导体处理工具中的实施。本文所述的装置和工艺可结合光刻图案化工具或工艺用于例如半导体器件、显示器、LED、光伏板等的制造或生产。通常但不是必须，这种工具/工艺会在通用制造设施中被一起使用或执行。膜的光刻图案化通常包括下列步骤中的一些或全部，每个步骤具有若干可用工具：(1)使用旋涂或喷涂工具将光致抗蚀剂施加到工件(即衬底)上；(2)使用热板或炉子或UV固化工具固化光致抗蚀剂；(3)使用诸如步进式晶片曝光器之类的工具将光致抗蚀剂暴露于可见光或UV光或x射线；(4)使用诸如湿式工作台之类的工具将抗蚀剂显影以便选择性地去除抗蚀剂从而使其图案化；(5)通过使用干法或等离子体辅助蚀刻工具将抗蚀剂图案转印到下层膜或工件中；以及(6)使用诸如RF或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。
结论
虽然出于清楚理解的目的对前述实施方式进行了一定程度的详细描述，但应当理解，某些改变和修改可在所附权利要求的范围内进行。应当注意，实现所呈现的实施方式的工艺、系统、以及装置有许多替代方式。据此，所呈现的实施方式应当被视为说明性的而非限制性的，且这些实施方式并不受限于此处给出的细节。

Claims (25)

1.一种处理半导体衬底的方法，该方法包括：
在铜覆盖层上执行减法蚀刻以形成特征的图案；
处理图案化的铜以减少铜表面；以及
在所述衬底上沉积电介质层。
2.根据权利要求1所述的方法，其还包括将所述图案化的铜暴露于紫外光。
3.根据权利要求1所述的方法，其还包括在所述图案化的铜上选择性沉积铜-电介质交界材料。
4.根据权利要求1所述的方法，其中处理所述图案化的铜还包括同时将所述图案化的铜暴露于紫外光。
5.根据权利要求1所述的方法，其中处理所述图案化的铜还包括将所述衬底暴露于远程等离子体或原位等离子体。
6.根据权利要求1所述的方法，其还包括各向异性蚀刻所述电介质层。
7.根据权利要求1所述的方法，其中所述图案包括特征，并且其中通过沉积所述铜覆盖层所形成的晶粒大小平均大于通过所述减法蚀刻所形成的所述特征的尺寸。
8.根据权利要求1所述的方法，其中执行所述减法蚀刻包括去除所述铜覆盖层的区域以形成所述特征。
9.根据权利要求1所述的方法，其中处理所述图案化的铜还包括将所述铜暴露于还原剂，所述还原剂是选自由氢(H2)、氨(NH3)和氢/氮(H2/N2)构成的组。
10.根据权利要求1所述的方法，其中沉积所述电介质层留下了空气间隙。
11.根据权利要求1所述的方法，其还包括蚀刻所述电介质层以形成至少一个电介质间隔，其中所述至少一个电介质间隔包含选自由铝氧化物、SiOC、SiNC和硅氧化物构成的组的材料。
12.根据权利要求4所述的方法，其中以介于约1秒和约300秒之间的时间处理所述图案化的铜。
13.根据权利要求1-11中任一项所述的方法，其中在介于约200℃和约400℃之间的温度下处理所述图案化的铜。
14.根据权利要求1-11中任一项所述的方法，其还包括在执行减法蚀刻之前在所述衬底上沉积一个或者多个下伏层，其中所述铜覆盖层沉积在所述一个或者多个下伏层上。
15.根据权利要求14所述的方法，其中所述一个或者多个下伏层中的一个包括钽和/或钽氮化物。
16.根据权利要求3所述的方法，其中所述铜-电介质交界材料是通过化学气相沉积沉积的钴。
17.根据权利要求3所述的方法，其中所述铜-电介质交界材料相对于铜的粘合能量为至少约5J/m2。
18.根据权利要求3所述的方法，其中所述铜-电介质交界材料被沉积成具有小于约的厚度。
19.根据权利要求1-11中任一项所述的方法，其中所述图案中的线具有介于约5：1和约1：1之间的深宽比。
20.根据权利要求3所述的方法，沉积所述电介质层包括沉积电介质阻挡层。
21.根据权利要求20所述的方法，其中所述电介质阻挡层包括高k材料，并且其中k大于或者等于3。
22.根据权利要求20所述的方法，其中所述电介质阻挡层被沉积成具有小于约3nm的厚度。
23.一种处理半导体衬底的方法，该方法包括：
在金属覆盖层上执行减法蚀刻以形成特征的图案；
处理图案化的金属；
在所述金属上选择性地沉积金属-电介质交界层；以及
在所述衬底上沉积电介质层。
24.根据权利要求23所述的方法，其中沉积所述电介质层包括沉积电介质阻挡层。
25.一种被配置以处理半导体衬底的装置，该装置包括：
(a)沉积室，其包括：
喷头；
衬底支撑件；以及
一个或者多个气体进口；以及
(b)控制器，其用于控制在所述装置中的操作，所述控制器包括用于下述操作的机器可读指令：
将蚀刻反应物引入到所述沉积室以在所述衬底上减法蚀刻铜覆盖层以形成特征的图案；
将处理反应物引入所述沉积室以减少所述铜表面；
引入第一组前体以在所述图案化的铜上选择性地沉积铜-电介质交界材料；以及
引入第二组前体以在所述衬底上沉积电介质层。
CN201510374339.2A 2014-06-30 2015-06-30 用于减法金属集成的衬层和阻挡层应用 Pending CN105225945A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/320,245 2014-06-30
US14/320,245 US9899234B2 (en) 2014-06-30 2014-06-30 Liner and barrier applications for subtractive metal integration

Publications (1)

Publication Number Publication Date
CN105225945A true CN105225945A (zh) 2016-01-06

Family

ID=54931313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510374339.2A Pending CN105225945A (zh) 2014-06-30 2015-06-30 用于减法金属集成的衬层和阻挡层应用

Country Status (4)

Country Link
US (2) US9899234B2 (zh)
KR (1) KR102432484B1 (zh)
CN (1) CN105225945A (zh)
TW (1) TWI665760B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978510A (zh) * 2016-10-21 2018-05-01 朗姆研究公司 通过减少和去除金属氧化物形成接触和互连的系统和方法
CN111133568A (zh) * 2017-09-22 2020-05-08 朗姆研究公司 用于防止蚀刻重分布层的重分布层制造的系统和方法
CN111615742A (zh) * 2017-11-21 2020-09-01 朗姆研究公司 针对关键尺寸控制在单一等离子体室中的原子层沉积和蚀刻

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
US20170040257A1 (en) 2015-08-04 2017-02-09 International Business Machines Corporation Hybrid subtractive etch/metal fill process for fabricating interconnects
CN106653678A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(上海)有限公司 导电插塞结构及其形成方法
CN105789218A (zh) * 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
TW201819665A (zh) 2016-09-10 2018-06-01 美商應用材料股份有限公司 用於選擇性沉積之選擇性改良的原位預清潔
US10727114B2 (en) * 2017-01-13 2020-07-28 International Business Machines Corporation Interconnect structure including airgaps and substractively etched metal lines
US10141509B2 (en) * 2017-03-30 2018-11-27 International Business Machines Corporation Crossbar resistive memory array with highly conductive copper/copper alloy electrodes and silver/silver alloys electrodes
US11404313B2 (en) 2017-04-26 2022-08-02 Applied Materials, Inc. Selective tungsten deposition at low temperatures
US10020183B1 (en) * 2017-06-29 2018-07-10 Lam Research Corporation Edge roughness reduction
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10520923B2 (en) * 2018-05-22 2019-12-31 Mantle Inc. Method and system for automated toolpath generation
US10847376B2 (en) * 2018-06-28 2020-11-24 Sandisk Technologies Llc In-situ deposition and etch process and apparatus for precision patterning of semiconductor devices
US10991651B1 (en) * 2020-03-03 2021-04-27 Nanya Technology Corporation Interconnection structure having reduced capacitance and method of manufacturing the same
US11171044B1 (en) 2020-05-08 2021-11-09 International Business Machines Corporation Planarization controllability for interconnect structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410442B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Mask-less differential etching and planarization of copper films
US20030022487A1 (en) * 2001-07-25 2003-01-30 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US20090269507A1 (en) * 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
CN103081089A (zh) * 2010-08-31 2013-05-01 东京毅力科创株式会社 半导体装置的制造方法
US8617982B2 (en) * 2010-10-05 2013-12-31 Novellus Systems, Inc. Subtractive patterning to define circuit components

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110760A (en) 1990-09-28 1992-05-05 The United States Of America As Represented By The Secretary Of The Navy Method of nanometer lithography
US6285082B1 (en) 1995-01-03 2001-09-04 International Business Machines Corporation Soft metal conductor
US5695810A (en) 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6153519A (en) 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
KR19990016355A (ko) 1997-08-14 1999-03-05 구본준 반도체소자의 금속배선 및 그 형성방법
US7244677B2 (en) 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6323131B1 (en) 1998-06-13 2001-11-27 Agere Systems Guardian Corp. Passivated copper surfaces
JP3631392B2 (ja) 1998-11-02 2005-03-23 株式会社神戸製鋼所 配線膜の形成方法
KR100304962B1 (ko) 1998-11-24 2001-10-20 김영환 텅스텐비트라인형성방법
JP3459372B2 (ja) 1999-03-18 2003-10-20 株式会社神戸製鋼所 配線膜の形成方法
US6340633B1 (en) 1999-03-26 2002-01-22 Advanced Micro Devices, Inc. Method for ramped current density plating of semiconductor vias and trenches
US6342733B1 (en) 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
EP1342075B1 (en) 2000-12-11 2008-09-10 President And Fellows Of Harvard College Device contaning nanosensors for detecting an analyte and its method of manufacture
US7589017B2 (en) 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US7335153B2 (en) 2001-12-28 2008-02-26 Bio Array Solutions Ltd. Arrays of microparticles and methods of preparation thereof
US6943105B2 (en) 2002-01-18 2005-09-13 International Business Machines Corporation Soft metal conductor and method of making
US6899816B2 (en) 2002-04-03 2005-05-31 Applied Materials, Inc. Electroless deposition method
US6614116B1 (en) 2002-06-04 2003-09-02 Micron Technology, Inc. Buried digit line stack and process for making same
US7264846B2 (en) 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US6670682B1 (en) 2002-08-29 2003-12-30 Micron Technology, Inc. Multilayered doped conductor
JP2006504136A (ja) 2002-10-21 2006-02-02 ナノインク インコーポレーティッド ナノメートル・スケール設計構造、その製造方法および装置、マスク修復、強化、および製造への適用
US6930034B2 (en) 2002-12-27 2005-08-16 International Business Machines Corporation Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence
US6753248B1 (en) 2003-01-27 2004-06-22 Applied Materials, Inc. Post metal barrier/adhesion film
US20050119725A1 (en) 2003-04-08 2005-06-02 Xingwu Wang Energetically controlled delivery of biologically active material from an implanted medical device
US6844258B1 (en) 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
US20050129843A1 (en) 2003-12-11 2005-06-16 Xerox Corporation Nanoparticle deposition process
WO2005060668A2 (en) 2003-12-18 2005-07-07 The Trustees Of Columbia University In The City Ofnew York Methods of modifying surfaces
US7030016B2 (en) 2004-03-30 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post ECP multi-step anneal/H2 treatment to reduce film impurity
US7259061B2 (en) 2004-07-15 2007-08-21 Infineon Technologies Ag Method for forming a capacitor for an integrated circuit and integrated circuit
US20060292846A1 (en) 2004-09-17 2006-12-28 Pinto Gustavo A Material management in substrate processing
JP2006093357A (ja) 2004-09-22 2006-04-06 Ebara Corp 半導体装置及びその製造方法、並びに処理液
US7879710B2 (en) 2005-05-18 2011-02-01 Intermolecular, Inc. Substrate processing including a masking layer
WO2006058034A2 (en) 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
US20060113675A1 (en) 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
US7405481B2 (en) 2004-12-03 2008-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Glue layer for adhesion improvement between conductive line and etch stop layer in an integrated circuit chip
US7749299B2 (en) 2005-01-14 2010-07-06 Cabot Corporation Production of metal nanoparticles
WO2006124769A2 (en) 2005-05-13 2006-11-23 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of The University Of Oregon Method for functionalizing surfaces
TW200741960A (en) 2005-05-13 2007-11-01 Cambrios Technologies Corp Seed layers, cap layers, and thin films and methods of making thereof
US7429532B2 (en) 2005-08-08 2008-09-30 Applied Materials, Inc. Semiconductor substrate process using an optically writable carbon-containing mask
KR100799119B1 (ko) 2005-08-29 2008-01-29 주식회사 하이닉스반도체 반도체메모리소자 제조 방법
US8278216B1 (en) 2006-08-18 2012-10-02 Novellus Systems, Inc. Selective capping of copper
US7601604B2 (en) 2006-10-12 2009-10-13 Atmel Corporation Method for fabricating conducting plates for a high-Q MIM capacitor
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
KR20080076236A (ko) 2007-02-15 2008-08-20 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US8039379B1 (en) 2007-07-02 2011-10-18 Novellus Systems, Inc. Nanoparticle cap layer
US7994640B1 (en) 2007-07-02 2011-08-09 Novellus Systems, Inc. Nanoparticle cap layer
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US7732922B2 (en) 2008-01-07 2010-06-08 International Business Machines Corporation Simultaneous grain modulation for BEOL applications
US7843063B2 (en) 2008-02-14 2010-11-30 International Business Machines Corporation Microstructure modification in copper interconnect structure
US7858510B1 (en) 2008-02-28 2010-12-28 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US7741226B2 (en) 2008-05-06 2010-06-22 International Business Machines Corporation Optimal tungsten through wafer via and process of fabricating same
US8293647B2 (en) 2008-11-24 2012-10-23 Applied Materials, Inc. Bottom up plating by organic surface passivation and differential plating retardation
US8129270B1 (en) 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US20100144140A1 (en) 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US8119527B1 (en) 2009-08-04 2012-02-21 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
EP2462148A1 (en) 2009-08-07 2012-06-13 Sigma-Aldrich Co. LLC High molecular weight alkyl-allyl cobalttricarbonyl complexes and use thereof for preparing dielectric thin films
US9330939B2 (en) 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US8586473B1 (en) 2012-06-26 2013-11-19 GlobalFoundries, Inc. Methods for fabricating integrated circuits with ruthenium-lined copper
US9169556B2 (en) 2012-10-11 2015-10-27 Applied Materials, Inc. Tungsten growth modulation by controlling surface composition
US8623758B1 (en) 2012-10-22 2014-01-07 Globalfoundries Inc. Subtractive metal multi-layer barrier layer for interconnect structure
US9514983B2 (en) 2012-12-28 2016-12-06 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US9153482B2 (en) 2014-02-03 2015-10-06 Lam Research Corporation Methods and apparatus for selective deposition of cobalt in semiconductor processing
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
US9349637B2 (en) 2014-08-21 2016-05-24 Lam Research Corporation Method for void-free cobalt gap fill
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US9570320B2 (en) * 2014-10-09 2017-02-14 Lam Research Corporation Method to etch copper barrier film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410442B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Mask-less differential etching and planarization of copper films
US20030022487A1 (en) * 2001-07-25 2003-01-30 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US20090269507A1 (en) * 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
CN103081089A (zh) * 2010-08-31 2013-05-01 东京毅力科创株式会社 半导体装置的制造方法
US8617982B2 (en) * 2010-10-05 2013-12-31 Novellus Systems, Inc. Subtractive patterning to define circuit components

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978510A (zh) * 2016-10-21 2018-05-01 朗姆研究公司 通过减少和去除金属氧化物形成接触和互连的系统和方法
CN107978510B (zh) * 2016-10-21 2023-06-23 朗姆研究公司 通过减少和去除金属氧化物形成接触和互连的系统和方法
CN111133568A (zh) * 2017-09-22 2020-05-08 朗姆研究公司 用于防止蚀刻重分布层的重分布层制造的系统和方法
CN111133568B (zh) * 2017-09-22 2024-04-09 朗姆研究公司 用于防止蚀刻重分布层的重分布层制造的系统和方法
CN111615742A (zh) * 2017-11-21 2020-09-01 朗姆研究公司 针对关键尺寸控制在单一等离子体室中的原子层沉积和蚀刻

Also Published As

Publication number Publication date
KR20160002393A (ko) 2016-01-07
US10199235B2 (en) 2019-02-05
KR102432484B1 (ko) 2022-08-12
US20150380272A1 (en) 2015-12-31
TW201614770A (en) 2016-04-16
TWI665760B (zh) 2019-07-11
US9899234B2 (en) 2018-02-20
US20180211846A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
CN105225945A (zh) 用于减法金属集成的衬层和阻挡层应用
US10784086B2 (en) Cobalt etch back
TWI724998B (zh) 用於無空隙鈷間隙塡充的方法
TWI712107B (zh) 具有成核抑制的特徵部填充
JP6832057B2 (ja) 垂直ｎａｎｄホールエッチングのためのめっき金属ハードマスク
TWI627676B (zh) 於不同尺寸特徵部內之無空穴鎢塡充物
US20170018439A1 (en) Metal removal with reduced surface roughness
TW201719756A (zh) 蝕刻製程中施加脈衝予射頻功率以提升鎢間隙填充功能
US20170040214A1 (en) Atomic layer etching of tungsten for enhanced tungsten deposition fill
US11935758B2 (en) Atomic layer etching for subtractive metal etch
CN107644835A (zh) 用于增强自底向上特征填充的原子层蚀刻
CN105762073A (zh) 用于各向异性钨蚀刻的方法和装置
JP2021534589A (ja) 高アスペクト比エッチングのための金属含有パシベーション
KR20180071174A (ko) 리모트 플라즈마 프로세스를 위한 챔버 컨디셔닝
CN107424955B (zh) 用于钴的锰阻挡层和粘附层
JP2022506438A (ja) エッチングチャンバーにおける方向性堆積
CN103189964A (zh) 钽的离子诱导原子层沉积
US10147613B2 (en) Neutral beam etching of Cu-containing layers in an organic compound gas environment
US7214327B2 (en) Anisotropic dry etching of Cu-containing layers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160106

RJ01 Rejection of invention patent application after publication