JP3631392B2 - 配線膜の形成方法 - Google Patents

配線膜の形成方法 Download PDF

Info

Publication number
JP3631392B2
JP3631392B2 JP06392199A JP6392199A JP3631392B2 JP 3631392 B2 JP3631392 B2 JP 3631392B2 JP 06392199 A JP06392199 A JP 06392199A JP 6392199 A JP6392199 A JP 6392199A JP 3631392 B2 JP3631392 B2 JP 3631392B2
Authority
JP
Japan
Prior art keywords
film
metal material
copper
insulating film
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06392199A
Other languages
English (en)
Other versions
JP2000200789A (ja
Inventor
隆男 藤川
誠 門口
康平 鈴木
寧 水澤
智保 近藤
洋治 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Ulvac Inc
Original Assignee
Kobe Steel Ltd
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd, Ulvac Inc filed Critical Kobe Steel Ltd
Priority to JP06392199A priority Critical patent/JP3631392B2/ja
Priority to TW088118711A priority patent/TW432533B/zh
Priority to US09/429,109 priority patent/US6451682B1/en
Priority to DE19952273A priority patent/DE19952273A1/de
Priority to KR1019990047966A priority patent/KR100610533B1/ko
Publication of JP2000200789A publication Critical patent/JP2000200789A/ja
Application granted granted Critical
Publication of JP3631392B2 publication Critical patent/JP3631392B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＵＬＳＩに代表される半導体の製造工程における配線膜の形成に関するものであり、とくに、メッキ法、ＣＶＤ法、ＰＶＤ法のいずれかにより銅または銅合金配線材料被膜を形成して、さらにこれを高圧高温のガス雰囲気で処理することにより、接続部の孔や配線溝に配線膜材料で充填するとともに、良好な密着性を得る方法に関するものである。
【０００２】
【従来の技術】
特許第２６６００４０号公報（登録：平成９年６月６日）には、「スパッタリング法，ＣＶＤ法，真空蒸着法等の真空薄膜形成法により、凹状部を有する基板上に金属薄膜を形成する工程と、基板上に形成された金属薄膜全体を加熱して流動化させる工程と、流動化した金属薄膜の金属を気体で加圧して、凹状部内に金属薄膜の金属を凹状部内で空洞の発生しないように埋め込む工程とを含むことを特徴とする真空成膜方法」が開示されている（従来技術▲１▼）。
【０００３】
また、特開平７−１９３０６３号公報には、「物品の処理方法であって、該物品は表面を有し、該表面は表面内に少なくとも一つの凹部を有する物品の処理方法において、該表面の少なくとも一部の上に層を形成することを含み、該層は該凹部の上方に延びており、更に、該物品および該層を、該層の一部が該凹部を埋めるように変形せしめられるのに十分な高い圧力および高い温度にさらすことを含む、物品の処理方法」が開示されている（従来技術▲２▼）。
本公知資料には、該物品が半導体ウェーハで、該凹部が半導体ウェーハに形成された穴、溝およびヴィア等で、該層がアルミなどの金属からなることが記載されている。また、該層がアルミニウムの場合には温度として３５０〜６５０℃、圧力３，０００ｐｓｉ以上で圧力にはガスも使用できること、穴あるいは溝の上に形成される層の厚さは少なくとも穴の幅と等しい厚さが必要なことが、開示されている。さらに、半導体ウェーハ自体は複数個の特性の異なった層を含んでいる場合であっても、これを形成するために複数の段階を含む製造プロセスの結果として製造が可能であることが記載されている。
【０００４】
このように、これらの公知技術には、主として半導体の配線膜の導電性改善のために前記の穴や溝に形成された空隙を埋める方法として、高温下で高い圧力により押しつぶす、もしくは流入させることが効果的であることが示されている。しかし、これら公知の資料に示されたＡｌ配線膜は、配線材料として、今後のＵＬＳＩの微細化に伴って要求されている、対ＥＭ（Ｅｌｅｃｔｒｏｎ Ｍｉｇｒａｔｉｏｎ）性や、低電気抵抗化の点で限界に来ている。最近では、これらの点でＡｌに勝るとされているＣｕに期待が寄せられているが、Ｃｕについては、成膜の条件、成膜後の膜組成がＡｌと大きく異なることもあり、前記の従来技術▲１▼▲２▼を同じように適用しても同等の結果は得られない。
【０００５】
【発明が解決しようとする課題】
本発明者らは、これら公知技術を主として銅系の配線膜に適用して実験等により検討した結果、工業生産に用いるにはさらに幾つかの問題点があることを見出した。
まず第１の問題は、加圧埋込処理により穴や溝部に気孔のない組織を形成するには、成膜時点で成膜材料がこれらの穴や溝を完全に覆った状態にしておかねばならないことである。従来よりＡｌもしくはＡｌ−Ｃｕ合金の配線膜の成膜方法にはスパッタリング法が用いられているが、銅配線膜については、後工程となるエッチングにより線形成をすることが困難であることから、ほとんど用いられておらず、湿式のメッキ法（電解メッキもしくは無電解メッキ）が注目を浴びている。この場合、あらたにメッキ設備やその他の工場を建設する必要があるという問題があり、スパッタリング法であれば、ほとんどのＵＬＳＩメーカがすでに設備を保有しており、設備投資を低減するには好適である。
【０００６】
本発明者らは、このスパッタリング法により銅配線膜を形成して、その下部に形成された気孔を高圧ガス雰囲気下での処理により消滅させて健全な配線構造を提供する方法（特願平１０−６３４３９号、特願平１０−９１６５１号、特願平１０−１１３６４９号）を提案したが、下記のような課題があるのが実状である。
すなわち、このスパッタリング法では、成膜条件の設定の仕方によって形成された膜の組織や性質が大きく変わることから、成膜条件の設定は非常に重要で、成膜された膜の性質には対象物の温度も大きな影響を与える。効率良く前記の孔や溝を塞ぐスパッタリングの条件は基板を加熱して３００℃以上とすることである。ただ、この場合、孔や溝の開口部は塞がるものの結晶粒子径は数ミクロン程度に大きくなるという現象が生じる。
【０００７】
このようにして形成された銅系配線膜（純度９９．９９％以上）で、孔の径が０．２５μｍ以下のように小さい場合には、孔部の上に単結晶が乗っているような形態となり、この形態の銅もしくは銅合金材料の気孔を消滅させるには、塑性変形現象により加圧埋込みする必要があり、４５０℃の温度でも１００ＭＰａ以上の圧力が必要であるという問題がある。この原因の一つは、銅皮膜の結晶構造が、銅結晶粒子が大きくまた、基板面に対して（１１１）配向性が強いことに起因している。
【０００８】
このような高温での加圧処理は、今後の半導体デバイスの処理速度の高速化のための低電気抵抗と低誘電率の絶縁膜の組合わせの観点からは、大きな課題となる。すなわち、低誘電率の絶縁膜材料としては、近年、耐熱樹脂系の材料が有力候補とされ開発が進められているが、耐熱性があるとは言え、その耐熱温度は高々４００℃程度であり、加圧処理時の温度は４００℃以下、好ましくは３８０℃以下とされている。
本発明の目的は、メッキ法、ＣＶＤ法、ＰＶＤ法のいずれかを用いて形成した銅または銅合金の配線膜の気孔を、できるだけ低い圧力で消失させることができる配線膜の形成方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、孔・溝が形成された絶縁膜を有する基板の当該絶縁膜の表面を、銅または銅合金の金属材料で被覆することにより、前記孔・溝の内部を該金属材料で充填して、配線膜を形成する方法であって、次の技術的手段を講じている。
すなわち、請求項１に係る本発明の配線膜の形成方法は、メッキ法もしくはＣＶＤ法により結晶粒子からなる銅または銅合金の金属材料を前記孔・溝内部および絶縁膜上のバリア層もしくは該バリア層の上に形成されたシード層の表面に析出させ、その後、全体を高圧ガス雰囲気下で加熱して前記金属材料における結晶粒子の結晶粒成長を空孔発生を抑制しつつ進行させることにより、前記基板全面および孔・溝内部を実質的に気孔を含まない金属材料膜で被膜することを特徴とするものである。
【００１０】
また、請求項２に係る本発明の配線膜の形成方法は、ＰＶＤ法により結晶粒子からなる銅または銅合金の金属材料を前記孔・溝内部および絶縁膜上のバリア層もしくは該バリア層の上に形成されたシード層の表面に析出させ、その後、全体を高圧ガス雰囲気下で加熱して前記金属材料における結晶粒子の結晶粒成長を空孔発生を抑制しつつ進行させることにより、前記基板全面および孔・溝内部を実質的に気孔を含まない金属材料膜で被膜することを特徴とするものである。
また、請求項３に係る本発明の配線膜の形成方法は、ＣＶＤ法もしくはＰＶＤ法により前記絶縁膜上にバリア層を形成した後、前記基板を高温高圧のガス雰囲気下に暴露して該バリア層を絶縁膜に密着させ、その後、メッキ法、ＣＶＤ法、ＰＶＤ法のいずれかにより結晶粒子からなる銅または銅合金の金属材料を前記孔・溝内部および絶縁膜上のバリア層もしくは該バリア層の上に形成されたシード層の表面に析出させ、その後、全体を高圧ガス雰囲気下で加熱して前記金属材料における結晶粒子の結晶粒成長を空孔発生を抑制しつつ進行させることにより、前記基板全面および孔・溝内部を実質的に気孔を含まない金属材料膜で被膜することを特徴とするものである。
【００１１】
更に、請求項４に係る本発明の配線膜の形成方法は、ＣＶＤ法もしくはＰＶＤ法により前記絶縁膜上にバリア層を形成した後、前記基板を高温高圧のガス雰囲気下に暴露して該バリア層を絶縁膜に密着させ、次いでメッキ法、ＣＶＤ法、ＰＶＤ法のいずれかにより結晶粒子からなる銅または銅合金の金属材料を前記孔・溝内部および絶縁膜上のバリア層もしくは該バリア層の上に形成されたシード層の表面に析出させた後、金属材料膜に水素を添加してから、全体を高圧ガス雰囲気下で加熱して前記金属材料における結晶粒子の結晶粒成長を空孔発生を抑制しつつ進行させることにより、前記基板全面および孔・溝内部を実質的に気孔を含まない金属材料膜で被膜することを特徴とするものである。
【００１２】
ここで、「基板」としては、Ｓｉ基板（半導体基板）であり、「メッキ法」としては湿式メッキ法であり、「シード層」とは、銅シード層を意味している。
また、本発明は、前述した請求項１〜４において、ＣＶＤ法又はスパッタリング法によりバリア層の上にシード層を形成した後、電気メッキ法により前記金属材料の結晶粒子を前記シード層表面に析出させることが有利である（請求項５）。
すなわち、Ｓｉ基板の上には、ＳｉＯ２ 絶縁膜層が形成されており、そのままでは電気メッキ法が適用できない。このため、導電性の下地膜（シード層）が必要で、当然同材料が用いられる。このシード層の形成方法には、無電解メッキ法もあるが、ＣＶＤ法，スパッタリング法が、汚染防止，膜厚制御の観点から推奨される。
【００１３】
更に、本発明は前述の請求項１〜５の構成において、前記金属材料は、平均結晶粒子径が０．１μｍ以下の微細結晶粒子からなることが望ましい（請求項６）。
このように、０．１μｍ以下の結晶粒径とすることにより、超塑性現象の発現が顕著となり、より低圧・低温での無気孔化が達成できる。
【００１４】
【発明の実施の形態】
以下、図を参照して、先願に係る成膜手段（特願平１０−６３４３９号）および比較例と本発明とを対比しつつその構成と作用につき説明する。
本発明者らは、先にスパッタリング法により成膜した銅配線膜の高温高圧ガス雰囲気での埋め込み処理について実験を行い（特願平１０−６３４３９号）、以下のような知見を得た。
まず、このような方法で形成された純Ｃｕ膜の状態は図１（ａ）に示すような組織を呈する。この図１（ａ）において、１はＳｉウェーハで示す半導体基板、２は孔・溝２Ａが形成された酸化絶縁膜（ＳｉＯ２ 絶縁膜）、３はＣｕ結晶粒よりなる配線膜であり、スパッタリング法により成膜されたものであり、図１（ａ）を参照すれば明らかなように、かなり大きな結晶粒からなる組織となる。このような組織を有する膜を、前述の温度上の制約から４５０℃、１００ＭＰａ以上の高温・高圧ガス雰囲気で埋込み処理を行うと、図１（ｂ），（ｃ）のような形態で孔２Ａに対する埋込み処理がなされた配線膜４が形成された。なお、圧力を２００ＭＰａのように高くすると、塑性流動による埋込後の減圧過程での応力開放に伴い、図１（ｃ）に示すような双晶４Ａを含むような組織が散見されるようになる。いずれにしても、コンタクトホール内にはいわゆる結晶粒界は発生しないため、極めて電気抵抗の低い銅の配線膜４が形成される。
【００１５】
このように、孔２Ａの内部を単結晶で埋めることは、低電気抵抗の観点では非常に好ましいが、４５０℃以下の低温度では、高温高圧ガス雰囲気下での加圧埋込処理時の圧力が１００ＭＰａ以上、孔２Ａの直径が０．１３μｍのように細くなると加圧処理時１５０ＭＰａ以上の圧力が必要となり、これでは加圧埋込処理に用いられる装置が非常に大掛かりになるという生産プロセスへの適用上での重大な問題が発生することを知見したのである。
本発明者らは、この加圧埋込処理時の圧力を低減するための手法と同時に、孔と同時に開口した溝内部への配線膜材料の拡散リフローによる充填についても検討を行った。この結果、できるだけ微細な結晶粒を析出させうる成膜技術を用いて、いわゆる結晶粒の微細化による超塑性変形現象を利用すること、さらに加熱時の結晶粒成長時に発生しやすい気孔の発生を高圧ガス圧力により抑制しつつ結晶粒を大きくした結果として大きな結晶粒からなる組織の膜とすることが、解決手段の一つであることを見出した。この結果、できるだけ微細な結晶粒を析出させうる成膜技術を用いて、いわゆる結晶粒の微細化による超塑性変形現象を利用すること、さらに加熱時の結晶粒成長に発生しやすい気孔の発生を高圧ガス圧力により抑制しつつ結晶粒を大きくした結果として大きな結晶粒からなる組織の膜とすることが、解決手段の一つであることを見出した。このためには、成膜後の銅配線膜の組織を、図１（ａ）のような大きな結晶粒ではなく、できるだけ微細にすることが必要でＰＶＤ法により成膜する際の半導体基板の温度を低く保持することおよびスパッタリング時の時の投入電力を低くすることが有利であることを知見し、このため成膜手段としてＣＶＤ法、メッキ法およびＰＶＤ法について実験をしてみた。
【００１６】
図２は、ＣＶＤ法又は湿式メッキ法並びにＰＶＤ法による成膜手段による組織の模式図であって、符号２Ｂは孔・溝２Ａ内部および絶縁膜２の上のバリア層を示しており、その他は図１と共通するものは共通符号で示している。
図２（ａ）で示すように、このような微細な結晶粒子を持つ多結晶銅膜３を大気圧（もしくは真空）下で加熱処理した後の銅配線膜組織４とされた比較例（図２（ｂ））と、本発明による高圧ガス雰囲気下で加熱した後の銅配線組織４とされた本発明（図２（ｃ））を模式的に示したものである。図２（ａ）の微細な銅結晶粒子同士の間には、さらに微細な気孔が介在しており、これを大気圧下もしくは真空下で加熱すると、銅結晶粒子が成長するが、この時にいくつかの前記気孔が集まって大きな気孔５を形成する。銅とバリア膜材料の親和性が良い場合には、この集合してできる気孔５は孔や溝の中央部や孔の入り口近傍の形部に発生しやすい。一方、バリア膜材料と銅の親和成が乏しい場合には、銅結晶粒子同士のみで集合してしまうため、孔や溝の底部等に気孔が集合して大きな空隙が形成される。
【００１７】
また、図２において、実際の孔２Ａの径・溝の幅は０．５μｍ以下、最近では０．２μｍ以下のオーダになっている。したがって、上述のような結晶粒成長が効果を発揮するような結晶粒子径は、図１と２での説明から明らかなように、０．１μｍ以下の領域である。また、０．１μｍという結晶粒径は、メッキ法により成膜した場合、メッキ後室温下で放置しておくと、これより更に小さな結晶粒がアニールされて粒成長して、成長が止まる粒径でもあり、本発明適用のもう１つの条件である。
【００１８】
ＰＶＤ法でも、基板１の温度を室温程度に維持しておけば、この程度の結晶粒子の膜を形成することが可能であるが、ＰＶＤ時に発生する熱により基板温度が上昇するため、この影響によりＰＶＤ法の処理時間が長くなるほど、すなわち後で付着する粒子ほど寸法が大きくなる傾向がある。これを防止するには、成膜時の基板を冷却することも推奨される。これに対して、ＣＶＤ法では基板温度を制御するのが一般的であり、また、メッキ法では、電解液が水溶液であることから膜形成時の温度は室温、高くても数１０℃以下であり、非常に小さな結晶粒子の膜を得るのに適している。
【００１９】
図２を参照して説明した上記において、超塑性現象をも利用して、加圧埋込により銅配線膜を孔に充填することがとくに有効で、この場合、前述のように、配線膜材料により、孔や溝の開口部を完全に塞いだ状態にしておくことである。このような状態とすることにより単純な押出し現象のような形態で、上部の銅配線膜材料が塑性変形して孔や溝の中に押出されて空隙部を充填することとなる。
この時銅配線膜材料の結晶粒子が微細なほど超塑性現象の発現により低い圧力もしくは低い温度での押出し変形が可能となるので、結晶粒子は微細であることが望ましい。メッキの場合には、通常室温近傍で行われることから析出速度を速くすることにより結晶粒子の微細化が容易で、平均結晶粒子径で５〜５０ｎｍといった膜を形成することも可能である。ただし、余りに析出速度を速くしすぎると、電解液の巻込み現象を生じるので極端に高速で析出させることは得策ではない。このようにして巻込まれた電解液は、通常のメッキ法では成膜後の真空下もしくは大気圧下での加熱処理時（３５０〜４００℃）に発泡するような形で膨張して配線膜内部に球状の発泡を発生し、比較例を示した図２（ｂ）のような気孔５の原因となる。本発明では成膜後の熱処理を高圧下で行うので、巻込まれた電解液の一部は気泡を発生することなく発散させることが可能となる（図２（ｃ）参照）。
【００２０】
また、ＣＶＤ法によればさらに微細で粒径が比較的揃った粒子を析出させることも容易である。ＣＶＤ法の場合には、ソースとして使用するＣｕ（ｈｆａｃ）２ （銅ヘキサフロロアセチルアセトナト）の熱分解に伴って発生する炭化水素・水とのガスやキャリアガスのＡｒの巻き込みが生じるが、これに起因する気孔の発生を本発明によれば影響を抑えることが可能である。
上記において、とくに結晶粒成長については、配線膜原子の拡散現象が大きく影響を及ぼすことが知られており、本発明者らは、銅の配線膜をメッキ法により形成すると、高圧下での無気孔での結晶粒成長の温度が通常のＰＶＤ法により形成した場合よりも、同じ圧力であれば低い温度で進行することを見出した。さらに、両者の組織や組成を調査した結果、メッキ法により形成したＣｕ配線膜は結晶粒径が小さいだけでなく、水素を２〜５重量％含んでいること、この水素の存在が銅原子の拡散現象を促進し、結果として、低温度での結晶粒成長を見出した。これに基いて、ＰＶＤ法により形成した銅配線膜に、水素を添加することを試みた結果、１００ＭＰａ程度の圧力下でも、３００〜３５０℃といった低い温度で、結晶粒成長と埋め込みを行うことが可能なことを確認した。水素の添加方法としては、ほぼ大気圧の水素炉（温度１００〜３００℃）を用いたが、他の方法、すなわち水素イオンの注入、減圧雰囲気での水素プラズマ雰囲気での処理等の方法であっても水素を添加することが可能であれば、添加の方法に制約はない。ただ、前述のように、有機系の低誘電率の絶縁膜と組み合わせる場合には、温度を３００℃以上に上げると、この有機絶縁膜自体が水素添加による熱分解反応を生じてしまうことから、できるだけ低い温度で水素添加できる方法が推奨される。
【００２１】
一方、孔や溝の開口部が完全にふさがれていない場合、孔や溝の内部を銅配線膜材料で充填するには拡散現象のみを利用することとなる。この場合、拡散現象による空隙の充填形態は下部に設けられたバリア層の種類やシード層の付着の仕方により変化する、とくに、このような状態となりやすい構造は、いわゆるデュアルダマシン構造といわれるもので、溝の下部のところどころに孔が形成されたものである。図３にデュアルダマシン構造を例として模式的に示す。
図３のいわゆるダマシン構造は、孔部２Ａ， 溝部２Ｃの内面にバリア層２Ｂを付着した後、まずＣＶＤ法により微細で緻密な銅シード層２Ｄを形成し、さらにＣＶＤ法により比較的微細な銅結晶粒子を析出させた後、メッキ法により銅を厚く付着させた例を示したものである。また、図３のダマシン構造は、孔部２Ａ、溝部２Ｃの内面にバリア層２Ｂを付与した後、ＰＶＤ法により低温で微細な銅結晶粒子を析出させた例も示している。いずれにしても孔部２Ａから溝２Ｃに移り変わる部分の少し下部に気孔３Ａが発生し、かつ上部に向って開口した溝３Ｂが残存したままの状態である。
【００２２】
このような状態の銅配線膜３を有する基板１の全体を大気圧下で熱処理（３５０〜４５０℃）すると（比較例）、微細な結晶粒子は結晶粒成長を生じるが、この時に、隙間が狭かったＡ部は癒着・接合されて、その下に空隙４Ｂが発生する。また、下部に残存していた気孔３Ａもそのまま、もしくは少し大きな気孔４Ｃとなって残ってしまう（図３（ｂ）参照）。
一方、高圧ガス雰囲気下で熱処理（３５０〜４５０℃）を行うと、孔部に残存していた気孔は閉じられた状態であるために、結晶粒子の成長と圧力により圧潰されて消滅する。また、上部の溝３Ｂは拡散現象により大きな結晶粒子が小さな結晶粒子を吸収していくような形で粒成長していくが、この時に高圧ガスに曝された結晶粒子表面では、高圧ガス原子の圧媒により激しくたたかれる結果、表面拡散が３０〜５０倍も促進され、表面積が小さくなる方向へ粒子が結合していく。その結果、上部に向って開口していた部分は、最終的には上方に押しやられて平坦化してしまう。したがって、下部の気孔は押しつぶされ、上部の開口は表面拡散現象の促進による、いわば高圧リフロー現象により平坦化されて、気孔を含まない配線膜に改質される。図３（ｃ）から明らかなように、本発明のように高圧下での拡散現象の促進により、最終的な結晶粒形も大きくなり、電気抵抗が小さくなり、配線膜として良好な組織を実現することが可能となる。
【００２３】
なお、大気圧下で熱処理した後、高圧のガス雰囲気下で加熱処理を行うことにより、残存していた気孔の低減は可能であるが、この場合、すでに配線膜材料である銅の結晶粒子は粗大化しており、気孔は時には粗大化した単結晶の内部に取り込まれたような形態となっていることが多い。このような気孔を消滅させるには、前述のように１５０ＭＰａ以上のような高圧もしくは温度をさらに高くする必要があり、高圧にすると装置が大掛かりになり、高温にするとＵＬＳＩ上に形成された絶縁膜材料が変質してしまうという問題があり、実用化は困難と言わざるを得ない。とくに近年、微細化に伴って、配線の電気抵抗の増大と絶縁膜の浮遊容量の増大による信号の電圧遅延が問題となっており、低誘電率の絶縁膜が指向されるようになっていきている。これら低誘電率の絶縁膜の多くが耐熱性が４００℃程度と低いために、極力低温度での処理が要望されており、高温度での処理は問題である。
【００２４】
また、当然のことながら、このように大気下と高圧で２回の熱処理を行うこと自体、工程の増大とこれによる製造コストの上昇を招くものであり、工業生産への適用の観点からも工程数を低減できることが好ましい。
さらに、本発明の適用にあたっては、バリア層の材質や形成方法、メッキ法の場合にはさらにその上に付与するシード層２Ｄが非常に重要である。とくに、銅との親和性は、加圧埋込時の塑性変形に対する抵抗低減、または拡散による孔部２Ａ、溝部２Ｃの底部への銅原子の移動の促進に影響が大である。理想的には銅とは反応せず、かつ親和性が良好なものが良いがなかなか無いのが実状である、ＴｉＮ，ＴａＮ，ＣｂＮがその中でも推奨される材料である。メッキの場合のシード層については最終的に孔・溝内部を含めた銅相が基板面に対して（１１１）配向していることが、電気抵抗の低減と、耐エレクトロマイグレーション性の観点から好ましいことから、このような選択配向したシード層を形成しやすいとされるスパッタリング法の使用も推奨される。
【００２５】
また、メッキ法で電解液等の巻き込みが激しい場合には、メッキ後に結晶粒成長を余り生じず、かつ少なくとも水分を蒸発できる１５０℃以下の温度で、真空下もしくは大気下で乾燥処理を行ってから、高圧ガス雰囲気下での熱処理を行うことも採用可能である。
また、バリア層の形成方法としては、スパッタリング法に代表されるＰＶＤ法、化学反応を利用するＣＶＤ法が知られているが、孔の径が０．２μｍ以下のように小さい場合、孔の側壁を含む全面積を必要十分な厚さで均一に形成するには、ＣＶＤ法の方が有利である。ただ、この場合、原料となるガス、たとえば、ＴＣｌ４ ＋ＮＨ３ またはＮ２ をＡｒなどのキャリアと称するガスで希釈して析出速度を制御するなどが必要であり、熱分解により生成したＨＣｌなどがバリア膜内に取り込まれたり、膜自体が疎な構造になったりして、絶縁膜との密着性が十分に取れず、後工程での銅配線膜の高圧ガスによる充填時に押出し現象が支配的な場合に剥離を起こすことが危惧される。このような場合、銅配線膜の形成に先立って、高温下での高圧ガスによる加圧処理を行うことによって、バリア膜自体の密度向上と絶縁膜への密着性の向上が実現される。処理の温度は、後工程の銅配線膜の高圧処理と同じで十分である。
【００２６】
なお、以上の説明における高圧ガス雰囲気下で熱処理の条件や雰囲気ガスについては、下記のようなものが代表的である。
使用するガスは、Ａｒなどの不活性ガスもしくは窒素、あるいはこれらの混合ガスの使用が推奨される。基本的にＳｉ基板や配線膜材料を酸化させたり、変質させたりしない雰囲気を形成できれば特に制約はない。また、圧力については、埋込みの機能や表面拡散の促進効果のみからは高ければ高い程効果があるが、前述のような高圧になればなるほど装置が大掛かりすなわち高価になり、使用するガス量も多量となるので経済性の観点からは好ましくない。３０ＭＰａ以上圧力であれば本発明でいう作用は発現される。装置価格の観点からは２００ＭＰａ以下、好ましくは１２０ＭＰａ以下が推奨される。熱処理の温度については、圧力に依存し、圧力を高くすれば低い温度でも高価が得られるが、上記の範囲の圧力の場合には３５０〜４７０℃が推奨され、水素添加を併用する場合においては３００〜３８０℃が推奨される。
【００２７】
【実施例】
以下、表１を参照して本発明の実施例のいくつかと比較例のいくつかについて対比説明する。
【００２８】
【表１】
Figure 0003631392
【００２９】
表１は、配線膜材料にＣｕ，Ｃｕ系合金を用いて、直径２００ｍｍのＳｉウェーハ上に形成されたコンタクトホール、もしくはダマシン法による配線溝の上に配線膜を形成した後、高圧ガス圧力を利用した加圧埋込処理を行うことにより配線膜を製造する実験を行った結果を示したものである。表中Ａ．Ｒ（Ａｓｐｅｃｔ Ｒａｔｉｏ）はコンタクトホールの深さと穴径の比を示す。また、埋込結果の欄に示した記号の、◎はコンタクトホールが完全に配線膜材料で埋め込まれて気孔が残存していなかったことを、×は気孔が残存していたことを、また、△は一部のコンタクトホールが全く埋まっていない、もしくは特定のコンタクトホールについて完全に埋め込みができておらず、内部に気孔は残存しており、信頼性の観点から生産に使用できる状態でないことを示す。
【００３０】
成膜には、電気メッキ法とＣｕ（ｈｆａｃ）2 をソースとしたプラズマＣＶＤ法（Ａｒキャリア）を、また、一部の成膜には両者（メッキ法とＣＶＤ法）を組み合わせて用いた。加圧埋め込み処理時のガスには、この種の処理で用いられているアルゴンおよび窒素（実施例５）を用いた。装置には、最高圧力２００ＭＰａ、最高処理温度１０００℃の熱間等方圧加圧装置を用いた。実施例１および比較例１−Ａ〜１−Ｃは、直径０．２５μｍ，Ａ．Ｒ．＝４のコンタクトホールの形成されたＳｉウェーハにＴｉＮバリア層を５〜１０ｎｍのオーダで付与した後、純銅配線膜を電気メッキ法により厚さ０．９μｍで形成して、熱処理を行ったものである。銅配線膜粒子の径は、０．１μｍ以下でとくに２０〜３０ｎｍ以下の細かな粒子が多い組織であった。熱処理時の圧力は実施例１ではアルゴンで１００ＭＰａ、比較例１−Ａ〜１−Ｂでは大気圧、または比較例１−Ｃでは大気圧で熱処理後高圧のＡｒガス雰囲気（圧力１７０ＭＰａ）とした。比較例１−Ｂは、大気圧下での熱処理時間を６０分（１時間）と長くして結晶粒の成長を促進しようとしたものである。実施例１では、気孔の発生なく孔をＣｕで埋めることができた。ただ、加圧埋込された孔内部の銅の組織および表面の膜の組織は、粒径が０．５〜２μｍの結晶の集合体すなわち多結晶体であった。この結果、電気抵抗値は若干大きな値となった。比較例１−Ａおよび１−Ｂでは、図１（ｂ）に示したような組織を呈しており。比較例１−Ｂの方が結晶粒子径は比較例１−Ａよりも若干大きいものの、ほとんどの孔の内部には、底近傍を主体に気孔が含まれていた。また、比較例１−Ｃは、比較例１−Ａと同様の組織のものを高圧ガス雰囲気下で加圧埋込みしたものであるが、一部の孔は埋め込みされていたものの、圧力を１７０ＭＰａとかなり高くしたにもかかわらず、不十分であった。
【００３１】
さらに比較例１−Ｄは、メッキ時の電流密度を低くして長時間かけて、大きな結晶粒子（平均粒子径で０．１５μｍ以上）として、１００ＭＰａ、４００℃でアニールしたもので、この場合、メッキ終了時点で、すでに、いくかの孔の中には、孔の入口近傍で大きな結晶粒子が生成しているものが散見され、結果として、高圧下でのアニールでも十分な埋込は実現されなかった。
実施例２および比較例２は、幅０．２５μｍ深さ０．２５μｍ（Ａ．Ｒ．＝１）の溝に適用したものである。成膜後、高圧ガス雰囲気したで熱処理をおなった実施例２では、いわゆる高圧リフロー現象により、溝部が完全に銅で充填され、かつ表面の平坦度も非常に良好であった。一方、大気圧下で熱処理した比較例２では、上向きの開口はさらにひどくなり、溝の３割ほどは埋め込みが不完全という状態であった。
【００３２】
実施例３および比較例３は、いわゆるデュアルダマシンといわれる構造の配線形成手法によるコンタクトホールと配線溝に適用したものである。溝の底面に形成されたコンタクトホールの穴径は０．２５μｍで穴部の深さは０．７μｍである。銅配線膜は２段の成膜工程により付与した。すなわち、最初にＣＶＤ法により孔および溝の底部に微細な銅の層を形成（シード層を形成後、さらに成膜速度を上げた成膜）した後、電気メッキ法により同配線膜を厚め（１．５μｍ）の厚さで形成した。
【００３３】
実施例３では、このような複雑な構造のものでも埋込処理が可能なことが確認された。比較例３では、一部のコンタクトホールが全く埋め込まれていない状態であった。
実施例４と比較例４は、孔径０．１５μｍ、深さ１μｍの深孔を対象としてＣＶＤ法により成膜した後、高圧ガス雰囲気下および大気圧下で熱処理を行ったものである。実施例４では、コンタクトホールが完全に埋込まれたが、比較例４では、埋込ができていなかった。
【００３４】
実施例５および比較例５は、孔径０．１５μｍのコンタクトホールに幅０．２５μｍという微細なデュアルダマシン構造の配線膜構造に本発明を適用したもので、メッキ法により銅配線膜を形成した後、実施例は１００ＭＰａの高圧Ｎ2ガス雰囲気下、比較例は大気圧下で熱処理を行ったものである。このような微細な孔についても、本発明による実施例５でほぼ完全な埋込みが実現されていたが、比較例５ではほとんど埋め込みがなされていない状況であった。また、実施例６および比較例６は、孔径０．２５μｍのヴァイホールをもつ基板にＣｕメッキとＳｎメッキを組み合わせて、Ｓｎを重量で約１％含ませた膜を形成した後、高圧ガス雰囲気下および大気圧下、２５０℃でアニール処理を行ったものである。この熱処理により合金化された膜が形成されたため、両者とも電気抵抗は高めとなったが、本発明の実施例６では完全な埋込ができたのに対して、大気圧下でアニールした比較例６では、埋込は不十分であった。
【００３５】
なお、本発明の適用により、実施例１では、基板前面に亘る完全な埋込達成により、歩留まりとして９５％以上が確保されていた。一方、比較例１−Ａでは４０％未満、比較例１−Ｂでも約５０％であったことと比較すると、高歩留まりが実現されることが判明した。このことを、工業生産の観点から、大幅なコストダウンが可能であることと合わせて、品質保証の観点から、本発明が非常に有力な技術があることを示している。
更に、表２を参照して本発明の実施例のいくつかと比較例のいくつかについて対比説明する。
【００３６】
【表２】
Figure 0003631392
【００３７】
表２は、配線膜材料にＣｕ，Ｃｕ系合金を用いて、直径２００ｍｍのＳｉウェーハ上に形成されたコンタクトホール、もしくはダマシン法による配線溝の上に配線膜を形成した後、高圧ガス圧力を利用した加圧埋込処理を行うことにより配線膜を製造する実験を行った結果を示したものである。表中Ａ．Ｒ．（Ａｓｐｅｃｔ Ｒａｉｔｏ）はコンタクトホールの深さと穴径の比を示す。また、埋込結果の欄に示した記号は、◎はコンタクトホールが完全に配線膜材料で埋め込まれて気孔が残存していなかったことを、×は気孔が残存していたことを、また、△は一部のコンタクトホールが全く埋まっていない、もしくは、特定のコンタクトホールについて完全に埋め込みができておらず、内部には気孔が残存しており、信頼性の観点から生産に使用できる状態でないことを示す。
【００３８】
成膜には、スパッタリング装置を、加圧埋込処理用装置には、最高圧力２００ＭＰａ、最高処理温度１０００℃のＨＩＰ装置を用いた。なお、加圧埋込処理の時のガスには、この種の処理で用いられているアルゴンを用いた。また、スパッタリング成膜後の水素添加処理は、純水素雰囲気、１気圧、１００℃で５時間放置することにより実施した。この時の水素量は、約４重量％であった。実施例７および比較例７−Ａ〜７−Ｄは、直径０．２５μｍ、Ａ．Ｒ．＝４のコンタクトホールの形成されたＳｉウェーハにＴｉＮバリア層を孔の側壁部で５〜１０ｎｍのオーダで付与した後、スパッタリング法により銅配線膜を厚さ約０．９μｍで形成して、処理を行ったものである。銅配線膜粒子の径は、０．１μｍ以下でとくに２０〜３０ｎｍ以下の細かな粒子が多い組織であった。熱処理時の圧力は実施例７ではアルゴンで１００ＭＰａ、比較例７−Ａ〜７−Ｂでは１００または２００ＭＰａとした。実施例７では、気孔の発生なく孔をＣｕで埋めることができた。加圧埋込された孔内部の銅の組織および表面の膜の組織は、粒径が１〜３μｍにまで成長しており、孔の部分を中心に見ればほぼ単結晶状態であった。この結果、電気抵抗値は若干大きな値となった。比較例７−Ａは実施例７に対してスパッタリング時の成膜温度のみ高くしたもので、スパッタリングによる成膜後の銅配線膜の結晶粒子径はすでに０．３〜０．７μｍとかなり大きくなっており、実施例１と同じ条件で高圧処理を行っても孔は底まで埋め込まれているものはなかった。
【００３９】
比較例７−Ｂは、比較例７−Ａと同じサンプルを高圧処理時の温度圧力ともに高くしたものであるが、すでに銅結晶粒子が大きくなっていたことが原因で、２００ＭＰａ，４２５℃の条件でも完全な埋め込みを達成することはできなかった。比較例７−Ｃは、比較例７−Ｂと同じサンプルを、同じ高圧処理圧力・温度で保持の時間を６０分まで延ばしたものである。このように時間を長くして、拡散が良く進むような配慮をしても、埋め込みは不完全であった。比較例７−Ｄは実施例７と同じく、室温でスパッタリング方により銅配線膜を形成した後、高圧ではなく、大気圧下で同じ温度で同じ時間熱処理を行ったものである。この熱処理後の銅配線膜の結晶粒径は０．３〜１μｍに成長はしていたものの、孔の埋め込みはされていなかった。
【００４０】
実施例８および比較例８は、いわゆるデュアルダマシンといわれる構造の配線形成手法によるコンタクトホールと配線溝に適用したものである。溝の底面に形成されたコンタクトホールの穴径は０．２５μｍで穴部の深さは０．７μｍである。銅配線膜は室温でスパッタリング法により厚め（１．５μｍ）に形成した。実施例８では、このような複雑な構造のものでも埋込処理が可能なことが確認された。比較例８では、一部のコンタクトホールが全く埋め込まれていない状態であった。
【００４１】
実施例９と比較例９−Ａ，９−Ｂは、孔径０．１５μｍ深さ１μｍの深孔を対象としてＣＶＤ法によりＴｉＮバリア層を成膜した後、３５０℃，１００ＭＰａの高圧処理を行い、その後、スパッタリング法により銅配線膜を約１．０μｍの厚さで形成して、高圧ガス雰囲気下で熱処理を行ったもので、比較例９−Ａでは、スパッタリング時の温度を３００℃、比較例９−Ｂでは室温とし、ＴｉＮバリア層形成後の高圧処理を行わなかったものである。実施例９では、コンタクトホールが完全に埋込まれ、かつＴｉＮバリア層が強固に絶縁膜に付着しており、成膜後のバリア材のバリア特性は優秀であった。一方、比較例９−Ａでは、埋め込みそのものができておらず、また、比較例９−Ｂでは埋め込みはできていたものの、ＳＥＭ観察用のサンプル加工時に配線膜がバリア層の部分で剥離してしまうなどの問題があり、高圧処理による埋め込み時にバリア膜が剥離もしくは劣化したものと推定され、バリア性不良となった。
【００４２】
実施例１０および比較例１０は、孔径０．１８μｍのコンタクトホールに深さ１．２μｍという微細なデュアルダマシン構造の配線膜構造に本発明による水素添加の効果を比較したものである。水素添加処理を行った実施例では、１００ＭＰａ，３００℃という低い温度で埋め込み、結晶粒成長が可能なことが確認された。一方、水素添加を行わなかったもので、実施例１０と同じ温度圧力条件では、埋め込みができたものは約半分という状況であった。以上の実験から、高圧ガスにより処理で銅配線膜材料により孔や溝中に十分に充填できるか否かは、孔の径に対してスパッタリング後の銅配線膜を構成する結晶粒子の大きさに大きく依存すること、また、銅配線膜中の水素の存在が大きな影響を与えることが非常に瞭然となった。すなわち、スパッタリングの条件としては、基本的に、スパッタリング時の半導体基板の温度を低く抑えることにより、成膜直後の銅配線膜を構成する結晶粒子をできるだけ微細化することがまず重要であり、さらに埋め込みや結晶粒成長を促進して、より低温度・低圧力で処理を行うには銅配線膜に水素を添加することが重要であることが実証された。
【００４３】
なお、本発明の適用により、実施例７では、基板全面に亘る完全な埋込達成により、歩留まりとして９５％以上が確保されていた。一方、比較例７−Ａ，７−Ｂでは歩留まり４０％未満、比較例７−Ｂも約５０％であったことと比較すると、本発明では高歩留まりが実現されることが判明した。このことは工業生産の観点から、大幅なコストダウンが可能であることと合わせ、品質保証の観点から、本発明が非常に有益な技術であることを示している。
【００４４】
【発明の効果】
以上述べたように、本発明により、今後、ますます微細化と多層化が進むＵＬＳＩ半導体の製造において大きな課題となりつつある配線膜の低電気抵抗化が可能となること、とくに低電気抵抗化および対ＥＭ性の点で注目されている銅系合金配線膜の製造を、メッキ法、ＣＶＤ法、ＰＶＤ法のいずれかで行い、ガス圧による加圧埋込技術の組合せで実現できることが実証され、加圧埋込処理が本来持っている歩留まり改善効果を享受できるようになった。今後、普及が予測される銅配線膜形成用のメッキ装置による配線膜の製造において、より微細な孔や溝を含む配線膜を持つＵＬＳＩを、高信頼性と高歩留まりが実現可能となり、処理コストの観点も合わせ、工業生産への利用が非常に容易となる。このように、本発明は、ＵＬＳＩ業界の今後の発展に寄与するところは非常に大きい。
【図面の簡単な説明】
【図１】先願技術の模式図であり、（ａ）はスパッタリング法により成膜、（ｂ）（ｃ）は高温・高圧ガス雰囲気での埋込み処理した組織を示している。
【図２】本発明と比較例を示しており、（ａ）はＣＶＤ法、メッキ法、ＰＶＤ法のいずれかによる成膜の組織模式図、（ｂ）は比較例（大気圧熱処理による埋込み）の組織模式図、（ｃ）は本発明の組織模式図である。
【図３】本発明と比較例を示しており、（ａ）はＣＶＤ法、メッキ法、ＰＶＤ法のいずれかによる成膜の組織模式図、（ｂ）は比較例の組織模式図、（ｃ）は本発明の組織模式図である。
【符号の説明】
１ 基板
２ 絶縁膜
２Ａ 孔部
３ 銅結晶膜
４ 配線膜

Claims (6)

  1. 孔・溝が形成された絶縁膜を有する基板の当該絶縁膜の表面を、銅または銅合金の金属材料で被覆することにより、前記孔・溝の内部を該金属材料で充填して、配線膜を形成する方法であって、
    メッキ法もしくはＣＶＤ法により結晶粒子からなる銅または銅合金の金属材料を前記孔・溝内部および絶縁膜上のバリア層もしくは該バリア層の上に形成されたシード層の表面に析出させ、その後、全体を高圧ガス雰囲気下で加熱して前記金属材料における結晶粒子の結晶粒成長を空孔発生を抑制しつつ進行させることにより、前記基板全面および孔・溝内部を実質的に気孔を含まない金属材料膜で被膜することを特徴とする配線膜の形成方法。
  2. 孔・溝が形成された絶縁膜を有する基板の当該絶縁膜の表面を、銅または銅合金の金属材料で被覆することにより、前記孔・溝の内部を該金属材料で充填して、配線膜を形成する方法であって、
    ＰＶＤ法により結晶粒子からなる銅または銅合金の金属材料を前記孔・溝内部および絶縁膜上のバリア層もしくは該バリア層の上に形成されたシード層の表面に析出させ、その後、全体を高圧ガス雰囲気下で加熱して前記金属材料における結晶粒子の結晶粒成長を空孔発生を抑制しつつ進行させることにより、前記基板全面および孔・溝内部を実質的に気孔を含まない金属材料膜で被膜することを特徴とする配線膜の形成方法。
  3. 孔・溝が形成された絶縁膜を有する基板の当該絶縁膜の表面を、銅または銅合金の金属材料で被覆することにより、前記孔・溝の内部を該金属材料で充填して、配線膜を形成する方法であって、
    ＣＶＤ法もしくはＰＶＤ法により前記絶縁膜上にバリア層を形成した後、前記基板を高温高圧のガス雰囲気下に暴露して該バリア層を絶縁膜に密着させ、その後、メッキ法、ＣＶＤ法、ＰＶＤ法のいずれかにより結晶粒子からなる銅または銅合金の金属材料を前記孔・溝内部および絶縁膜上のバリア層もしくは該バリア層の上に形成されたシード層の表面に析出させ、その後、全体を高圧ガス雰囲気下で加熱して前記金属材料における結晶粒子の結晶粒成長を空孔発生を抑制しつつ進行させることにより、前記基板全面および孔・溝内部を実質的に気孔を含まない金属材料膜で被膜することを特徴とする配線膜の形成方法。
  4. 孔・溝が形成された絶縁膜を有する基板の当該絶縁膜の表面を、銅または銅合金の金属材料で被覆することにより、前記孔・溝の内部を該金属材料で充填して、配線膜を形成する方法であって、
    ＣＶＤ法もしくはＰＶＤ法により前記絶縁膜上にバリア層を形成した後、前記基板を高温高圧のガス雰囲気下に暴露して該バリア層を絶縁膜に密着させ、次いでメッキ法、ＣＶＤ法、ＰＶＤ法のいずれかにより結晶粒子からなる銅または銅合金の金属材料を前記孔・溝内部および絶縁膜上のバリア層もしくは該バリア層の上に形成されたシード層の表面に析出させた後、金属材料膜に水素を添加してから、全体を高圧ガス雰囲気下で加熱して前記金属材料における結晶粒子の結晶粒成長を空孔発生を抑制しつつ進行させることにより、前記基板全面および孔・溝内部を実質的に気孔を含まない金属材料膜で被膜することを特徴とする配線膜の形成方法。
  5. ＣＶＤ法又はスパッタリング法によりバリア層の上にシード層を形成した後、電気メッキ法により前記金属材料の結晶粒子を前記シード層表面に析出させることを特徴とする請求項１〜４のいずれかに記載の配線膜の形成方法。
  6. 前記金属材料は、平均結晶粒子径が０．１μｍ以下の微細結晶粒子からなることを特徴とする請求項１〜５のいずれかに記載の配線膜の形成方法。
JP06392199A 1998-11-02 1999-03-10 配線膜の形成方法 Expired - Fee Related JP3631392B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP06392199A JP3631392B2 (ja) 1998-11-02 1999-03-10 配線膜の形成方法
TW088118711A TW432533B (en) 1998-11-02 1999-10-28 Method of forming interconnect film
US09/429,109 US6451682B1 (en) 1998-11-02 1999-10-28 Method of forming interconnect film
DE19952273A DE19952273A1 (de) 1998-11-02 1999-10-29 Verfahren zur Bildung eines Verbindungsfilmes
KR1019990047966A KR100610533B1 (ko) 1998-11-02 1999-11-01 배선막의 형성 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31244398 1998-11-02
JP10-312443 1998-11-02
JP06392199A JP3631392B2 (ja) 1998-11-02 1999-03-10 配線膜の形成方法

Publications (2)

Publication Number Publication Date
JP2000200789A JP2000200789A (ja) 2000-07-18
JP3631392B2 true JP3631392B2 (ja) 2005-03-23

Family

ID=26405057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06392199A Expired - Fee Related JP3631392B2 (ja) 1998-11-02 1999-03-10 配線膜の形成方法

Country Status (5)

Country Link
US (1) US6451682B1 (ja)
JP (1) JP3631392B2 (ja)
KR (1) KR100610533B1 (ja)
DE (1) DE19952273A1 (ja)
TW (1) TW432533B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892621B2 (ja) * 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
KR100451279B1 (ko) * 1999-06-22 2004-10-06 닛뽕덴끼 가부시끼가이샤 구리 배선
US6491806B1 (en) 2000-04-27 2002-12-10 Intel Corporation Electroplating bath composition
AU2001247109A1 (en) * 2000-04-27 2001-11-12 Nutool, Inc. Conductive structure for use in multi-level metallization and process
JP4522569B2 (ja) * 2000-11-01 2010-08-11 株式会社アルバック 熱処理方法
US6429523B1 (en) * 2001-01-04 2002-08-06 International Business Machines Corp. Method for forming interconnects on semiconductor substrates and structures formed
DE10119873A1 (de) 2001-04-24 2002-10-31 Infineon Technologies Ag Verfahren zur Herstellung von Metall/Halbleiter-Kontakten
KR100705950B1 (ko) * 2001-12-21 2007-04-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR100462366B1 (ko) * 2002-11-20 2004-12-17 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US20040175926A1 (en) * 2003-03-07 2004-09-09 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having a barrier-lined opening
US7122466B2 (en) * 2003-07-28 2006-10-17 Texas Instruments Incorporated Two step semiconductor manufacturing process for copper interconnects
JP4266360B2 (ja) * 2004-07-26 2009-05-20 株式会社神戸製鋼所 半導体装置のＣｕ系配線形成方法
US7189650B2 (en) * 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
DE102005004365A1 (de) * 2005-01-31 2006-08-10 Infineon Technologies Ag Verfahren zum Herstellen von vertikalen Leitstrukturen in einer integrierten Schaltungsanordnung und Schaltungsanordnung
DE102005004366A1 (de) * 2005-01-31 2006-08-10 Infineon Technologies Ag Verfahren zum Herstellen von Leitstrukturen in einer integrierten Schaltungsanordnung und Schaltungsanordnung
US7344979B2 (en) * 2005-02-11 2008-03-18 Wafermasters, Inc. High pressure treatment for improved grain growth and void reduction
JP4485466B2 (ja) * 2005-12-27 2010-06-23 株式会社神戸製鋼所 半導体装置の配線用金属薄膜及び半導体装置用配線
JP4746443B2 (ja) * 2006-02-27 2011-08-10 株式会社東芝 電子部品の製造方法
JP4896850B2 (ja) * 2006-11-28 2012-03-14 株式会社神戸製鋼所 半導体装置のＣｕ配線およびその製造方法
WO2008065925A1 (en) * 2006-11-28 2008-06-05 Kabushiki Kaisha Kobe Seiko Sho SEMICONDUCTOR DEVICE Cu WIRING AND METHOD FOR MANUFACTURING THE SAME
JP2008198703A (ja) * 2007-02-09 2008-08-28 Nec Electronics Corp 半導体装置の製造方法
US8617982B2 (en) * 2010-10-05 2013-12-31 Novellus Systems, Inc. Subtractive patterning to define circuit components
US8828863B1 (en) * 2013-06-25 2014-09-09 Lam Research Corporation Electroless copper deposition with suppressor
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2718842B2 (ja) 1991-07-17 1998-02-25 シャープ株式会社 半導体集積回路用配線金属膜の製造方法
KR960026249A (ko) 1994-12-12 1996-07-22 윌리엄 이. 힐러 고압, 저온 반도체 갭 충진 프로세스
JPH09102541A (ja) 1995-10-05 1997-04-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5895274A (en) 1996-01-22 1999-04-20 Micron Technology, Inc. High-pressure anneal process for integrated circuits
US6017144A (en) * 1996-03-05 2000-01-25 Applied Materials, Inc. Method and apparatus for depositing highly oriented and reflective crystalline layers using a low temperature seeding layer
JP2000510289A (ja) 1996-12-16 2000-08-08 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 集積回路チップ上の電気めっき相互接続構造
KR100226742B1 (ko) 1996-12-24 1999-10-15 구본준 반도체 소자의 금속배선 형성 방법
US6297154B1 (en) 1998-08-28 2001-10-02 Agere System Guardian Corp. Process for semiconductor device fabrication having copper interconnects

Also Published As

Publication number Publication date
US6451682B1 (en) 2002-09-17
KR20000035140A (ko) 2000-06-26
JP2000200789A (ja) 2000-07-18
TW432533B (en) 2001-05-01
KR100610533B1 (ko) 2006-08-09
DE19952273A1 (de) 2000-05-11

Similar Documents

Publication Publication Date Title
JP3631392B2 (ja) 配線膜の形成方法
WO2023178112A1 (en) Expansion control for bonding
JP2011216867A (ja) 薄膜の形成方法
JP2020534702A (ja) 基板のフィーチャをコバルトで充填する方法および装置
US6689683B2 (en) Method of manufacturing a semiconductor device
JP2023182638A (ja) 銅配線のためのシード層
JP3459372B2 (ja) 配線膜の形成方法
US7939421B2 (en) Method for fabricating integrated circuit structures
JP2006114917A (ja) 接着力に優れた多層薄膜を含む素子及びその製造方法
JP2001274161A (ja) 半導体配線膜の形成方法
US6887522B2 (en) Method for forming a copper thin film
TW201131656A (en) Method of forming cu wiring
JP2001015517A (ja) 半導体装置及びその製造方法
JP3939426B2 (ja) 銅系配線膜の加圧埋込方法
TW452959B (en) A novel hole-filling technique using CVD aluminium and PVD aluminum integration
JP3435061B2 (ja) 金属配線膜の形成方法
JPH11288937A (ja) 銅系配線膜の形成方法
CN1222014C (zh) 化学汽相淀积生成TiN阻挡层的方法
US6958290B2 (en) Method and apparatus for improving adhesion between layers in integrated devices
JP2000269217A (ja) 銅配線膜の形成方法
JPH11312655A (ja) Ｃｕ合金膜の形成方法および半導体装置の製造方法
JP2004031497A (ja) 半導体装置およびその製造方法
JP3263611B2 (ja) 銅薄膜製造方法、銅配線製造方法
JP2001308029A (ja) 金属配線膜の形成方法
JP2004071960A (ja) 配線膜の形成方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees