JP2011216867A - 薄膜の形成方法 - Google Patents

薄膜の形成方法 Download PDF

Info

Publication number
JP2011216867A
JP2011216867A JP2011041774A JP2011041774A JP2011216867A JP 2011216867 A JP2011216867 A JP 2011216867A JP 2011041774 A JP2011041774 A JP 2011041774A JP 2011041774 A JP2011041774 A JP 2011041774A JP 2011216867 A JP2011216867 A JP 2011216867A
Authority
JP
Japan
Prior art keywords
forming
film
embedding
thin film
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011041774A
Other languages
English (en)
Inventor
Tadahiro Ishizaka
忠大 石坂
Osamu Yokoyama
敦 横山
Jun Gomi
淳 五味
Chiaki Yasumuro
千晃 安室
Takayoshi Kato
多佳良 加藤
Tatsuo Hatano
達夫 波多野
Hiroaki Kawasaki
洋章 河崎
Jonathan Rullan
ルーラン ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011041774A priority Critical patent/JP2011216867A/ja
Publication of JP2011216867A publication Critical patent/JP2011216867A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/40—Coatings including alternating layers following a pattern, a periodic or defined repetition
    • C23C28/42—Coatings including alternating layers following a pattern, a periodic or defined repetition characterized by the composition of the alternating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Abstract

【課題】埋め込み金属との密着性及び埋め込み特性の改善を図ることができるのみならず、エレクトロマイグレーション耐性も向上させることが可能な薄膜の形成方法を提供する。
【解決手段】表面に凹部８を有する被処理体Ｗの表面に薄膜を形成する形成方法において、被処理体の表面に埋め込み用の金属膜１６して凹部を埋め込む埋め込み工程と、金属膜を覆うようにして被処理体の表面の全面に拡散防止用の金属膜１８を形成する拡散防止膜形成工程と、被処理体をアニールするアニール工程とを有する。これにより、埋め込み金属との密着性及び埋め込み特性の改善を図ることができるのみならず、エレクトロマイグレーション耐性も向上させる。
【選択図】図１

Description

本発明は、薄膜の形成方法に係り、特に半導体ウエハ等の被処理体に形成されている凹部を埋め込む時等の薄膜の形成方法に関する。
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール径が益々微細化されている。そして、配線材料や埋め込み材料としては、従来は主としてアルミニウム合金が用いられていたが、最近は線幅やホール径が益々微細化されて、且つ動作速度の高速化が望まれていることからタングステン（Ｗ）や銅（Ｃｕ）等も用いられる傾向にある。
そして、上記Ａｌ、Ｗ、Ｃｕ等の金属材料を配線材料やコンタクトのためのホールの埋め込み材料として用いる場合には、例えばシリコン酸化膜（ＳｉＯ２ ）等の絶縁材料と上記金属材料との間で例えばシリコンの拡散が生ずることを防止したり、膜の密着性を向上させる目的で、或いはホールの底部でコンタクトされる下層の電極や配線層等の導電層との間の密着性等を向上する目的で、上記絶縁層や下層の導電層との間の境界部分にバリヤ層を介在させることが行われている。そして、上記バリヤ層としてはＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜等が広く知られている（特許文献１〜４）。
また最近にあっては、上記バリヤ層の上層に、埋め込み金属との密着性を向上させる目的で薄いライナ層を設けることも行われている。このライナ層は、上述のように埋め込み金属との密着性を向上させる目的から、埋め込み金属層と格子間隔が近い材料が主に用いられ、例えば埋め込み金属が銅の場合には、最近にあってはライナ層の材料として主にＲｕ（ルテニウム）を用いることが注目されている。
ここで図９及び図１０を参照して従来の薄膜の成膜方法について説明する。図９は従来の薄膜の形成方法における半導体ウエハの各工程を示す断面図、図１０は従来の薄膜の形成方法の各工程を示すフローチャートである。図９（Ａ）に示すように、被処理体として例えばシリコン基板等よりなる半導体ウエハの表面に形成された絶縁層１、２の絶縁層２の中には例えば配線層等となる導電層４が形成されており、この導電層４を覆うようにして絶縁層２の表面全体に例えばＳｉＯ２ 膜等よりなる絶縁層６が所定の厚さで形成されている。上記導電層４がトランジスタやコンデンサ等の電極等に対応する場合もある。また絶縁層２と絶縁層６の界面にあるエッチストップ層や、導電層４の側面や底面を覆うバリヤ層等は図示を省略している。
そして、上記絶縁層６には、上記導電層４に対して電気的コンタクトを図るためのスルーホールやビアホール等のコンタクト用の凹部８が形成されている。上記凹部８として配線用の細長いトレンチ（溝）を形成する場合もあるし、この細長いトレンチの底部に上述のようなコンタクト用の穴を形成して、その底部に下層の導電層を露出させて電気的なコンタクトを図るようにした構造もある。この図示例では、断面が２段構造になっており、このような構造をＤｕａｌ Ｄａｍａｓｃｅｎｅ構造と称す。まず、表面に凹部８が形成されている半導体ウエハに対してデガス処理を行い、表面に付着している水分や有機物等を飛ばしてこれらを除去する（Ｓ１）。次に、図９（Ｂ）に示すように、この凹部８内の底面及び側面を含めた半導体ウエハの表面全体に、すなわち絶縁層６の上面全体に上述したような機能を有するバリヤ層１０を所望の厚さで形成する（Ｓ２）。
ここで上記バリヤ層１０としては種々存在し、例えばＴｉ膜及びＴｉＮ膜を順次積層してなる２層構造のバリヤ層や、ＴａＮ膜及びＴａ膜を順次積層してなる２層構造のバリヤ層や、更には、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜及びＴａＮ膜の内の１層のみを用いたバリヤ層も存在する。また更には、Ｗ膜の１層構造や、Ｗ膜とＷＮ膜の２層構造のバリヤ層を用いることができる。いずれにしても、このバリヤ層１０の上層に形成される導電層１２の種類によってバリヤ層１０の材質及び構造が決定される。
次に、図９（Ｃ）に示すように、上記バリヤ層１０上にライナ層１２を形成する（Ｓ３）。このライナ層１２は、これ以降の工程で行われる埋め込み工程で用いられる埋め込み金属との密着性及び埋め込み特性を向上させるためのものである。ここでは後述するように、埋め込み金属として銅が用いられる。上記ライナ層１２としては、例えばＲｕ（ルテニウム）やＣｏ（コバルト）やＴａ（タンタル）等が用いられる。上記ライナ層１２としてＲｕ膜を形成する場合には、原料として例えばＲｕ３ （ＣＯ）１２が用いられ、例えばＣＶＤ法により形成されることになる。
次に、図９（Ｄ）に示すように、上記ライナ層１２の上にシード層１４を形成する（Ｓ４）。このシード層１４は、この後に行われる埋め込み工程における効率を高めるためのものである。このシード層１４としては基本的には埋め込み金属と同じ材料、例えばここでは銅が用いられる。このシード層１４は、例えばＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、いわゆるスパッタリング法により形成することができる。尚、このシード層を用いないで省略することもできる。
次に、図９（Ｅ）に示すように、上記凹部８内を埋め込み金属により埋め込むための埋め込み工程を行って埋め込み用の金属膜１６を形成する。これにより、埋め込み用の金属膜１６により上記凹部８内を完全に埋め込めようにする。この埋め込み用の金属膜１６を形成する埋め込み金属としては、上述のように銅を用いる。この埋め込み工程は、主としてメッキ法を用いることができるが、その他にＣＶＤ法、原料ガスと反応ガスとを交互に繰り返して流して薄膜を一層ずつ形成するＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒｄ Ｄｅｐｏｓｉｔｉｏｎ）法やＰＶＤ法、すなわちスパッタリング法等を用いることができる。
次に、図９（Ｆ）に示すように、上記埋め込みがなされた半導体ウエハを高温状態に晒してアニール処理を行い、各金属元素の結晶構造を安定化させる（Ｓ６）。次に、図９（Ｇ）に示すように、半導体ウエハの表面上にある余分な薄膜を削り取って除去する除去工程を行う（Ｓ７）。この除去工程では、上記凹部８の外側や半導体ウエハの表面に存在する不要な薄膜を例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｉｎｇ）処理によって除去する。これにより、凹部の埋め込み処理が完了することになる。
特開２００３−１４２４２５号公報 特開２００６−１４８０７４号公報 特開２００４−３３５９９８号公報 特開２００６−３０３０６２号公報
上述したように埋め込み工程の前にライナ層１２として特にＲｕ膜を形成することにより、線幅やホール径の微細化が進んでも、埋め込み金属である例えば銅との密着性や銅の埋め込み特性の改善を図ることができた。しかしながら、上述のようにＲｕ膜よりなるライナ層１２を用いた場合には、銅との密着性等は改善できたが、ライナ層１２として例えばＴａ膜を用いた場合と比較して、エレクトロマイグレーション耐性が低下してしまう、という新たな問題が発生した。
ここで上記エレクトロマイグレーション耐性の向上を目的として特許文献３に示すように、埋め込み用の銅膜を形成した後に化学機械的研磨により埋め込み部以外の余分な銅膜を除去して銅金属配線を形成し、この銅金属配線上に選択的にチタニウムやルテニウムを積層してからアニール処理する方法が提案されている。しかしながら、この特許文献３に示す成膜方法では、アニール処理を行っても上記銅膜における結晶粒の粒径が比較的小さく、エレクトロマイグレーションの耐性を十分に向上させることができない、という問題があった。
また、この点に関して特許文献４では、凹部を銅の導電膜で埋め込んだ後に、余分な導電膜を除去することなくチタンやルテニウム等よりなる被覆膜を形成し、更に熱処理を行うことが提案されている。しかし、この特許文献４では、導電膜中の結晶欠陥を、上記導電膜と被覆膜との界面へ移動させてこれを最終的に除去することを目的としており、エレクトロマイグレーション耐性の向上を目的としているものではない。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明は、埋め込み金属との密着性及び埋め込み特性の改善を図ることができるのみならず、エレクトロマイグレーション耐性も向上させることが可能な薄膜の形成方法に関する。
本発明者等は、半導体ウエハ表面の凹部の埋め込み時の成膜方法について鋭意研究した結果、埋め込み用の金属膜の上面に、この金属膜の金属材料と格子間隔が近い金属膜を形成した状態でアニール処理を施すことにより、埋め込み用の金属膜中の結晶の成長が効率的に行われてエレクトロマイグレーション耐性を向上させることができる、という知見を得ることにより、本発明に至ったものである。
請求項１に係る発明は、表面に凹部を有する被処理体の表面に薄膜を形成する形成方法において、前記凹部を含む前記被処理体の表面に埋め込み用の金属膜を形成して前記凹部を埋め込む埋め込み工程と、前記金属膜を覆うようにして前記被処理体の表面の全面に拡散防止用の金属膜を形成する拡散防止膜形成工程と、前記被処理体をアニールするアニール工程と、を有することを特徴とする薄膜の形成方法である。
このように、表面に凹部を有する被処理体の表面に薄膜を形成する形成方法において、被処理体の表面に埋め込み用の金属膜を形成して凹部の埋め込みを行い、金属膜を覆うようにして被処理体の表面の全面に拡散防止用の金属膜を形成し、この被処理体をアニールするようにしたので、埋め込み金属との密着性及び埋め込み特性の改善を図ることができるのみならず、エレクトロマイグレーション耐性も向上させることが可能となる。
本発明に係る成膜方法によれば、次のような優れた作用効果を発揮することができる。
表面に凹部を有する被処理体の表面に薄膜を形成する形成方法において、被処理体の表面に埋め込み用の金属膜を形成して凹部の埋め込みを行い、金属膜を覆うようにして被処理体の表面の全面に拡散防止用の金属膜を形成し、この被処理体をアニールするようにしたので、埋め込み金属との密着性及び埋め込み特性の改善を図ることができるのみならず、エレクトロマイグレーション耐性も向上させることができる。
本発明の薄膜の形成方法における半導体ウエハの各工程を示す断面図である。 本発明の薄膜の形成方法の各工程を示すフローチャートである。 銅を中心とする各金属の結晶構造の状態を示す図である。 ライナ層に依存してＣｕ層が積層される時の面間隔の状態を示す模式図である。 拡散防止用の金属膜の作用を確認する実験を行った時の薄膜積層構造を示す断面図である。 拡散防止用の金属膜を形成した状態でアニール処理した時のＣｕ結晶を成長の状態を模式的に示す図である。 Ｃｕ膜厚に対するアニール温度とＣｕ結晶粒の粒径との関係を示すグラフである。 凹部である溝状のトレンチ部内へＣｕ膜を埋め込んだ時の断面を示す電子顕微鏡写真である。 従来の薄膜の形成方法における半導体ウエハの各工程を示す断面図である。 従来の薄膜の形成方法の各工程を示すフローチャートである。
以下に、本発明に係る薄膜の形成方法の一実施例を添付図面に基づいて詳述する。ここでは埋め込み用の金属膜として銅（Ｃｕ）を用い、ライナ層としてルテニウム（Ｒｕ）を用いる場合を例にとって説明する。本発明方法の特徴は、埋め込み用の金属膜を形成した後に、この上面に後工程で行われるアニール時に表面の元素が拡散することを防止するための拡散防止用の金属膜を形成した点にある。
図１は本発明の薄膜の形成方法における半導体ウエハの各工程を示す断面図、図２は本発明の薄膜の形成方法の各工程を示すフローチャートである。尚、図９及び図１０に示す部分と同一部分については同一参照符号を付して説明する。まず、先に図９を参照して説明したと同様に、図１（Ａ）に示すように、被処理体として例えばシリコン基板等よりなる半導体ウエハの表面に形成された絶縁層１、２の絶縁層２の中には例えば配線層等となる導電層４が形成されており、この導電層４を覆うようにして絶縁層２の表面全体に例えばＳｉＯ２ 膜等よりなる絶縁層６が所定の厚さで形成されている。上記導電層４がトランジスタやコンデンサ等の電極等に対応する場合もある。また絶縁層２と絶縁層６の界面にあるエッチストップ層や、導電層４の側面や底面を覆うバリヤ層等は図示を省略している。
そして、上記絶縁層６には、上記導電層４に対して電気的コンタクトを図るためのスルーホールやビアホール等のコンタクト用の凹部８が形成されている。上記凹部８として配線用の細長いトレンチ（溝）を形成する場合もあるし、この細長いトレンチの底部に上述のようなコンタクト用の穴を形成して、その底部に下層の導電層を露出させて電気的なコンタクトを図るようにした構造もある。この図示例では、断面が２段構造になっており、このような構造をＤｕａｌ Ｄａｍａｓｃｅｎｅ構造と称す。まず、表面に凹部８が形成されている半導体ウエハに対してデガス処理を行い、表面に付着している水分や有機物等を飛ばしてこれらを除去する（Ｓ１）。ここで上記ウエハＷの表面の凹部８以外の表面の部分をフィールド部９と称する。すなわち、このフィールド部９は、ここでは絶縁層６に形成された凹部８を除く上面の平坦部側を指すことになる。次に、図１（Ｂ）に示すように、この凹部８内の底面及び側面を含めた半導体ウエハの表面全体に、すなわち絶縁層６の上面全体に上述したような機能を有するバリヤ層１０を所望の厚さで形成する（Ｓ２）。
ここで上記バリヤ層１０としては種々存在し、例えばＴｉ膜及びＴｉＮ膜を順次積層してなる２層構造のバリヤ層や、ＴａＮ膜及びＴａ膜を順次積層してなる２層構造のバリヤ層や、更には、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜及びＴａＮ膜の内の１層のみを用いたバリヤ層も存在する。また更には、Ｗ膜の１層構造や、Ｗ膜とＷＮ膜の２層構造のバリヤ層を用いることができる。いずれにしても、このバリヤ層１０の上層に形成されることになる導電層であるライナ層１２の種類によってバリヤ層１０の材質及び構造が決定される。このバリヤ層１０の厚さは、例えば１〜２０ｎｍ程度である。
次に、図１（Ｃ）に示すように、上記バリヤ層１０上にライナ層１２を形成する（Ｓ３）。このライナ層１２は、これ以降の工程で行われる埋め込み工程で用いられる埋め込み金属との密着性及び埋め込み特性を向上させるためのものである。ここでは後述するように、埋め込み金属として銅が用いられる。上記ライナ層１２としては、例えばＲｕ（ルテニウム）やＣｏ（コバルト）やＴａ（タンタル）等が用いることができるが、上記したように、密着性及び埋め込み特性を向上させるにはＲｕを用いるのが好ましい。上記ライナ層１２としてＲｕ膜を形成する場合には、原料として例えばＲｕ３ （ＣＯ）１２が用いられ、例えばＣＶＤ法により形成されることになる。このＲｕ膜を形成するには、例えば特開２０１０−０３７６３１号公報に開示されているようなＣＶＤの成膜装置を用いることができる。このライナ層１２の厚さは、例えば１〜１０ｎｍ程度である。
次に、図１（Ｄ）に示すように、上記ライナ層１２の上にシード層１４を形成する（Ｓ４）。このシード層１４は、この後に行われる埋め込み工程における効率を高めるためのものである。このシード層１４としては基本的には埋め込み金属と同じ材料、例えばここでは銅が用いられる。このシード層１４は、例えばＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、いわゆるスパッタリング法により形成することができる。このシード層１４の厚さは、例えば２〜１００ｎｍ程度である。尚、このシード層を用いないで省略することもできる。
次に、図１（Ｅ）に示すように、上記凹部８内を埋め込み金属により埋め込むための埋め込み工程を行って埋め込み用の金属膜１６を形成する。これにより、埋め込み用の金属膜１６により上記凹部８内を完全に埋め込めようにする。この埋め込み用の金属膜１６を形成する埋め込み金属としては、上述のように銅を用いる。この埋め込み工程は、主としてメッキ法を用いることができるが、その他にＣＶＤ法、原料ガスと反応ガスとを交互に繰り返して流して薄膜を一層ずつ形成するＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒｄ Ｄｅｐｏｓｉｔｉｏｎ）法やＰＶＤ法、すなわちスパッタリング法等を用いることができる。
この場合、好ましくは、ウエハＷの表面の上記凹部８以外の表面であるフィールド部９における上記埋め込み用の金属膜１６の厚さａが、上記凹部８の深さｂ以上の厚さになるように埋め込み用の金属膜１６を厚く形成する。すなわち、”ａ≧ｂ”となるまで埋め込み用の金属膜１６の成膜を行う。これにより、後述するように後工程で行われるアニール処理時に成長する埋め込み用の金属膜１６である銅の結晶粒の粒径を大きくすることが可能となる。
次に、図１（Ｆ）に示すように、上記埋め込み用の金属膜１６の上面全体を覆うようにして半導体ウエハの表面の全面に、本発明方法の特徴とする拡散防止用の金属膜１８を形成する拡散防止膜形成工程を行う（Ｓ５−１）。この拡散防止用の金属膜１８としては、上記埋め込み用の金属膜１６の金属材料と格子間隔が近い金属材料を用いるようにする。ここでは、埋め込み用の金属膜１６として銅を用いているので、この銅に最も格子間隔が近い金属材料としてＲｕ（ルテニウム）を用いている。このＲｕ膜の成膜方法は図１（Ｃ）で説明したＲｕ膜よりなるライナ層１２の形成方法と同じである。
このような拡散防止用の金属膜１８を形成しておくことにより、後工程で行われるアニール処理時に、埋め込み用の金属膜１６の表面での元素の拡散を抑制することにより、拡散によって消費されるべきエネルギーを金属膜中のグレインの成長に振り向けることができる。この結果、グレイン（結晶粒）の成長が効率的に行われてこの成長を促進させることができる。
この場合、上記拡散防止用の金属膜１８の厚さは、０．５ｎｍ以上であり、０．５ｎｍよりも薄いと、埋め込み用の金属膜１６の上面にこの金属膜１８を均一に形成できなくなって成膜がまだらになり、上記作用を効率的に発揮できないおそれが生ずる。また、上記拡散防止用の金属膜１８の厚さが過度に厚くなると、後述する除去工程に多くの時間を要するのでスループットが低下してしまう。従って、膜厚の上限は５０ｎｍ程度である。
次に、図１（Ｇ）に示すように、上記拡散防止用の金属膜１８が形成された半導体ウエハを高温状態に晒してアニール処理を行い、各金属元素の結晶構造を安定化させる（Ｓ６）。このアニール温度は１００〜５００℃の範囲内であり、好ましくは１５０〜４００℃の範囲内、より好ましくは２００〜３５０℃の範囲内である。このアニール温度が１００℃よりも低い場合には、アニールの効果が十分に発明できず、また、５００℃よりも高過ぎると、元素の吸い上がり現象が生じて好ましくない。
上記埋め込み用の金属膜１６の表面に拡散防止用の金属膜１８を形成しておくことにより、上記アニール処理が行われた時に、格子間隔が非常に近似して密着性が高くなっていることから、Ｃｕ表面でのＣｕ元素の熱拡散が抑制される。この結果、この熱拡散に消費されるべきエネルギーが結晶成長に向けられて結晶粒、すなわちグレインの成長が効率的に行われてこの成長を促進させることができる。この結果、エレクトロマイグレーションが生ずる傾向にある結晶粒同士の界面の長さ、或いは面積が少なくなるので、その分、エレクトロマイグレーションの発生を抑制することが可能となる。
次に、図１（Ｈ）に示すように、半導体ウエハの表面上にある余分な薄膜を削り取って除去する除去工程を行う（Ｓ７）。この除去工程では、上記凹部８の外側や半導体ウエハの表面に存在する不要な薄膜を例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｉｎｇ）処理によって除去する。これにより、凹部の埋め込み処理が完了することになる。
＜本発明方法の評価＞
次に、上述したような本発明の薄膜の形成方法について実験を行ったので、その評価結果について説明する。まず、拡散防止用の金属膜１８の作用の説明に先立ってライナ層１２の作用について説明する。このライナ層１２は前述したように、埋め込み用の金属膜１６である銅との密着性を主に改善するものである。このように、密着性を改善するためには、銅の格子間隔とできるだけ近似する材料をライナ層１２として用いることが好ましい。図３は銅を中心とする各金属の結晶構造の状態を示す図、図４はライナ層に依存してＣｕ層が積層される時の面間隔の状態を示す模式図である。
図３に示すように、ここではＣｕ、Ｒｕ、Ｔａ、Ｔｉの各元素の最密面の結晶構造、格子パラメータ、格子間隔（面間隔及びＣｕに対するずれ量）が示されている。特に格子間隔において、面間隔及びＣｕに対する面間隔のずれ量に着目すると、Ｃｕ（１１１）面に対してＲｕの面間隔が最も近い。そして、上記Ｔａ、Ｔｉの結晶格子のずれ量はそれぞれ１１．９％、９．７７％であるのに対して、Ｒｕの結晶格子のずれ量は僅か２．５７％であり、最もずれ量が少ない。
従って、Ｒｕ金属をライナ層１２として用いることにより、Ｃｕ膜との密着性を向上でき、凹部の埋め込み特性も向上できることが判る。図４はＣｕの結晶格子のずれの大小を示しており、図４（Ａ）に示すように下地のライナ層として面間隔のずれ量が大きいＴａやＴｉを用いた場合には、この上に積層されるＣｕ膜の格子間隔Ｌ１は本来の格子間隔よりも大きくずれてしまい、ここに歪が生じて両者間の密着性が劣ってしまう。
これに対して、図４（Ｂ）に示すように下地のライナ層として面間隔のずれ量が小さいＲｕを用いた場合には、この上に積層されるＣｕ膜の格子間隔Ｌ２は本来の格子間隔に近くなり、この結果、両者間の密着性を大幅に向上できることが判る。
ところが、Ｃｕ膜の結晶サイズを比較すると、Ｃｕ／Ｒｕ界面での良好な密着性があることから、アニール処理を行ってもＣｕ結晶の成長が起き難い状態となっている。この結果、Ｒｕ膜上のＣｕ膜の結晶サイズは、Ｔａ膜やＴｉ膜上のＣｕ膜の結晶サイズと比較して小さくなってしまう。例えば、厚さが４ｎｍのＴａＮ及び厚さ２ｎｍのＴａ膜の積層構造上にＣｕ膜を成膜してアニール処理を行った時のＣｕ（１１１）面の結晶サイズは１５ｎｍであった。これに対して、Ｒｕ膜の積層構造上にＣｕ膜を成膜してアニール処理を行った時のＣｕ（１１１）面の結晶サイズは１１ｎｍであった。このように、Ｒｕ層をライナ層として用いると、密着性等は向上するが、Ｃｕ膜の結晶サイズが小さくなってしまう。
ここで、エレクトロマイグレーションはＣｕ膜中の結晶（グレイン）界面において粒界拡散として生ずる傾向にある。従って、上述のようにＣｕ膜の結晶サイズが小さいと、その分、Ｃｕ結晶同士の界面の長さ、或いは面積が増加して粒界拡散が生じ易くなってエレクトロマイグレーション耐性が劣化してしまう。更には、Ｃｕ膜の結晶サイズが小さいと、その後のプロセスにおいてＣｕ結晶の成長が起こると、その際、Ｃｕ膜中にボイドが発生するおそれもある。
そこで、本発明では上述したように、埋め込み用の金属膜１６であるＣｕ膜上に拡散防止用の金属膜１８を形成して、Ｃｕ膜表面の拡散を抑制しつつ結晶成長を促進させるようにしている。上記拡散防止用の金属膜１８の作用を確認するために、図５に示すように拡散防止用の金属膜を形成した半導体ウエハと形成していない半導体ウエハを用意してＣｕ結晶の成長について確認を行った。
図５は拡散防止用の金属膜の作用を確認する実験を行った時の薄膜積層構造の断面図を示し、図５（Ａ）は埋め込み用の金属層１６上に拡散防止用の金属膜１８を形成していない試料を示し、図５（Ｂ）は埋め込み用の金属層１６上に拡散防止用の金属膜１８を形成した試料を示す。図６は拡散防止用の金属膜を形成した状態でアニール処理した時のＣｕ結晶を成長の状態を模式的に示す図である。図５（Ａ）は従来方法に対応し、シリコン基板である半導体ウエハ上にＳｉＯ２ よりなる絶縁層６、Ｔｉ膜よりなるバリヤ層１０、Ｒｕ膜よりなるライナ層１２及び埋め込み用の金属膜１６に相当するＣｕ層２０を順次積層している。
これに対して、図５（Ｂ）は本発明方法に対応し、シリコン基板である半導体ウエハ上にＳｉＯ２ よりなる絶縁層６、Ｔｉ膜よりなるバリヤ層１０、Ｒｕ膜よりなるライナ層１２及び埋め込み用の金属膜１６に相当するＣｕ層２０及びＲｕ膜よりなる拡散防止用の金属膜１８を順次積層している。
図５（Ａ）及び図５（Ｂ）に示すように、各種の薄膜を形成した各試料に対して、それぞれ１５０℃の温度で３０分間のアニール処理を施した。そして、各Ｃｕ層２０におけるＣｕ結晶の大きさをそれぞれ測定した。この結果、図５（Ａ）に示す従来方法の場合には、Ｃｕ層２０中におけるＣｕ結晶の平均値は５８ｎｍ程度であった。これに対して、図５（Ｂ）に示す本願発明方法の場合には、Ｃｕ層２０中におけるＣｕ結晶の平均値は１２２ｎｍ程度であり、略２倍の大きさにＣｕ結晶が成長していることを確認することができた。
図６は上記アニール処理時の本願発明方法の場合を模式的に示している。図６（Ａ）に示すように、アニール処理前にあっては、Ｃｕ膜２０中の結晶サイズはかなり細かい部分が多いが、アニール処理後にあっては、図６（Ｂ）に示すようにＣｕ結晶が成長して大きくなっている。
このように、埋め込み用の金属膜１６に相当するＣｕ層２０の表面には拡散防止用の金属膜１８を形成した状態でアニール処理することにより、結晶の成長を促進させることができる理由は次のように考えられる。すなわち、通常は、Ｃｕ層の金属膜の表面のエネルギーが一番高いことから、表面での原子は非常に動き易くて熱拡散し易い状態になっている。しかし、このＣｕ層の表面にＣｕに対して格子間隔のずれ量が少ないＲｕ膜が存在すると、両者の界面で強く結合されて熱拡散が抑制される。その結果、本来は熱拡散で消費されるべきエネルギーがＣｕ結晶の成長の方に使われることになり、上述したようなＣｕ層中の結晶が成長することになる。このように、本発明によれば、埋め込み金属との密着性及び埋め込み特性の改善を図ることができるのみならず、Ｃｕ粒界の拡散によるエレクトロマイグレーション耐性も向上させることができる。
また、前述したように上記埋め込み用の金属膜１６の形成に際し、フィールド部９における埋め込み用の金属膜１６の厚さａをかなり厚くし、この厚さａを上記凹部８の深さｂ以上（ａ≧ｂ）の厚さに設定することにより、アニール処理時において埋め込み用の金属膜１６である銅の結晶粒を一層大きく成長させることができる。すなわち、銅膜の上側部分から下方に向けてＣｕ結晶粒の成長は生じるので、フィールド部９上に多量の膜厚の厚い銅膜が存在して上述のように”ａ≧ｂ”にすると、その分、結晶粒の成長が促進されて銅膜の下側部分まで十分な大きな結晶粒が成長することになる。従って、凹部８内の底部側に堆積しているＣｕ膜（金属膜１６）まで十分に大きな結晶粒となるまで成長させるためには、上述のようにフィールド部９における埋め込み用の金属膜１６の厚さａを、凹部８の深さｂ以上の厚さに設定するのがよいことが判る。
上述のように埋め込み用の金属膜１６であるＣｕ膜の厚さを厚くすればする程、アニール処理時におけるこのＣｕ膜の結晶粒の粒径を大きくすることができる。図７は上記関係を示し、Ｃｕ膜厚に対するアニール温度とＣｕ結晶粒の粒径との関係を示すグラフである。ここでは、シリコン基板のウエハ上にＳｉＯ２ 膜、ＴａＮ膜（４ｎｍ）、Ｒｕ膜（２ｎｍ）及び埋め込み用の金属膜１６としてＣｕ膜を順次形成し、更にその表面に拡散防止用の金属膜としてＲｕ膜を形成し、この状態でアニール処理（圧力：１０Ｔｏｒｒ、３０分）を行っている。上記Ｃｕ膜の厚さは３０ｎｍの場合と５０ｎｍの場合とについて行った。上記結晶粒の粒径は、ＸＲＤ（蛍光Ｘ線分析器）を用いて測定した。
このグラフから明らかなように、埋め込み用の金属膜であるＣｕ膜の厚さを、３０ｎｍから５０ｎｍへ厚くすると、Ｃｕ結晶粒の粒径の大きさはアニール温度にもよるが、１３〜１６ｎｍから１８〜１９ｎｍへ拡大している。すなわち、Ｃｕ膜の厚さを大きくすればする程、その結晶粒の粒径を大きくすることができることが判る。
また、上記した成膜方法を用いて、深さ（ｂ）が１３２ｎｍであり、幅が８０ｎｍの溝状のトレンチ部よりなる凹部８内を銅膜で埋め込み、この時のフィールド部の銅膜の厚さ（ａ）を３４０ｎｍにした時のアニール処理後のＣｕ結晶粒の粒径を透過型電子顕微鏡（Transmission Electron Microscope：ＴＥＭ）により測定した。この時の結果を図８に示す。図８は凹部である溝状のトレンチ部内へＣｕ膜を埋め込んだ時の断面を示す電子顕微鏡写真を示す。ここでは、図８中の右上に併記した図に示すように、トレンチ部の中央を縦方向に切断した時の断面を示している。この図８から得られたＣｕ結晶粒の平均粒径の大きさは９８ｎｍ程度であり、トレンチ幅である８０ｎｍよりも大きな粒径が得られることが判った。
この場合、Ｃｕ結晶粒の粒径の大きさは、トレンチ部である凹部８の幅以上、すなわち配線幅以上の大きさにするのがよく、実際的には粒径の大きさを、凹部８の幅（開口幅）の１〜２倍程度の範囲内の大きさに設定するのが好ましい。また現状の半導体集積回路では、凹部の幅、すなわちトレンチ幅は１０〜２００ｎｍ程度である。また凹部であるトレンチ部の深さは１００〜２５０ｎｍ程度であり、トレンチ幅と凹部であるトレンチ部の深さとの比、すなわちアスペクト比ＡＲは”２〜１０”程度である。
尚、上記実施例では、埋め込み用の金属膜１６として銅を用いた場合を例にとって説明したが、これに限定されず、上記埋め込み用の金属膜１６は、銅、タングステン及びアルミニウムよりなる群から選択される１の材料を用いることができる。また上記実施例では、拡散防止用の金属膜１８としてルテニウム（Ｒｕ）を用いた場合を例にとって説明したが、これに限定されない。どのような金属であっても埋め込み用の金属膜１６を上から押さえ込んでいれば表面での元素の拡散は抑制されるので、上記拡散防止用の金属膜１８は、Ｒｕ、Ｃｏ、Ｔａ及びＴｉよりなる群から選択される１の材料を用いることができる。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、この半導体ウエハにはシリコン基板やＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体基板も含まれ、更にはこれらの基板に限定されず、液晶表示装置に用いるガラス基板やセラミック基板等にも本発明を適用することができる。
１ 絶縁層
２ 絶縁層
４ 導電層
６ 絶縁層
８ 凹部
９ フィールド部
１０ バリヤ層
１２ ライナ層
１４ シード層
１６ 埋め込み用の金属膜
１８ 拡散防止用の金属膜
２０ Ｃｕ層
ａ 埋め込み用の金属膜の厚さ
ｂ 凹部（トレンチ部）の深さ

Claims (14)

  1. 表面に凹部を有する被処理体の表面に薄膜を形成する形成方法において、
    前記凹部を含む前記被処理体の表面に埋め込み用の金属膜を形成して前記凹部を埋め込む埋め込み工程と、
    前記金属膜を覆うようにして前記被処理体の表面の全面に拡散防止用の金属膜を形成する拡散防止膜形成工程と、
    前記被処理体をアニールするアニール工程と、
    を有することを特徴とする薄膜の形成方法。
  2. 前記埋め込み工程では、前記被処理体の表面の凹部以外の表面であるフィールド部における前記埋め込み用の金属膜の厚さが、前記凹部の深さ以上の厚さになされることを特徴とする請求項１記載の薄膜の形成方法。
  3. 前記アニール工程では、前記埋め込み用の金属膜の結晶粒の粒径は、前記凹部の幅以上の大きさになされることを特徴とする請求項１又は２記載の薄膜の形成方法。
  4. 前記埋め込み工程の前工程として、バリヤ層を形成するためのバリヤ層形成工程を更に有することを特徴とする請求項１乃至３のいずれか一項に記載の薄膜の形成方法。
  5. 前記バリヤ層形成工程と前記埋め込み工程との間に行われる工程であって、シード層を形成するためのシード層形成工程を更に有することを特徴とする請求項４記載の薄膜の形成方法。
  6. 前記埋め込み工程の前工程として、バリヤ層を形成するためのバリヤ層形成工程とライナ層を形成するためのライナ層形成工程とを更に有することを特徴とする請求項１乃至３のいずれか一項に記載の薄膜の形成方法。
  7. 前記ライナ層形成工程と前記埋め込み工程との間に行われる工程であって、シード層を形成するためのシード層形成工程を更に有することを特徴とする請求項６記載の薄膜の形成方法。
  8. 前記アニール工程の温度は、１００〜５００℃の範囲内であることを特徴とする請求項１乃至７のいずれか一項に記載の薄膜の形成方法。
  9. 前記拡散防止用の金属膜と前記凹部以外の余分な前記埋め込み用の金属膜を除去する除去工程を更に有することを特徴とする請求項１乃至８のいずれか一項に記載の薄膜の形成方法。
  10. 前記埋め込み用の金属膜は、銅、タングステン及びアルミニウムよりなる群から選択される１の材料よりなることを特徴とする請求項１乃至９のいずれか一項に記載の薄膜の形成方法。
  11. 前記拡散防止用の金属膜は、Ｒｕ、Ｃｏ、Ｔａ及びＴｉよりなる群から選択される１の材料よりなることを特徴とする請求項１乃至１０のいずれか一項に記載の薄膜の形成方法。
  12. 前記埋め込み用の金属膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒｅｄ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法及びメッキ法よりなる群から選択される１の方法で形成されることを特徴とする請求項１乃至１１のいずれか一項に記載の薄膜の形成方法。
  13. 前記拡散防止用の金属膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒｅｄ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法及びメッキ法よりなる群から選択される１の方法で形成されることを特徴とする請求項１乃至１２のいずれか一項に記載の薄膜の形成方法。
  14. 前記拡散防止用の金属膜の厚さは、０．５ｎｍ〜５０ｎｍであることを特徴とする 請求項１乃至１３のいずれか一項に記載の薄膜の形成方法。
JP2011041774A 2010-03-17 2011-02-28 薄膜の形成方法 Pending JP2011216867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011041774A JP2011216867A (ja) 2010-03-17 2011-02-28 薄膜の形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010061629 2010-03-17
JP2010061629 2010-03-17
JP2011041774A JP2011216867A (ja) 2010-03-17 2011-02-28 薄膜の形成方法

Publications (1)

Publication Number Publication Date
JP2011216867A true JP2011216867A (ja) 2011-10-27

Family

ID=44649084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011041774A Pending JP2011216867A (ja) 2010-03-17 2011-02-28 薄膜の形成方法

Country Status (5)

Country Link
US (1) US20130252417A1 (ja)
JP (1) JP2011216867A (ja)
KR (1) KR20120135913A (ja)
TW (1) TW201203368A (ja)
WO (1) WO2011114989A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251380A (ja) * 2012-05-31 2013-12-12 Ibaraki Univ 半導体集積回路装置及びその製造方法
JP2017193770A (ja) * 2016-04-22 2017-10-26 国立大学法人茨城大学 Ｒｕ成膜方法、Ｒｕ成膜装置、金属成膜装置、Ｒｕバリアメタル層、配線構造

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190323B2 (en) 2012-01-19 2015-11-17 GlobalFoundries, Inc. Semiconductor devices with copper interconnects and methods for fabricating same
JP6360276B2 (ja) * 2012-03-08 2018-07-18 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法、半導体製造装置
KR101992352B1 (ko) * 2012-09-25 2019-06-24 삼성전자주식회사 반도체 장치
JP2016011875A (ja) * 2014-06-27 2016-01-21 東京エレクトロン株式会社 圧力センサの製造方法および圧力センサ
US10170425B2 (en) * 2014-11-12 2019-01-01 International Business Machines Corporation Microstructure of metal interconnect layer
US10199230B2 (en) * 2015-05-01 2019-02-05 Applied Materials, Inc. Methods for selective deposition of metal silicides via atomic layer deposition cycles
US9997406B2 (en) * 2016-02-04 2018-06-12 International Business Machines Corporation Columnar interconnects and method of making them

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031847A (ja) * 2002-06-28 2004-01-29 Nec Electronics Corp 半導体装置及びその製造方法
JP2004079835A (ja) * 2002-08-20 2004-03-11 Renesas Technology Corp 半導体装置の製造方法
JP2005158930A (ja) * 2003-11-25 2005-06-16 Nec Electronics Corp 半導体装置およびその製造方法
JP2006100698A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 半導体装置の製造方法
JP2006303062A (ja) * 2005-04-19 2006-11-02 Sony Corp 半導体装置の製造方法
JP2009194195A (ja) * 2008-02-15 2009-08-27 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040094511A1 (en) * 2002-11-20 2004-05-20 International Business Machines Corporation Method of forming planar Cu interconnects without chemical mechanical polishing
KR100519169B1 (ko) * 2003-05-09 2005-10-06 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US7405153B2 (en) * 2006-01-17 2008-07-29 International Business Machines Corporation Method for direct electroplating of copper onto a non-copper plateable layer
US7732922B2 (en) * 2008-01-07 2010-06-08 International Business Machines Corporation Simultaneous grain modulation for BEOL applications
JP2009206432A (ja) * 2008-02-29 2009-09-10 Canon Inc 配線基板、その製造方法、配線基板を用いた画像表示装置用のパネル、および、該パネルが搭載された画像表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031847A (ja) * 2002-06-28 2004-01-29 Nec Electronics Corp 半導体装置及びその製造方法
JP2004079835A (ja) * 2002-08-20 2004-03-11 Renesas Technology Corp 半導体装置の製造方法
JP2005158930A (ja) * 2003-11-25 2005-06-16 Nec Electronics Corp 半導体装置およびその製造方法
JP2006100698A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 半導体装置の製造方法
JP2006303062A (ja) * 2005-04-19 2006-11-02 Sony Corp 半導体装置の製造方法
JP2009194195A (ja) * 2008-02-15 2009-08-27 Panasonic Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251380A (ja) * 2012-05-31 2013-12-12 Ibaraki Univ 半導体集積回路装置及びその製造方法
JP2017193770A (ja) * 2016-04-22 2017-10-26 国立大学法人茨城大学 Ｒｕ成膜方法、Ｒｕ成膜装置、金属成膜装置、Ｒｕバリアメタル層、配線構造

Also Published As

Publication number Publication date
WO2011114989A1 (ja) 2011-09-22
US20130252417A1 (en) 2013-09-26
KR20120135913A (ko) 2012-12-17
TW201203368A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
JP2011216867A (ja) 薄膜の形成方法
KR102542758B1 (ko) 상호접속부를 위한 루테늄 금속 피처 충전
JP4397399B2 (ja) 半導体装置の製造方法
KR101857915B1 (ko) 상호접속 구조물 및 상호접속 구조물의 형성 방법
US7923839B2 (en) Semiconductor device and method for fabricating semiconductor device
US20130187273A1 (en) Semiconductor devices with copper interconnects and methods for fabricating same
TWI374482B (ja)
JP7309697B2 (ja) 基板のフィーチャをコバルトで充填する方法および装置
JP4498391B2 (ja) 半導体装置の製造方法
CN103943556A (zh) 一种用于半导体铜互连工艺的电镀铜膜的处理方法
JP3816091B1 (ja) 半導体装置及びその製造方法
JP5384269B2 (ja) Ｃｕ配線の形成方法
US20090236744A1 (en) Semiconductor device and method of producing the same
JP2016111047A (ja) Ｃｕ配線の形成方法および半導体装置の製造方法
JP5362500B2 (ja) 半導体装置の製造方法
TWI587367B (zh) 用於金屬化之方法及層
JP2014033139A (ja) デバイスの製造方法
JP2011086787A (ja) 半導体装置及びその製造方法
JP2009296014A (ja) 半導体装置の製造方法
JP2005317804A (ja) 半導体装置の製造方法
JP2005310880A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141007