JP2014033139A - デバイスの製造方法 - Google Patents
デバイスの製造方法 Download PDFInfo
- Publication number
- JP2014033139A JP2014033139A JP2012174039A JP2012174039A JP2014033139A JP 2014033139 A JP2014033139 A JP 2014033139A JP 2012174039 A JP2012174039 A JP 2012174039A JP 2012174039 A JP2012174039 A JP 2012174039A JP 2014033139 A JP2014033139 A JP 2014033139A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- substrate
- conductive
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】基板の主面の一部に設けられた微細な凹部に導電部を形成した際に、凹部からはみ出して形成される導電部の表面モフォロジーが悪化するのを抑制する、デバイスの製造方法を提供する。
【解決手段】基板の一面101aとその一部に設けられた凹部102内に、バリア膜103を形成する第一工程と、バリア膜103上に第一導電膜104を形成する第二工程と、第一導電膜104を溶融させる第三工程と、第三工程を経たバリア膜103、第一導電膜104、基板101を加熱し、第一導電膜104上に、第二導電膜105を形成する第四工程と、第四工程を経た第二導電膜105上に第三導電膜107を形成する第五工程と、第五工程を経た、バリア膜103、第一導電膜104、第二導電膜105、第三導電膜107からなり、基板の一面101aより外側に形成された部位を除去する第六工程と、を少なくとも備えた。
【選択図】図3
【解決手段】基板の一面101aとその一部に設けられた凹部102内に、バリア膜103を形成する第一工程と、バリア膜103上に第一導電膜104を形成する第二工程と、第一導電膜104を溶融させる第三工程と、第三工程を経たバリア膜103、第一導電膜104、基板101を加熱し、第一導電膜104上に、第二導電膜105を形成する第四工程と、第四工程を経た第二導電膜105上に第三導電膜107を形成する第五工程と、第五工程を経た、バリア膜103、第一導電膜104、第二導電膜105、第三導電膜107からなり、基板の一面101aより外側に形成された部位を除去する第六工程と、を少なくとも備えた。
【選択図】図3
Description
本発明は、微細な配線構造を高精度に形成する際に用いる、デバイスの製造方法に関するものである。
従来、基板に形成した半導体素子等の微細な配線材料として、アルミニウムやアルミニウム合金が用いられていた。しかし、アルミニウムは融点が低く、かつ耐マイグレーション性に劣るため、半導体素子の高集積化、高速化への対応が困難であった。
このため、近年は配線材料として、銅が用いられるようになっている。銅はアルミニウムに比べて融点が高く、かつ電気抵抗率が小さいため、LSI配線材料として優れているが、微細加工しにくい材料であることが知られている。
銅によって構成され、配線として機能させる導電膜を微細加工する従来の方法が、例えば特許文献1に開示されている。特許文献1によれば、絶縁層に溝を形成し、この溝の内部にスパッタリング法等を用いて銅を埋め込むことにより、配線として機能させる導電膜を形成することができる。銅を埋め込む際に、溝からはみ出した銅によって構成される不要な導電膜は、膜上にめっき膜を形成した上で、めっき膜とともにCMP法を用いて除去することができる。
ところで、銅を埋め込む際に、溝からはみ出した銅によって構成される不要な導電膜の表面は、一般に凹凸形状を有する。そのため、この導電膜の上に形成されるめっき膜の表面もまた凹凸形状を有する。したがって、CMP法を用いて不要な導電膜を除去しようとしても、表面から均一な厚さ分の導電膜が除去される結果として、除去後の導電膜の表面には、凹凸形状が残る。
本発明者らは、従来の方法にしたがって、異なる寸法を有する複数種類の溝に対して、銅によって構成される導電体を埋め込む実験を行った。図4は、従来の方法によって形成される、デバイス200の構成を示す要部断面図である。デバイス200は、基板201と、基板の一方の主面201aに設けられた溝202と、溝の内壁面202aを覆うように形成されたバリア膜203と、バリア膜203を覆うように形成された導電体206とで構成されている。導電体206は、溝202内に埋め込まれてなる導電部206Aと、溝202外にはみ出してなる導電部(導電膜)206Bとで構成されている。
実験の結果、いずれの寸法の溝に対して埋め込みを行った場合にも、図4に示すように、導電体206の表面206aにおいて、凹凸形状による、ほぼ同等のモフォロジーが発生することが分かった。表面におけるモフォロジーは、近年の微細化されたデバイスを構成する、溝202の寸法(幅W、深さD)に対しては無視できない大きさとなり、電気特性のばらつきや異常成膜等の問題が顕在化することになる。
本発明は、以上のような点を考慮してなされたものであり、基板の主面の一部に設けられた微細な溝(以下、凹部と表記)の内部に導電部を形成した際に、凹部からはみ出して形成される導電部の表面モフォロジーが悪化するのを抑制する、デバイスの製造方法の提供を目的とする。
本発明の請求項1に係るデバイスの製造方法は、基板の一方の主面および該主面の一部に設けられた凹部の内壁面を覆うように、バリア膜を形成する第一工程と、前記バリア膜を覆うように、第一導電膜を形成する第二工程と、リフロー法によって、前記第一導電膜を溶融させる第三工程と、前記第三工程を経ることにより前記バリア膜、前記第一導電膜が順に積層された基板を加熱するとともに、該第一導電膜を覆うように、第二導電膜を形成する第四工程と、前記第四工程を経た第二導電膜を覆うように、第三導電膜を形成する第五工程と、前記第五工程を経た、前記バリア膜、前記第一導電膜、前記第二導電膜、および前記第三導電膜からなり、前記基板の一方の主面より外側に形成された部位を、CMP法を用いて除去する第六工程と、を少なくとも備えたことを特徴とする。
本発明の請求項2に係るデバイスの製造方法は、請求項1において、前記第三工程の処理時間は、30[s]以内であることを特徴とする。
本発明の請求項3に係るデバイスの製造方法は、請求項1または2において、前記第三工程と第四工程の処理温度は、200[℃]以上300[℃]以下であることを特徴とする。
本発明に係るデバイスの製造方法によれば、第三工程において、凹部の表面と側壁に形成された第一導電膜が加熱され、溶融して凹部の底面側に流れる。これにより、凹部は、その内部に形成された第一導電膜が溶融した分だけ底上げされた状態となる。そのため、第四工程において、表面の残留導電膜と側壁部の影響が軽減された状態で、第二導電膜を形成することができ、第四工程後に溝からはみ出して形成される、導電部の表面のモフォロジーが悪化するのを抑制することができる。
以下、好適な実施形態に基づき、図面を参照して本発明を説明する。なお、以下に示す実施形態は、発明の趣旨をより良く理解させるために、一例を挙げて説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明に用いる図面は、本発明の特徴を分かりやすくするために、便宜上、要部となる部分を拡大している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
<第一実施形態>
[デバイスの構成]
本発明の第一実施形態に係るデバイスの製造方法によって得られる、デバイス100の構成例について、図1を用いて説明する。図1は、デバイス100の構成を示す要部断面図である。デバイス100は、基板101と、基板の一方の主面(一面)101aに設けられた溝および孔(以下、凹部と表記)102と、凹部の内壁面102aを覆うように形成されたバリア膜103と、バリア膜103を覆うように形成された導電部106Aとで構成されている。
[デバイスの構成]
本発明の第一実施形態に係るデバイスの製造方法によって得られる、デバイス100の構成例について、図1を用いて説明する。図1は、デバイス100の構成を示す要部断面図である。デバイス100は、基板101と、基板の一方の主面(一面)101aに設けられた溝および孔(以下、凹部と表記)102と、凹部の内壁面102aを覆うように形成されたバリア膜103と、バリア膜103を覆うように形成された導電部106Aとで構成されている。
基板101は、単一材料によって構成されていることが望ましく、例えば、ガラスや樹脂などの絶縁体、あるいはシリコンなどの半導体からなる。なお、基板101の一部には、機能素子が形成されていてもよい。
凹部102は、基板の一面101aの微細な領域において、基板101の厚み方向tに、掘り下げられた溝からなる。凹部の幅(開口面102cあるいは底面102bの径)Wは、例えば15〜50[nm]となるように形成されている。また、凹部の深さDは、例えば60〜200[nm]となるように形成されている。
バリア膜103は、少なくとも凹部の内壁面102aを覆い、その厚みが、例えば1〜3[nm]となるように形成されている。また、バリア膜103は、例えばTa(タンタル)、Ta窒化物、Ta珪化物、Ta炭化物、Ti(チタン)、Ti窒化物、Ti珪化物、Ti炭化物、W(タングステン)、W窒化物、W珪化物、W炭化物、Ru(ルテニウム)、Ru酸化物、V(バナジウム)、V酸化物、Co(コバルト)、Co酸化物、Nb(ニオブ)、Nb酸化物などから構成されている。
導電部106Aは、Cu(銅)などの導電材料からなり、凹部102を埋め込むように形成されている。導電部106Aは、例えば、基板101に形成された機能素子の回路配線として機能させることができる。ここでの平坦性(二乗平均粗さRMS)を有する形状は、凹部102から露出した導電部106Aの表面の二乗平均粗さRMSが、凹部の開口幅Wに対して1/3以下である形状として定義されるものである。
[デバイスの製造装置]
図1に示したデバイス100の製造装置10の構成例について、図2を用いて説明する。図2は、少なくともバリア膜103、導電部106A(第一導電膜、第二導電膜)の形成に用いることが可能な、製造装置10の要部断面を模式的に示した図である。
図1に示したデバイス100の製造装置10の構成例について、図2を用いて説明する。図2は、少なくともバリア膜103、導電部106A(第一導電膜、第二導電膜)の形成に用いることが可能な、製造装置10の要部断面を模式的に示した図である。
製造装置10は、デバイス100を形成するためのプロセス処理室として、第一処理室11、第二処理室12、第三処理室13、第四処理室14、第五処理室15を備えている。また、製造装置10は、被処理体の搬入用のロードロック室16および搬出用のアンロードロック室17を備えている。また、製造装置10は、少なくとも第一処理室11、第二処理室12、第三処理室13と個別に連結され、各処理室間における被処理体の搬送手段18を内在させた、搬送室19を備えている。
第一処理室11は、基板の一面101に設けられた凹部の内壁面102aを覆うように、バリア膜103を形成するための成膜処理室である。第二処理室12は、第一処理室11において形成されたバリア膜103上に、後述する第一導電膜を形成するためのプロセス処理室である。第三処理室13は、第二処理室において形成された第一導電膜に対して、加熱のみを行うプロセス処理室であって、かつ加熱された第一導電膜を覆うように第二導電膜を形成するためのプロセス処理室である。第四処理室14は、被処理体のデガス処理を行う処理室である。第五処理室15は、被処理体の清浄化処理を行う処理室である。なお、図2には、プロセス処理室として5つの処理室を備えた製造装置10が、例として示されているが、製造装置10は、さらに別の処理室を備えていてもよい。
[デバイスの製造方法]
図1に示したデバイス100の製造方法について、図3(a)〜(h)を用いて説明する。図3(a)〜(h)は、被処理体の要部断面を、製造工程の順に、段階的に示した図である。前述したように、各工程処理は、図2に示した製造装置10の各処理室内おいて行うが、ここでは被処理体のみを示している。
図1に示したデバイス100の製造方法について、図3(a)〜(h)を用いて説明する。図3(a)〜(h)は、被処理体の要部断面を、製造工程の順に、段階的に示した図である。前述したように、各工程処理は、図2に示した製造装置10の各処理室内おいて行うが、ここでは被処理体のみを示している。
まず、一面101aに凹部102が設けられた絶縁性を有する基板101を準備し、図3(a)に示すように、少なくとも凹部の内壁面102aを含む基板の一面101aに、所望の厚さ(例えば1〜3[nm])のバリア膜103を形成する(第一工程)。バリア膜103は、例えば、スパッタリング法やCVD法を用いて形成する。バリア膜103を構成する材料としては、例えば、Ta(タンタル)、Ta窒化物、Ta珪化物、Ta炭化物、Ti(チタン)、Ti窒化物、Ti珪化物、Ti炭化物、W(タングステン)、W窒化物、W珪化物、W炭化物、Ru(ルテニウム)、Ru酸化物、V(バナジウム)、V酸化物、Co(コバルト)、Co酸化物、Nb(ニオブ)、Nb酸化物などから構成される材料を用いる。
次に、図3(b)に示すように、例えばスパッタリング法により、Cuなどの導電材料からなり、第一導電膜を構成するスパッタリング粒子104Aを、バリア膜103の表面に付着させる(第二工程)。
次に、図3(c)に示すように、第二工程を経て形成された前記第一導電膜を、リフロー法によって溶融させる(第三工程)。加熱温度は、第一導電膜104を構成する材料および第二導電膜を構成する材料の溶融温度以下であり、かつ基板101の耐久温度以下となるように制御する。特に第一導電膜がCuによって構成される場合には、加熱温度の範囲を100℃以上400℃以下とすることが望ましく、200[℃]以上300[℃]以下とすれば、さらに望ましい。
そして、第三工程を経ることにより、図3(d)に示すように、第一導電膜104が溶融する。そのため、凹部102は、内部に形成された第一導電膜104が溶融した分だけ、底上げされた状態となる。また、溶融した第一導電膜104は、凹部の底面102b側に流れる傾向にあるため、凹部の側壁に形成される第一導電膜104は、深さ方向に狭くなるようなテーパー形状をなしている。凹部102内において、凹部底面102bと平行な第一導電膜の表面104aの位置は、第三工程の処理時間を長くするにつれて、凹部の開口面102cに近づく。
次に、第三工程を経たバリア膜103、第一導電膜104が順に積層された基板101に対して、一定時間の加熱処理を行うとともに、図3(e)に示すように、例えばスパッタリング法により、Cuなどの導電材料からなり、第二導電膜を構成するスパッタリング粒子105Aを、第三工程を経て形成された第一導電膜104に対して付着させる(第四工程)。第四工程処理中、被処理体の支持台(支持手段)の温度を制御することにより、被処理体を200[℃]以上300[℃]以下の温度範囲で加熱することが望ましい。また、加熱時間は30[s]以下であることが望ましく、10[s]以上であればさらに望ましい。
第四工程を経ることにより、図3(f)に示すように、凹部102内(基板の一面101aより内側)に、配線として機能する導電部106Aが凹部を埋め込むように形成されるとともに、凹部102外(基板の一面101aより外側)に、不要な導電部106Bが形成される。導電部106A、導電部106Bは、いずれも溶融した第一導電膜104および第二導電膜105からなる。なお、第三工程と第四工程は2回以上繰り返して行ってもよく、凹部102が埋め込まれるまで行うことが望ましい。
次に、図3(g)に示すように、第四工程を経て形成された、導電部106Aおよび106Bによって構成される導電体106をめっきシード(めっき触媒)として用い、めっき法により、導電体106の表面106aに、めっき金属からなる第三導電膜107を析出させる(第五工程)。第三導電膜107は、導電体の表面106aの形状が、その最表面107aの形状に反映されない程度の厚さとし、最表面107aが平坦になるように形成する。
次に、図3(h)に示すように、バリア膜103、第一導電膜104、第二導電膜105、および第三導電膜107からなり、基板の一面101aより外側に形成された部位を、CMP法を用いて除去する(第六工程)。第六工程を経ることにより、図1に示したデバイス100が製造される。
以上説明したように、第一実施形態に係るデバイスの製造方法によれば、第三工程において、凹部の表面と側壁に形成された第一導電膜は加熱され、溶融して凹部の底面側に流れる。これにより、凹部は、その内部に形成された第一導電膜が溶融した分だけ底上げされた状態となる。そのため、第四工程において、表面の残留導電膜と側壁部の影響が軽減された状態で、第二導電膜を形成することができ、第四工程後に凹部からはみ出して形成される、不要な導電部の表面のモフォロジーが悪化するのを抑制することができる。その結果、不要な導電部の除去後に露出する、配線として機能する導電部の表面においても、モフォロジーの悪化が抑制される。
したがって、第一実施形態に係るデバイスの製造方法を適用することにより、製造されるデバイスにおいて、導電部の表面モフォロジーに起因して、電気特性のばらつきや異常成膜等の問題が発生するのを防ぐことができる。第一実施形態に係るデバイスの製造方法は、表面モフォロジーが凹部の寸法に対して無視できない大きさとなり、電気特性のばらつきや異常成膜等の問題が顕在化する場合に、特に有効となる。
以下、第一実施形態に該当する実施例1を用いて、本発明をさらに具体的に説明するが、本発明が適用可能な実施例は、実施例1に限定されるものではない。
[実施例1]
上述したデバイスの製造方法を用いて行った実施例1について説明する。実施例1は、図1に示すデバイス100を、第三工程における処理時間と、第三工程および第四工程における処理温度とを相互に変えた条件にて製造された、16個のサンプルを用いて行ったものである。いずれのサンプルも、300[℃]にてデガス処理を行い、水素ガスを用いたドライ洗浄処理を行った上で、第一工程、第二工程、第三工程、第四工程を順に経たものである。また、いずれのサンプルも、バリア膜はTa(約5[nm])によって構成されており、導電部106AはCuによって構成されている。
上述したデバイスの製造方法を用いて行った実施例1について説明する。実施例1は、図1に示すデバイス100を、第三工程における処理時間と、第三工程および第四工程における処理温度とを相互に変えた条件にて製造された、16個のサンプルを用いて行ったものである。いずれのサンプルも、300[℃]にてデガス処理を行い、水素ガスを用いたドライ洗浄処理を行った上で、第一工程、第二工程、第三工程、第四工程を順に経たものである。また、いずれのサンプルも、バリア膜はTa(約5[nm])によって構成されており、導電部106AはCuによって構成されている。
第二工程の処理は、−20[℃]で行った。第二工程において形成される第一導電膜104の厚さは20[nm]とした。第三工程の処理時間は、0〜30[s]の範囲で設定した。そして、第三工程および第四工程の処理温度は、200〜300[℃]の範囲で設定した。第四工程において形成される第二導電膜105の厚さは、30[nm]とした。
表1は、16個のサンプルのデバイスを構成する凹部からはみ出して形成される、不要な導電部の表面モフォロジーに起因した不良頻度ついて、評価した結果をまとめたものである。表1の縦方向には、第三工程および第四工程にて行う加熱処理の温度について、上側から大きい順(300[℃]、250[℃]、225[℃]、200[℃])に並んで示されている。表1の横方向には、第三工程にて行う加熱処理に要した時間について、左側から小さい順(0[s]、5[s]、10[s]、30[s])に並んで示されている。
表1の不良頻度に関する評価結果は、表2に示された評価基準に基づいている。すなわち、各デバイスにおいて、上述した製造方法を用いて埋め込みを行った凹部の数に対する、埋め込み不良が発生した凹部の数の比(不良頻度X)について、小さいほど良い結果であるとし、大きいほど悪い結果であるとして評価した。より具体的には、不良頻度Xが0[%]の場合(◎で表示)を最良の結果として評価し、以下、0[%]以上5[%]未満の場合(○で表示)、5[%]以上10[%]未満の場合(△で表示)、10[%]以上の場合(×で表示)の順に悪くなる結果として評価した。
表1に示されるように、第三工程の処理時間については、長くするほど不良頻度Xの小さくなる傾向が確認された。特に、処理時間を10[s]以上30[s]以下の範囲に設定した場合において、不良頻度Xが0[%]との結果が得られることが分かった。
また、第三工程および第四工程の処理温度については、225[℃]以上250[℃]以下の範囲において、不良頻度Xが0[%]との結果が得られることが分かった。これらの結果から、第三工程の処理時間について10[s]以上30[s]以下とし、第三工程および第四工程の処理温度について、それぞれ、225[℃]以上250[℃]以下とするのが望ましいことが分かった。
なお、第三工程の処理時間、第三工程および第四工程の処理温度について、それぞれ、所望の時間(10[s]以上30[s]以下)より短く設定した場合、あるいは、所望の温度(225[℃]以上250[s]以下])より低く設定した場合に、不良頻度Xが上昇することが分かった。この不良頻度Xの上昇は、加熱時間、加熱温度が不十分であるために、凹部内に導電膜が十分に流れることがなく、基板の表面側、凹部の側壁に残ることに起因している。
また、第三工程の処理時間、第三工程および第四工程の処理温度について、所望の温度(225[℃]以上250[s]以下])より高く設定した場合に、不良頻度Xが上昇することが分かった。この不良頻度Xの上昇は、所望の温度を超える高い温度の加熱によって、基板の表面側において不安定に残った導電膜が、熱エネルギーを得て凝集することに起因している。
本発明は、銅元素によって構成される配線を備えたデバイスに対して、広く適用することが出来る。
10・・・製造装置、11・・・第一処理室、12・・・第二処理室、
13・・・第三処理室、14・・・第四処理室、15・・・第五処理室、
16・・・ロードロック室、17・・・アンロードロック室、18・・・搬送手段、
19・・・搬送室、100・・・デバイス、101・・・基板、101a・・・主面、
102・・・凹部、102a・・・内壁面、102b・・・底面、102c・・・開口面、
103・・・バリア膜、104・・・第一導電膜、104a・・・表面、
105・・・第二導電膜、104A、105A・・・スパッタリング粒子、
106・・・導電体、106A、106B・・・導電部、106a、107a・・・表面、
107・・・第三導電膜、D・・・凹部の深さ、W・・・凹部の幅。
13・・・第三処理室、14・・・第四処理室、15・・・第五処理室、
16・・・ロードロック室、17・・・アンロードロック室、18・・・搬送手段、
19・・・搬送室、100・・・デバイス、101・・・基板、101a・・・主面、
102・・・凹部、102a・・・内壁面、102b・・・底面、102c・・・開口面、
103・・・バリア膜、104・・・第一導電膜、104a・・・表面、
105・・・第二導電膜、104A、105A・・・スパッタリング粒子、
106・・・導電体、106A、106B・・・導電部、106a、107a・・・表面、
107・・・第三導電膜、D・・・凹部の深さ、W・・・凹部の幅。
Claims (3)
- 基板の一方の主面および該主面の一部に設けられた凹部の内壁面を覆うように、バリア膜を形成する第一工程と、
前記バリア膜を覆うように、第一導電膜を形成する第二工程と、
リフロー法によって、前記第一導電膜を溶融させる第三工程と、
前記第三工程を経ることにより前記バリア膜、前記第一導電膜が順に積層された基板を加熱するとともに、該第一導電膜を覆うように、第二導電膜を形成する第四工程と、
前記第四工程を経た第二導電膜を覆うように、第三導電膜を形成する第五工程と、
前記第五工程を経た、前記バリア膜、前記第一導電膜、前記第二導電膜、および前記第三導電膜からなり、前記基板の一方の主面より外側に形成された部位を、CMP法を用いて除去する第六工程と、を少なくとも備えたことを特徴とするデバイスの製造方法。 - 前記第三工程の処理時間は、30[s]以内であることを特徴とする請求項1に記載のデバイスの製造方法。
- 前記第三工程と前記第四工程の処理温度は、200[℃]以上300[℃]以下であることを特徴とする請求項1または2に記載のデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012174039A JP2014033139A (ja) | 2012-08-06 | 2012-08-06 | デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012174039A JP2014033139A (ja) | 2012-08-06 | 2012-08-06 | デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014033139A true JP2014033139A (ja) | 2014-02-20 |
Family
ID=50282723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012174039A Pending JP2014033139A (ja) | 2012-08-06 | 2012-08-06 | デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014033139A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107836034A (zh) * | 2015-06-05 | 2018-03-23 | 东京毅力科创株式会社 | 用于互连的钌金属特征部填充 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307479A (ja) * | 1998-04-24 | 1999-11-05 | Anelva Corp | 高温リフロースパッタリング方法及び高温リフロースパッタリング装置 |
JP2000049162A (ja) * | 1998-07-28 | 2000-02-18 | Nec Corp | 半導体装置の製造方法 |
JP2002305162A (ja) * | 2002-01-11 | 2002-10-18 | Ulvac Japan Ltd | Cvd装置 |
JP2009105289A (ja) * | 2007-10-24 | 2009-05-14 | Tokyo Electron Ltd | Cu配線の形成方法 |
WO2012024056A2 (en) * | 2010-08-20 | 2012-02-23 | Micron Technology, Inc. | Semiconductor constructions; and methods for providing electrically conductive material within openings |
-
2012
- 2012-08-06 JP JP2012174039A patent/JP2014033139A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307479A (ja) * | 1998-04-24 | 1999-11-05 | Anelva Corp | 高温リフロースパッタリング方法及び高温リフロースパッタリング装置 |
JP2000049162A (ja) * | 1998-07-28 | 2000-02-18 | Nec Corp | 半導体装置の製造方法 |
JP2002305162A (ja) * | 2002-01-11 | 2002-10-18 | Ulvac Japan Ltd | Cvd装置 |
JP2009105289A (ja) * | 2007-10-24 | 2009-05-14 | Tokyo Electron Ltd | Cu配線の形成方法 |
WO2012024056A2 (en) * | 2010-08-20 | 2012-02-23 | Micron Technology, Inc. | Semiconductor constructions; and methods for providing electrically conductive material within openings |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107836034A (zh) * | 2015-06-05 | 2018-03-23 | 东京毅力科创株式会社 | 用于互连的钌金属特征部填充 |
JP2018516465A (ja) * | 2015-06-05 | 2018-06-21 | 東京エレクトロン株式会社 | インターコネクトのためのルテニウムメタルによるフィーチャ充填 |
JP7066929B2 (ja) | 2015-06-05 | 2022-05-16 | 東京エレクトロン株式会社 | インターコネクトのためのルテニウムメタルによるフィーチャ充填 |
CN107836034B (zh) * | 2015-06-05 | 2022-07-19 | 东京毅力科创株式会社 | 用于互连的钌金属特征部填充 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI598996B (zh) | 於半導體元件中製作互連之方法 | |
KR100970153B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TW201709293A (zh) | 用於內連線的釕金屬特徵部填補 | |
JP5826783B2 (ja) | 半導体装置 | |
WO2011114989A1 (ja) | 薄膜の形成方法 | |
WO2014106925A1 (ja) | セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法 | |
TWI518843B (zh) | 內連線結構及形成內連線結構的方法 | |
JP2009105289A (ja) | Cu配線の形成方法 | |
JP2010087094A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007180496A (ja) | 金属シード層の製造方法 | |
KR100874442B1 (ko) | 반도체 소자 및 그 형성방법, 반도체 클러스터 장비 | |
KR101347430B1 (ko) | 구리 배선의 형성 방법 | |
JP2014033139A (ja) | デバイスの製造方法 | |
US9484206B2 (en) | Semiconductor device including catalyst layer and graphene layer thereon and method for manufacturing the same | |
KR20070108869A (ko) | 반도체 장치 및 그 제조 방법 | |
CN105144363B (zh) | 互连结构的形成方法 | |
US11552018B2 (en) | Chemical direct pattern plating method | |
JP2016111047A (ja) | Cu配線の形成方法および半導体装置の製造方法 | |
JP5963191B2 (ja) | 半導体集積回路装置及びその製造方法 | |
US8883632B2 (en) | Manufacturing method and manufacturing apparatus of device | |
CN103620746A (zh) | 半导体装置的制造方法及半导体装置 | |
JP2013171940A (ja) | 半導体装置の製造方法 | |
US20230215807A1 (en) | Chemical direct pattern plating method | |
TWI587367B (zh) | 用於金屬化之方法及層 | |
JP2014086537A (ja) | Cu層形成方法及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160510 |