KR101347430B1 - 구리 배선의 형성 방법 - Google Patents

구리 배선의 형성 방법 Download PDF

Info

Publication number
KR101347430B1
KR101347430B1 KR1020127006748A KR20127006748A KR101347430B1 KR 101347430 B1 KR101347430 B1 KR 101347430B1 KR 1020127006748 A KR1020127006748 A KR 1020127006748A KR 20127006748 A KR20127006748 A KR 20127006748A KR 101347430 B1 KR101347430 B1 KR 101347430B1
Authority
KR
South Korea
Prior art keywords
film
forming
wiring
trench
adhesion
Prior art date
Application number
KR1020127006748A
Other languages
English (en)
Other versions
KR20120040749A (ko
Inventor
아츠시 고미
야스시 미즈사와
다츠오 하타노
오사무 요코야마
다다히로 이시자카
치아키 야스무로
다카라 가토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120040749A publication Critical patent/KR20120040749A/ko
Application granted granted Critical
Publication of KR101347430B1 publication Critical patent/KR101347430B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

500℃이상의 온도의 처리를 수반하는 후공정이 실시되는 Cu배선의 형성 방법은 표면에 트렌치 및/또는 홀을 갖는 기판상의 적어도 트렌치 및/또는 홀의 저면과 측면에, Cu의 격자면 간격과의 차가 10%이내의 격자면 간격을 갖는 금속으로 이루어지는 밀착막을 형성하는 공정과, 밀착막의 위에 상기 트렌치 및/또는 홀을 메우도록 Cu막을 형성하는 공정과, Cu막 형성 후의 기판에 350℃이상의 아닐 처리를 실행하는 공정과, Cu막을 연마하여 Cu막의 트렌치와 홀 중에 적어도 하나에 대응하는 부분만을 잔존시키는 공정과, 연마 후의 Cu막에 캡을 형성하여 Cu배선으로 하는 공정을 갖는다.

Description

구리 배선의 형성 방법{METHOD FOR FORMING Cu WIRING}
본 발명은 Cu배선의 형성 방법에 관한 것이다．
최근, 반도체 디바이스에 있어서의 배선 패턴의 미세화가 점점 진행하고, 그것에 수반하여, 배선의 RC지연 등의 문제로부터 배선의 저저항화가 요구되고 있으며, 배선 재료로서 종래부터 이용되고 있는 알루미늄(Al)이나 텅스텐(W)보다도 저저항의 Cu가 이용되고 있다.
Cu 배선의 형성 방법으로서는 트렌치나 홀이 형성된 층간 절연막에 Ta, TaN, Ti 등으로 이루어지는 배리어막을 스퍼터링으로 대표되는 물리 증착법(PVD)으로 형성하고, 그 위에 마찬가지로 PVD에 의해 Cu 시드막을 형성하고, 또한 그 위에 Cu 도금막을 실시하고, 트렌치나 홀을 메워 Cu배선으로 하는 기술이 알려져 있다(예를 들면, 일본 특허공개공보 평성11-340226호).
그런데, 크로스 포인트 구조를 갖는 메모리 소자의 제조 과정이나, 배선 공정과 배선 공정의 사이 또는 배선 공정 후 공정에 있어서는 500℃이상의 고온 프로세스가 필요한 경우가 있지만, 배선으로서 상기 방법으로 형성된 Cu배선을 이용한 경우에, 이러한 고온의 처리를 실행하면, Cu의 마이그레이션(Migration)이 생겨 Cu가 응집하고, 배선 중에 보이드(Void)가 형성되어 버리며, 배선의 저항값이 현저하게 상승해 버린다. 이 때문에, 배선 형성 후에 500℃이상의 고온 프로세스가 필요한 용도에는 열안정성을 중시해서 저항이 높은 W가 이용되고 있다.
이러한 고온 프로세스가 필요한 경우에도 RC지연의 문제는 존재하고 있는 것이어서, 이러한 경우에도 Cu배선을 적용하는 것이 요망되고 있다.
따라서, 본 발명의 목적은 배선 형성 후에 500℃이상의 고온 프로세스가 존재하는 경우에 적용 가능한 Cu배선을 형성할 수 있는 Cu배선의 형성 방법을 제공하는 것에 있다.
본 발명에 따르면, 500℃이상의 온도의 처리를 수반하는 후공정이 실시되는 Cu배선의 형성 방법으로서, 표면에 트렌치 및/또는 홀을 갖는 기판 상의 적어도 상기 트렌치 및/또는 홀의 저면과 측면에, Cu의 격자면 간격과의 차가 10%이내의 격자면 간격을 갖는 금속으로 이루어지는 밀착막을 형성하는 것과, 상기 밀착막의 위에 상기 트렌치 및/또는 홀을 메우도록 Cu막을 형성하는 것과, 상기 Cu막 형성 후의 기판에 350℃이상의 어닐 처리를 실행하는 것과, 상기 Cu막을 연마해서 상기 Cu막의 상기 트렌치 및/또는 홀에 대응하는 부분만을 잔존시키는 것과, 연마 후의 Cu막에 캡을 형성해서 Cu배선으로 하는 것을 갖는 Cu배선의 형성 방법이 제공된다.
도 1은 본 발명의 일실시형태의 방법을 나타내는 흐름도이다.
도 2는 도 1의 흐름도에 나타내는 본 발명의 일실시형태의 방법의 공정 단면도이다.
도 3은 Cu막의 두께가 10㎚일 때의 밀착막으로서 Ru막을 이용한 경우와 Ta막을 이용한 경우의 어닐 온도와 Cu막의 상대적인 저항의 변화율의 관계를 나타내는 도면이다.
도 4는 Cu막의 두께가 20㎚일 때의 밀착막으로서 Ru막을 이용한 경우와 Ta막을 이용한 경우의 어닐 온도와 Cu막의 상대적인 저항의 변화율의 관계를 나타내는 도면이다.
도 5는 두께 3㎚의 Ru막의 위에 두께 50㎚의 Cu막을 성막했을 때의 Cu막의 상태를 나타내는 SEM사진이다.
도 6은 두께 3㎚의 Ru막의 위에 두께 50㎚의 Cu막을 성막한 후, Ar 분위기에 있어서 650℃에서 30min의 어닐을 실행했을 때의 Cu막의 상태를 나타내는 SEM사진이다.
도 7은 두께 3㎚의 Ru막의 위에 두께 50㎚의 Cu막을 성막하고, 또한 그 위에 두께 3㎚의 Ru막을 성막한 후, Ar 분위기에 있어서 650℃에서 30min의 어닐을 실행했을 때의 Cu막의 상태를 나타내는 SEM사진이다.
이하, 첨부 도면을 참조하여, 본 발명의 실시형태에 대해 설명한다.
도 1은 본 발명의 일실시형태에 따른 Cu배선의 형성 방법을 포함하는 반도체장치의 제조공정을 설명하기 위한 흐름도이고, 도 2는 그 공정 단면도이다.
우선, Si 기판(11)상에 SiO2막 등의 층간 절연막(12)을 갖고, 층간 절연막(12)에 트렌치(13)가 형성된 반도체 웨이퍼(이하, 단지 웨이퍼라 함)를 준비한다(스텝 1, 도 2a). 이어서, 트렌치(13)를 포함하는 전면에 1∼10㎚, 예를 들면, 4㎚ 정도의 두께로 TaN, Ti 등의 배리어막(14)을 성막한다(스텝 2, 도 2b). 이 때의 성막은 스퍼터링 등의 PVD로 실행할 수 있다.
다음에, 적어도 트렌치(13)의 저면 및 측면에 밀착막(15)을 1∼5㎚, 예를 들면, 4㎚의 두께로 성막한다(스텝 3, 도 2c). 밀착막(15)은 그 위에 성막되는 Cu막의 밀착성을 확보하기 위한 막이며, 이 밀착막(15)으로서는 Cu의 격자면 간격과의 차가 10%이내의 격자면 간격을 갖는 금속의 막을 이용한다. 이러한 금속으로서는 V, Cr, Fe, Co, Ni, Mo, Ru, Rh, Pd, W, Re, Os, Ir, Pt가 있다. Cu의 격자면 간격과의 차가 5%이내가 더욱 바람직하고, 이러한 금속으로서는 Fe, Co, Ni, Ru, Rh, Os가 있다. 또, 주요 금속의 결정형, 격자정수, 미러 정수, 격자면 간격, Cu의 격자면 간격에 대한 차(%)를 표 1에 나타낸다.
원자번호 금속 결정형 격자정수(Å) 미러 지수 격자면 간격(Å) 격자면 간격의 Cu에 대한 미스매치
a c c/a h k l d
22 Ti hcp 2.95 4.686 1.5885 0 0 2 2.343 12%
23 V bcc 3.0399 1 1 0 2.150 3%
24 Cr bcc 2.8845 1 1 0 2.040 -2%
25 Mn bcc 8.894 1 1 0 6.289 201%
26 Fe bcc 2.866 1 1 0 2.027 -3%
27 Co hcp 2.502 4.061 1.6231 0 0 2 2.031 -3%
27 Co fcc 3.537 1 1 1 2.042 -2%
28 Ni fcc 3.524 1 1 1 2.035 -3%
29 Cu fcc 3.615 1 1 1 2.087 -
30 Zn hcp 2.665 4.947 1.8563 0 0 2 2.474 19%
40 Zr hcp 3.232 5.147 1.5925 0 0 2 2.574 23%
42 Mo bcc 3.147 1 1 0 2.225 7%
44 Ru hcp 2.706 4.282 1.5824 0 0 2 2.141 3%
45 Rh fcc 3.803 1 1 1 2.196 5%
46 Pd fcc 3.8898 1 1 1 2.246 8%
47 Ag fcc 4.086 1 1 1 2.359 13%
72 Hf hcp 3.1967 5.0578 1.5822 0 0 2 2.529 21%
73 Ta bcc 3.3058 1 1 0 2.338 12%
74 W bcc 3.1648 1 1 0 2.238 7%
75 Re hcp 2.76 4.458 1.6152 0 0 2 2.229 7%
76 Os hcp 2.743 4.3197 1.5748 0 0 2 2.160 3%
77 Ir fcc 3.839 1 1 1 2.216 6%
78 Pt fcc 3.9231 1 1 1 2.265 9%
79 Au fcc 4.0786 1 1 1 2.355 13%
이와 같이 격자면 간격이 Cu에 가까운 금속을 밀착막(15)으로서 이용하는 것에 의해, 그 위에 형성된 Cu막과의 밀착성이 양호하게 된다. 이 밀착막(15)의 성막 방법은 PVD라도 CVD라도 좋지만, 미세한 트렌치의 저면 및 측면에 형성할 필요가 있기 때문에, 스텝 커버리지가 양호한 CVD로 형성하는 것이 바람직하다. 이러한 관점에서, 격자면 간격이 Cu에 가깝고 또한 CVD로 성막할 수 있는 금속이 바람직하다. 그러한 금속으로서는 Ru를 들 수 있다. Ru는 Cu의 격자면 간격과의 차가 Cu의 격자면 간격의 3%이다. Ru는, 예를 들면, 성막원료로서 유기 금속 화합물인 루테늄의 펜타디에닐 화합물이나 루테늄 카르보닐(Ru3(CO)12)을 이용한 CVD 성막이 가능하다.
그 후, 밀착막(15)의 위에 5∼50㎚, 예를 들면, 20㎚ 정도의 두께로 Cu 시드막(16)을 형성한다(스텝 4, 도 2d). 이 Cu 시드막(16)은 PVD로 성막해도 좋고, CVD로 성막할 수도 있다. 그 후, Cu 시드막(16)의 위에 전해 도금에 의해 Cu 도금막(17)을 실시하고, 트렌치(13)를 메운다(스텝 5, 도 2e).
이 때, Cu 시드막(16)과 Cu 도금막(17)은 일체로 되어 Cu막을 형성하지만, Cu막의 하지에 양호한 밀착성을 갖는 밀착막(15)이 형성되고, 이 밀착막(15)은 트렌치(13)의 저면 및 측면에 형성되어 있으므로, 트렌치(13) 중의 Cu막은 측면과 저면에서 밀착성 좋게 구속된 상태로 되어 있고, 마이그레이션 내성이 높은 상태이다.
다음에, Cu 도금막(17) 형성 후의 웨이퍼에 350℃이상의 온도로 어닐 처리를 실시한다(스텝 6, 도 2f). 이 어닐 처리에 의해 Cu의 결정립을 성장시켜 대입경화하고, Cu막을 저저항화한다. 이때에, 상술한 바와 같이, Cu막의 하지로서 트렌치(13)의 측면 및 저면에 밀착막(15)이 형성되어 있으므로 Cu막은 밀착성 좋게 형성되어 있고, 350℃이상의 고온에서의 어닐을 실행해도 Cu의 마이그레이션이 생기기 어렵다. 이 때문에, Cu의 마이그레이션에 의한 Cu의 응집이 발생하기 어렵고, Cu막 중에 보이드가 생기기 어렵다.
이 350℃이상의 어닐 처리의 상한은 특히 존재하지 않고, Cu의 융점이 사실상의 상한으로 된다. 그러나, 온도가 너무 높아도 대입경화의 효과(Grain side increasing effect)가 포화하고, 다소 보이드가 형성될 우려가 있기 때문에, 어닐 처리의 온도는 350∼800℃의 범위가 바람직하다.
이 어닐 처리는 Ar가스나 N2가스 등의 불활성 가스 분위기에서 실행하는 것이 바람직하다. 또, 수소 분위기 등의 환원 분위기에서 실행해도 좋다.
이 고온에서의 어닐 후, CMP 처리를 실행해서 Cu막의 트렌치에 대응하는 부분만을 잔존시키고(스텝 7, 도 2g), 또한 캡 성막을 실행하며(스텝 8, 도 2h), Cu막으로 이루어지는 Cu배선을 형성한다. 이 캡 성막 공정은 CMP 후의 Cu 시드막(16) 및 Cu 도금막(17)의 위에 밀착막(15)과 마찬가지의, Cu의 격자면 간격과의 차가 10%이내의 격자면 간격을 갖는 금속의 막으로 이루어지는 밀착막(18)을 메탈 캡으로서 형성하고, 그 위에 SiCN 등의 절연재료로 이루어지는 캡 막(19)을 전체면에 형성한다. 따라서, 이들 밀착막(18)과 캡 막(19)이 2층 구조의 캡으로서 기능한다. 밀착막(18)은 밀착막(15)과 마찬가지로, Cu막에 대해 밀착성이 양호하기 때문에, Cu의 마이그레이션 내성을 한층 높일 수 있다. 이 때문에, 후공정에서의 500℃이상의 처리에 있어서의 Cu막 중의 보이드 형성을 가일층 억제할 수 있다. 단, 이 밀착막(18)의 형성은 필수는 아니며, CMP 처리 후, 직접 캡 막(19)을 형성해도 좋다.
이러한 캡 성막 공정 후, 500℃이상의 고온처리를 포함하는 일련의 후공정이 실행되고 (스텝 9), Cu 배선을 포함하는 소정의 반도체장치가 제조된다. 구체적으로는, 예를 들면 ,750℃ 정도의 고온처리를 수반하는 일련의 제조공정을 경유하여, Cu 배선을 포함하는 크로스 포인트 구조를 갖는 메모리 소자가 제조된다.
본 실시형태에서는 Cu 시드막의 형성에 앞서, Cu의 격자면 간격과의 차가 10%이내의 격자면 간격을 갖는 금속으로 이루어지는 밀착막(15)을 적어도 트렌치(13)의 저면 및 측면에 마련하므로, 그 후에 형성되는 Cu 시드막(16)과의 밀착성이 양호한 부분이 측면과 저면으로 되어 Cu가 구속된다.
이 때문에, Cu 도금막(17)을 형성한 후, Cu 시드막(16)과 Cu 도금막(17)으로 이루어지는 Cu막의 마이그레이션이 억제되고, Cu막을 형성한 후에 고온으로 가열되어도 마이그레이션에 수반하는 Cu의 응집 및 Cu막 중의 보이드의 발생이 억제된다. 그리고, 이 상태에서 350℃이상의 고온에서 어닐을 실행하는 것에 의해, 마이그레이션이 억제된 상태에서 Cu결정립을 성장시켜 대입경화할 수 있고, 보이드가 형성되는 일 없이 Cu막을 저저항화할 수 있다.
또한, 이와 같이 후공정이 실행되기 전에 이러한 고온 어닐을 실행해 두는 것에 의해, 후공정에서 500℃이상의 처리가 실행되었을 때에, Cu의 마이그레이션이나 알갱이(grain) 성장은 거의 생기지 않고, 보이드가 거의 없는 저저항의 Cu배선을 얻을 수 있다.
밀착막(15)이 트렌치(13)의 저면에만 형성된 바와 같은 경우에는 Cu의 마이그레이션을 충분히 억제할 수 없어, Cu막의 고온 어닐시에 Cu막에 보이드가 형성되어 버린다. 또한, Cu막을 형성한 후의 고온 어닐을 실행하지 않은 경우에는 캡을 성막해서 절연막으로 둘러싸인 상태의 Cu배선이 형성된 후에 비로소 500℃이상의 가열 처리가 실행되어 Cu결정립의 알갱이 성장이 생기게 되고, 구속된 Cu가 알갱이 성장에 의해 움직여 보이드가 형성될 우려가 있다.
이에 대해, 본 실시형태에서는 상술한 바와 같이, 적어도 트렌치(13)의 저면과 측면에 밀착막(15)을 형성하고, 그 위에 Cu 시드막(16)을 형성하고, Cu 도금 후에 350℃이상에서 고온 어닐을 실행하므로, Cu배선 형성 후에 실행되는 반도체 장치 제조 과정에 있어서 500℃이상의 처리가 실행되어도, Cu배선에 있어서, Cu 마이그레이션에 수반하는 Cu 응집에 의한 보이드 형성 및 Cu 알갱이 성장에 수반하는 보이드의 형성을 유효하게 방지하면서 양호한 특성을 유지할 수 있다.
특히, 캡에도 마찬가지의 밀착막을 마련하는 것에 의해, Cu배선을 구성하는 Cu막의 전체면이 밀착성이 양호한 밀착막으로 둘러싸인 상태로 되고, 더욱 Cu의 마이그레이션을 생기기 어렵게 할 수 있으며, 한층 효과적으로 보이드의 생성을 억제하여 저저항의 Cu배선을 얻을 수 있다.
다음에, 본 발명의 효과를 확인한 실험 결과에 대해 설명한다.
여기서는 실리콘 기판 상에 SiO2막이 형성된 웨이퍼를 준비하고, in-situ로 배리어막으로서 두께 4㎚의 TaN막을 성막하고, 그 위에 두께 2㎚의 Ru막을 성막하고, 그 후, 두께 10㎚의 Cu막을 성막하고, 또한 그 위에 두께 2㎚의 Ta막을 성막한 샘플(샘플 A), 및 샘플 A의 Ta막 대신에 두께 2㎚의 Ru막을 성막한 샘플(샘플 B)을 작성하였다.
또한, 비교를 위해, 마찬가지로 두께 4㎚의 TaN막을 성막한 후, 그 위에 두께 2㎚의 Ta막을 성막하고, 그 후 두께 10㎚의 Cu막을 성막하고, 또한 그 위에 두께 2㎚의 Ta막을 성막한 샘플(샘플 C)을 작성하였다. 또한, 샘플 A∼C의 Cu막의 두께를 20㎚로 바꾼 샘플(샘플 D, E, F)도 작성하였다. 이들 샘플 A∼F에 대해, Ar 분위기에 있어서 150℃, 350℃, 650℃에서 30min의 어닐을 실행한 후, Cu막의 저항을 측정하였다. 또, 본 실험에서는 막은 솔리드막이며, 트렌치에 있어서 저면부터 순차 배리어막(14), 밀착막(15), Cu막(16, 17), 밀착막(18)이 적층된 상태에 상당한다.
어닐 온도와 Cu막의 상대적인 저항값의 변화율의 관계를 도 3, 도 4에 나타낸다. 도 3은 Cu막이 10㎚인 경우, 도 4는 Cu막이 20㎚인 경우이다. 이들 도면에 나타내는 바와 같이, 양면을 Ta막에 인접시킨 샘플인 샘플 C, F는 어닐 온도가 650℃가 되면, 극단적으로 저항값이 상승하고 있는 것에 반해, 적어도 한쪽의 면을 격자면 간격이 Cu에 가까운 Ru막에 인접시킨 샘플 A, B, D, E는 어닐 온도가 상승해도 저항값의 상승이 적은 것을 알 수 있다. 특히, Cu막의 상하를 Ru막에 의해 사이에 배치된 샘플 B, E는 저항값의 상승이 더욱 적어지는 것이 확인되었다.
다음에, 실리콘 기판상의 SiO2막의 위에 배리어막으로서 두께 4㎚의 Ti를 성막하고, 그 위에 밀착막으로서 두께 3㎚의 Ru막을 성막하고, 그 위에 두께 50㎚의 Cu막을 성막한 샘플 G와, 샘플 G의 Cu막의 위에 또한 두께 3㎚의 Ru막을 성막한 샘플 H를 작성하였다. 이들 샘플 G, H에 대해, Ar 분위기에 있어서 650℃에서 30min의 어닐을 실행하였다. 초기 성막 상태(as deposited state) 및 샘플 G, H의 주사형 전자 현미경(SEM) 사진을 도 5∼7에 나타낸다.
도 6에 나타내는 바와 같이, Ru막의 위에 Cu막을 형성한 샘플 G는 도 5의 초기 성막 상태보다도 알갱이가 성장하고 있고, Cu의 응집은 보이지 않았다. 또한, 도 7에 나타내는 바와 같이, 또한 Ru막의 캡을 형성한 샘플 H에 있어서도, 알갱이 성장은 보이지만, Cu의 응집은 보이지 않았다.
다음에, Cu막(두께 100㎚)과 Ru막(두께 2㎚)을 적층해서 성막한 샘플에 대해 4점 구부림(4point bending)에 의해 Ru/Cu 밀착성을 평가하였다. 그 결과, 밀착 강도는 24J/㎡이상으로 되고, 높은 밀착성이 얻어지는 것이 확인되었다.
이상으로부터, Cu의 격자면 간격과의 차가 10%이내의 격자면 간격을 갖는 Ru로 이루어지는 밀착막을 Cu막의 하지로서 마련하는 것에 의해, Cu막이 밀착성 좋게 형성되고, 그 후의 고온 어닐에 의해서도 Cu 마이그레이션에 수반하는 Cu의 응집(보이드 형성)이 생기지 않는 것이 확인되었다.
이상과 같이, Cu막의 형성에 앞서, Cu의 격자면 간격과의 차가 Cu의 격자면 간격의 10%이내의 격자면 간격을 갖는 금속으로 이루어지는 밀착막을 적어도 트렌치 및/또는 홀의 저면 및 측면에 마련하는 것에 의해, 그 후에 형성되는 Cu막과의 밀착성이 양호한 부분이 측면과 저면으로 되어 Cu가 구속된다. 이 때문에, Cu막의 마이그레이션이 억제되고, Cu막을 형성한 후에 고온으로 가열되어도 마이그레이션에 수반하는 Cu의 응집 및 Cu막 중의 보이드의 발생이 억제된다.
그리고, 이 상태에서 350℃이상의 고온에서 어닐을 실행하는 것에 의해, 마이그레이션이 억제된 상태에서 Cu 결정립을 성장시켜 대입경화할 수 있고, 보이드가 형성되는 일 없이 Cu막을 저저항화할 수 있다. 또한, 이러한 고온 어닐을 실행해 두는 것에 의해, 후공정에서 500℃이상의 처리가 실행되었을 때에, Cu의 마이그레이션이나 알갱이 성장은 거의 생기지 않고, 보이드가 거의 없는 저저항의 Cu배선을 얻을 수 있다.
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 상기 실시형태에 한정되지 않고 각종 변형가능하다. 예를 들면, 상기 실시형태에서는 밀착막으로서 Ru막을 이용한 예를 나타냈지만, Cu의 격자면 간격과의 차가 10%이내의 격자면 간격을 갖는 금속의 막이면 적용가능하고, 특히 5% 이내의 금속의 막이면 바람직하게 이용할 수 있다.
또한, 상기 실시형태에서는 트렌치가 형성된 웨이퍼에 밀착막을 형성하고, Cu막을 형성한 예를 나타냈지만, 홀을 갖는 웨이퍼라도, 트렌치 및 홀을 갖는 웨이퍼라도 마찬가지의 효과를 얻을 수 있다.
또한, 상기 실시형태에서는 밀착막의 위에 Cu 시드막을 형성하고, 또한 그 위에 Cu 도금막을 이용한 예를 나타냈지만, 이것에 한정되지 않고, 예를 들면 Cu막 전체를 CVD로 형성해도 좋다.

Claims (6)

  1. 500℃이상의 온도의 처리를 수반하는 후공정이 실시되는 Cu배선의 형성 방법으로서,
    표면에 트렌치와 홀 중에 적어도 하나를 갖는 기판에 있어서, 상기 트렌치, 홀 또는 이들 모두의 적어도 저면과 측면에, Cu의 격자면 간격과의 차가 10%이내의 격자면 간격을 갖는 금속으로 이루어지는 밀착막을 형성하는 것과,
    상기 밀착막의 위에 상기 트렌치와 홀 중에 적어도 하나를 메우도록 Cu막을 형성하는 것과,
    상기 Cu막 형성 후의 기판에 350℃이상 Cu의 융점 미만의 어닐 처리를 실행하는 것과,
    상기 Cu막을 연마해서 상기 Cu막의 상기 트렌치와 홀 중에 적어도 하나의 내부 부분만을 잔존시키는 것과,
    연마 후의 Cu막에 캡을 형성해서 Cu배선으로 하는 것
    을 갖는 Cu배선의 형성 방법으로서,
    상기 캡을 형성할 때에, Cu막의 위에 Cu의 격자면 간격과의 차가 10%이내의 격자면 간격을 갖는 금속으로 이루어지는 밀착막을 형성하고, 그 위에 절연재료로 이루어지는 캡 막을 형성하는 Cu배선의 형성 방법.
  2. 제 1 항에 있어서,
    상기 밀착막을 구성하는 금속은 Cu의 격자면 간격과의 차가 5%이내의 격자면 간격을 갖는 Cu배선의 형성 방법.
  3. 제 2 항에 있어서,
    상기 밀착막은 Ru막이며, CVD로 형성되는 Cu배선의 형성 방법.
  4. 제 1 항에 있어서,
    상기 Cu막을 형성할 때에, Cu 시드를 형성한 후, Cu 도금을 실시하는 Cu배선의 형성 방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 기판상의 상기 트렌치와 홀 중에 적어도 하나의 저면과 측면에 밀착막을 형성하는 것에 앞서, 배리어막을 성막하는 것을 더 갖는 Cu배선의 형성 방법.
KR1020127006748A 2009-09-18 2010-08-27 구리 배선의 형성 방법 KR101347430B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009216740A JP5384269B2 (ja) 2009-09-18 2009-09-18 Ｃｕ配線の形成方法
JPJP-P-2009-216740 2009-09-18
PCT/JP2010/064588 WO2011033920A1 (ja) 2009-09-18 2010-08-27 Ｃｕ配線の形成方法

Publications (2)

Publication Number Publication Date
KR20120040749A KR20120040749A (ko) 2012-04-27
KR101347430B1 true KR101347430B1 (ko) 2014-01-02

Family

ID=43758529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127006748A KR101347430B1 (ko) 2009-09-18 2010-08-27 구리 배선의 형성 방법

Country Status (6)

Country Link
US (1) US20120222782A1 (ko)
JP (1) JP5384269B2 (ko)
KR (1) KR101347430B1 (ko)
CN (1) CN102414804A (ko)
TW (1) TW201131656A (ko)
WO (1) WO2011033920A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074173A (ja) * 2011-09-28 2013-04-22 Ulvac Japan Ltd 半導体装置の製造方法、半導体装置
JP2013089716A (ja) * 2011-10-17 2013-05-13 Tokyo Electron Ltd 半導体装置の製造方法および半導体装置
JPWO2013125449A1 (ja) 2012-02-22 2015-07-30 東京エレクトロン株式会社 半導体装置の製造方法、記憶媒体及び半導体装置
JP6437246B2 (ja) * 2014-08-28 2018-12-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002331A (ko) * 2000-06-29 2002-01-09 마에다 시게루 배선 형성을 위한 방법과 장치 및 폴리싱액과 폴리싱 방법
KR20040096322A (ko) * 2003-05-09 2004-11-16 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
JP2009194195A (ja) 2008-02-15 2009-08-27 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409831B2 (ja) * 1997-02-14 2003-05-26 日本電信電話株式会社 半導体装置の配線構造の製造方法
TW476134B (en) * 2000-02-22 2002-02-11 Ibm Method for forming dual-layer low dielectric barrier for interconnects and device formed
JP2007180313A (ja) * 2005-12-28 2007-07-12 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP4896850B2 (ja) * 2006-11-28 2012-03-14 株式会社神戸製鋼所 半導体装置のＣｕ配線およびその製造方法
JP2008311457A (ja) * 2007-06-15 2008-12-25 Renesas Technology Corp 半導体装置の製造方法
JP2010192467A (ja) * 2007-06-28 2010-09-02 Tokyo Electron Ltd 被処理体の成膜方法及び処理システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002331A (ko) * 2000-06-29 2002-01-09 마에다 시게루 배선 형성을 위한 방법과 장치 및 폴리싱액과 폴리싱 방법
KR20040096322A (ko) * 2003-05-09 2004-11-16 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
JP2009194195A (ja) 2008-02-15 2009-08-27 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2011033920A1 (ja) 2011-03-24
KR20120040749A (ko) 2012-04-27
JP5384269B2 (ja) 2014-01-08
CN102414804A (zh) 2012-04-11
US20120222782A1 (en) 2012-09-06
JP2011066274A (ja) 2011-03-31
TW201131656A (en) 2011-09-16

Similar Documents

Publication Publication Date Title
US11990368B2 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
US10727121B2 (en) Thin film interconnects with large grains
US20070145591A1 (en) Semiconductor device and manufacturing method therof
TW201709293A (zh) 用於內連線的釕金屬特徵部填補
US7566973B2 (en) Semiconductor device and method of manufacturing the same
TWI374482B (ko)
WO2011114989A1 (ja) 薄膜の形成方法
JP2010087094A (ja) 半導体装置及び半導体装置の製造方法
US20170092589A1 (en) Drive-in Mn Before Copper Plating
US20190189508A1 (en) Metallic interconnect structures with wrap around capping layers
US9392690B2 (en) Method and structure to improve the conductivity of narrow copper filled vias
TW202401505A (zh) 用於接合的膨脹控制
US8486832B2 (en) Method for fabricating semiconductor device
KR101347430B1 (ko) 구리 배선의 형성 방법
JP4498391B2 (ja) 半導体装置の製造方法
JP2007180496A (ja) 金属シード層の製造方法
US20070145600A1 (en) Semiconductor device and manufacturing method thereof
WO2016088440A1 (ja) Ｃｕ配線の形成方法および半導体装置の製造方法
US7572717B2 (en) Method of manufacturing semiconductor device
KR20130121041A (ko) 고 종횡비 필을 위한 반도체 리플로우 프로세싱
US8883632B2 (en) Manufacturing method and manufacturing apparatus of device
JP2018117065A (ja) 金属膜の埋め込み方法
JP2014033139A (ja) デバイスの製造方法
US7989342B2 (en) Formation of a reliable diffusion-barrier cap on a Cu-containing interconnect element having grains with different crystal orientations
JP2012204585A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 7