JP2010192467A - 被処理体の成膜方法及び処理システム - Google Patents

被処理体の成膜方法及び処理システム Download PDF

Info

Publication number
JP2010192467A
JP2010192467A JP2007170656A JP2007170656A JP2010192467A JP 2010192467 A JP2010192467 A JP 2010192467A JP 2007170656 A JP2007170656 A JP 2007170656A JP 2007170656 A JP2007170656 A JP 2007170656A JP 2010192467 A JP2010192467 A JP 2010192467A
Authority
JP
Japan
Prior art keywords
film
forming
processed
chamber
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007170656A
Other languages
English (en)
Inventor
Taro Ikeda
太郎 池田
Satoru Wakabayashi
哲 若林
Kensaku Narishima
健索 成嶋
Tatsuo Hatano
達夫 波多野
Yasushi Mizusawa
寧 水澤
Atsushi Yokoyama
敦 横山
Takashi Sakuma
隆 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007170656A priority Critical patent/JP2010192467A/ja
Priority to KR1020097026131A priority patent/KR101396624B1/ko
Priority to PCT/JP2008/061645 priority patent/WO2009001896A1/ja
Priority to CN2008800224861A priority patent/CN101689490B/zh
Priority to TW097124270A priority patent/TWI445130B/zh
Publication of JP2010192467A publication Critical patent/JP2010192467A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】線幅やホール径が小さな凹部や高アスペクト比の凹部に対して十分な埋め込みを行うことが可能な成膜方法を提供する。
【解決手段】凹部６を有する絶縁層４が表面に形成された被処理体Ｗに対して薄膜を形成する成膜方法において、前記凹部内の表面を含めて前記被処理体の表面にＴｉを含むバリヤ層１２を形成するバリヤ層形成工程と、前記バリヤ層上にＲｕを含むシード層１６を形成するシード層形成工程と、前記シード層上に前記シード層に対する導通性を補助するためにＣｕを含む補助シード層１６４を形成する補助シード層形成工程とを有する。
【選択図】図４

Description

本発明は、被処理体の成膜方法及び処理システムに係り、特に半導体ウエハ等の被処理体に形成されている凹部を埋め込む時等に形成するバリヤ層等の薄膜を形成する成膜方法及び処理システムに関する。
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール径が益々微細化されている。そして、配線材料や埋め込み材料としては、従来は主としてアルミニウム合金が用いられていたが、最近は線幅やホール径が益々微細化されて、且つ動作速度の高速化が望まれていることからタングステン（Ｗ）や銅（Ｃｕ）等も用いられる傾向にある。
そして、上記Ａｌ、Ｗ、Ｃｕ等の金属材料を配線材料やコンタクトのためのホールの埋め込み材料として用いる場合には、例えばシリコン酸化膜（ＳｉＯ２ ）等の絶縁材料と上記金属材料との間で例えばシリコンの拡散が生ずることを防止したり、膜の密着性を向上させる目的で、或いはホールの底部でコンタクトされる下層の電極や配線層等の導電層との間の密着性等を向上する目的で、上記絶縁層や下層の導電層との間の境界部分にバリヤ層を介在させることが行われている。そして、上記バリヤ層としてはＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜等が広く知られている（特許文献１〜４）。この点について図１０を参照して説明する。
図１０は半導体ウエハの表面の凹部の埋め込み時の成膜方法を示す工程図である。図１０（Ａ）に示すように、被処理体として例えばシリコン基板等よりなる半導体ウエハＷの表面には例えば配線層等となる導電層２が形成されており、この導電層２を覆うようにして半導体ウエハＷの表面全体に例えばＳｉＯ２ 膜等よりなる絶縁層４が所定の厚さで形成されている。上記導電層２は例えば不純物がドープされたシリコン層よりなり、具体的には、トランジスタやコンデンサ等の電極等に対応する場合もあり、特にトランジスタに対するコンタクトの場合にはＮｉＳｉ（ニッケルシリサイド）等により形成される。
そして、上記絶縁層４には、上記導電層２に対して電気的コンタクトを図るためのスルーホールやビアホール等のコンタクト用の凹部６が形成されている。尚、上記凹部６として細長いトレンチ（溝）を形成する場合もある。この凹部６の底部に上記導電層２の表面が露出した状態となっている。そして、この凹部６内の底面及び側面を含めた半導体ウエハＷの表面全体に、すなわち絶縁層４の上面全体に上述したような機能を有するバリヤ層を形成するために、図１０（Ｂ）に示すように、凹部６内の表面（内面）全体も含めてウエハ表面全体（上面全体）に例えばＴｉ膜８を成膜し、更にこのＴｉ膜８上に、図１０（Ｃ）に示すようにＴｉＮ膜１０を成形し、上記Ｔｉ膜８とＴｉＮ膜１０の２層構造よりなるバリヤ層１２を形成する。
尚、ＴｉＮ膜１０を形成しないでＴｉ膜８だけでバリヤ層１２を構成する場合もある。上記Ｔｉ膜８は、例えばスパッタ成膜処理やＴｉＣｌ４ を用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成され、上記ＴｉＮ膜１０は例えばＴｉ含有の有機金属材料ガスやＴｉＣｌ４ ガス等を用いてＣＶＤにより形成される。
ここで上記バリヤ層１２としては種々存在し、例えば上述のようにＴｉ膜８及びＴｉＮ膜１０を順次積層してなる２層構造のバリヤ層や、ＴａＮ膜及びＴａ膜を順次積層してなる２層構造のバリヤ層や、更には、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜及びＴａＮ膜の内の１層のみを用いたバリヤ層も存在し、いずれにしても、このバリヤ層１２の上層に形成される導電層の種類や密着性等によってバリヤ層１２の材質及び構造が決定される。
そして、最近にあっては、上記したバリヤ層１２の材質の中で、図１０で説明したように特にＴｉ膜よりなる、或いはＴｉ膜を含むバリヤ層１２が注目されている。その理由は、Ｔｉ膜よりなるバリヤ層やＴｉ膜を含むバリヤ層は金属等の拡散を特に抑制でき、電気抵抗も非常に小さく、更には体積膨張率も小さく、配線材料との密着性も良好である等の利点を有するからである。
このようにして、バリヤ層１２を形成したならば、次に、図１０（Ｄ）に示すように、例えばスパッタ成膜処理を行うことによって上記バリヤ層１２上に例えばＣｕ膜１４を形成し、このＣｕ膜１４をシード層１６とする。このシード層１６は、凹部６内の表面を含めてウエハ表面全面に形成するのが望ましいが、スパッタリングは指向性が大きいことから凹部６内の側面にはＣｕ原子が付着し難く、シード層１６の形成が十分にできない。
このように、Ｃｕ膜１４よりなるシード層１６を形成したならば、次に、図１０（Ｅ）に示すように、例えば電気メッキ処理を行うことによって上記凹部６内を例えばＣｕよりなる導電材１８で埋め込むことになる。この後は、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等を施すことによってウエハ表面を研磨して平坦化し、不要な導電部材１８、シード層１６及びバリヤ層１２を削り取り、これにより凹部６の埋め込みが完了することになる。
特開平１１−１８６１９７号公報 特開２００４−２３２０８０号公報 特開２００３−１４２４２５号公報 特開２００６−１４８０７４号公報
ところで、上述したような凹部６の埋め込み方法は、線幅やホール径がそれ程厳しくなって設計基準が緩かった従来の場合には、それ程問題は生じなかった。
しかしながら、微細化傾向がより進んで線幅やホール径がより小さくなって設計基準が厳しくなると、図１０（Ｄ）に示すように、凹部６内の側壁に十分にシード膜１６が堆積し難くなってシード膜１６が付着しない部分も発生し、これがために、メッキ処理時に電気が凹部６内の底部側まで十分に流れなくなって、図１０（Ｅ）に示すようにボイド２０が発生する、といった問題があった。
特に、コンタクトホールのようにホール径が小さくて、且つ深くなるような高アスペクト比の凹部を埋め込む場合や、線幅やホール径として１００ｎｍ以下の設計基準が要求されるようになってきた現在にあっては、上記した問題点の早期解決が求められている。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、線幅やホール径が小さな凹部や高アスペクト比の凹部に対して十分な埋め込みを行うことが可能な成膜方法及び処理システムを提供することにある。
本発明者等は、半導体ウエハ表面の凹部の埋め込みについて鋭意研究した結果、ＣＶＤにより形成したＲｕ（ルテニウム）膜をシード層として用いることにより埋め込みを最適化することができる、という知見を得ることにより本発明に至ったものである。
請求項１に係る発明は、凹部を有する絶縁層が表面に形成された被処理体に対して薄膜を形成する成膜方法において、前記凹部内の表面を含めて前記被処理体の表面にＴｉを含むバリヤ層を形成するバリヤ層形成工程と、前記バリヤ層上にＲｕを含むシード層を形成するシード層形成工程と、前記シード層上に前記シード層に対する導通性を補助するためにＣｕを含む補助シード層を形成する補助シード層形成工程と、を有することを特徴とする成膜方法である。
このように、被処理体の表面の凹部を埋め込むに際して、凹部内の表面を含めて被処理体の表面にＴｉを含むバリヤ層を形成するバリヤ層形成工程と、バリヤ層上にＲｕを含むシード層を形成するシード層形成工程と、シード層上にこのシード層に対する導通性を補助するためにＣｕを含む補助シード層を形成する補助シード層形成工程とを有するようにしたので、凹部内の表面にＲｕを含むシード層を均一に形成することができ、この結果、線幅やホール径が小さな凹部や高アスペクト比の凹部に対して十分な埋め込みを行うことができる。
この場合、例えば請求項２に記載したように、前記バリヤ層はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）或いはスパッタリングにより形成される。
また例えば請求項３に記載したように、前記バリヤ層はＴｉ膜よりなる。
また例えば請求項４に記載したように、前記バリヤ層はＴｉ膜とＴｉＮ膜の積層構造よりなる。
また例えば請求項５に記載したように、前記シード層はＣＶＤにより形成される。
また例えば請求項６に記載したように、前記補助シード層はＣＶＤ或いはスパッタリングにより形成される。
また例えば請求項７に記載したように、前記バリヤ層形成工程の前段では前記被処理体に対してプリクリーン処理を施すためのプリクリーン工程が行われる。
また例えば請求項８に記載したように、前記各工程は、前記被処理体を大気中に晒すことなく真空中で連続的に行われる。
また例えば請求項９に記載したように、前記補助シード層形成工程の後には、前記凹部をＣｕで埋め込むためのメッキ工程が行われる。
また例えば請求項１０に記載したように、前記凹部は、ビアホール、スルホール、コンタクトホール、溝（トレンチ）の内の少なくとも１以上である。
また例えば請求項１１に記載したように、前記凹部の直径或いは幅は１００ｎｍ以下である。
請求項１２に係る発明は、被処理体の表面に薄膜を形成するための処理システムにおいて、前記被処理体の表面にＴｉを含む薄膜を形成する処理室と、前記被処理体の表面にＲｕを含む薄膜を形成する処理室と、前記被処理体の表面にＣｕを含む薄膜を形成する処理室と、前記各処理室の内の少なくとも１つに連結されて真空引き可能になされた少なくとも１の共通搬送室と、前記共通搬送室内に設けられて前記各処理室間で前記被処理体を搬送する搬送機構と、請求項１乃至６のいずれかに記載の成膜方法を実行するように制御する制御部と、を備えたことを特徴とする処理システムである。
この場合、例えば請求項１３に記載したように、前記被処理体にプリクリーン処理を行う処理室を備え、前記制御部は、請求項１乃至８のいずれかに記載の成膜方法を実行するように制御する。
本発明に係る被処理体の成膜方法及び処理システムによれば、次のように優れた作用効果を発揮することができる。
被処理体の表面の凹部を埋め込むに際して、凹部内の表面を含めて被処理体の表面にＴｉを含むバリヤ層を形成するバリヤ層形成工程と、バリヤ層上にＲｕを含むシード層を形成するシード層形成工程と、シード層上にこのシード層に対する導通性を補助するためにＣｕを含む補助シード層を形成する補助シード層形成工程とを有するようにしたので、凹部内の表面にＲｕを含むシード層を均一に形成することができ、この結果、線幅やホール径が小さな凹部や高アスペクト比の凹部に対して十分な埋め込みを行うことができる。
以下に、本発明に係る成膜方法及び処理システムの好適な一実施例を添付図面に基づいて詳述する。
図１は本発明に係る処理システムの一例を示す概略構成図、図２はプラズマ成膜処理室の一例を示す概略構成図、図３は熱成膜処理室の一例を示す概略構成図である。
＜処理システムの説明＞
まず、上記処理システムについて説明する。
図１に示すように、この処理システム２２は、複数、例えば第１〜第４の４つの処理室２４ａ、２４ｂ、２４ｃ、２４ｄと、略六角形状の共通搬送室２６と、ロードロック機能を有する第１及び第２ロードロック室２８ａ、２８ｂと、細長い導入側搬送室３０とを主に有している。
具体的には、略六角形状の上記共通搬送室２６の４辺に上記各処理室２４ａ〜２４ｄが接合され、残りの２つの辺に、上記第１及び第２ロードロック室２８ａ、２８ｂがそれぞれ接合される。そして、この第１及び第２ロードロック室２８ａ、２８ｂに、上記導入側搬送室３０が共通に接続される。ここでは上記第１の処理室２４ａでは例えばＴｉ（チタン）膜が形成され、第２の処理室２４ｂでは例えばＲｕ（ルテニウム）膜が形成され、第３の処理室２４ｃでは例えばＣｕ（銅）膜が形成され、第４の処理室２４ｄでは例えばプラズマスパッタエッチングによりウエハ表面の自然酸化膜等を除去するプリクリーン処理が行われる。尚、このプリクリーン処理を行わない場合には、この第４の処理室２４ｄを設けないで省略することができる。
上記共通搬送室２６と上記４つの各処理室２４ａ〜２４ｄとの間及び上記共通搬送室２６と上記第１及び第２ロードロック室２８ａ、２８ｂとの間は、それぞれ気密に開閉可能になされたゲートバルブＧが介在して接合されて、クラスタツール化されており、必要に応じて共通搬送室２６内と連通可能になされている。ここで、この共通搬送室２６内は真空引きされている。また、上記第１及び第２各ロードロック室２８ａ、２８ｂと上記導入側搬送室３０との間にも、それぞれ気密に開閉可能になされたゲートバルブＧが介在されている。この第１及び第２のロードロック室２８ａ、２８ｂは真空引き、及び大気圧復帰がウエハの搬出入に伴って繰り返される。
そして、この共通搬送室２６内においては、上記２つの各ロードロック室２８ａ、２８ｂ及び４つの各処理室２４ａ〜２４ｄにアクセスできる位置に、屈伸及び旋回可能になされた多関節アームよりなる第１の搬送機構３２が設けられており、これは、互いに反対方向へ独立して屈伸できる２つのピック３４ａ、３４ｂを有しており、一度に２枚のウエハを取り扱うことができるようになっている。尚、上記第１の搬送機構３２として１つのみのピックを有しているものも用いることができる。
上記導入側搬送室３０は、横長の箱体により形成されており、この横長の一側には、被処理体である半導体ウエハを導入するための１つ乃至複数の、図示例では３つの搬入口が設けられ、各搬入口には、開閉可能になされた開閉ドア３６が設けられる。そして、この各搬入口に対応させて、導入ポート３８がそれぞれ設けられ、ここにそれぞれ１つずつカセット容器４０を載置できるようになっている。各カセット容器４０には、複数枚、例えば２５枚のウエハＷを等ピッチで多段に載置して収容できるようになっている。
この導入側搬送室３０内には、ウエハＷをその長手方向に沿って搬送するための導入側搬送機構である第２の搬送機構４２が設けられる。この第２の搬送機構４２は、屈伸及び旋回可能になされた２つのピック４６ａ、４６ｂを有しており、一度に２枚のウエハＷを取り扱い得るようになっている。この第２の搬送機構４２は、導入側搬送室３０内の導入ポート側に長さ方向に沿って延びるように設けた案内レール４４上にスライド移動可能に支持されている。
また、導入側搬送室３０の一方の端部には、ウエハの位置合わせを行なうオリエンタ４８が設けられる。上記オリエンタ４８は、駆動モータによって回転される回転台４８ａを有しており、この上にウエハＷを載置した状態で回転するようになっている。この回転台４８ａの外周には、ウエハＷの周縁部を検出するための光学センサ４８ｂが設けられ、これによりウエハＷの位置決め切り欠き、例えばノッチやオリエンテーションフラットの位置方向やウエハＷの中心の位置ずれ量を検出できるようになっている。
この処理システム全体の動作を制御するために、例えばコンピュータ等よりなる制御部５０を有している。そして、この処理システム全体の動作制御に必要なプログラムはフロッピやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）やハードディスクやフラッシュメモリ等の記憶媒体５２に記憶されている。具体的には、この制御部５０からの指令により、ウエハＷの搬出入、各ガスの供給の開始、停止や流量制御、プロセス温度やプロセス圧力の制御等が行われる。
このように、構成された処理システム２２における概略的な動作について説明する。まず、導入ポート３８に設置されたカセット容器４０からは、未処理の半導体ウエハＷが第２の搬送機構４２により導入側搬送室３０内に取り込まれ、この取り込まれたウエハＷは導入側搬送室３０の一端に設けたオリエンタ４８へ搬送されて、ここで位置決めがなされる。
位置決めがなされたウエハＷは、上記第２の搬送機構４２により再度搬送され、第１或いは第２のロードロック室２８ａ、２８ｂの内のいずれか一方のロードロック室内へ搬入される。このロードロック室内が真空引きされた後に、予め真空引きされた共通搬送室２６内の第１の搬送機構３２を用いて、上記ロードロック室内のウエハＷが共通搬送室２６内に取り込まれる。
そして、この共通搬送室２６内へ取り込まれた未処理のウエハは、まず第４の処理室２４ｄへ搬入されてプリクリーン処理を施し、このプリクリーン処理が完了したならば、次にウエハＷを第１の処理室２４ａ内へ搬入してＴｉ膜を、或いはＴｉ膜とＴｉＮ膜とを形成し、このＴｉ膜（ＴｉＮ膜）の成膜が完了したならば、次にウエハＷを第２の処理室２４ｂ内へ搬入してＲｕ膜を形成し、このＲｕ膜の成膜が完了したならば、次にウエハＷを第３の処理室２４ｃ内へ搬入してＣｕ膜を形成する。
このように、上記第１〜第４の処理室２４ａ〜２４ｄ内にて、プリクリーン処理した後に順次Ｔｉ膜、ＴｉＮ膜、Ｒｕ膜及びＣｕ膜の成膜が完了したならば、この処理済みのウエハＷは、いずれか一方のロードロック室２８ａ又は２８ｂ、導入側搬送室３０を経由して導入ポート３８の処理済みウエハ用のカセット容器４０内へ収容されることになる。そして、このウエハＷに対しては電気メッキ処理が施されてＣｕにより凹部の埋め込みが行われる。尚、上記一連の詳しい処理の流れは後述する。
＜プラズマ成膜処理室の説明＞
次に、プラズマ成膜処理室について図２を参照して説明する。このプラズマ処理室は、上記第１〜第４の処理室２４ａ〜２４ｄの内でプラズマを用いた成膜処理を行う処理室の基本構造を示し、例えばＴｉ膜をプラズマを用いて成膜する時の第１の処理室２４ａが対応する。図２はプラズマ成膜処理室を示す概略構成図である。図２に示すように、このプラズマ成膜処理室５４は、例えばアルミニウム合金等により筒体状に成形された処理容器５６を有しており、この処理容器５６は接地されている。この処理容器５６内には、容器底部より支柱５７により起立させて支持された例えば窒化アルミ等のセラミックよりなる載置台５８が設けられており、この上面側にウエハＷを載置できるようになっている。
この載置台５８内には、例えばタングステンワイヤヒータよりなる加熱手段６０が埋め込んで設けられており、上記ウエハＷを所定の温度に加熱できるようになっている。また、この載置台５８内には、上記タングステンワイヤヒータ６０の上方に位置させて、例えばメッシュ状の導電部材６２が埋め込まれると共に、この導電部材６２は図示しない配線により接地されており、この載置台５８がプラズマ発生用の下部電極となるように構成されている。尚、この下部電極にバイアス用の高周波電圧を印加するようにしてもよいし、またこの載置台５８の下方には、ウエハＷを搬出入する際に昇降してウエハＷを下側より突き上げて支持するリフタピン（図示せず）が設けられる。
また、この処理容器５６の底部には排気口６４が形成されると共に、この排気口６４には真空ポンプや圧力調整弁等を含む排気系６６が接続されており、上記処理容器５６内を真空引きして所定の圧力に維持できるようになっている。
また処理容器５６の側壁には、ウエハＷを搬出入できる大きさの開口６８が形成されており、この開口６８に前述したゲートバルブＧが設けられている。更に、処理容器５６の天井部は開口されており、この開口部分に絶縁部材７０を介してガス導入手段として例えばシャワーヘッド７２が気密に設けられている。このシャワーヘッド７２は、例えばアルミニウム合金等よりなって上部電極を兼ねるものである。このシャワーヘッド７２内には、拡散室７４が区画形成される。
またシャワーヘッド７２の下面には、上記拡散室７４に連通された多数のガス噴射孔７８が形成されており、処理容器５６内へ所望のガスを導入できるようになっている。またシャワーヘッド７２の上部にはガス導入口８０が形成されており、このガス導入口８０から成膜に必要な原料ガスをそれぞれ流量制御しつつ導入できるようになっている。従って、このガスは、このシャワーヘッド７２の拡散室７４内を拡散してガス噴射孔７８からウエハＷの上方の空間に面内方向に均一な状態で噴射供給されることになる。
また、このシャワーヘッド７２には、途中にマッチング回路８２やプラズマ用の例えば４５０ｋＨｚの高周波電源８４等が介設された給電ライン８６が接続されており、下部電極である載置台５８との間にプラズマを立てるようになっている。従って、この処理容器５６内の処理空間で高周波によりプラズマを立てると共に、ウエハＷを加熱手段６０により所定の温度に加熱し、これによりウエハＷに対して例えばＴｉ膜の成膜処理を行うようになっている。
＜熱成膜処理室の説明＞
次に、熱成膜処理室について図３を参照して説明する。この熱成膜処理室は、上記第１〜第４の処理室２４ａ〜２４ｄの内で熱ＣＶＤ等により成膜処理を行う処理室の基本構造を示し、例えばＲｕ膜を熱ＣＶＤ等で成膜する時の第２の処理室２４ｂやＣｕ膜を熱ＣＶＤ等で成膜する時の第３の処理室２４ｃが対応する。図３は熱成膜処理室を示す概略構成図である。
図３に示すように、この熱成膜処理室８８は、例えばアルミニウム合金等により筒体状に成形された処理容器９０を有している。この処理容器９０内には、容器底部より支柱９２により起立させて支持された例えば窒化アルミ等のセラミックよりなる載置台９４が設けられており、この上面側にウエハＷを載置できるようになっている。
この載置台９４内には、例えばタングステンワイヤヒータよりなる加熱手段９６が埋め込んで設けられており、上記ウエハＷを所定の温度に加熱できるようになっている。またこの載置台９４の下方には、ウエハＷを搬出入する際に昇降してウエハＷを下側より突き上げて支持するリフタピン（図示せず）が設けられる。
この処理容器９０の底部には排気口９８が形成されると共に、この排気口９８には真空ポンプや圧力調整弁等を含む排気系１００が接続されており、上記処理容器９０内を真空引きして所定の圧力に維持できるようになっている。
また処理容器９０の側壁には、ウエハＷを搬出入できる大きさの開口１０２が形成されており、この開口１０２に前述したゲートバルブＧが設けられている。更に、処理容器９０の天井部は開口されており、この開口部分にガス導入手段として例えばシャワーヘッド１０４が気密に設けられている。このシャワーヘッド１０４は、例えばアルミニウム合金等により形成されている。
具体的には、このシャワーヘッド１０４の上部には、第１のガス導入口１０６と第２のガス導入口１０８が設けられると共に、このシャワーヘッド１０４内には、上記第１のガス導入口１０６に連通される第１の拡散室１１０と上記第２のガス導入口１０８に連通される第２の拡散室１１２とがそれぞれ区画分離されて設けられている。そして、上記シャワーヘッド１０４の下面のガス噴射面には、上記第１の拡散室１１０に連通された複数の第１のガス噴射孔１１４と、上記第２の拡散室１１２に連通された複数の第２のガス噴射孔１１６とがそれぞれ設けられており、上記第１及び第２のガス噴射孔１１４、１１６から噴射された各ガスを、処理容器９０内で初めて混合できるようになっている。
このようなガスの混合方式を、いわゆるポストミックスと称す。ここで上記第１のガス導入口１０６及び第２のガス導入口１０８に対してそれぞれ成膜に必要な原料ガスを流量制御しつつ供給できるようになっている。
従って、この処理容器９０内の処理空間では、各必要なガスが面内方向に均一に供給されて、ウエハＷを加熱手段９６により所定の温度に加熱し、これにより熱ＣＶＤによりウエハＷの表面に前述した所定の薄膜、例えばＲｕ膜、Ｃｕ膜等を形成できるようになっている。尚、ポストミックスを必要としない成膜処理の場合には、図２に示すシャワーヘッド７２のようにガス拡散室が１つになされたシャワーヘッドを有する熱ＣＶＤ処理室を用いることができる。
＜成膜方法の説明＞
次に、上述したように形成された処理システム２２及び各処理室２４ａ〜２４ｄを用いて行われる本発明に係る成膜方法について説明する。
図４は本発明の成膜方法の一例を示すフローチャート、図５は各成膜工程の成膜状況を説明するための半導体ウエハの凹部の近傍を示す部分拡大断面図である。
図４に示すように、この成膜方法は、半導体ウエハＷの表面に対してプリクリーン処理を行うプリクリーン工程Ｓ１と、上記凹部内の表面を含めてウエハＷの表面にＴｉを含むバリヤ層を形成するバリヤ層形成工程Ｓ２と、上記バリヤ層上にＲｕを含むシード層を形成するシード層形成工程Ｓ３と、上記シード層上にこのシード層に対する導通性を補助するためにＣｕを含む補助シード層を形成する補助シード層形成工程Ｓ４と、上記凹部内を導電部材で埋め込むためにメッキ処理を施すためのメッキ工程Ｓ５とにより主に構成されている。尚、処理条件によっては、上記プリクリーン工程Ｓ１は省略してもよい。
次に上記各工程について説明する。尚、図５中において、図１０中に示す構成部分と同一構成部分については同一参照符号を付して説明する。
＜プリクリーン工程＞
まず、図５（Ａ）に示すように、半導体ウエハＷの絶縁層４にコンタクトホールやスルホール等の凹部６が形成されたウエハＷを第４の処理室２４ｄ（図１参照）内に搬入する。このウエハＷの凹部６の底部には、先に背景技術の欄で説明したように、不純物がドープされたシリコン層やＮｉＳｉ膜などのシリサイド膜よりなる導電層２が露出している。この導電層２の表面は、大気雰囲気中の酸素や水分と接触して自然酸化膜等が形成されているので、この自然酸化膜等を除去するためプリクリーン処理を行う（Ｓ１）。
具体的には、この第４の処理室２４ｄとしては、ＩＣＰ（誘導結合）プラズマエッチング機能を有するプラズマエッチング処理室を用いる。そして、この第４の処理室２４ｄ内に希ガス、例えばＡｒガスを流してプラズマを発生させ、このプラズマによりスパッタエッチング処理、すなわちプリクリーン処理を行う（Ｓ１）。これにより、凹部６の底部に露出している導電層２の表面の自然酸化膜等が除去されることになる。
＜バリヤ層形成工程＞
上述のようにしてプリクリーン工程が終了したならば、このウエハＷを次に第１の処理室２４ａへ搬送し、ここでバリヤ層形成工程を行う（Ｓ２）。このバリヤ層形成工程では、ここでは図５（Ｂ）に示されるＴｉ膜８を成膜し、次にこのＴｉ膜８の表面をプラズマ窒化処理にて窒化することにより図５（Ｃ）に示されるＴｉＮ膜１０を同一処理室内で連続的に形成し、バリヤ層１２を形成する。
具体的には、この第１の処理室２４ａとしては、前述したように図２で説明したようなプラズマ成膜処理室８８を用いる。まず、Ｔｉ膜８を成膜する場合には、必要なガスとして例えば原料ガスであるＴｉＣｌ４ ガス、還元ガスであるＨ２ ガス及び希釈ガスであるＡｒガスをそれぞれ処理室内に流し、所定のプロセス温度、所定のプロセス圧力の下でプラズマＣＶＤによりＴｉ膜８を堆積する。これにより、凹部６の内面及びウエハＷの上面の全体に、Ｔｉ膜８が成膜されることになる。尚、バリヤ層１２のバリヤ効果は、Ｔｉ膜８の膜厚に依存し、十分なバリヤ効果をもたせるためには、Ｔｉ膜８の膜厚は１０ｎｍ以上必要となる。
このように、Ｔｉ膜８の成膜が完了したならば、次にガス種を切り替えてＴｉ膜の表面を窒化する。ここで用いる必要なガスとして、窒化ガスであるＮＨ３ ガス及び希釈ガスであるＮ２ ガスをそれぞれ流し、所定の高周波電力、所定のプロセス圧力の下でプラズマを生成し、Ｔｉ膜８の表面をプラズマ窒化し、ＴｉＮ膜１０を形成する。
これにより、上記Ｔｉ膜８上に、Ｔｉを含む膜としてＴｉＮ膜１０が堆積することになり、この結果、Ｔｉを含むバリヤ層としてＴｉ膜８とＴｉＮ膜１０とよりなる２層構造のバリヤ層１２が形成されることになる。
＜シード層形成工程＞
上述のようにしてバリヤ層１２が形成されてバリヤ層形成工程が終了したならば、このウエハＷを次に第２の処理室２４ｂへ搬送し、ここでシード層形成工程Ｓ３を行う。このシード層形成工程では、図５（Ｄ）で示されるＲｕを含むＲｕ膜１６０をシード層１６として形成する。
具体的には、この第２の処理室２４ｂとしては、前述したように図３で説明したような熱成膜処理室８８を用いる。ここではポストミックス方式は採用しないので、シャワーヘッドにおけるガス拡散室が１つの熱成膜処理室を用いればよい。必要なガスとしては、例えばＲｕ原料として金属カルボニル原料（有機金属化合物）であるＲｕ３ （ＣＯ）１２（国際公開Ｗ０２００４／１１１２９７参照）とキャリアガスである希ガス、例えばＡｒガスを用いる。例えばＡｒガスのバブリングによりＲｕ原料を気化させて処理室に流し、所定のプロセス温度、所定のプロセス圧力の下で熱ＣＶＤによりＲｕ膜１６０を堆積する。これにより凹部６の内面を含めて上記バリヤ層１２上にＲｕを含む膜として上記Ｒｕ膜１６０が堆積するのでＲｕを含む膜であるシード層１６が形成されることになる。
このプロセス時間は、ウエハＷの最上面に例えば３ｎｍ程度の膜厚のＲｕ膜１６０を形成するために例えば６０ｓｅｃ程度に設定する。また、例えば上記Ｒｕ原料はバブリング時に５０〜１００℃程度に加熱されて５０〜２００ｓｃｃｍ程度の流量のＡｒガスでバブリングされる。プロセス時のウエハ温度は、例えば１５０〜６００℃の範囲内、プロセス圧力は１〜１００Ｐａの範囲内である。
このように、シード層１６としてＲｕ膜１６０を用いる理由は、このＲｕ金属の結晶格子定数が、この上層に形成されるＣｕ（銅）の結晶格子定数と非常に近くてＣｕとの馴染み性が良好なこと及び膜付着性が良好なこと等による。この結果、図５（Ｄ）に示すように、高アスペクト比の凹部６の内面にも略全面に亘ってＲｕ膜１６０を形成することが可能となる。
＜補助シード層形成工程＞
上述のようにシード層１６が形成されてシード層形成工程が完了したならば、このウエハＷを次に第３の処理室２４ｃへ搬送し、ここで補助シード層形成工程Ｓ４を行う。
この補助シード層形成工程では、図５（Ｅ）で示されるＣｕを含むＣｕ膜１６２を補助シード層１６４として形成する。
具体的には、この第３の処理室２４ｃとしては、イオン化スパッタ成膜の機能を有するスパッタ成膜処理室を用いる。例えばＡｒガス等の希ガスを処理室内に流し、誘導コイルによりＡｒガスをプラズマ化し、発生したイオンをＣｕよりなる金属ターゲットに衝突させてＣｕ金属粒子を叩き出し、このＣｕ金属粒子をウエハＷに入射させ、Ｃｕ膜１６２を堆積させて補助シード層１６４を形成する。このＣｕ膜１６２は指向性の高いスパッタリングにより形成されるので、主にウエハＷの最上面と凹部６内の底部に堆積する。
このように、補助シード層１６４を形成する理由は、この後工程で行われるメッキ処理では、ウエハＷの周辺部から中心部側に向けてメッキ電流を供給するが、この際、図５（Ｄ）に示すＲｕ膜１６０の堆積が不十分であってウエハ表面上にバラツキや分布が存在すると、上記メッキ電流をウエハＷの中心部まで十分に供給できない恐れが生ずる。従って、ウエハ中心部までの導通性を向上させてメッキ電流の供給を十分に行うために、上記Ｒｕ膜１６０よりなるシード層１６の機能を補完、或いは補償する目的で上記補助シード層１６４を形成し、メッキ電流の導通性を向上させている。このため上記Ｃｕ膜１６２の膜厚は１０ｎｍ程度とする。
＜メッキ工程＞
上述のようにして補助シード層１６４が形成されて補助シード層形成工程が完了したならば、このウエハＷを第３の処理室２４ｃから取り出し、これを処理システムから排出して別の図示しない電気メッキ装置にてメッキ処理を施すことにより、図５（Ｆ）に示すように凹部６内をＣｕよりなる導電部材１８で埋め込む（Ｓ５）。
この場合、前述したように凹部６の内面にはＲｕ膜１６０よりなるシード層１６が十分に形成されているので、図１０（Ｅ）に示す従来方法の場合と異なって、ボイドを発生させることなく凹部６内を埋め込むことができる。以上のようにして本発明に係る成膜方法が完了することになる。
このように、本発明によれば、被処理体である半導体ウエハＷの表面の凹部６を埋め込むに際して、凹部６内の表面を含めてウエハＷの表面にＴｉを含むバリヤ層１２を形成するバリヤ層形成工程と、バリヤ層上にＲｕを含むシード層１６を形成するシード層形成工程と、シード層１６上にこのシード層１６に対する導通性を補助するためにＣｕを含む補助シード層１６４を形成する補助シード層形成工程とを有するようにしたので、凹部６内表面にＲｕを含むシード層１６を均一に形成することができ、この結果、線幅やホール径が小さな凹部や高アスペクト比の凹部に対して十分な埋め込みを行うことができる。
また、プリクリーン処理から補助シード層１６４の形成までの一連の工程をウエハＷを大気に晒すことなく真空中で処理することができるので、薄膜に不要な酸化膜等が付着することがなく、各膜質特性を高く維持でき、従って良好なデバイス性能を得ることができる。
＜本発明の方法の埋め込み性の評価＞
次に、本発明の成膜方法によって形成した薄膜の埋め込み性について実験を行って評価したので、その評価結果について説明する。
図６は本発明の成膜方法により形成した薄膜の埋め込み性を示す図面代用写真である。尚、上記写真は撮影の関係上、斜めになっている。
ここでは、従来方法のようにして形成したＴｉ／ＴｉＮ／Ｃｕよりなる埋め込み積層構造と本発明方法によるＴｉ／ＴｉＮ／Ｒｕ／Ｃｕよりなる埋め込み積層構造についてそれぞれ検討した。尚、この時の凹部のアスペクト比は１０程度である。
図６から明らかなように、図６（Ａ）に示すように従来方法の場合には凹部の下半分がＣｕによって十分に埋め込まれていない。これに対して、Ｒｕ膜をシード層として用いた図６（Ｂ）に示す本発明方法の場合には、凹部の底部まで十分にＣｕによって十分に埋め込まれており、埋め込み性を飛躍的に向上させることができることを確認することができた。
＜本発明方法のバリヤ性と凝集性の評価＞
次に、本発明の成膜方法によって形成した薄膜のバリヤ性と凝集性について実験を行って評価したので、その評価結果について説明する。
図７は本発明の成膜方法により形成した薄膜のバリヤ性を示すグラフであり、図８は本発明の成膜方法により形成した薄膜の凝集性を示す図面代用写真である。ここで凝集性とは、表面上にＣｕ膜を成膜したときのＣｕ原子の動き易さを測る指標である。Ｃｕ原子が動き易い場合、図８（Ａ）のように表面形態が悪化して後の工程のＣｕメッキ処理時にＣｕにより正常に埋め込むことができない。これに対してＣｕ原子が動かない場合は図８（Ｂ）のように、平滑な表面が得られ、Ｃｕメッキ処理が正常に行われる。この場合はデバイスにおいて良好な特性（信頼性）が得られる。
ここでは、従来方法のようにして形成したＴｉ／ＴｉＮ／Ｃｕよりなる埋め込み積層構造と本発明方法によるＴｉ／ＴｉＮ／Ｒｕ／Ｃｕよりなる埋め込み積層構造についてそれぞれ温度４００℃の雰囲気下で３０ｍｉｎのアニール処理を施し、その前後のシート抵抗の変化を調べると共に、その表面を電子顕微鏡で写真撮影した。
前述のようにバリヤ性はＴｉ／ＴｉＮ膜に依存するが、Ｒｕ成膜の影響により、このバリヤ性が劣化すると、アニール処理により上層のＣｕ膜が下地と反応し、シート抵抗が大幅に上昇してしまう。シート抵抗に関しては、図７に示すように、アニール前においては、従来方法の積層構造と本発明方法の積層構造のシート抵抗は共に０．１５［ｏｈｍｓ／ｓｐ．］であった。そして、アニール後に関しては、従来方法の積層構造と本発明方法の積層構造のシート抵抗は共に０．１３［ｏｈｍｓ／ｓｑ．］であり、シード層１６としてＲｕ膜１６０を用いた本発明方法の積層構造はＣｕに対するバリヤ性が十分に高いことを確認することができた。
またＣｕ膜の凝集性に関しては、図８（Ａ）に示すように従来方法の場合には、Ｃｕ膜表面に大きな塊が散在して見られ、表面形態が著しく悪化する。
これに対して、図８（Ｂ）に示す本発明方法の場合には、Ｃｕ膜表面には何ら塊が見られずに平坦面となっており、凝集性を大幅に改善することができたことを、確認することができた。
＜密着性の評価＞
また上述のように形成した本発明方法による薄膜と従来方法による薄膜について、スクラッチテープテストを行って密着性について検討した。この結果、従来方法による薄膜については薄膜が剥がれてしまい、十分な密着性が得られなかった。
これに対して、本発明方法による薄膜の場合には、薄膜の剥がれはなく、密着性を大幅に改善できることを確認することができた。
＜処理システムの変形例＞
次に本発明に係る処理システムの変形例について説明する。図９は本発明に係る処理システムの変形例を示す概略構成図である。尚、図１乃至図４と同一構成部分については、同一参照符号を付してその説明を省略する。図１に示す処理システムにあっては、１つの共通搬送室２６を設けて、この周囲に４つの処理室を連結した場合を例にとって説明したが、上記図９に示す処理システム１７０にあっては、連結する処理室の数を増加させるために、図１に示したような第１の共通搬送室２６に加えて、不活性ガスの供給、真空引き及び圧力調整が可能になされた第２の共通搬送室１７２を設けている。
そして、上記第２の共通搬送室１７２と上記第１の共通搬送室２６との間を、不活性ガスの供給、真空引き及び圧力調整が可能になされた第３と第４のロードロック室２８ｃ、２８ｄによりそれぞれ連通するように接続すると共に、各接続部にはゲートバルブＧがそれぞれ介設されている。また、上記第２の共通搬送室１７２内には、上記第１の共通搬送室２６内の第１の搬送機構３２と同様に構成された２つのピック１７６ａ、１７６ｂを有する第３の搬送機構１７４が屈伸及び旋回可能に設けられている。
そして、上記第１の共通搬送室２６側には、第５及び第６の処理室２４がそれぞれゲートバルブＧを介して接続されている。また第２の共通搬送室１７２には第７〜第９の処理室２４ｇ、２４ｈ、２４ｉがそれぞれゲートバルブＧを介して接続されている。
ここで上記第５の処理室２４ｅは、プラズマＣＶＤ法によりＴｉ膜を形成する処理室であり、これには図２に示すようなプラズマ成膜処理室５４が用いられる。また上記第６の処理室２４ｆは、熱ＣＶＤ法によりＴｉＮ膜を形成する処理室であり、これには図３に示すような熱成膜処理室８８が用いられる。
ここで上記第５或いは第６の処理室２４ｅ、２４ｆと第１の共通搬送室２６との間でウエハＷを移載するために、ゲートバルブＧを開く時には、常に第１の共通搬送室２６内の圧力を上記第５或いは第６の処理室２４ｅ、２４ｆ内の圧力よりも高くして陽圧状態にしており、第５或いは第６の処理室２４ｅ、２４ｆ内の雰囲気が第１の共通搬送室２６内へ流出することを防止している。この理由は、上記第５或いは第６の処理室２４ｅ、２４ｆは、腐食性の強いガスであるＴｉＣｌ４ ガスを用いているので、第５或いは第６の処理室２４ｅ、２４ｆ内に残留する上記腐食性ガスが第１の共通搬送室２６内へ侵入することを防止するためである。この第１の共通搬送室２６内はＡｒ等の希ガスやＮ２ ガス等の不活性ガスの雰囲気になされており、大気圧よりもかなり低い減圧状態になされている。
第１〜第４のロードロック室２８ａ〜２８ｄのいずれかと上記第１の共通搬送室２６との間のゲートバルブＧを開いて両者を連通する場合には、第１の共通搬送室２６内の圧力よりもこれに連通されるロードロック室内の圧力を高くして陽圧状態にしておき、連通時には常にロードロック室から第１の共通搬送室２６内へ雰囲気が流れるようにしており、万が一、第１の共通搬送室２６内に腐食性ガスが存在しても、これがロードロック室側へ流れ込まないようにしている。尚、この処理システム１７６では、図１の処理システム２２で設けたプリクリーン処理を行う第４の処理室２４ｄに対応する処理室は設けていない。
一方、上記第２の共通搬送室１７２に接続される第７〜第９の処理室２４ｇ〜２４ｉの内、第７の処理室２４ｇは、熱ＣＶＤ法によりＲｕ膜を形成する処理室であり、これは図３に示すような熱成膜処理室８８が用いられる。
また第８の処理室２４ｈは、スパッタリングによりＴｉ膜を形成する処理室であり、この場合には、金属ターゲットとしてＴｉ金属が用いられる。
また第９の処理室２４ｉでは、スパッタリングによりＣｕ膜を形成する処理室であり、この場合には、金属ターゲットとしてＣｕ金属が用いられる。
さて、以上のような処理システム１７０を用いても、先に図１に示す処理システム２２を用いて行われた各成膜方法と同様な成膜方法を実行することができる。ただし、プリクリーン処理は、この処理システム１７０では行わない。また、第１と第２の共通搬送室２６、１７２間のウエハＷの移動は第３及び第４のロードロック室２８ｃ、２５８ｄを介して行われる。また、先の処理システム２２では、１台の処理室内でＴｉ膜の成膜とＴｉ膜表面のプラズマ窒化処理によるＴｉＮ膜の形成を行ったが、ここではＴｉ膜の成膜とＴｉＮ膜の成膜は異なる処理室、すなわち第５の処理室２４ｅと第６の処理室２４ｆでそれぞれ行うようにしている。
この処理システム１７０の場合には、腐食性ガス、例えばＴｉＣｌ４ ガスを用いる第５及び第６の処理室２４ｅ、２４ｆは、一方の共通搬送室２６側に集中させて接続するようにしているので、他の第７〜第９の処理室２４ｇ、２４ｈ、２４ｉを上記腐食性ガスから完全に隔離することができ、これらの第７〜第９の処理室２４ｇ、２４ｈ、２４ｉが腐食性ガスから悪影響を受けることを確実に防止することができる。
尚、以上の各実施例では、図５（Ｃ）に示すようにバリヤ層１２としてＴｉ膜８とＴｉＮ膜１０の２層構造を採用した場合を例にとって説明したが、これに限定されず、バリヤ層１２としてＴｉＮ膜１０は形成しないでＴｉ膜８だけの単層構造としてもよい。
この場合には、前述した成膜方法でＴｉＮ膜１０の形成処理を省略するだけでよい。また、この場合において、図９に示す処理システム１７０を用いる時には、Ｔｉ膜は第８の処理室２４ｈでスパッタリング処理で形成するようにしてもよく、これによれば第１の共通搬送室２６に接続されている第５及び第６の処理室２４ｅ、２４ｆを用いることがないので、腐食性の強いＴｉＣｌ４ ガスを使用する必要がない。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ガラス基板、ＬＣＤ基板、セラミック基板等にも本発明を適用することができる。
本発明に係る処理システムの一例を示す概略構成図である。 プラズマ成膜処理室の一例を示す概略構成図である。 熱成膜処理室の一例を示す概略構成図である。 本発明の成膜方法の一例を示すフローチャートである。 各成膜工程の成膜状況を説明するための半導体ウエハの凹部の近傍を示す部分拡大断面図である。 本発明の成膜方法により形成した薄膜の埋め込み性を示す図面代用写真である。 本発明の成膜方法により形成した薄膜のバリヤ性を示すグラフである。 本発明の成膜方法により形成した薄膜の凝集性を示す図面代用写真である。 本発明に係る処理システムの変形例を示す概略構成図である。 半導体ウエハの表面の凹部の埋め込み時の成膜方法を示す工程図である。
符号の説明
２ 導電層
４ 絶縁層
６ 凹部
８ Ｔｉ膜
１０ ＴｉＮ膜
１２ バリヤ層
１４ Ｃｕ膜
１６ シード層
１８ 導電部材
２２ 処理システム
２４ａ 第１の処理室
２４ｂ 第２の処理室
２４ｃ 第３の処理室
２４ｄ 第４の処理室
２４ｅ 第５の処理室
２４ｆ 第６の処理室
２４ｇ 第７の処理室
２４ｈ 第８の処理室
２５ｉ 第９の処理室
３２ 第１の共通搬送機構
５０ 制御部
５２ 記憶媒体
５４ プラズマ成膜処理室
８８ 熱成膜処理室
１６０ Ｒｕ膜
１６２ Ｃｕ膜
１６４ 補助シード層
１７０ 処理システム
１７４ 第３の搬送機構
Ｗ 半導体ウエハ（被処理体）

Claims (15)

  1. 凹部を有する絶縁層が表面に形成された被処理体に対して薄膜を形成する成膜方法において、
    前記凹部内の表面を含めて前記被処理体の表面にＴｉを含むバリヤ層を形成するバリヤ層形成工程と、
    前記バリヤ層上にＲｕを含むシード層を形成するシード層形成工程と、
    前記シード層上に前記シード層に対する導通性を補助するためにＣｕを含む補助シード層を形成する補助シード層形成工程と、
    を有することを特徴とする成膜方法。
  2. 前記バリヤ層はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）或いはスパッタリングにより形成されることを特徴とする請求項１記載の成膜方法。
  3. 前記バリヤ層はＴｉ膜よりなることを特徴とする請求項１又は２のいずれかに記載の成膜方法。
  4. 前記バリヤ層はＴｉ膜とＴｉＮ膜の積層構造よりなることを特徴とする請求項１乃至３のいずれかに記載の成膜方法。
  5. 前記シード層はＣＶＤにより形成されることを特徴とする請求項１乃至４のいずれかに記載の成膜方法。
  6. 前記補助シード層はＣＶＤ或いはスパッタリングにより形成されることを特徴とする請求項１乃至５のいずれかに記載の成膜方法。
  7. 前記バリヤ層形成工程の前段では前記被処理体に対してプリクリーン処理を施すためのプリクリーン工程が行われることを特徴とする請求項１乃至６のいずれかに記載の成膜方法。
  8. 前記各工程は、前記被処理体を大気中に晒すことなく真空中で連続的に行われることを特徴とする請求項１乃至７のいずれかに記載の成膜方法。
  9. 前記補助シード層形成工程の後には、前記凹部をＣｕで埋め込むためのメッキ工程が行われることを特徴とする請求項１乃至８のいずれかに記載の成膜方法。
  10. 前記凹部は、ビアホール、スルホール、コンタクトホール、溝（トレンチ）の内の少なくとも１以上であることを特徴とする請求項１乃至９のいずれかに記載の成膜方法。
  11. 前記凹部の直径或いは幅は１００ｎｍ以下であることを特徴とする請求項１０記載の成膜方法。
  12. 被処理体の表面に薄膜を形成するための処理システムにおいて、
    前記被処理体の表面にＴｉを含む薄膜を形成する処理室と、
    前記被処理体の表面にＲｕを含む薄膜を形成する処理室と、
    前記被処理体の表面にＣｕを含む薄膜を形成する処理室と、
    前記各処理室の内の少なくとも１つに連結されて真空引き可能になされた少なくとも１の共通搬送室と、
    前記共通搬送室内に設けられて前記各処理室間で前記被処理体を搬送する搬送機構と、
    請求項１乃至６のいずれかに記載の成膜方法を実行するように制御する制御部と、
    を備えたことを特徴とする処理システム。
  13. 前記被処理体にプリクリーン処理を行う処理室を備え、
    前記制御部は、請求項１乃至８のいずれかに記載の成膜方法を実行するように制御することを特徴とする請求項１２記載の処理システム。
  14. 被処理体の表面にＴｉを含む薄膜を形成する処理室と、
    前記被処理体の表面にＲｕを含む薄膜を形成する処理室と、
    前記被処理体の表面にＣｕを含む薄膜を形成する処理室と、
    前記各処理室の内の少なくとも１つに連結されて真空引き可能になされた少なくとも１の共通搬送室と、
    前記共通搬送室内に設けられて前記各処理室間で前記被処理体を搬送する搬送機構と、
    処理システム全体の動作を制御する制御部とを備えた処理システムにより前記被処理体の表面に薄膜を形成するに際して、
    請求項１乃至６のいずれかに記載の成膜方法を実行するように制御するコンピュータ読み取り可能なプログラムを記憶することを特徴とする記憶媒体。
  15. 被処理体の表面にＴｉを含む薄膜を形成する処理室と、
    前記被処理体の表面にＲｕを含む薄膜を形成する処理室と、
    前記被処理体の表面にＣｕを含む薄膜を形成する処理室と、
    前記被処理体にプリクリーン処理を行う処理室を備え、
    前記各処理室の内の少なくとも１つに連結されて真空引き可能になされた少なくとも１の共通搬送室と、
    前記共通搬送室内に設けられて前記各処理室間で前記被処理体を搬送する搬送機構と、 処理システム全体の動作を制御する制御部とを備えた処理システムにより前記被処理体の表面に薄膜を形成するに際して、
    請求項１乃至８のいずれかに記載の成膜方法を実行するように制御するコンピュータ読み取り可能なプログラムを記憶することを特徴とする記憶媒体。
JP2007170656A 2007-06-28 2007-06-28 被処理体の成膜方法及び処理システム Pending JP2010192467A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007170656A JP2010192467A (ja) 2007-06-28 2007-06-28 被処理体の成膜方法及び処理システム
KR1020097026131A KR101396624B1 (ko) 2007-06-28 2008-06-26 성막 방법 및 처리 시스템
PCT/JP2008/061645 WO2009001896A1 (ja) 2007-06-28 2008-06-26 成膜方法および処理システム
CN2008800224861A CN101689490B (zh) 2007-06-28 2008-06-26 成膜方法和处理系统
TW097124270A TWI445130B (zh) 2007-06-28 2008-06-27 Processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007170656A JP2010192467A (ja) 2007-06-28 2007-06-28 被処理体の成膜方法及び処理システム

Publications (1)

Publication Number Publication Date
JP2010192467A true JP2010192467A (ja) 2010-09-02

Family

ID=40185709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007170656A Pending JP2010192467A (ja) 2007-06-28 2007-06-28 被処理体の成膜方法及び処理システム

Country Status (5)

Country Link
JP (1) JP2010192467A (ja)
KR (1) KR101396624B1 (ja)
CN (1) CN101689490B (ja)
TW (1) TWI445130B (ja)
WO (1) WO2009001896A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041946A (ja) * 2012-08-23 2014-03-06 Toshiba Corp 半導体装置の製造方法および半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5384269B2 (ja) * 2009-09-18 2014-01-08 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP2011236479A (ja) * 2010-05-12 2011-11-24 Tokyo Electron Ltd 金属膜形成システム、金属膜形成方法、プログラム及びコンピュータ記憶媒体
JP2011236478A (ja) * 2010-05-12 2011-11-24 Tokyo Electron Ltd 金属膜形成システム、金属膜形成方法、プログラム及びコンピュータ記憶媒体
US8357599B2 (en) * 2011-02-10 2013-01-22 Applied Materials, Inc. Seed layer passivation
CN105336670B (zh) * 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367461C (zh) * 1993-11-05 2008-02-06 株式会社半导体能源研究所 一种制造薄膜晶体管和电子器件的方法
JP3504175B2 (ja) * 1998-02-23 2004-03-08 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US20050006245A1 (en) * 2003-07-08 2005-01-13 Applied Materials, Inc. Multiple-step electrodeposition process for direct copper plating on barrier metals
KR20030090872A (ko) * 2002-05-22 2003-12-01 삼성전자주식회사 반도체 소자의 콘택 형성 방법
CN1327506C (zh) * 2002-06-17 2007-07-18 台湾积体电路制造股份有限公司 无阻挡层且具有多层种子层的内连线工艺与结构
JP4423359B2 (ja) * 2004-01-30 2010-03-03 株式会社荏原製作所 めっき方法
JP4224434B2 (ja) * 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041946A (ja) * 2012-08-23 2014-03-06 Toshiba Corp 半導体装置の製造方法および半導体装置
US8878364B2 (en) 2012-08-23 2014-11-04 Kabushiki Kaisha Toshiba Method for fabricating semiconductor device and semiconductor device

Also Published As

Publication number Publication date
WO2009001896A1 (ja) 2008-12-31
KR20100024416A (ko) 2010-03-05
TW200915484A (en) 2009-04-01
KR101396624B1 (ko) 2014-05-16
CN101689490A (zh) 2010-03-31
CN101689490B (zh) 2011-12-21
TWI445130B (zh) 2014-07-11

Similar Documents

Publication Publication Date Title
JP5417754B2 (ja) 成膜方法及び処理システム
TWI436428B (zh) 釕金屬覆蓋層之形成方法
JP6554418B2 (ja) タングステン膜の成膜方法および成膜装置
JP5193913B2 (ja) ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
JP5046506B2 (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JP5429078B2 (ja) 成膜方法及び処理システム
JP6785130B2 (ja) ルテニウム配線およびその製造方法
WO2010147140A1 (ja) バリヤ層、成膜方法及び処理システム
JP2008218659A (ja) 半導体装置の製造方法、半導体製造装置及びプログラム
JP4324617B2 (ja) スパッタ成膜方法及びスパッタ成膜装置
JP5119618B2 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
TW201438074A (zh) Ｃｕ配線之形成方法
US20190385908A1 (en) Treatment And Doping Of Barrier Layers
JP2010192467A (ja) 被処理体の成膜方法及び処理システム
US20220328348A1 (en) Impurity Removal in Doped ALD Tantalum Nitride
TWI663277B (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
US10522467B2 (en) Ruthenium wiring and manufacturing method thereof
JP2017050304A (ja) 半導体装置の製造方法
JP6584326B2 (ja) Ｃｕ配線の製造方法
US7846839B2 (en) Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium
JP2018056227A (ja) ニッケル配線の製造方法
JP2017135237A (ja) Ｃｕ配線の製造方法およびＣｕ配線製造システム
WO2013125449A1 (ja) 半導体装置の製造方法、記憶媒体及び半導体装置
JP2012174843A (ja) 金属薄膜の成膜方法、半導体装置及びその製造方法