JP2018056227A - ニッケル配線の製造方法 - Google Patents

ニッケル配線の製造方法 Download PDF

Info

Publication number
JP2018056227A
JP2018056227A JP2016188146A JP2016188146A JP2018056227A JP 2018056227 A JP2018056227 A JP 2018056227A JP 2016188146 A JP2016188146 A JP 2016188146A JP 2016188146 A JP2016188146 A JP 2016188146A JP 2018056227 A JP2018056227 A JP 2018056227A
Authority
JP
Japan
Prior art keywords
film
nickel
gas
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016188146A
Other languages
English (en)
Other versions
JP6723128B2 (ja
Inventor
洋章 河崎
Hiroaki Kawasaki
洋章 河崎
貴士 松本
Takashi Matsumoto
貴士 松本
洋之 永井
Hiroyuki Nagai
洋之 永井
亮太 井福
Ryota Ifuku
亮太 井福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016188146A priority Critical patent/JP6723128B2/ja
Priority to US15/714,951 priority patent/US10700006B2/en
Priority to KR1020170123274A priority patent/KR102017944B1/ko
Publication of JP2018056227A publication Critical patent/JP2018056227A/ja
Application granted granted Critical
Publication of JP6723128B2 publication Critical patent/JP6723128B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]

Abstract

【課題】実際に微細な凹部にニッケル膜を埋め込んで微細なニッケル配線を形成することができる技術を提供する。【解決手段】表面にトレンチ２０３が形成された層間絶縁膜２０２を有する基板Ｗに対し、トレンチ２０３を埋めてニッケル配線を製造するニッケル配線を製造するにあたり、層間絶縁膜２０２の表面に、成膜原料となるニッケル化合物と、還元ガスとなるＮＨ３ガスおよびＨ２ガスを用いてＣＶＤまたはＡＬＤによりニッケル膜２０５を形成し、トレンチ２０３を部分的に埋め込む工程と、基板Ｗをアニールして基板表面およびトレンチ側面のニッケル膜２０５をトレンチ２０３にリフローさせる工程とを有する。【選択図】図２

Description

本発明は、ニッケル配線の製造方法に関する。
近時、半導体デバイスの微細化にともない、配線の微細化も進んでいる。このため、配線材料としてバルクの抵抗が低い銅（Ｃｕ）が用いられている。
ところが、微細化がさらに進むことにより、サイズ効果による配線抵抗の増大が問題となる。すなわち、配線幅が配線内の電子の平均自由行程よりも小さくなると、電子の配線側面や粒界への衝突により散乱が生じ、配線抵抗が急激に大きくなる。電子の平均自由行程は配線材料に依存し、Ｃｕの場合は約４０ｎｍと大きい。そのため最近の線幅３２ｎｍ以下の微細配線では、Ｃｕでは十分な配線抵抗が得難くなりつつある。
このため、次世代の配線材料としては、バルクの抵抗値はＣｕほど低くはないが、材料中での電子の平均自由行程がＣｕよりも短い材料が候補となり得る。
このような候補材料としてニッケル（Ｎｉ）がある。Ｎｉのバルクの抵抗値（抵抗率）は７μΩ−ｃｍ程度であり、Ｃｕの１．７μΩ−ｃｍより高いが、電子の平均自由行程は約８ｎｍとＣｕよりもはるかに短い。
Ｎｉ膜を微細配線に用いた技術が特許文献１に記載されている。特許文献１には、配線の線幅または高さの少なくとも一方が１５ｎｍ以下であり、ＮｉまたはＣｏを主成分とする配線を有する半導体装置が記載されており、配線を形成する際の成膜方法として、化学蒸着法（ＣＶＤ）、物理蒸着法（ＰＶＤ）、原子層堆積法（ＡＬＤ）が記載されている。
また、特許文献２〜５には、Ｎｉ膜の成膜方法が記載されている。
特許文献２には、成膜原料ガスとしてニッケルアミジネートを用い、還元ガスとしてＮＨ３ガスおよびＨ２ガスを用いてＣＶＤによりＮｉ膜を成膜することが記載されている。
特許文献３には、金属−カルボニルプリカーサガスのパルスに基板を曝すと共に、還元ガスに基板を曝すことを含む金属層を形成する方法が記載されており、金属層としてＮｉ、還元ガスとしてＨ２、ＮＨ３が例示されている。
特許文献４には、半導体ウエハに対し、成膜原料ガスとしてニッケルアミジネートを用い、還元ガスとしてアンモニアを用いて、化学蒸着法（ＣＶＤ）により初期成膜工程を行い、次いでＨ２ガスを用いてウエハに水素処理工程を行って不純物を除去し、次いで成膜原料ガスとしてニッケルアミジネートを用い、還元ガスとしてＨ２ガスを用いて、ＣＶＤにより主成膜工程を行い、高純度のＮｉ膜を得ることが記載されている。
特許文献５には、上記特許文献４の技術の初期成膜工程および水素処理工程を行った後、アンモニア雰囲気を形成するアンモニア雰囲気形成工程を行い、その後、ニッケルアミジネートとＨ２ガスとを用いた主成膜工程を行い、高純度で成膜レートが高いＮｉ膜を得ることが記載されている。
特開２０１３−１８７３５０号公報 特開２０１３−２０９７０１号公報 特表２００７−５０７８９２号公報 特開２０１４−６２２８１号公報 特開２０１５−１０１７５２号公報
しかしながら、特許文献１には微細配線にＮｉを用いることが記載されているものの、実施例では実験用に成膜したベタ膜による評価であり、実際に配線が形成されたことまでは示されていない。
また、上記特許文献３では、Ｎｉ膜をＣｕ配線を形成する場合のＣｕ膜のバリア／ライナーとして用いており、上記特許文献２，４，５は、Ｎｉ膜を、ＭＯＳ型半導体のソース・ドレインのコンタクト部やゲート電極のシリサイドを形成する用途、またはＤＲＡＭのキャパシタ電極としての用途に適用しており、いずれも微細な凹部にＮｉ膜を埋め込んでＮｉ配線を形成するものではない。
したがって、本発明は、実際に微細な凹部にニッケル膜を埋め込んで微細なニッケル配線を形成することができる技術を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、表面に凹部が形成された基板に対し、ニッケル膜を形成し、前記凹部を埋めてニッケル配線を製造するニッケル配線の製造方法であって、前記基板の表面に、成膜原料となるニッケル化合物と、還元ガスとなるＮＨ３ガスおよびＨ２ガスを用いてＣＶＤまたはＡＬＤによりニッケル膜を形成し、前記凹部を部分的に埋め込む工程と、前記基板をアニールして前記基板表面および前記凹部側面の前記ニッケル膜を前記凹部にリフローさせる工程とを有することを特徴とするニッケル配線の製造方法を提供する。
前記基板は、基体と、該基体上に形成された下地膜を有し、前記凹部は前記下地膜に形成されているものとすることができる。前記基体は半導体からなり、前記下地膜は前記基体の所定の下部構造の上に形成された層間絶縁膜であり、前記凹部はトレンチである構成とすることができる。
前記基板の上にバリア膜を成膜する工程をさらに有し、前記ニッケル膜は前記バリア膜の上に形成されるようにすることができる。
前記ニッケル膜を成膜する際の、ＮＨ３ガスとＨ２ガスとの流量比率であるＮＨ３／Ｈ２比の値は、０．２５〜４の範囲であることが好ましい。前記ＮＨ３／Ｈ２比の値は０．６７〜４の範囲がより好ましく、０．６７〜２．３３の範囲が一層好ましい。
前記ニッケル膜を成膜する際の前記成膜原料となるニッケル化合物は、ニッケルアミジネートを含むことが好ましい。
前記アニールは、２００〜６００℃の範囲の温度で実施されることが好ましい。
前記ニッケル膜の成膜と前記アニールとを２回以上繰り返してもよい。前記基板は、幅または径が相対的に小さい第１の凹部と、幅または径が相対的に大きい第２の凹部の少なくとも２種類の凹部を有し、１回目のニッケル膜の成膜と１回目のアニールにより、前記第１の凹部を完全に埋め込む一方、前記第２の凹部を部分的に埋め込み、２回目のニッケル膜の成膜と２回目のアニールにより、前記第２の凹部を完全に埋め込むようにすることができる。前記１回目の成膜の際の膜厚は、前記２回目の成膜の際の膜厚よりも小さいことが好ましい。また、前記２回目の成膜の際の還元ガスのＮＨ３ガスとＨ２ガスとの流量比率であるＮＨ３／Ｈ２比の値は、前記１回目の成膜の際のＮＨ３／Ｈ２比の値よりも小さいことが好ましい。
前記ニッケル膜の成膜に先立って、前記ニッケル膜の下地をエッチバックして、前記凹部の間口を広げてもよい。
前記アニールの後、全面を研磨して、前記凹部以外の表面の膜を除去する研磨工程をさらに有してもよい。また、前記研磨工程に先立って、前記ニッケル膜の上にニッケル膜からなる積み増し層を形成する工程をさらに有してもよい。
本発明の第２の観点は、コンピュータ上で動作し、ニッケル配線製造システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の観点のニッケル配線の製造方法が行われるように、コンピュータに前記ニッケル配線製造システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、ＣＶＤまたはＡＬＤによりニッケル膜を成膜した後、成膜したニッケル膜をアニールにより凹部内にリフローさせるので、微細な凹部を埋め込んでニッケル配線を形成することができる。
本発明の一実施形態に係るＮｉ配線の製造方法を概略的に示すフローチャートである。 本発明の一実施形態に係るＮｉ配線の製造方法を概略的に示す工程断面図である。 還元ガスのＮＨ３／Ｈ２を変化させてニッケルアルキルアミジネートを用いたＣＶＤによりＮｉ膜を成膜した場合、およびＰＶＤによりＮｉ膜を成膜した場合のＴＥＭ写真である。 還元ガスのＮＨ３／Ｈ２を変化させてニッケルアルキルアミジネートを用いたＣＶＤによりＮｉ膜を成膜した場合、およびＰＶＤによりＮｉ膜を成膜した場合の成膜したまま（ａｓ ｄｅｐｏ）の抵抗率を示す図である。 還元ガスのＮＨ３／Ｈ２を変化させてニッケルアルキルアミジネートを用いたＣＶＤによりＮｉ膜を成膜した場合のＸＰＳによる膜の深さ方向の元素分析結果を示す図である。 還元ガスのＮＨ３ガスとＨ２ガスの比率（ＮＨ３／Ｈ２比）を、１００％／０％、８０％／２０％、５０％／５０％、２０％／８０％の４種として、それぞれ膜厚を変化させてＣＶＤによりＮｉ膜を成膜した場合の、膜厚と抵抗率との関係を示す図である。 還元ガスのＮＨ３／Ｈ２を変化させてニッケルアルキルアミジネートを用いたＣＶＤによりＮｉ膜を成膜した場合、およびＰＶＤによりＮｉ膜を成膜し、アニールした後の抵抗率を示す図である。 還元ガスのＮＨ３ガスとＨ２ガスの比率（ＮＨ３／Ｈ２比）を、５０％／５０％、２０％／８０％の２種として、それぞれ膜厚を変化させてＣＶＤによりＮｉ膜を成膜し、アニールした後の、膜厚と抵抗率との関係を示す図である。 Ｎｉ膜を成膜する際に、トレンチの上部でオーバーハングが生じてＮｉ膜が詰まった状態を模式的に示す断面図である。 狭い幅のトレンチと、広い幅のトレンチに対し、成膜とアニールを２回繰り返してトレンチ上部が詰まることなくＮｉ膜を埋め込む手法を説明するための工程断面図である。 下地の層間絶縁膜をエッチバックしてトレンチ上部が詰まることなくＮｉ膜を埋め込む手法を説明するための工程断面図である。 実験例１における、Ｎｉ成膜の際の各条件での、ａｓ ｄｅｐｏ状態、およびアニールした後の断面のＴＥＭ写真である。 実験例２における、ａｓ ｄｅｐｏ状態、エッチバック＋成膜、エッチバック＋成膜＋アニール、エッチバック＋（成膜＋アニール）×２の断面のＴＥＭ写真である。 実験例３における、条件１〜４により形成したＮｉ配線の断面のＴＥＭ写真、実際のＣＤの値および抵抗率の値を示す図である。 実験例４において、実験例３の条件３と同様の条件で、ＣＤを変えた場合のＴＥＭ写真、実際のＣＤの値および抵抗率の値を示す図である。 Ｎｉ配線の製造方法を実施するために用いられる成膜システムの一例を概略的に示す水平断面図である。 図１６の成膜システムに搭載されたＮｉ膜成膜装置の一例を概略的に示す断面図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜Ｎｉ配線の形成方法の概要＞
最初に、本発明の一実施形態に係るＮｉ配線の製造方法の概要について説明する。図１は本発明の一実施形態に係るＮｉ配線の製造方法を概略的に示すフローチャート、図２はその工程断面図である。
まず、所定の下部構造（図示略）を有するシリコン等の半導体からなる基体２０１の上にＳｉＯ２膜、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）等からなる層間絶縁膜（下地膜）２０２が形成され、層間絶縁膜（下地膜）２０２にトレンチ（凹部）２０３が所定パターンで形成された被処理基板である半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。
次いで、このウエハＷに対して、必要に応じて、前処理としてデガス（Ｄｅｇａｓ）プロセスや前洗浄（プリクリーン；Ｐｒｅ−Ｃｌｅａｎ）プロセスを行った後、トレンチ２０３の表面を含む全面にＮｉの拡散を抑制するバリア膜２０４を成膜する（ステップ２、図２（ｂ））。
バリア膜２０４としては、Ｎｉに対して高いバリア性を有し、低抵抗のものが好ましく、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜等を好適に用いることができる。バリア膜２０４は、物理蒸着法（ＰＶＤ）で形成しても、ＣＶＤで形成してもよい。Ｎｉは従来の配線材料であるＣｕに比べて拡散しにくいため、バリア膜２０４はＣｕ配線の場合よりも薄くてよく、１ｎｍ程度で十分である。条件によっては、バリア膜を用いることなくＮｉ膜を埋め込むことも可能である。
次いで、成膜原料ガスと還元ガスを用いて、バリア膜２０４形成後のウエハに、ＣＶＤまたは原子層堆積法（ＡＬＤ）によりＮｉ膜２０５を全面に成膜し、トレンチ２０３を部分的に埋め込む（ステップ３、図２（ｃ））。
次いで、ウエハＷに対しアニール処理を施し、ウエハＷ表面およびトレンチ２０３側壁のＮｉ膜２０５をトレンチ２０３内にリフローさせる（ステップ４、図２（ｄ））。
次いで、必要に応じて、次の研磨工程に備えてＮｉ膜の積み増し層２０６を形成する（ステップ５、図２（ｅ））。積み増し層２０６は、ＰＶＤまたはＣＶＤにより形成することができる。
次いで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によりウエハＷ表面の全面を研磨して、トレンチ２０３以外のフィールド部分の積み増し層２０６、Ｎｉ膜２０５、バリア膜２０４を除去し、平坦化する（ステップ６、図２（ｆ））。これにより、微細なＮｉ配線２０７を形成することができる。
なお、トレンチ２０３の底部と基体２０１上の下部構造との間に所定間隔でビアホールが形成されていて、トレンチ２０３とビアホールを同時に埋め込むようにしてもよい。
次に、以上の工程のうち、主要工程であるステップ３およびステップ４について詳細に説明する。
ステップ３の成膜工程においては、微細なトレンチへ良好なステップカバレッジでＮｉ膜を形成するために、成膜手法としてＣＶＤまたはＡＬＤを用いる。ＰＶＤではステップカバレッジが悪い傾向にあり、微細なトレンチへ埋め込みが困難であるが、ＣＶＤやＡＬＤを用いることで、微細トレンチ内に膜形成することができる。
ＣＶＤによりＮｉ膜を成膜する場合には、成膜原料ガスであるＮｉ化合物ガスと還元ガスを同時にウエハＷに供給し、ＡＬＤにより成膜する場合には、成膜原料ガスの供給と還元ガスの供給とを、ウエハＷ上の残留ガスの除去を挟んで交互に行う。
成膜原料として用いるＮｉ化合物としては、ニッケルアミジネート、例えばニッケルアルキルアミジネートを用いることができる。ニッケルアルキルアミジネートは、適宜の溶媒（例えばテトラリン溶媒）に溶解させ状態で用いることができる。ニッケルアルキルアミジネートとしては、ニッケル（II）Ｎ，Ｎ’−ジ−ターシャリブチルアミジネート、ニッケル（II）Ｎ，Ｎ’−ジ−イソプロピルアミジネート、ニッケル（II）Ｎ，Ｎ’−ジ−エチルアミジネート、ニッケル（II）Ｎ，Ｎ’−ジ−メチルアミジネート等を挙げることができる。また、他のＮｉ化合物としては、ビス（シクロペンタジエニル）ニッケル、ビスメチルシクロペンタジエニルニッケル、ビス（エチルシクロペンタジエニル）ニッケル、ビス（イソプロピルシクロペンタジエニル）ニッケル、ビス（２，２，６，６−テトラメチル−３，５−へブタンジオン酸）ニッケル（II）、ビス（ヘキサフルオロアセチルアセトナト）ニッケル（II）、テトラキス（トリフルオロホスフィン）ニッケル等を挙げることができる。以上のＮｉ化合物の中ではニッケルアミジネートを用いることが好ましい。ニッケルアミジネートを用いることにより、微細なトレンチに対して良好なステップカバレッジでＮｉ膜を成膜することができる。また、ニッケルアミジネートは、ウエハＷ表面にＮＨ３ガスを存在させた場合に、極めて良好な吸着性を示す。
還元ガスとしては、ＮＨ３ガスおよびＨ２ガスを好適に用いることができ、これらを併用することが好ましい。この場合に、還元ガスのＮＨ３ガスとＨ２ガスの比率を変化させることで成膜モフォロジー（粒径）および抵抗率が変化する。具体的には、ＮＨ３ガスが多いと、モフォロジーが良好（粒径も小さい）となるが、Ｎを含有する不純物が増加して膜の抵抗率が高くなる。一方、ＮＨ３ガスが少ない（Ｈ２ガスが多い）と、膜の不純物は少なく抵抗率は下がるがモフォロジーが悪くなる。場合によってはモフォロジーの悪化に起因して抵抗率が上昇する。微細なトレンチ２０３を埋め込むＮｉ膜には低抵抗率でモフォロジーが許容範囲であることが求められ、ＮＨ３ガスとＨ２ガスの比率を適切に調整することにより、これらを満たすＮｉ膜を得る。
このような点から、許容可能なＮＨ３ガスとＨ２ガスの比率（ＮＨ３／Ｈ２比）は、流量比率（体積比率）で０．２５〜４（２０％／８０％〜８０％／２０％）の範囲である。この範囲であれば抵抗率を比較的低くすることができ、トレンチ幅によってはモフォロジーも許容範囲にすることができる。ＮＨ３／Ｈ２比のより好ましい範囲は、０．６７〜４（４０％／６０％〜８０％／２０％）である。この範囲であれば、低抵抗率とモフォロジーを両立させることができる。さらに好ましくは、０．６７〜２．３３（（４０％／６０％〜７０％／３０％）である。
図３は、還元ガスのＮＨ３／Ｈ２を変化させてニッケルアルキルアミジネートを用いたＣＶＤによりＮｉ膜を成膜した場合（サンプルＡ〜Ｃ）、およびＰＶＤによりＮｉ膜を成膜した場合（サンプルＤ）（いずれもターゲット膜厚２０ｎｍ）の透過型電子顕微鏡（ＴＥＭ）写真である。図３から、ＮＨ３のみの場合はモフォロジーが良好であるが、Ｈ２の割合が高くなるに従ってモフォロジーが悪化していることがわかる。図４は、このときのＮｉ膜の抵抗率を示す図であるが、還元ガスがＮＨ３のみのサンプルＣの場合は抵抗率が非常に大きいのに対し、サンプルＡ，ＢのようにＨ２を加えることにより抵抗率が低下することがわかる。図５は、このときのサンプルＡ〜ＣのＸＰＳによる膜の深さ方向の元素分析結果を示す図である。この図に示すように、還元ガスがＮＨ３のみのサンプルＣはＮｉ膜にＮＨ３中のＮが不純物として多く残留しているのに対し、ＮＨ３／Ｈ２比が１（５０％／５０％）のサンプルＢは不純物が少なく、メタリックの膜となっていることがわかる。ＮＨ３／Ｈ２比が０．２５（２０％／８０％）であるサンプルＡは、Ｎｉ膜中の不純物としてのＮは少ないが、Ｏが含まれていることが確認された。これはモフォロジーが悪いことに起因するものと考えられるものであり、通常はＮＨ３が少ないほどＮｉ膜中の不純物は低下する。図４に示すように、抵抗率がサンプルＢよりもサンプルＡが高くなっているのはサンプルＡのＮｉ膜にＯが含まれているためと考えられる。
また、図６は、還元ガスのＮＨ３ガスとＨ２ガスの比率（ＮＨ３／Ｈ２比）を、１００％／０％、８０％／２０％、５０％／５０％、２０％／８０％の４種として、それぞれ膜厚を変化させてＣＶＤによりＮｉ膜を成膜した場合の、膜厚と抵抗率との関係を示す図である。この図に示すように、ＮＨ３／Ｈ２比が「１００％／０％は、ＮＨ３／Ｈ２比が、８０％／２０％、５０％／５０％、２０％／８０％の場合に比較して高いことが確認された。このことから、低抵抗の膜を得るために、ＮＨ３／Ｈ２の値は４（８０％／２０％）以下が好ましいことが確認された。
ステップ３の成膜工程は、１５０〜３５０℃の範囲の温度で行われることが好ましい。用いるＮｉ化合物によって好ましい温度範囲は異なるが、Ｎｉ化合物としてニッケルアミジネートを用いる場合は、１５０〜３５０℃の範囲が好ましい。また、成膜の際の圧力は、１３３．３２〜１３３３．２Ｐａ（１〜１０Ｔｏｒｒ）が好ましい。
ステップ４のアニール工程では、アニールの際の熱により、ウエハＷ表面およびトレンチ２０３側壁のＮｉ膜２０５をトレンチ２０３内にリフロー（流動）させる。このように下地上に成膜されたＮｉ膜２０５をアニールによりトレンチ内にリフローできる点は、本発明者らが初めて見出した知見である。従来のＣｕ配線のＣｕ膜はＴｉＮ膜等のバリア膜上で流動し難かったが、Ｎｉ膜ではバリア膜上でも良好な流動性を有し、リフローが可能となる。また、バリア膜を設けない場合でも、下地の層間絶縁膜上で良好な流動性を示す。このようにウエハＷの表面やトレンチ側面のＮｉ膜をトレンチ２０３内にリフローさせることにより、成膜したままでは埋め込むことが困難な微細トレンチでも良好な埋め込み性を確保することができる。
このアニール工程の温度は、２００〜６００℃の範囲、例えば４００℃であることが好ましい。また、アニール工程の雰囲気は特に限定されないが、Ｎ２ガス等の不活性雰囲気で行うことができる。また、Ｈ２ガス雰囲気で行うこともできる。
アニールの際のリフロー特性は、不純物が少なくメタリックな膜であるほど良好となる。逆に、還元ガスをＮＨ３ガスのみとした場合に形成されるような不純物が多いＮｉ膜の場合には、流動し難く、その場で凝集しやすい。
また、アニール処理は、Ｎｉの結晶化を進行させ、また、不純物を低減させる効果もあるので、Ｎｉ膜の抵抗率を低下させることにも寄与する。図７は、上記サンプルＡ〜ＤをＮ２雰囲気にて４００℃で４０ｍｉｎアニールを施した後のＮｉ膜の抵抗率の値であるが、図４と比較すると、全てのサンプルで抵抗率が低下し、特に、ａｓ ｄｅｐｏで不純物が多いサンプルＣにおいて抵抗率の低下が大きいことがわかる。また、アニール後の抵抗率の値自体は、ａｓ ｄｅｐｏで不純物が少なくメタリックな膜であるサンプルＢが、サンプルＤのＰＶＤ−Ｎｉ膜に近い２０μΩ・ｃｍという低い値を示した。図８は、ＮＨ３／Ｈ２比が、５０％／５０％、２０％／８０％の場合について、それぞれ膜厚を変化させてＣＶＤによりＮｉ膜を成膜した際、およびその後、Ｈ２雰囲気にて６００℃で１０ｍｉｎアニールした際の抵抗率を示す図であるが、いずれの場合でもアニールにより、１０μΩ・ｃｍに近い極めて低い値となることが確認された。
なお、アニールをＨ２ガス雰囲気で行うことで不純物除去効果を高くすることができるが、不純物が比較的多く含まれている膜をＨ２ガス雰囲気でアニールすると凝集しやすくなるので注意を要する。
ステップ３の成膜工程の際に、図９に示すように、トレンチ２０３の上部でオーバーハングが生じてＮｉ膜２０５が詰まってしまうと、トレンチ２０３の底部までＮｉ膜がリフローし難くなり、埋め込み部分に欠陥が生じるおそれがあるため、トレンチ２０３の上部が詰まらない程度に薄くＮｉ膜２０５を成膜することが好ましい。このとき、１回でトレンチ２０３を全て埋め込むことができる厚さでＮｉ膜２０５を成膜することが困難な場合や、微細なトレンチに対して良好な埋め込み性で埋め込むためには、成膜とアニールを２回以上繰り返すことが好ましい。
成膜とアニールを２回以上繰り返す例としては、以下のような例を挙げることができる。
例えば、図１０（ａ）に示すように、少なくとも、狭い幅（例えば幅が１０〜５０ｎｍ）のトレンチ２０３ａと、広い幅（例えば幅が５０〜１００ｎｍ）のトレンチ２０３ｂを有しているウエハＷにおいて、１回目のＮｉ膜２０５の成膜を行った後、１回目のアニールによってＮｉ膜２０５をリフローさせ、狭い幅のトレンチ２０３ａを埋め込む（図１０（ｂ））。このとき、広い幅のトレンチ２０３ｂは完全には埋め込まれていない。次に、２回目のＮｉ膜２０５の成膜を行い、その後、２回目のアニールを行って２回目のＮｉ膜２０５をリフローさせ、広い幅のトレンチ２０３ｂを埋め込む（図１０（ｃ））。このようにすることにより、幅が異なるトレンチをトレンチ上部が詰まることなく良好に埋め込むことができる。
この場合に、１回目の成膜の際のＮｉ膜の膜厚は、２回目の成膜の際のＮｉ膜の膜厚よりも小さくすることが好ましい。これにより、１回目のアニールの際のリフローにより、狭い幅のトレンチ２０３ａの上部が詰まることを防止しつつ埋め込むことができ、２回目のアニールの際のリフローにより広い幅のトレンチ２０３ｂを埋め込むことができる。
また、２回目のＮｉ膜成膜の際の還元ガスのＮＨ３／Ｈ２比は、１回目のＮｉ膜成膜の際の還元ガスのＮＨ３／Ｈ２比よりも小さくすることが好ましい。つまり、２回目の成膜のほうが１回目の成膜よりも還元ガス中のＨ２ガスの量を多くすることが好ましい。これは、１回目に成膜されたＮｉ膜は、１回目のアニールによりリフローされて狭い幅のトレンチ２０３ａを埋め込むものであるため、ある程度モフォロジーが高いことが要求されるが、２回目に成膜されたＮｉ膜は、２回目のアニールによりリフローされて広い幅のトレンチ２０３ｂを埋め込むものであるため、１回目よりもモフォロジーが低くてもよく、Ｈ２ガスの比率を高めて低抵抗化を図ることが好ましいからである。
また、以上のように、成膜とアニールを２回以上繰り返すことにより、Ｎｉ膜にアニールが２回以上施され、Ｎｉ膜の抵抗率をさらに低減させる効果がもたらされる。
トレンチ２０３の上部でＮｉ膜２０５が詰まってしまうことを防止する手法としては、上述した成膜とアニールを２回以上繰り返す他に、Ｎｉ膜の成膜に先立って下地の層間絶縁膜（下地膜）２０２をエッチバックすることも有効である。すなわち、図１１（ａ）のように、層間絶縁膜（下地膜）２０２にトレンチ２０３が形成されている状態で、トレンチ２０３に突出部２１０が形成されることがあるが、下地の層間絶縁膜（下地膜）２０２をエッチバックすることで、図１１（ｂ）のように、トレンチ２０３の突出部２１０がエッチングされてトレンチ２０３の間口が広がり、図１１（ｃ）のように、Ｎｉ膜２０５を埋め込んだ際に、トレンチ２０３の上部でオーバーハングが生じることが防止される。
また、下地の層間絶縁膜（下地膜）２０２をエッチバックすることと、成膜およびアニールを２回以上繰り返すことの両方を行ってもよい。これにより、トレンチ２０３の上部でＮｉ膜２０５が詰まってしまうことをより一層有効に抑制することができる。
以上のように、本実施形態では、ＣＶＤまたはＡＬＤによりＮｉ膜２０５を成膜した後、成膜したＮｉ膜２０５をアニールによりトレンチ２０３内にリフローさせるので、微細なトレンチを埋め込んでＮｉ配線を形成することができる。Ｎｉは、電子の平均自由行程がＣｕよりもはるかに短いため、微細配線をＮｉ配線とすることで、Ｃｕ配線よりも抵抗率を低くすることが可能になる。また、Ｎｉ配線は、Ｃｕ配線で必要であったバリア膜やライナー膜をなくすことができ、バリア膜が必要な場合であってもＣｕ配線の場合よりも薄くすることができるので、配線中のＮｉ膜の体積を大きくすることができ、配線をより低抵抗にすることができる。
また、ＣＶＤまたはＡＬＤによりＮｉ膜２０５を成膜する場合に、Ｎｉ化合物ガスを還元する還元ガスとしてＮＨ３ガスおよびＨ２ガスを用いることにより、これらの比率によって膜のモフォロジーと不純物量を調整することができ、微細なトレンチ２０３に低抵抗のＮｉ膜を欠陥なく埋め込むことができる。
さらに、Ｎｉ化合物ガスとしてニッケルアミジネートを用いることにより、微細なトレンチに対して良好なステップカバレッジでＮｉ膜を成膜することができ、より良好な埋め込み性を得ることができる。
＜実験例＞
以下実験例について説明する。
［実験例１］
ここでは、Ｓｉ基体上に、テトラエチルオルソシリケート（ＴＥＯＳ）を用いたＣＶＤによりＳｉＯ２膜を形成し、このＳｉＯ２膜に実際のＣＤ（ミドルＣＤ）が３０〜１５０ｎｍ、深さ２００ｎｍのトレンチを複数形成したウエハを準備した。
このような構造のウエハに対し、ＣＶＤにより厚さ１ｎｍのＴｉＮ膜からなるバリア膜を成膜した後、厚さ２０ｎｍのＮｉ膜を成膜した。Ｎｉ膜は、成膜原料であるＮｉ化合物としてニッケルアルキルアミジネートを用い、還元ガスとしてＮＨ３ガスおよびＨ２ガスを用いて２５０℃で成膜した。還元ガスは、ＮＨ３／Ｈ２比を２０％／８０％、５０％／５０％、１００％／０％（ＮＨ３のみ）の３種類とした。その後、Ｎ２ガス雰囲気にて４００℃で４０ｍｉｎのアニール処理を施して、Ｎｉ膜をリフローさせた。
図１２に、成膜したままの（ａｓ ｄｅｐｏ）状態およびアニール後の断面のＴＥＭ写真を示す。これらの写真に示すように、ａｓ ｄｅｐｏ状態では、ＮＨ３ガスの比率が高くなるほど膜のモフォロジーは良好になるが、いずれもトレンチ内にシームが残り、欠陥のない埋め込みができなかった（図１２（ａ））。これに対し、成膜後アニールしてＮｉ膜をリフローさせた場合は、ＮＨ３／Ｈ２比が２０％／８０％およびＮＨ３ガスのみではトレンチ内にボイドが生じたものの、ＮＨ３／Ｈ２比が５０％／５０％の場合は、良好な埋め込み性が得られた（図１２（ｂ））。これは、ＮＨ３／Ｈ２比が２０％／８０％ではモフォロジーが悪く、ＮＨ３ガスのみでは不純物が多いのに対し、ＮＨ３／Ｈ２比が５０％／５０％の場合には、モフォロジーが許容範囲であり、かつ不純物が少ないためであると考えられる。
［実験例２］
ここでは、Ｓｉ基体上に、ＴＥＯＳを用いたＣＶＤによりＳｉＯ２膜を形成し、このＳｉＯ２膜に実際のＣＤ（ミドルＣＤ）が３０〜１５０ｎｍ、深さ２００ｎｍのトレンチを複数形成したウエハを準備した。
このような構造のウエハに対し、ＣＶＤにより厚さ１ｎｍのＴｉＮ膜からなるバリア膜を成膜し、さらに厚さ２０ｎｍのＮｉ膜を成膜した。Ｎｉ膜は、成膜原料であるＮｉ化合物としてニッケルアルキルアミジネートを用い、還元ガスとしてＮＨ３ガスおよびＨ２ガスを用い、ＮＨ３／Ｈ２比を５０％／５０％、１００％／０％（ＮＨ３のみ）の２種類とし、２５０℃で成膜した。
また、膜形成に先立って、ＳｉＯ２膜のエッチバックを行い（エッチングガス：Ｃ４Ｆ８、Ｏ２、Ａｒ）、トレンチの間口を広げた後、ＣＶＤにより厚さ１μｍのＴｉＮ膜からなるバリア膜を成膜し、さらに厚さ３０ｎｍとしたＮｉ膜を成膜したサンプルも作製した。この時のＮｉ膜の成膜条件は上記条件と同様とした。
このエッチバックを行ったサンプルについては、Ｎｉ膜を成膜後、Ｎ２ガス雰囲気にて４００℃で４０ｍｉｎのアニール処理を施して、Ｎｉ膜をリフローさせた。
さらに、膜形成に先立って、ＳｉＯ２膜のエッチバックを行い（エッチングガス：Ｃ４Ｆ８、Ｏ２、Ａｒ）、トレンチの間口を広げた後、ＣＶＤにより厚さ１ｎｍのＴｉＮ膜からなるバリア膜を成膜し、さらに還元ガスのＨ３／Ｈ２比を５０％／５０％の条件に限定し、厚さ２０ｎｍとしたＮｉ膜の成膜と、上記と同様の条件のアニール処理とを２回繰り返したサンプルも作製した。
図１３に、これらのサンプルの断面のＴＥＭ写真を示す。これらの写真に示すように、ａｓ ｄｅｐｏ状態では、いずれもトレンチ内にシームが残り、欠陥のない埋め込みができなかった（図１３（ａ））。これに対し、エッチバックした後、成膜した場合には、還元ガスがＮＨ３ガスのみでは、モフォロジーが良好なため、成膜した段階で良好な埋め込みが達成されたが、ＮＨ３／Ｈ２比が５０％／５０％では、成膜した段階で明確なシームは見られないものの、欠陥が残存していた（図１３（ｂ））。また、その後アニール処理を行うことにより、還元ガスがＮＨ３ガスのみでは、トレンチ上部でＮｉの凝集が生じた。一方、ＮＨ３／Ｈ２比が５０％／５０％では、アニール処理によりＮｉがトレンチ内にリフローされ、ＣＤが５０ｎｍ以下のトレンチは良好な埋め込み性にて埋め込まれたが、それを超えるＣＤのトレンチは、十分に埋め込むことができなかった（図１３（ｃ））。さらに、成膜の際に還元ガスのＨ３／Ｈ２比を５０％／５０％の条件に限定し、２０ｎｍの成膜とアニールを２回繰り返した場合には、全てのトレンチを欠陥が存在しない良好な埋め込み性で埋め込むことができた（図１３（ｄ））。
［実験例３］
ここでは、複数の条件で実際にＮｉ配線を形成した場合の抵抗率測定結果について説明する。
所定の下部構造を有するＳｉ基体上に、ＴＥＯＳを用いたＣＶＤによりＳｉＯ２膜を形成し、このＳｉＯ２膜に実際のＣＤ（ミドルＣＤ）が約３０ｎｍのトレンチを複数形成したウエハを準備した。このような構造のウエハに対し、ＣＶＤにより厚さ１ｎｍのＴｉＮ膜からなるバリア膜を成膜し、次いで種々の条件でＮｉ膜の埋め込みを行い、次いでＰＶＤにより厚さ１００ｎｍのＮｉ膜の積み増し層を形成後、ＣＭＰを３分間行った。
Ｎｉ膜の埋め込みは、成膜原料であるＮｉ化合物としてニッケルアルキルアミジネートを用い、還元ガスのＮＨ３／Ｈ２比を５０％／５０％として、厚さ３０ｎｍ成膜し、アニールは行わなかったもの（条件１）、Ｎｉ膜を同様の条件で成膜した後、Ｎ２ガス雰囲気にて４００℃で４０ｍｉｎのアニール処理を施したもの（条件２）、同様の条件での厚さ２０ｎｍのＮｉ膜の成膜と、同様の条件でアニール処理とを２回繰り返したもの（条件３）、還元ガスをＮＨ３ガスのみとして、厚さ３０ｎｍ成膜し、アニールは行わなかったもの（条件４）の４つの条件で行った。これらについて抵抗率を測定した。
図１４に、これらの条件により形成したＮｉ配線の断面のＴＥＭ写真、ならびにこれらの実際のＣＤの値および抵抗率の値を示す。これらの写真に示すように、条件１では埋め込み性が十分ではなく、抵抗率が４５．８μΩ・ｃｍと高い値を示した。これに対して、アニールによるリフローを行った条件２では、埋め込み性が条件１よりも改善され、抵抗率も２３．６μΩ・ｃｍまで低下した。また、成膜とアニールによるリフローを２回繰り返した条件３では、トレンチ底部に小さいボイドが見られたものの、抵抗率が２１．１μΩ・ｃｍと最も低かった。還元ガスとしてＮＨ３ガスのみを用いてＮｉ膜を成膜した条件４では、ＣＭＰによりトレンチ内のＮｉのロスが生じ、抵抗率を測定することができなかった。
［実験例４］
ここでは、ＣＤを変化させて実際にＮｉ配線を形成した場合の抵抗率測定結果について説明する。
実験例３と同様、所定の下部構造を有するＳｉ基体上に、ＴＥＯＳを用いたＣＶＤによりＳｉＯ２膜を形成し、このＳｉＯ２膜にＣＤを変えて複数のトレンチを形成した複数のウエハを準備した。各ウエハのトレンチのＣＤは、５３ｎｍ、４１ｎｍ、３５ｎｍ、３０ｎｍとした。これらのウエハに対し、ＣＶＤにより厚さ１ｎｍのＴｉＮ膜からなるバリア膜を成膜し、次いで上記実験例３の条件３と同様の条件で成膜とアニールによるリフローを２回繰り返してＮｉ膜の埋め込みを行い、次いでＰＶＤにより厚さ１００ｎｍのＮｉ膜の積み増し層を形成後、ＣＭＰを３分間行った。これらについて抵抗率を測定した。
図１５に、これらの条件により形成したＮｉ配線の断面のＴＥＭ写真、ならびにこれらの実際のＣＤの値および抵抗率の値を示す。これらの写真に示すように、ＣＤが３５ｎｍ以上では、良好な埋め込み性が得られ、抵抗率も約１５μΩ・ｃｍと低い値が得られた。ＣＤが３０ｎｍの場合には、トレンチ底部に小さいボイドが見られ、抵抗率が２１．１μΩ・ｃｍとわずかに高い値となった。これらの結果から、Ｎｉ膜の埋め込み条件をさらに調整して最適化することにより、ＣＤが３０ｎｍ以下でも良好な埋め込み性でＮｉ膜を埋め込んで、１５μΩ・ｃｍ程度の低い抵抗率となることが期待される。
＜成膜システム＞
次に、上述したＮｉ配線の製造方法を実施するために用いられる成膜システムの一例について説明する。
図１６は、成膜システムの一例を概略的に示す水平断面図である。
図１６に示すように、本例の成膜システム３００は、平面形状が七角形をなす真空搬送室３０１を有し、真空搬送室３０１の４つの壁部にそれぞれゲートバルブＧを介してＴｉＮ膜成膜装置３０２、Ｎｉ膜成膜装置３０３、アニール装置３０４、および積み増し層形成装置３０５が接続されている。ＴｉＮ膜成膜装置３０２は、ＣＶＤまたはＡＬＤによりバリア膜としてのＴｉＮ膜を成膜するものである。Ｎｉ膜成膜装置３０３は、ＣＶＤまたはＡＬＤによりトレンチを埋め込むためのＮｉ膜を成膜するものである。アニール装置３０４は、Ｎｉ膜成膜後にウエハをアニールしてＮｉ膜をトレンチ内にリフローするためのものである。積み増し層形成装置３０５は、埋め込みのためのＮｉ膜の上にさらにＰＶＤまたはＣＶＤにより次のＣＭＰ処理に備えてＮｉ膜の積み増し層を形成するためのものである。真空搬送室３０１内は、真空ポンプにより排気されて所定の真空度に保持される。
また、真空搬送室３０１の他の３つの壁部には３つのロードロック室３０６がゲートバルブＧ１を介して接続されている。ロードロック室３０６を挟んで真空搬送室３０１の反対側には大気搬送室３０７が設けられている。３つのロードロック室３０６は、ゲートバルブＧ２を介して大気搬送室３０７に接続されている。ロードロック室３０６は、大気搬送室３０７と真空搬送室３０１との間でウエハＷを搬送する際に、大気圧と真空との間で圧力制御するものである。
大気搬送室３０７のロードロック室３０６取り付け壁部とは反対側の壁部にはウエハＷを収容するキャリア（ＦＯＵＰ等）Ｃを取り付ける３つのキャリア取り付けポート３０８を有している。また、大気搬送室３０７の側壁には、シリコンウエハＷのアライメントを行うアライメントチャンバー３０９が設けられている。大気搬送室３０７内には清浄空気のダウンフローが形成されるようになっている。
真空搬送室３０１内には、ウエハ搬送機構３１０が設けられている。ウエハ搬送機構３１０は、ＴｉＮ膜成膜装置３０２、Ｎｉ膜成膜装置３０３、アニール装置３０４、積み増し層形成装置３０５、およびロードロック室３０６に対してウエハＷを搬送する。ウエハ搬送機構３１０は、独立に移動可能な２つの搬送アーム３１０ａ，３１０ｂを有している。
大気搬送室３０７内には、ウエハ搬送機構３１１が設けられている。ウエハ搬送機構３１１は、キャリアＣ、ロードロック室３０６、アライメントチャンバー３０９に対してシリコンウエハＷを搬送するようになっている。
成膜システム３００は、全体制御部３１２を有している。全体制御部３１２は、ＴｉＮ膜成膜装置３０２、Ｎｉ膜成膜装置３０３、アニール装置３０４、積み増し層形成装置３０５の各構成部、真空搬送室３０１の排気機構やウエハ搬送機構３１０、ロードロック室３０６の排気機構やガス供給機構、大気搬送室３０７のウエハ搬送機構３１１、ゲートバルブＧ、Ｇ１、Ｇ２の駆動系等を制御する、ＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。全体制御部３１２の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、成膜システム３００に、所定の動作を実行させる。また、全体制御部３１２は、図示していないＣＭＰ装置も制御するようになっている。
なお、成膜システム３００とＣＭＰ装置とにより、Ｎｉ配線製造システムを構成する。
次に、成膜システム３００において中心となるＮｉ膜成膜装置３０３について説明する。
図１７は、Ｎｉ膜成膜装置３０３の一例を示す断面図である。このＮｉ膜成膜装置３０３は、気密に構成された略円筒状のチャンバー１を有しており、その中には被処理基板であるウエハＷを水平に支持するためのサセプタ２が、後述する排気室の底部からその中央下部に達する円筒状の支持部材３により支持された状態で配置されている。このサセプタ２は例えばＡｌＮ等のセラミックスからなっている。また、サセプタ２にはヒーター５が埋め込まれており、このヒーター５にはヒーター電源６が接続されている。一方、サセプタ２の上面近傍には熱電対７が設けられており、熱電対７の信号はヒーターコントローラ８に伝送されるようになっている。そして、ヒーターコントローラ８は熱電対７の信号に応じてヒーター電源６に指令を送信し、ヒーター５の加熱を制御してウエハＷを所定の温度に制御するようになっている。サセプタ２の内部のヒーター５の上方には、高周波電力印加用の電極２７が埋設されている。この電極２７には整合器２８を介して高周波電源２９が接続されており、必要に応じて電極２７に高周波電力を印加してプラズマを生成し、プラズマＣＶＤを実施することも可能となっている。なお、サセプタ２には３本のウエハ昇降ピン（図示せず）がサセプタ２の表面に対して突没可能に設けられており、ウエハＷを搬送する際に、サセプタ２の表面から突出した状態にされる。また、サセプタ２は昇降機構（図示せず）により昇降可能となっている。
チャンバー１の底壁には、下方に向けて突出する排気室２１が設けられている。チャンバー１内は排気室２１を介して排気機構２０により排気されるようになっている。排気機構２０は、排気室２１の側面に接続された排気管２２と、排気配管２２に介装された、チャンバー１内の圧力を制御するための自動圧力制御弁（ＡＰＣ）２３と、排気配管２２を介してチャンバー１内を排気するための真空ポンプ２４とを有している。
チャンバー１の側壁には、ウエハＷの搬入出を行うための搬入出口２５が形成されており、この搬入出口２５はゲートバルブＧを介して真空搬送室３０１と接続されている。
チャンバー１の天壁１ａには、円形の孔１ｂが形成されており、そこからチャンバー１内へ突出するようにシャワーヘッド１０が嵌め込まれている。シャワーヘッド１０は、後述するガス供給機構３０から供給された成膜用のガスをチャンバー１内に吐出するためのものであり、その上部には、成膜原料ガスであるニッケル化合物ガスを導入する第１の導入路１１と、還元ガスとしてのＮＨ３ガスおよびＨ２ガスを導入する第２の導入路１２とを有している。シャワーヘッド１０は、ベース部材１３と、シャワープレート１４と、ベース部材１３とシャワープレート１４の間に設けられた円筒状の側壁１５とを有しており、内部にガス拡散空間１６が形成されている。シャワープレート１４には複数のガス吐出孔１７が形成されている。シャワーヘッド１０はヒーター（図示せず）により加熱されるようになっている。
ガス供給機構３０は、成膜原料として、上述したようなＮｉ化合物を貯留する成膜原料タンク３１を有している。成膜原料タンク３１には、Ｎｉ化合物として例えばニッケルアルキルアミジネートが適宜の溶媒（例えばテトラリン溶媒）に溶解させ状態で貯留されている。成膜原料タンク３１の周囲にはヒーター３１ａが設けられており、成膜減容タンク３１内の成膜原料を適宜の温度に加熱することができるようになっている。なお、ニッケル含有化合物として常温で液体のものを用いるときは溶媒に溶かすことなくそのまま貯留することができる。
成膜原料タンク３１には、上方からバブリングガスであるＡｒガスを供給するためのバブリング配管３２が成膜原料に浸漬されるようにして挿入されている。バブリング配管３２にはＡｒガス供給源３３が接続されており、また、流量制御器としてのマスフローコントローラ３４およびその前後のバルブ３５が介装されている。また、成膜原料タンク３１内には原料ガス送出配管３６が上方から挿入されており、この原料ガス送出配管３６の他端はシャワーヘッド１０の第１の導入路１１に接続されている。原料ガス送出配管３６にはバルブ３７が介装されている。また、原料ガス送出配管３６には成膜原料ガスの凝縮防止のためのヒーター３８が設けられている。そして、バブリングガスであるＡｒガスが成膜原料に供給されることにより成膜原料タンク３１内で成膜原料がバブリングにより気化され、生成された成膜原料ガスが、原料ガス送出配管３６および第１の導入路１１を介してシャワーヘッド１０内に供給される。
バブリング配管３２と原料ガス送出配管３６との間は、バイパス配管４８により接続されており、この配管４８にはバルブ４９が介装されている。バブリング配管３２および原料ガス送出配管３６における配管４８接続部分の下流側にはそれぞれバルブ３５ａ，３７ａが介装されている。そして、バルブ３５ａ，３７ａを閉じてバルブ４９を開くことにより、Ａｒガス供給源３３からのアルゴンガスを、バブリング配管３２、バイパス配管４８、原料ガス送出配管３６を経て、パージガス等としてチャンバー１内に供給することが可能となっている。なお、Ａｒガスの代わりにＮ２ガス等の他の不活性ガスを用いてもよい。
シャワーヘッド１０の第２の導入路１２には、配管４０が接続されており、配管４０にはバルブ４１が設けられている。この配管４０は分岐配管４０ａ，４０ｂに分岐しており、分岐配管４０ａにはＮＨ３ガス供給源４２が接続され、分岐配管４０ｂにはＨ２ガス供給源４３が接続されている。また、分岐配管４０ａには流量制御器としてのマスフローコントローラ４４およびその前後のバルブ４５が介装されており、分岐配管４０ｂには流量制御器としてのマスフローコントローラ４６およびその前後のバルブ４７が介装されている。配管４０にはＡｒガス配管５１が接続され、Ａｒガス配管５１にはパージガス等としてＡｒガスを供給するＡｒガス供給源５２が接続されている。Ａｒガス配管５１には流量制御器としてのマスフローコントローラ５３およびその前後のバルブ５４が介装されている。なお、Ａｒガスの代わりに他の不活性ガスを用いてもよい。
必要に応じて電極２７に高周波電力を印加してプラズマＣＶＤを実施する場合には、Ａｒガス供給源５２から供給されるＡｒガスをプラズマ着火用として用いることができる。
原料ガス送出配管３６には第１のプリフローライン６１が接続されており、配管４０には第２のプリフローライン６２が接続されている。これら第１および第２のプリフローライン６１および６２は、排気管２２に接続されており、原料ガスであるＮｉ化合物ガスおよび還元ガスをチャンバー１を介さずに排気するプリフローを行えるようになっている。第１のプリフローライン６１には、配管４０側と排気管２２側にそれぞれバルブ６３および６４が設けられており、第２のプリフローライン６２には、配管４０側と排気管２２側にそれぞれバルブ６５および６６が設けられていて、これらにより、プリフローとチャンバー１への供給を切り替えられるようになっている。
以上のように構成された成膜システム３００においては、図２（ａ）に示すような所定の下部構造（図示略）を有する基体２０１の上に層間絶縁膜（下地膜）２０２が形成され、層間絶縁膜（下地膜）２０２にトレンチ（凹部）２０３が所定パターンで形成されたウエハＷを所定枚数収容したキャリアＣを大気搬送室３０７のキャリア取り付けポート３０８に接続する。そして、まず、ウエハ搬送機構３１１によりキャリアＣからウエハＷを取り出し、いずれかのロードロック室３０６のゲートバルブＧ２を開けてウエハＷをそのロードロック室３０６に搬入する。ゲートバルブＧ２を閉じた後、ロードロック室３０６内を真空排気する。
そのロードロック室３０６が、所定の真空度になった時点でゲートバルブＧ１を開けて、ウエハ搬送機構３１０によりロードロック室３０６からウエハＷを取り出す。そして、ＴｉＮ成膜装置３０２のゲートバルブＧを開けて、ウエハ搬送機構３１０に保持されたウエハＷをＴｉＮ膜成膜装置３０２のチャンバー内に搬入する。そして、チャンバー内に例えばＴｉ原料ガスとしてＴｉＣｌ４ガス窒化ガスとしてＮＨ３ガスを供給してＣＶＤまたはＡＬＤによりバリア膜であるＴｉＮ膜の成膜を行う。
ＴｉＮ膜の成膜後、ウエハ搬送機構３１０により、ＴｉＮ膜成膜装置３０２内のウエハＷを取り出す。そして、Ｎｉ膜成膜装置３０３のゲートバルブＧを開けて、ウエハ搬送機構３１０に保持されたウエハＷをＮｉ膜成膜装置３０３のチャンバー１内に搬入して、主要の工程であるＮｉ膜の成膜を行う。
以下、詳細に説明する。
ウエハ搬送機構３１０によりウエハＷをＮｉ膜成膜装置３０３のチャンバー１内に搬入した後、ウエハＷを載置台２上に載置する。そして、ウエハ搬送機構３１０を真空搬送室３０１に戻し、ゲートバルブＧを閉じる。載置台２上のウエハＷをヒーター５により所定の温度、例えば２００〜３００℃の範囲内の所定の温度に加熱するとともに、排気機構２０によりチャンバー１内を排気しつつ、Ａｒガス供給源３３および５２からパージガスとしてＡｒガスを供給してチャンバー１内の圧力調整を行い、次いでＡｒガス供給源３３からバブリング配管３２を介して成膜原料タンク３１内にＡｒガスを供給してバブリングし、原料ガス送出配管３６および第１のプリフローライン６１を介してＮｉ化合物ガスであるニッケルアルキルアミジネートのプリフローを行うとともに、ＮＨ３ガス供給源４２から分岐配管４０ａ、配管４０および第２のプリフローライン６２を介してＮＨ３ガスのプリフローを行う。
その後、バルブ６５，６６，４１を切り替えてＮＨ３ガスをチャンバー１側に供給し、ウエハＷの表面にＮＨ３ガスを吸着させる。その後、バルブ６３，６４，３７を切り替えて成膜原料タンク３１内のＮｉ化合物ガスであるニッケルアルキルアミジネートガスをチャンバー１側に供給し、さらに還元ガスとしてＮＨ３ガスに加えてＨ２ガスも供給してＮｉ膜を成膜する。このとき、Ｎｉ化合物ガスであるニッケルアルキルアミジネートガスと還元ガスであるＮＨ３ガスおよびＨ２ガスとを同時に供給してＣＶＤによりＮｉ膜を成膜してもよいし、ニッケルアルキルアミジネートガスと還元ガスとをチャンバー１のパージを挟んで交互に供給してＡＬＤによりＮｉ膜を成膜してもよい。
これにより、ウエハＷに形成されたトレンチ内に部分的にＮｉ膜が埋め込まれる。このとき、予めウエハＷの表面にＮＨ３ガスが吸着されていることにより、Ｎｉ化合物ガスであるニッケルアルキルアミジネートの吸着性を良好にすることができ、良好なステップカバレッジでＮｉ膜を成膜することができる。
Ｎｉ膜を成膜してトレンチ内に所定のＮｉ膜の埋め込みがなされた後、Ｎｉ化合物ガスであるニッケルアルキルアミジネートガスおよび還元ガスを停止し、チャンバー１内をパージする。その後、ゲートバルブＧを開け、ウエハ搬送機構３１０によりＮｉ膜成膜後のウエハＷをチャンバー１から取り出す。そして、アニール装置３０４のゲートバルブＧを開けて、ウエハ搬送機構３１０に保持されたウエハＷをアニール装置３０４のチャンバー内に搬入する。アニール装置３０４では、チャンバー内を所定の雰囲気、例えばＮ２ガス雰囲気等の不活性雰囲気にし、ウエハＷを２００〜６００℃、例えば４００℃で所定時間アニール処理を行い、ウエハＷの表面やトレンチの側面に存在するＮｉ膜をトレンチ内にリフローさせる。
なお、Ｎｉ膜成膜装置３０３によるＮｉ膜の成膜と、アニール装置３０４によるアニールとを２回以上繰り返してもよい。
アニール処理後、ウエハ搬送機構３１０により、アニール装置３０４内のウエハＷを取り出す。そして、積み増し層形成装置３０５のゲートバルブを開けて、ウエハ搬送機構３１０に保持されたウエハＷを積み増し層形成装置３０５のチャンバーに搬入する。そして、チャンバー内でＰＶＤまたはＣＶＤにより積み増し層としてのＮｉ膜を成膜する。なお、ＰＶＤで積み増し層を形成する場合は、圧力調整を容易にするために別の真空搬送室に積み増し層形成装置３０５を接続してもよい。
積み増し層形成後、ウエハ搬送機構３１０によりウエハＷを取り出し、ゲートバルブＧ１を開けて、ウエハ搬送機構３１０からロードロック室３０６にウエハＷを搬送し、ゲートバルブＧ１を閉じてロードロック室３０６内を大気圧に戻す。その後、ゲートバルブＧ２を開けて、ウエハ搬送機構３１１にてロードロック室３０６内のウエハＷをキャリアＣに戻す。
以上のような処理を、複数のウエハＷについて同時並行的に行って、キャリアＣに搭載されている枚数のウエハＷに対して一連の処理が完了する。
その後、キャリアＣをＣＭＰ装置（図示せず）に搬送し、キャリアＣからウエハＷを一枚ずつ取り出しウエハＷのＣＭＰ処理を行い、トレンチ以外のフィールド部分の積み増し層、Ｎｉ膜、バリア膜を除去し、平坦化する。これにより微細なＮｉ配線を形成することができる。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されることなく、本発明の技術思想の範囲内で種々変形可能である。例えば、上記実施形態で用いた成膜システム、Ｎｉ膜成膜装置は、あくまで例示であって、本実施形態に限るものではない。
また、上記実施形態では、トレンチが形成された層間絶縁膜に対してＮｉ膜を成膜してトレンチを埋め込んでＮｉ配線を製造する場合について説明したが、これに限らず、ホール等他の凹部であってもよく、基板に形成された凹部にＮｉ膜を埋め込んでＮｉ配線を製造する場合であれば適用可能である。
また、被処理基板として半導体ウエハを例示したが、本発明の原理上、これに限定されるものではなく、例えば液晶表示装置用基板に代表されるＦＰＤ用基板やセラミック基板等の他の基板であってもよいことは言うまでもない。
１；チャンバー
２；サセプタ
５；ヒーター
１０；シャワーヘッド
３０；ガス供給機構
３１；成膜原料タンク
４２；ＮＨ３ガス供給源
４３；Ｈ２ガス供給源
２０１；基体
２０２；層間絶縁膜
２０３；トレンチ
２０４；バリア膜
２０５；Ｎｉ膜
２０６；積み増し層
２０７；Ｎｉ配線
３００；成膜システム
３０１；真空搬送室
３０２；ＴｉＮ膜成膜装置
３０３；Ｎｉ膜成膜装置
３０４；アニール装置
Ｗ；半導体ウエハ

Claims (17)

  1. 表面に凹部が形成された基板に対し、ニッケル膜を形成し、前記凹部を埋めてニッケル配線を製造するニッケル配線の製造方法であって、
    前記基板の表面に、成膜原料となるニッケル化合物と、還元ガスとなるＮＨ３ガスおよびＨ２ガスを用いてＣＶＤまたはＡＬＤによりニッケル膜を形成し、前記凹部を部分的に埋め込む工程と、
    前記基板をアニールして前記基板表面および前記凹部側面の前記ニッケル膜を前記凹部にリフローさせる工程とを有することを特徴とするニッケル配線の製造方法。
  2. 前記基板は、基体と、該基体上に形成された下地膜を有し、前記凹部は前記下地膜に形成されていることを特徴とする請求項１に記載のニッケル配線の製造方法。
  3. 前記基体は半導体からなり、前記下地膜は前記基体の所定の下部構造の上に形成された層間絶縁膜であり、前記凹部はトレンチであることを特徴とする請求項２に記載のニッケル配線の製造方法。
  4. 前記基板の上にバリア膜を成膜する工程をさらに有し、前記ニッケル膜は前記バリア膜の上に形成されることを特徴とする請求項１から請求項３のいずれか１項に記載のニッケル配線の製造方法。
  5. 前記ニッケル膜を成膜する際の、ＮＨ３ガスとＨ２ガスとの流量比率であるＮＨ３／Ｈ２比の値は、０．２５〜４の範囲であることを特徴とする請求項１から請求項４のいずれか１項に記載のニッケル配線の製造方法。
  6. 前記ニッケル膜を成膜する際の、前記ＮＨ３／Ｈ２比の値は、０．６７〜４の範囲であることを特徴とする請求項５に記載のニッケル配線の製造方法。
  7. 前記ニッケル膜を成膜する際の、前記ＮＨ３／Ｈ２比の値は、０．６７〜２．３３の範囲であることを特徴とする請求項６に記載のニッケル配線の製造方法。
  8. 前記ニッケル膜を成膜する際の前記成膜原料となるニッケル化合物は、ニッケルアミジネートを含むことを特徴とする請求項１から請求項７のいずれか１項に記載のニッケル配線の製造方法。
  9. 前記アニールは、２００〜６００℃の範囲の温度で実施されることを特徴とする請求項１から請求項８のいずれか１項に記載ニッケル配線の製造方法。
  10. 前記ニッケル膜の成膜と前記アニールとを２回以上繰り返すことを特徴とする請求項１から請求項９のいずれか１項に記載のニッケル配線の製造方法。
  11. 前記基板は、幅または径が相対的に小さい第１の凹部と、幅または径が相対的に大きい第２の凹部の少なくとも２種類の凹部を有し、
    １回目のニッケル膜の成膜と１回目のアニールにより、前記第１の凹部を完全に埋め込む一方、前記第２の凹部を部分的に埋め込み、２回目のニッケル膜の成膜と２回目のアニールにより、前記第２の凹部を完全に埋め込むことを特徴とする請求項１０に記載のニッケル配線の製造方法。
  12. 前記１回目の成膜の際の膜厚は、前記２回目の成膜の際の膜厚よりも小さいことを特徴とする請求項１１に記載のニッケル配線の製造方法。
  13. 前記２回目の成膜の際の還元ガスのＮＨ３ガスとＨ２ガスとの流量比率であるＮＨ３／Ｈ２比の値は、前記１回目の成膜の際のＮＨ３／Ｈ２比の値よりも小さいことを特徴とする請求項１１または請求項１２に記載のニッケル配線の製造方法。
  14. 前記ニッケル膜の成膜に先立って、前記ニッケル膜の下地をエッチバックして、前記凹部の間口を広げることを特徴とする請求項１から請求項１３のいずれか１項に記載のニッケル配線の製造方法。
  15. 前記アニールの後、全面を研磨して、前記凹部以外の表面の膜を除去する研磨工程をさらに有することを特徴とする請求項１から請求項１４のいずれか１項に記載のニッケル配線の製造方法。
  16. 前記研磨工程に先立って、前記ニッケル膜の上にニッケル膜からなる積み増し層を形成する工程をさらに有することを特徴とする請求項１５に記載のニッケル配線の製造方法。
  17. コンピュータ上で動作し、ニッケル配線製造システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１６のいずれかのニッケル配線の製造方法が行われるように、コンピュータに前記ニッケル配線製造システムを制御させることを特徴とする記憶媒体。
JP2016188146A 2016-09-27 2016-09-27 ニッケル配線の製造方法 Active JP6723128B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016188146A JP6723128B2 (ja) 2016-09-27 2016-09-27 ニッケル配線の製造方法
US15/714,951 US10700006B2 (en) 2016-09-27 2017-09-25 Manufacturing method of nickel wiring
KR1020170123274A KR102017944B1 (ko) 2016-09-27 2017-09-25 니켈 배선의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016188146A JP6723128B2 (ja) 2016-09-27 2016-09-27 ニッケル配線の製造方法

Publications (2)

Publication Number Publication Date
JP2018056227A true JP2018056227A (ja) 2018-04-05
JP6723128B2 JP6723128B2 (ja) 2020-07-15

Family

ID=61686632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016188146A Active JP6723128B2 (ja) 2016-09-27 2016-09-27 ニッケル配線の製造方法

Country Status (3)

Country Link
US (1) US10700006B2 (ja)
JP (1) JP6723128B2 (ja)
KR (1) KR102017944B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022530787A (ja) * 2019-05-01 2022-07-01 アプライド マテリアルズ インコーポレイテッド 完全にアライメント調整されたサブトラクティブプロセス及びその電子デバイス

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468261B2 (en) * 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US20230002888A1 (en) * 2021-07-01 2023-01-05 Applied Materials, Inc. Method of depositing metal films

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273196A (ja) * 1994-03-31 1995-10-20 Toshiba Corp 電極配線の形成方法
JPH1074763A (ja) * 1996-08-30 1998-03-17 Ulvac Japan Ltd 銅配線製造方法、及び銅配線
JPH1079389A (ja) * 1996-09-02 1998-03-24 Ulvac Japan Ltd 銅配線製造方法、その方法で製造された銅配線、及びｃｖｄ装置
JPH11307528A (ja) * 1998-04-20 1999-11-05 Hitachi Ltd 半導体装置およびその製造方法
JP2011228571A (ja) * 2010-04-22 2011-11-10 Napura:Kk 充填用基材及びそれを用いた充填方法
JP2012229488A (ja) * 2011-04-13 2012-11-22 Ulvac Japan Ltd Ｎｉ膜の形成方法
JP2013187350A (ja) * 2012-03-08 2013-09-19 Tokyo Electron Ltd 半導体装置、半導体装置の製造方法、半導体製造装置
JP2013209701A (ja) * 2012-03-30 2013-10-10 Tokyo Electron Ltd 金属膜の成膜方法
JP2015029097A (ja) * 2013-07-25 2015-02-12 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異なるサイズのフィーチャへのボイドフリータングステン充填
JP2015510031A (ja) * 2011-12-29 2015-04-02 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード ニッケル含有膜堆積用ニッケルアリルアミジナート前駆体
JP2016111047A (ja) * 2014-12-02 2016-06-20 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924223B2 (en) 2003-09-30 2005-08-02 Tokyo Electron Limited Method of forming a metal layer using an intermittent precursor gas flow process
KR20080062563A (ko) 2006-12-29 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US8891038B2 (en) * 2009-04-15 2014-11-18 3M Innovative Properties Company Lightguide with optical film containing voids and blacklight for display system
DE102009023251B4 (de) * 2009-05-29 2011-02-24 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
JP5661006B2 (ja) * 2011-09-02 2015-01-28 東京エレクトロン株式会社 ニッケル膜の成膜方法
TWI576961B (zh) 2012-04-26 2017-04-01 應用材料股份有限公司 用於高深寬比塡充的半導體重流處理
JP5917351B2 (ja) 2012-09-20 2016-05-11 東京エレクトロン株式会社 金属膜の成膜方法
JP6220649B2 (ja) 2013-11-25 2017-10-25 東京エレクトロン株式会社 金属膜の成膜方法
US9624576B2 (en) * 2013-12-17 2017-04-18 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for gap filling improvement
US9805976B2 (en) * 2016-01-08 2017-10-31 Applied Materials, Inc. Co or Ni and Cu integration for small and large features in integrated circuits
US9754883B1 (en) * 2016-03-04 2017-09-05 International Business Machines Corporation Hybrid metal interconnects with a bamboo grain microstructure

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273196A (ja) * 1994-03-31 1995-10-20 Toshiba Corp 電極配線の形成方法
JPH1074763A (ja) * 1996-08-30 1998-03-17 Ulvac Japan Ltd 銅配線製造方法、及び銅配線
JPH1079389A (ja) * 1996-09-02 1998-03-24 Ulvac Japan Ltd 銅配線製造方法、その方法で製造された銅配線、及びｃｖｄ装置
JPH11307528A (ja) * 1998-04-20 1999-11-05 Hitachi Ltd 半導体装置およびその製造方法
JP2011228571A (ja) * 2010-04-22 2011-11-10 Napura:Kk 充填用基材及びそれを用いた充填方法
JP2012229488A (ja) * 2011-04-13 2012-11-22 Ulvac Japan Ltd Ｎｉ膜の形成方法
JP2015510031A (ja) * 2011-12-29 2015-04-02 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード ニッケル含有膜堆積用ニッケルアリルアミジナート前駆体
JP2013187350A (ja) * 2012-03-08 2013-09-19 Tokyo Electron Ltd 半導体装置、半導体装置の製造方法、半導体製造装置
JP2013209701A (ja) * 2012-03-30 2013-10-10 Tokyo Electron Ltd 金属膜の成膜方法
JP2015029097A (ja) * 2013-07-25 2015-02-12 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異なるサイズのフィーチャへのボイドフリータングステン充填
JP2016111047A (ja) * 2014-12-02 2016-06-20 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022530787A (ja) * 2019-05-01 2022-07-01 アプライド マテリアルズ インコーポレイテッド 完全にアライメント調整されたサブトラクティブプロセス及びその電子デバイス
JP7393437B2 (ja) 2019-05-01 2023-12-06 アプライド マテリアルズ インコーポレイテッド 完全にアライメント調整されたサブトラクティブプロセス及びその電子デバイス

Also Published As

Publication number Publication date
JP6723128B2 (ja) 2020-07-15
KR20180034265A (ko) 2018-04-04
US20180090446A1 (en) 2018-03-29
KR102017944B1 (ko) 2019-09-03
US10700006B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
US9748105B2 (en) Tungsten deposition with tungsten hexafluoride (WF6) etchback
KR101263856B1 (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
JP6807251B2 (ja) ルテニウム配線の製造方法
CN106887380B (zh) 实现无缝钴间隙填充的方法
KR101785145B1 (ko) 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체
KR102189781B1 (ko) 망간 및 망간 니트라이드들의 증착 방법들
KR20190101497A (ko) 루테늄 도핑에 의한 증진된 코발트 내응집성 및 갭 충전 성능
US20180277428A1 (en) Doping Control of Metal Nitride Films
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
KR102096143B1 (ko) 루테늄 배선 및 그 제조 방법
WO2016153987A1 (en) Methods for etching via atomic layer deposition (ald) cycles
US9779950B2 (en) Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
TW201824452A (zh) 成膜方法、成膜系統及其記憶媒體
KR102017944B1 (ko) 니켈 배선의 제조 방법
JP6391355B2 (ja) タングステン膜の成膜方法
US10522467B2 (en) Ruthenium wiring and manufacturing method thereof
KR20180068328A (ko) 구리 배선의 제조 방법
TWI609095B (zh) 用於氮化錳整合之方法
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
KR20110120947A (ko) Ｃｕ막의 성막 방법 및 기억 매체
KR101907971B1 (ko) 반도체 소자의 콘택플러그용 금속 증착 방법
JP2018117065A (ja) 金属膜の埋め込み方法
TW202315118A (zh) 經摻雜之含鉭阻障膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200623

R150 Certificate of patent or registration of utility model

Ref document number: 6723128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250