JP2018117065A - 金属膜の埋め込み方法 - Google Patents
金属膜の埋め込み方法 Download PDFInfo
- Publication number
- JP2018117065A JP2018117065A JP2017007419A JP2017007419A JP2018117065A JP 2018117065 A JP2018117065 A JP 2018117065A JP 2017007419 A JP2017007419 A JP 2017007419A JP 2017007419 A JP2017007419 A JP 2017007419A JP 2018117065 A JP2018117065 A JP 2018117065A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film
- embedding
- substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】微細な凹部に金属膜を良好な埋め込み性で埋め込むことができる金属膜の埋め込み方法を提供する。
【解決手段】基板Wに形成された凹部3に金属膜を埋め込む金属膜の埋め込み方法であって、基板Wの全面に第1の金属膜5を成膜して凹部3を埋め込む工程と、基板の全面をCMPにより研磨し、少なくとも基板表面のフィールド部分の第1の金属膜5を除去する工程と、基板Wの全面に第1の金属膜5と同じ金属からなる第2の金属膜6を成膜する工程と、基板Wに対してアニール処理を施し、第2の金属膜6を凹部3内にリフローさせる工程とを有する。
【選択図】図2
【解決手段】基板Wに形成された凹部3に金属膜を埋め込む金属膜の埋め込み方法であって、基板Wの全面に第1の金属膜5を成膜して凹部3を埋め込む工程と、基板の全面をCMPにより研磨し、少なくとも基板表面のフィールド部分の第1の金属膜5を除去する工程と、基板Wの全面に第1の金属膜5と同じ金属からなる第2の金属膜6を成膜する工程と、基板Wに対してアニール処理を施し、第2の金属膜6を凹部3内にリフローさせる工程とを有する。
【選択図】図2
Description
本発明は、金属膜の埋め込み方法に関する。
半導体デバイスの製造工程においては、トレンチやホール等の凹部に配線や電極として金属膜を埋め込む工程が存在する。近時、半導体デバイスの微細化にともない、トレンチやホールの微細化も進んでいる。
例えば、配線材料を微細なトレンチやホールへ埋め込む場合、より低抵抗な材料が求められ、そのため配線材料としてバルクの抵抗が低い銅(Cu)が多用されている。
一方、近時、線幅32nm以下のさらなる微細配線が求められており、Cuは、電子の平均自由行程が40nmと大きいため、このような微細配線では電子の配線側面や粒界への衝突により散乱による配線抵抗の増大が懸念される。このため、次世代の配線材料として、バルクの抵抗値はCuほど低くはないが、材料中での電子の平均自由行程がCuよりも小さいコバルト(Co)やニッケル(Ni)が検討されている。
また、配線や電極に用いられる金属膜としては、他に、タングステン(W)、アルミニウム(Al)、ルテニウム(Ru)等も用いられている。
ところで、凹部に金属膜を埋め込む場合、化学蒸着法(CVD)、物理蒸着法(PVD)、原子層堆積法(ALD)等の手法が用いられているが、凹部の微細化が進むと、これらの手法のみで微細な凹部を埋め込むことが困難な場合がある。
そこで、金属膜を成膜した後、アニールにより金属膜をリフローさせて微細凹部を埋め込む技術が検討されている(例えば、特許文献1、特許文献2)。
しかしながら、金属膜によっては、成膜した後、アニールを行ってもリフローが十分行えず、微細な凹部を十分に埋め込めない場合もある。
したがって、本発明は、微細な凹部に金属膜を良好な埋め込み性で埋め込むことができる金属膜の埋め込み方法を提供することを課題とする。
上記課題を解決するため、本発明は、基板に形成された凹部に金属膜を埋め込む金属膜の埋め込み方法であって、基板の全面に第1の金属膜を成膜して凹部を埋め込む工程と、前記基板の全面をCMPにより研磨し、少なくとも基板表面のフィールド部分の前記第1の金属膜を除去する工程と、前記基板の全面に第1の金属膜と同じ金属からなる第2の金属膜を成膜する工程と、前記基板に対してアニール処理を施し、前記第2の金属膜を凹部内にリフローさせる工程とを有することを特徴とする金属膜の埋め込み方法を提供する。
前記基板は、基体と、該基体上に形成された下地膜を有し、前記凹部は前記下地膜に形成されているものとすることができる。前記基体は半導体からなり、前記下地膜は前記基体の所定の下部構造の上に形成された層間絶縁膜であり、前記凹部はトレンチである構成とすることができる。
前記基板の上にバリア膜を成膜する工程をさらに有し、前記第1の金属膜は前記バリア膜の上に形成されるようにすることができる。前記バリア膜として、TiN、TaN、Ta、Ti、Mn、Co、Ruから選択される少なくとも1種を用いることができる。
前記第1の金属膜および前記第2の金属膜として、Co、Ru、Ni、Mn、Cu、Al、Rh、Pt、Pd、Agから選択される少なくとも1種、またはこれらの少なくとも1種を含む合金を用いることができる。
前記凹部の幅が30nm未満であることが好ましく、前記凹部の幅が5nm以下でも金属膜を埋め込むことができる。
前記第1の金属膜の厚さは、前記凹部の間口が塞がれない程度の厚さであることが好ましい。前記第1の金属膜を成膜した際に、前記第1の金属膜により前記凹部の間口が塞がれた際であっても、前記CMPによる研磨により、前記間口の前記第1の金属を除去すればよい。
前記第2の金属膜の厚さは、前記基板表面のフィールド部分の前記第2の金属膜がリフローにより全て前記凹部に埋め込まれる程度の厚さとすることができる。
前記第1の金属膜は、CVDまたはALDにより成膜することが好ましく、前記第2の金属膜は、PVDにより成膜することが好ましい。
前記リフローさせる工程の後、さらに前記基板の全面をCMPにより研磨して平坦化する工程を行ってもよい。
本発明によれば、基板の全面に第1の金属膜を成膜して凹部を埋め込んだ後、基板の全面をCMPにより研磨し、少なくとも基板表面のフィールド部分の第1の金属膜を除去し、基板の全面に第1の金属膜と同じ金属からなる第2の金属膜を成膜し、基板に対してアニール処理を施し、第2の金属膜を凹部内にリフローさせることにより、微細な凹部に金属膜を確実に埋め込むことができる。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
<金属膜の成膜方法>
最初に、本発明の一実施形態に係る金属膜の埋め込み方法について説明する。図1は本発明の一実施形態に係る金属膜の埋め込み方法を概略的に示すフローチャート、図2はその工程断面図である。
最初に、本発明の一実施形態に係る金属膜の埋め込み方法について説明する。図1は本発明の一実施形態に係る金属膜の埋め込み方法を概略的に示すフローチャート、図2はその工程断面図である。
まず、所定の下部構造(図示略)を有するシリコン等の半導体からなる基体1の上にSiO2膜、低誘電率(Low−k)膜(SiCO、SiCOH等)等からなる層間絶縁膜(下地膜)2が形成され、層間絶縁膜(下地膜)2にトレンチ(凹部)3が所定パターンで形成された被処理基板である半導体ウエハ(以下、単にウエハと記す)Wを準備する(ステップ1、図2(a))。
次いで、このウエハWに対して、必要に応じて、前処理としてデガス(Degas)プロセスや前洗浄(プリクリーン;Pre−Clean)プロセスを行った後、トレンチ3の表面を含む全面に金属膜の拡散を抑制するバリア膜4を成膜する(ステップ2、図2(b))。
バリア膜4としては、埋め込み金属に対して高いバリア性を有し、低抵抗のものが好ましく、窒化チタン(TiN)、窒化タンタル(TaN)、タンタル(Ta)、チタン(Ti)、マンガン(Mn)、Co、Ru等を好適に用いることができる。バリア膜4は、物理蒸着法(PVD)で形成しても、CVDやALDで形成してもよい。バリア膜4の必要な厚さは、バリア膜4および埋め込み金属の種類や成膜条件によって異なるが、5nm程度が好ましい。なお、バリア膜4は必須ではなく、埋め込み金属が拡散しにくいものであれば下地膜である層間絶縁膜2上に直接成膜してもよい。また、バリア膜の代わりに、バリア性を有さないライナー膜を成膜してもよい。
次いで、バリア膜4形成後のウエハWの全面に、第1の金属膜5を成膜し、トレンチ3を埋め込む(ステップ3、図2(c))。
このとき、第1の金属膜5の厚さを、トレンチ3の間口が塞がれない程度の厚さとして、トレンチ3を部分的に埋め込むことが好ましい。ただし、第1の金属膜5をトレンチ3の間口が塞がる厚さで成膜しても、次の研磨工程で除去できる程度であればよい。
第1の金属膜5を構成する金属としては、Co、Ru、Ni、Mn、Cu、Al、ロジウム(Rh)、白金(Pt)、パラジウム(Pd)、銀(Ag)を挙げることができる。これらの少なくとも1種を含む合金であってもよい。なお、第1の金属膜5がCoまたはRuのときは、バリア膜4としてこれら以外のものを用いる。
第1の金属膜5を成膜する手法としては、CVD、ALD、PVD、無電解めっき等を用いることができる。微細な凹部に対して良好な埋め込み性を得るためには、CVD、ALDが好ましく、中でもカバレッジ性能が良好なALDがより好ましい。
次いで、CMP(Chemical Mechanical Polishing)によりウエハW表面の全面を研磨して、少なくとも第1の金属膜5を除去する(ステップ4、図2(d))。本例では、バリア膜4も除去しているが、第1の金属膜5が完全に除去されていれば、バリア膜4を残存させてもよい。
図3のように、ステップ3の第1の金属膜5を成膜した際にトレンチ3の間口が塞がった場合には、図4のように、トレンチ3の間口部分の第1の金属膜5を除去できる程度に深くCMPを行うことが好ましい。
次いで、CMPによる研磨後のウエハWに、第1の金属膜5と同じ金属からなる第2の金属膜6を成膜する(ステップ5、図2(e))。
第2の金属膜6は、次のリフロー処理によりトレンチ3を埋めるために成膜されるものであるから、トレンチを埋める必要はなく、フィールド部分に成膜されればよい。第2の金属膜6の膜厚は、トレンチ3の間口の閉塞を極力防止する観点から、次のリフロー処理によりトレンチが完全に埋まる程度の厚さまたはそれよりも少し厚い程度が好ましいが、それより厚く、トレンチ3の間口が塞がるような場合でも、次のリフロー処理により埋め込むことは可能である。
第2の金属膜6を成膜する手法についても、CVD、ALD、PVD、無電解めっき等を用いることができる。第2の金属膜6は、トレンチ3を埋める必要がないので、埋め込み性よりも高純度であることが重視される。このため、成膜手法としては高純度の膜を得ることができるPVDが好ましい。
次いで、ウエハWに対しアニール処理を施し、ウエハW表面(フィールド部分)の第2の金属膜6をトレンチ3内にリフローさせる(ステップ6、図2(f))。
これにより、微細なトレンチ内にも第2の金属膜6を埋め込むことができ、ボイド等の欠陥がほとんどない良好な埋め込み性で微細トレンチ内の金属膜の埋め込みを実現することができる。
アニールの条件は、埋め込み金属が流動する条件であればよく、金属の種類によって多少異なるが、温度:200〜400℃、時間:5〜60minが好ましい。
アニールによるリフロー処理の後、必要に応じて、CMPにより平坦化処理を行う。
従来、1回の成膜で微細トレンチに対して金属膜を十分に埋め込めない場合、上記特許文献1、2のように、金属膜を成膜して微細トレンチを部分的に埋め込んだ後、アニールにより金属膜をリフローしてトレンチを埋め込む技術が知られていたが、埋め込み金属や埋め込み条件によってはアニールしてもリフローし難い場合があることが判明した。例えば、Co膜を埋め込む場合、バリア膜の上にCo膜を成膜した後、アニールしても凝集してしまうことが判明した。
そこで、第1の金属膜としてCo膜を成膜した後、CMPを行って第1の金属膜としてのCoを除去し、その後アニールしてみたが、リフローは生じなかった。しかし、CMPによりフィールド部分の第1の金属膜としてのCo膜を完全に除去した後、新たに第2の金属膜としてCo膜を成膜した場合には、その後のアニールによってフィールド部分のCo膜がリフロー可能となり、トレンチ内を埋め込めることが見出された。
この理由は必ずしも明確ではないが、CMPを行って第1の金属膜を除去することにより、凝集核が除去されること、または表面状態が変化することが一つの要因であると考えられる。
Co以外の金属についても同様に、CMPを行って第1の金属膜を除去した後に第2の金属を成膜することによりリフローすることが可能となる。
このように、本手法は、金属膜を成膜したままでは微細トレンチを埋め込めない場合、およびアニールによってもフィールド部分の金属膜がリフローし難い場合の金属の埋め込み手法として有効である。特に、Co等の標準技術が確立されていない新たな配線材料における埋め込み技術を確保する点から極めて有効な手法である。
本手法により、30nm未満、さらには5nm以下、例えば1nmの幅の微細トレンチを埋め込むことができる。また、本手法は、幅の広いトレンチ(凹部)よりも微細トレンチ(凹部)のほうが埋め込みやすい点、また、トレンチの間口が閉塞するほどの膜厚で第2の金属膜を成膜してもトレンチ内にリフローされる点等の、一般的な埋め込み技術や、従来のリフローによる埋め込みにはない特徴を有する。
また、トレンチがbowing形状であった場合、一般的にはトレンチ間口が塞がりやすく金属膜を埋め込み難いが、本手法では、第2の金属膜を成膜する前にCMPを実施するため、間口が広がって金属膜を埋め込みやすくできることが期待される。また、埋め込み金属をメタル配線として用いる場合には、リフロー処理の後、CMPにより平坦化処理を行う場合が多いが、第2の金属膜を薄く形成すれば、フィールド部分の全ての金属膜がリフローによりトレンチ内に埋め込まれ、フィールドに金属膜が残らない状態にすることができ、リフロー処理後のCMPを省略できる可能性がある。
<実験例>
以下実験例について説明する。
まず、Siウエハ上に形成されたSiO2膜にピッチ48nm(幅24nm)でトレンチを形成し、バリア膜としてTaN膜を形成した後にCoをCVDにより成膜してトレンチを埋め込んだサンプル(サンプル1)と、CoをCVDおよびPVDで埋め込んだ後、異なる条件でCMPしたサンプル(サンプル2、3)を作成した。サンプル1の断面の透過型電子顕微鏡(TEM)写真およびサンプル2、3の走査型電子顕微鏡(SEM)写真を図5に示す。この写真から明らかなように、単純にCo膜を埋め込んだだけでは、24nm幅の微細なトレンチに対する埋め込み性が悪いことがわかる。
以下実験例について説明する。
まず、Siウエハ上に形成されたSiO2膜にピッチ48nm(幅24nm)でトレンチを形成し、バリア膜としてTaN膜を形成した後にCoをCVDにより成膜してトレンチを埋め込んだサンプル(サンプル1)と、CoをCVDおよびPVDで埋め込んだ後、異なる条件でCMPしたサンプル(サンプル2、3)を作成した。サンプル1の断面の透過型電子顕微鏡(TEM)写真およびサンプル2、3の走査型電子顕微鏡(SEM)写真を図5に示す。この写真から明らかなように、単純にCo膜を埋め込んだだけでは、24nm幅の微細なトレンチに対する埋め込み性が悪いことがわかる。
次に、サンプル1〜3について、N2ガス雰囲気で400℃のアニールを1時間行った。その際のSEM写真を図6に示す。この写真に示すように、Co成膜後のサンプル1およびCMP後のサンプル2、3ともに、Coがリフローせず、埋め込み状態が改善されなかった。
次に、Co膜形成後、CMPを行ったサンプル3にPVDで20nmのCo膜を形成したサンプル4と、トレンチのピッチを64nm(トレンチ幅32nm)にした以外はサンプル4と同様のサンプル5について、N2ガス雰囲気で400℃のアニールを1時間行った。これらサンプルのイニシャルとアニール後のSEM写真を図7に示す。
これらのSEM写真に示すように、CMP後、Co膜を成膜することにより、アニール処理によってCoをリフローさせ得ることが確認された。特に、ピッチ48nm(トレンチ幅24nm)のサンプル4のほうが良好に埋め込まれていることが確認された。
次に、CMP後のCo膜の膜厚を5nmとし、トレンチのピッチをそれぞれ48nmおよび64nmとしたサンプル(サンプル6,7)、CMP後のCo膜の膜厚を50nmとし、トレンチのピッチをそれぞれ48nmおよび64nmとしたサンプル(サンプル8,9)を作成し、これらについてN2ガス雰囲気で400℃のアニールを1時間行った。これらサンプルの0アニール後のSEM写真を図8に示す。また、サンプル6および8の走査透過型電子顕微鏡(STEM)写真を図9に示す。
これらの写真に示すようにCMP後のCo膜の膜厚を5nmとした場合、ピッチ48nm(トレンチ幅24nm)のサンプル6では、トレンチが完全に埋まっていた。これに対し、ピッチ64nmのサンプル7では狭い幅のトレンチは埋まっていたが、広い幅のトレンチは完全には埋まっていなかった。この結果から、従来の常識に反して微細トレンチのほうが埋まりやすいことが確認された。一方、CMP後のCo膜の膜厚を50nmと厚くした場合、トレンチの間口が詰まってCoがトレンチ内にリフローしないと予想されたが、実際にはピッチ48nm(トレンチ幅24nm)のサンプル8では、サンプル6よりも若干劣るがほぼ完全に埋め込むことができた。ピッチ64nmのサンプル9はサンプル7と同様であった。
また、図9に示すように、CMP後のCo膜の膜厚を5nmとしたサンプル6および8では、フィールド部分のCo膜がトレンチへのリフローにより完全に消失していることが確認された。
<金属膜埋め込みシステム>
次に、上述した金属膜の埋め込み方法を実施するために用いられる金属膜埋め込みシステムの一例について説明する。
次に、上述した金属膜の埋め込み方法を実施するために用いられる金属膜埋め込みシステムの一例について説明する。
図10は金属膜埋め込みシステムの一例を概略的に示すブロック図、図11は図10の埋め込みシステムの成膜・リフロー処理部を示す概略構成図である。
図10に示すように、本例の金属膜埋め込みシステム100は、成膜・リフロー処理部200と、CMP処理を行うCMP処理部300と、成膜・リフロー処理部200とCMP処理部300との間でウエハキャリアを搬送するキャリア搬送装置400と、制御部500とを有している。
成膜・リフロー処理部200は、図11に示すように、真空搬送室201を有し、真空搬送室201の4つの壁部にそれぞれゲートバルブGを介してバリア膜成膜装置202、第1の金属膜成膜装置203、第2の金属膜成膜装置204、およびアニール装置205が接続されている。バリア膜成膜装置202は、CVD、ALD、またはPVDによりバリア膜、例えばTiN膜、TaN膜、Ti膜、Ta膜等を成膜するものである。第1の金属膜成膜装置203は、トレンチを埋め込むための第1の金属膜を成膜するものである。第2の金属膜成膜装置204は、CMP後のウエハに第2の金属膜を成膜するものである。アニール装置205は、第2の金属膜を成膜後にウエハをアニールしてトレンチ内に第2の金属膜をリフローさせるためのものである。第1の金属膜成膜装置203は、埋め込み性の観点からCVD装置またはALD装置であることが好ましく、第2の金属膜成膜装置204は不純物を排除する観点からPVD装置であることが好ましい。真空搬送室201、バリア膜成膜装置202、第1の金属膜成膜装置203、第2の金属膜成膜装置204、アニール装置205は、それぞれ真空ポンプにより排気されて所定の真空度に保持される。
また、真空搬送室201の他の壁部には3つのロードロック室206がゲートバルブG1を介して接続されている。ロードロック室206を挟んで真空搬送室201の反対側には大気搬送室207が設けられている。3つのロードロック室206は、ゲートバルブG2を介して大気搬送室207に接続されている。ロードロック室206は、大気搬送室207と真空搬送室201との間でウエハWを搬送する際に、大気圧と真空との間で圧力制御するものである。
大気搬送室207のロードロック室206取り付け壁部とは反対側の壁部にはウエハWを収容するキャリア(FOUP等)Cを取り付ける3つのキャリア取り付けポート208を有している。また、大気搬送室207の側壁には、ウエハWのアライメントを行うアライメントチャンバー209が設けられている。大気搬送室207内には清浄空気のダウンフローが形成されるようになっている。
真空搬送室201内には、ウエハ搬送機構210が設けられている。ウエハ搬送機構210は、バリア膜成膜装置202、第1の金属成膜装置203、第2の金属成膜装置204、アニール装置205、およびロードロック室206に対してウエハWを搬送する。ウエハ搬送機構210は、独立に移動可能な2つの搬送アーム210a,210bを有している。
大気搬送室207内には、ウエハ搬送機構211が設けられている。ウエハ搬送機構211は、キャリアC、ロードロック室206、アライメントチャンバー209に対してウエハWを搬送するようになっている。
CMP処理部300は、ウエハに対してCMP処理を行うCMP装置およびそれに付随するウエハ搬送装置等からなっている。
制御部500は、成膜・リフロー処理部200、CMP処理部300、および搬送装置400を制御するCPU(コンピュータ)を有する主制御部と、入力装置(キーボード、マウス等)、出力装置(プリンタ等)、表示装置(ディスプレイ等)、記憶装置(記憶媒体)を有している。制御部500の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、金属膜埋め込み膜システム100に、所定の処理を実行させる。
以上のように構成された金属膜埋め込みシステム100においては、例えば、図2(a)に示すような所定の下部構造(図示略)を有する基体1の上に層間絶縁膜(下地膜)2が形成され、層間絶縁膜(下地膜)2にトレンチ(凹部)3が所定パターンで形成されたウエハWを所定枚数収容したキャリアCを、成膜・リフロー処理部200の大気搬送室207のキャリア取り付けポート208に接続する。そして、まず、ウエハ搬送機構211によりキャリアCからウエハWを取り出し、いずれかのロードロック室206のゲートバルブG2を開けてウエハWをそのロードロック室206に搬入する。ゲートバルブG2を閉じた後、ロードロック室206内を真空排気する。
そのロードロック室206が、所定の真空度になった時点でウエハ搬送機構210によりロードロック室206からウエハWを取り出す。そして、ウエハ搬送機構210に保持されたウエハWをバリア膜成膜装置202のチャンバー内に搬入し、チャンバー内でCVD、ALD、またはPVDによりバリア膜、例えばTiN膜、TaN膜、Ti膜、Ta膜等を成膜する。
バリア膜の成膜後、ウエハ搬送機構210により、バリア膜成膜装置202内のウエハWを取り出し、第1の金属膜成膜装置203のチャンバー内に搬入し、チャンバー内で好ましくはCVD、ALDにより第1の金属膜を成膜し、トレンチ内にある程度金属膜を埋め込む。
次いで、ウエハ搬送機構210により第1の金属膜成膜後のウエハWをチャンバーから取り出し、ウエハ搬送機構210からロードロック室206にウエハWを搬送し、ロードロック室206内を大気圧に戻す。その後、ウエハ搬送機構211にてロードロック室206内のウエハWをキャリアCに戻す。以上の処理をキャリアCに収容されている全てのウエハWについて行う。
その後、第1の金属膜成膜後のウエハを収容したキャリアCを搬送装置400によりCMP処理部300に搬送し、CMP処理によりフィールド部分において少なくとも第1の金属膜を完全に除去する。このようなCMP処理をキャリアCに収容されている全てのウエハについて行う。
その後、CMP処理後のウエハを収容したキャリアCを搬送装置400により再び成膜・リフロー処理部200へ搬送し、大気搬送室207のキャリア取り付けポート208に接続する。
そして、ウエハ搬送機構211によりキャリアCからウエハWを取り出し、いずれかのロードロック室206のゲートバルブG2を開けてウエハWをそのロードロック室206に搬入する。ゲートバルブG2を閉じた後、ロードロック室206内を真空排気する。
そのロードロック室206が、所定の真空度になった時点でウエハ搬送機構210によりロードロック室206からウエハWを取り出す。そして、ウエハ搬送機構210に保持されたウエハWを第2の金属膜成膜装置204のチャンバー内に搬入し、チャンバー内で好ましくはPVDにより第2の金属膜を成膜する。
第2の金属膜成膜後、ウエハ搬送機構210により、第2の金属膜成膜装置204内のウエハWを取り出し、アニール装置205のチャンバー内に搬入し、アニール処理を行い、ウエハWのフィールド部分の第2の金属膜をトレンチ内にリフローさせ、トレンチ内に第2の金属膜を埋め込む。アニール装置205でのアニール処理は、チャンバー内を所定の雰囲気、例えばN2ガス雰囲気等の不活性雰囲気にし、ウエハWを例えば200〜400℃で5〜60minの条件で行う。
次いで、ウエハ搬送機構210によりアニール処理後のウエハWをチャンバーから取り出し、ウエハ搬送機構210からロードロック室206にウエハWを搬送し、ロードロック室206内を大気圧に戻す。その後、ウエハ搬送機構211にてロードロック室206内のウエハWをキャリアCに戻す。以上の処理をキャリアCに収容されている全てのウエハWについて行う。
<他の適用>
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されることなく、本発明の技術思想の範囲内で種々変形可能である。例えば、上記実施形態で用いた金属膜埋め込みシステムは、あくまで例示であって、本実施形態に限るものではない。
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されることなく、本発明の技術思想の範囲内で種々変形可能である。例えば、上記実施形態で用いた金属膜埋め込みシステムは、あくまで例示であって、本実施形態に限るものではない。
また、上記実施形態では、トレンチが形成された層間絶縁膜に対してCo膜等の金属膜を成膜してトレンチを埋め込む場合について説明したが、トレンチに限らず、ホール等他の凹部であってもよく、基板に形成された凹部に金属膜を埋め込む場合であれば適用可能である。
また、被処理基板として半導体ウエハを例示したが、本発明の原理上、これに限定されるものではなく、例えば液晶表示装置用基板に代表されるFPD用基板やセラミック基板等の他の基板であってもよいことは言うまでもない。
1;基体
2;層間絶縁膜
3;トレンチ
4;バリア膜
5;第1の金属膜
6;第2の金属膜
100;金属膜埋め込みシステム
200;成膜・リフロー処理部
300;CMP処理部
400;搬送装置
500;制御部
W;半導体ウエハ
2;層間絶縁膜
3;トレンチ
4;バリア膜
5;第1の金属膜
6;第2の金属膜
100;金属膜埋め込みシステム
200;成膜・リフロー処理部
300;CMP処理部
400;搬送装置
500;制御部
W;半導体ウエハ
Claims (14)
- 基板に形成された凹部に金属膜を埋め込む金属膜の埋め込み方法であって、
基板の全面に第1の金属膜を成膜して前記凹部を埋め込む工程と、
前記基板の全面をCMPにより研磨し、少なくとも基板表面のフィールド部分の前記第1の金属膜を除去する工程と、
前記基板の全面に第1の金属膜と同じ金属からなる第2の金属膜を成膜する工程と、
前記基板に対してアニール処理を施し、前記第2の金属膜を前記凹部内にリフローさせる工程と
を有することを特徴とする金属膜の埋め込み方法。 - 前記基板は、基体と、該基体上に形成された下地膜を有し、前記凹部は前記下地膜に形成されていることを特徴とする請求項1に記載の金属膜の埋め込み方法。
- 前記基体は半導体からなり、前記下地膜は前記基体の所定の下部構造の上に形成された層間絶縁膜であり、前記凹部はトレンチであることを特徴とする請求項2に記載の金属膜の埋め込み方法。
- 前記基板の上にバリア膜を成膜する工程をさらに有し、前記第1の金属膜は前記バリア膜の上に形成されることを特徴とする請求項1から請求項3のいずれか1項に記載の金属膜の埋め込み方法。
- 前記バリア膜は、TiN、TaN、Ta、Ti、Mn、Co、Ruから選択される少なくとも1種からなることを特徴とする請求項4に記載の金属膜の埋め込み方法。
- 前記第1の金属膜および前記第2の金属膜は、Co、Ru、Ni、Mn、Cu、Al、Rh、Pt、Pd、Agから選択される少なくとも1種、またはこれらの少なくとも1種を含む合金からなることを特徴とする請求項1から請求項5のいずれか1項に記載の金属膜の埋め込み方法。
- 前記凹部の幅が30nm未満であることを特徴とする請求項1から請求項6のいずれか1項に記載の金属膜の埋め込み方法。
- 前記凹部の幅が5nm以下であることを特徴とする請求項7に記載の金属膜の埋め込み方法。
- 前記第1の金属膜の厚さは、前記凹部の間口が塞がれない程度の厚さであることを特徴とする請求項1から請求項8のいずれか1項に記載の金属膜の埋め込み方法。
- 前記第1の金属膜を成膜した際に、前記第1の金属膜により前記凹部の間口が塞がれた際に、前記CMPによる研磨により、前記間口の前記第1の金属を除去することを特徴とする請求項1から請求項8のいずれか1項に記載の金属膜の埋め込み方法。
- 前記第2の金属膜の厚さは、前記基板表面のフィールド部分の前記第2の金属膜がリフローにより全て前記凹部に埋め込まれる程度の厚さであることを特徴とする請求項1から請求項10のいずれか1項に記載の金属膜の埋め込み方法。
- 前記第1の金属膜は、CVDまたはALDにより成膜することを特徴とする請求項1から請求項11のいずれか1項に記載の金属膜の埋め込み方法。
- 前記第2の金属膜は、PVDにより成膜することを特徴とする請求項1から請求項12のいずれか1項に記載の金属膜の埋め込み方法。
- 前記リフローさせる工程の後、さらに前記基板の全面をCMPにより研磨して平坦化する工程を有することを特徴とする請求項1から請求項13のいずれか1項に記載の金属膜の埋め込み方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017007419A JP2018117065A (ja) | 2017-01-19 | 2017-01-19 | 金属膜の埋め込み方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017007419A JP2018117065A (ja) | 2017-01-19 | 2017-01-19 | 金属膜の埋め込み方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018117065A true JP2018117065A (ja) | 2018-07-26 |
Family
ID=62985736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017007419A Pending JP2018117065A (ja) | 2017-01-19 | 2017-01-19 | 金属膜の埋め込み方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018117065A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112151625A (zh) * | 2020-09-04 | 2020-12-29 | 泰州隆基乐叶光伏科技有限公司 | 太阳电池及生产方法、电池组件 |
-
2017
- 2017-01-19 JP JP2017007419A patent/JP2018117065A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112151625A (zh) * | 2020-09-04 | 2020-12-29 | 泰州隆基乐叶光伏科技有限公司 | 太阳电池及生产方法、电池组件 |
CN112151625B (zh) * | 2020-09-04 | 2022-10-14 | 泰州隆基乐叶光伏科技有限公司 | 太阳电池及生产方法、电池组件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10056328B2 (en) | Ruthenium metal feature fill for interconnects | |
US7790617B2 (en) | Formation of metal silicide layer over copper interconnect for reliability enhancement | |
US10002834B2 (en) | Method and apparatus for protecting metal interconnect from halogen based precursors | |
TWI382513B (zh) | 半導體裝置及半導體裝置之製造方法 | |
TWI518843B (zh) | 內連線結構及形成內連線結構的方法 | |
US8759975B2 (en) | Approach for reducing copper line resistivity | |
US7799681B2 (en) | Method for forming a ruthenium metal cap layer | |
TW201841261A (zh) | 釕配線的製造方法 | |
US20130252417A1 (en) | Thin film forming method | |
JP7309697B2 (ja) | 基板のフィーチャをコバルトで充填する方法および装置 | |
TWI663277B (zh) | 釕膜之成膜方法及成膜裝置,以及半導體裝置之製造方法 | |
KR102017944B1 (ko) | 니켈 배선의 제조 방법 | |
US20190348369A1 (en) | Method and apparatus for protecting metal interconnect from halogen based precursors | |
JP3816091B1 (ja) | 半導体装置及びその製造方法 | |
TWI803510B (zh) | 用於銅互連件之晶種層 | |
WO2016088440A1 (ja) | Cu配線の形成方法および半導体装置の製造方法 | |
JP2018117065A (ja) | 金属膜の埋め込み方法 | |
JP2012074608A (ja) | 配線形成方法 | |
US7572717B2 (en) | Method of manufacturing semiconductor device | |
US20180053688A1 (en) | Method of metal filling recessed features in a substrate | |
US20170194192A1 (en) | Metal filling and planarization of recessed features |