KR20080062563A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20080062563A
KR20080062563A KR1020060138504A KR20060138504A KR20080062563A KR 20080062563 A KR20080062563 A KR 20080062563A KR 1020060138504 A KR1020060138504 A KR 1020060138504A KR 20060138504 A KR20060138504 A KR 20060138504A KR 20080062563 A KR20080062563 A KR 20080062563A
Authority
KR
South Korea
Prior art keywords
film
trench
forming
semiconductor device
metal wiring
Prior art date
Application number
KR1020060138504A
Other languages
English (en)
Inventor
김백만
김수현
이영진
정동하
김정태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060138504A priority Critical patent/KR20080062563A/ko
Publication of KR20080062563A publication Critical patent/KR20080062563A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 금속배선 형성방법은, 반도체 기판 상에 형성된 절연막을 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 포함한 절연막 상에 접착막을 형성하는 단계; 및 상기 접착막 상에 트렌치를 매립하도록 Al막을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법에 있어서, 상기 Al막을 형성하는 단계는, 상기 접착막 상에 제1Al막의 증착 및 증착된 제1Al막의 리플로우를 상기 트렌치를 완전히 매립시킬 때까지 적어도 2회 이상 반복 수행하는 단계; 및 상기 증착 및 리플로우의 반복 수행을 통해 트렌치를 완전 매립시키도록 형성된 제1Al막 상에 제2Al막을 증착하는 단계;로 구성된다.

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL INTERCONNECTION LAYER OF SEMICONDUCTOR DEVICE}
도 1은 TiN막 상에 형성되는 제1Al막의 응집 현상을 보여주는 반도체 소자의 사진.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
도 3은 Al막의 리플로우 특성을 보여주는 반도체 소자의 사진.
*도면의 주요 부분에 대한 부호의 설명*
200 : 반도체 기판 210 : 절연막
T : 금속배선용 트렌치 220 : TiN막
230 : 제1Al막 240 : 제2Al막
250 : 금속배선
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는, 다마신(Damascene) 공정을 이용하여 Al막을 매립하는 금속배선의 형성방법에 있어서, Al막의 매립 특성을 효과적으로 개선함과 아울러 상기 금속배선의 저항 증가를 방지할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 상기 금속배선의 형성 공정으로서 다마신 공정이 제안된 바 있다. 상기 다마신 공정은 절연막을 식각하여 트렌치를 형성한 다음, 상기 트렌치를 W, Al, Cu 등의 도전성 물질로 매립하여 금속배선을 형성하는 기술이다.
한편, 60nm급 이상의 반도체 소자의 경우에는 상기 도전성 물질로서 W을 주로 사용해왔다. 그러나, 반도체 소자의 고집적화 추세에 따라 미세해진 52nm급 이하의 소자의 제조시, RC 딜레이(RC Delay) 현상이 심화되어 기존의 W으로는 원하는 성능을 얻을 수 없으므로 상기 W보다 비저항 측면에서 우수한 Al을 도전성 물질로 적용하게 되었다.
또한, 반도체 소자의 고집적화 추세로 인하여 패턴이 미세화됨에 따라 45nm급 이하의 플래쉬 메모리 소자의 경우에는, 트렌치 내에 상기 Al막을 보이드(Void) 없이 매립하는 것이 가장 중요하다.
상기 다마신 공정을 이용한 금속배선의 형성시 도전성 물질로서 Al을 사용하는 종래의 금속배선 형성방법을 간략하게 설명하면 다음과 같다.
먼저, 소정의 하부구조물이 형성된 반도체 기판 상에 상기 하부구조물을 덮도록 절연막을 증착한 후, 상기 절연막을 식각하여 금속배선용 트렌치를 형성한다. 그 다음, 상기 트렌치의 내부를 포함한 절연막(12) 상에 웨팅 레이어(Wetting Layer)로서 Ti막을 형성한다. 이때, 상기 Ti막은 PVD(Physical Vapor Deposition) 방식을 통해 형성한다.
그 다음, 상기 웨팅 레이어로서 형성된 Ti막 상에 단차피복성(Step Coverage)이 우수한 CVD(Chemical Vapor Deposition) 방식을 통해 제1Al막을 형성한다. 여기서, 상기 제1Al막은 씨드층(Seed Layer)으로서 저온 분위기에서 일정 두께를 갖도록 형성된다.
계속해서, 상기 CVD 방식을 통해 형성된 제1Al막 상에 상기 트렌치를 완전히 매립하도록 PVD(Physical Vapor Deposition) 방식을 통해 제2Al막을 형성한다. 이때, 상기 제2Al막은 고온에서 상기 트렌치를 완전히 매립할 수 있을 만큼 두꺼운 두께로 형성하는 방법, 또는, 저온에서 제2Al막을 증착한 다음, 열처리 방식을 통해 상기 제2Al막을 리플로우(Reflow)시켜 상기 트렌치를 완전히 매립하는 방법 중 하나의 방법으로 형성된다.
이어서, 상기 절연막이 노출되도록 상기 제2 및 제1Al막을 CMP(Chemical Mechanical Polishing)하여 Al막으로 이루어진 금속배선을 형성한다.
그러나, 종래 기술의 경우에는 상기 제2Al막이 형성되거나 리플로우되는 고온 분위기로 인해 Al과 Ti가 반응하여 제2Al막 내에 TiAl3가 형성되는데, 상기 TiAl3은 비저항이 매우 높은 물질이므로 금속배선의 저항을 증가시킨다.
한편, 상기 TiAl3의 형성을 방지하기 위해 웨팅 레이어로서 Ti막 대신 Al과의 반응성이 작은 TiN막을 적용하는 방법이 제안된 바 있다. 하지만, 이 경우에는, 상기 TiN막 상에 형성되는 제1Al막이 응집(Agglomeration)되는 현상이 유발된다.
도 1은 TiN막 상에 형성되는 제1Al막의 응집 현상을 보여주는 반도체 소자의 사진이다.
도시된 바와 같이, 웨팅 레이어로서 형성된 TiN막 상에 형성되는 제1Al막이 응집되는 현상이 발생하면, 매립 특성이 크게 저하된다.
따라서, 본 발명은 다마신(Damascene) 공정을 이용하여 Al막을 매립하는 금속배선의 형성방법에 있어서, Al막의 매립 특성을 효과적으로 개선할 수 있는 반도체 소자의 금속배선 형성방법을 제공한다.
또한, 본 발명은 다마신(Damascene) 공정을 이용하여 Al막을 매립하는 금속배선의 형성방법에 있어서, 상기 금속배선의 저항 증가를 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공한다.
일 실시예에 있어서, 반도체 소자의 금속배선 형성방법은, 반도체 기판 상에 형성된 절연막을 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 포함한 절연막 상에 접착막을 형성하는 단계; 및 상기 접착막 상에 트렌치를 매립하도록 Al막을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법에 있어서, 상기 Al막을 형성하는 단계는, 상기 접착막 상에 제1Al막의 증착 및 증착된 제1Al막의 리플로우를 상기 트렌치를 완전히 매립시킬 때까지 적어도 2회 이상 반복 수행하는 단계; 및 상기 증착 및 리플로우의 반복 수행을 통해 트렌치를 완전 매립시키도록 형 성된 제1Al막 상에 제2Al막을 증착하는 단계;로 구성된다.
여기서, 상기 접착막은 PVD(Physical Vapor Deposition) 방식을 통해 TiN막으로 형성한다.
상기 접착막은 50∼500Å의 두께로 형성한다.
상기 제1Al막은 CVD(Chemical Vapor Deposition) 방식을 통해 형성한다.
상기 제1Al막의 증착은 1회에 50∼300Å의 두께만큼 증착되도록 수행한다.
상기 제1Al막의 리플로우는 열처리 방식으로 수행한다.
상기 열처리 방식은 400∼800℃의 온도에서 수행한다.
상기 Al막을 형성하는 단계는, 상기 접착막 상에 제1Al막의 증착 및 증착된 제1Al막의 리플로우를 상기 트렌치를 완전히 매립시킬 때까지 2∼5회 반복 수행하는 단계; 및 상기 증착 및 리플로우의 반복 수행을 통해 트렌치를 완전 매립시키도록 형성된 제1Al막 상에 제2Al막을 증착하는 단계;로 구성된다.
상기 제2Al막은 PVD 방식을 통해 1000∼2000Å의 두께로 증착한다.
상기 제1Al막 상에 제2Al막을 증착하는 단계 후, 상기 절연막이 노출될 때까지 제2 및 제1Al막과 접착막을 CMP(Chemical Mechanical Polishing)하는 단계;를 더 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 절연막을 식 각하여 트렌치를 형성한 후, 상기 트렌치를 포함한 절연막 상에 웨팅 레이어(Wetting Layer)로서 PVD(Physical Vapor Deposition) 방식에 따라 얇은 두께로 TiN막을 증착한다. 이어서, 상기 TiN막 상에 CVD 방식에 따라 Al막을 증착한 다음, 상기 Al막을 리플로우시키는 과정을 반복 수행하여 상기 트렌치를 완전히 매립함으로써 금속배선을 형성한다.
이렇게 하면, 상기 웨팅 레이어로서 종래의 Ti막 대신 TiN막을 형성함으로써, 상기 Al막 내에 TiAl3가 형성되는 것을 방지할 수 있으므로, 본 발명은 상기 Al막으로 형성된 금속 배선의 저항이 증가되는 것을 방지할 수 있다.
또한, 본 발명은 상기 Al막은 리플로우될 때 트렌치의 저면을 향해 흘러내리는 특성이 있기 때문에, 상기 Al막의 증착 및 리플로우 과정을 반복 수행함으로써 상기 트렌치를 Al막으로 완전히 매립할 수 있으므로 상기 Al막의 매립 특성을 효과적으로 개선할 수 있다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 소정의 하부구조물(도시안됨)이 형성된 반도체 기판(200) 상에 상기 하부구조물을 덮도록 산화막 재질의 절연막(210)을 형성한 후. 상기 절연막(210)을 식각하여 금속배선용 트렌치(T)를 형성한다,
그 다음, 상기 트렌치(T)가 형성된 절연막(210)에 대해 플라즈마를 이용한 건식 식각 공정을 수행하여 상기 트렌치(T)의 입구를 넓혀줌으로써, 상기 트렌 치(T)의 매립 공정을 용이하게 함이 바람직하다.
도 2b를 참조하면, 상기 트렌치(T)를 포함한 절연막(210) 전면 상에 웨팅 레이어(Wetting Layer)로서 PVD(Physical Vapor Deposition) 공정에 따라 TiN막(220)을 형성한다. 상기 TiN막(220)은 50∼500Å 정도의 두께로 형성한다.
여기서, 본 발명은 상기 웨팅 레이어로서 기존의 Ti막 대신 TiN막(220)을 적용함으로써, 후속 Al막의 리플로우 공정시 고온 분위기로 인해 Al과 Ti가 반응하여 TiAl3가 형성되는 것을 방지할 수 있으며, 이를 통해, 금속배선의 저항 증가를 방지할 수 있다.
도 2c를 참조하면, 상기 TiN막(220) 상에 CVD(Chemical Vapor Deposition) 공정에 따라 제1Al막(230)을 증착한다. 상기 제1Al막(230)은 50∼300Å 정도의 두께, 바람직하게는, 50∼200Å 정도의 두께로 형성하며, 웨팅 레이어로서 형성된 TiN막(220) 상에서 형성되기 때문에 응집 현상이 발생된다.
도 2d를 참조하면, 상기 제1Al막(230)을 고온 열처리 방식으로 리플로우시킨다. 상기 고온 열처리 방식은 400℃ 이상의 온도, 바람직하게는, 400∼800℃ 정도의 온도에서 수행하며, 상기 리플로우를 통해 응집되면서 형성되었던 제1Al막(230)은 트렌치(T) 저면을 향해 흘러내려 상기 트렌치(T)의 저면을 일부 매립하게 된다.
도 2e를 참조하면, 상기 제1Al막(230)이 트렌치(T)를 완전히 매립할 때까지, 상기 TiN막(220) 상에 CVD 방식을 통해 제1Al막(230)을 형성하고, 상기 제1Al막(230)을 고온 열처리 방식으로 리플로우시키는 과정을 2회 이상, 바람직하게는, 2∼5회 정도 반복 수행한다.
여기서, 상기 제1Al막(230)은 고온 열처리 방식의 리플로우를 통해 트렌치(T) 저면부를 향해 흘러내리는 특성이 있으므로, 상기 과정을 수 회 반복해서 수행함으로써 트렌치(T)를 Al막으로 완전히 매립할 수 있으며, 따라서, 본 발명은 Al막의 매립 특성을 효과적으로 개선할 수 있다.
도 2f를 참조하면, 상기 트렌치(T)를 완전히 매립하도록 리플로우된 제1Al막(230) 상에 PVD 방식을 통해 제2Al막(240)을 증착한다.
상기 제2Al막(240)은 트렌치(T)를 매립하기 위함이 아니라, Al막으로 이루어진 금속배선의 평탄화 및 후속 CMP(Chemical Mechanical Polishing) 공정시 공정 마진을 확보하기 위해 형성해 주는 것이며, 1000Å 이상의 두께, 바람직하게는, 1000∼2000Å 정도의 두께로 형성한다.
도 2g를 참조하면, 상기 제2 및 제1Al막(240,230)과 TiN막(220)을 상기 절연막(210)이 노출되도록 CMP하여 Al막으로 이루어진 금속배선(250)을 형성한다.
여기서, 본 발명은 다마신 공정을 이용한 Al 금속배선의 형성시, Al막의 고온 열처리시 하부 방향으로 흘러내리는 특성을 이용함으로써, 상기 Al막의 매립 특성을 효과적으로 개선할 수 있다.
도 3은 Al막의 리플로우 특성을 보여주는 반도체 소자의 사진이다.
도시된 바와 같이, 웨팅 레이어인 TiN막의 표면에 응집되면서 형성되었던 Al막이 고온 열처리 방식의 리플로우를 통해 트렌치 저면부로 흘러내리는 것을 알 수 있으며, 이를 통해, 상기 Al막의 매립 특성을 효과적으로 개선하여 상기 트렌치를 Al막으로 완전히 매립할 수 있다.
또한, 본 발명은 상기 웨팅 레이어로서 기존의 Ti막 대신 TiN막을 형성함으로써, 상기 Al막 내에 TiAl3가 형성되는 것을 방지할 수 있으므로 상기 Al막으로 형성된 금속 배선의 저항이 증가되는 것을 방지할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 다마신(Damascene) 공정을 이용하여 Al막을 매립하는 금속배선의 형성방법에 있어서, 상기 Al막의 리플로우 특성을 이용하여 Al막의 매립 특성을 효과적으로 개선함과 아울러 상기 금속배선의 저항 증가를 방지할 수 있다.

Claims (10)

  1. 반도체 기판 상에 형성된 절연막을 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 포함한 절연막 상에 접착막을 형성하는 단계; 및 상기 접착막 상에 트렌치를 매립하도록 Al막을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법에 있어서,
    상기 Al막을 형성하는 단계는,
    상기 접착막 상에 제1Al막의 증착 및 증착된 제1Al막의 리플로우를 상기 트렌치를 완전히 매립시킬 때까지 적어도 2회 이상 반복 수행하는 단계; 및 상기 증착 및 리플로우의 반복 수행을 통해 트렌치를 완전 매립시키도록 형성된 제1Al막 상에 제2Al막을 증착하는 단계;로 구성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 접착막은 PVD(Physical Vapor Deposition) 방식을 통해 TiN막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 접착막은 50∼500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 제1Al막은 CVD(Chemical Vapor Deposition) 방식을 통해 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 제1Al막의 증착은 1회에 50∼300Å의 두께만큼 증착되도록 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제 1 항에 있어서,
    상기 제1Al막의 리플로우는 열처리 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제 6 항에 있어서,
    상기 열처리 방식은 400∼800℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제 1 항에 있어서,
    상기 Al막을 형성하는 단계는,
    상기 접착막 상에 제1Al막의 증착 및 증착된 제1Al막의 리플로우를 상기 트 렌치를 완전히 매립시킬 때까지 2∼5회 반복 수행하는 단계; 및 상기 증착 및 리플로우의 반복 수행을 통해 트렌치를 완전 매립시키도록 형성된 제1Al막 상에 제2Al막을 증착하는 단계;로 구성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 제 1 항에 있어서,
    상기 제2Al막은 PVD 방식을 통해 1000∼2000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  10. 제 1 항에 있어서,
    상기 제1Al막 상에 제2Al막을 증착하는 단계 후,
    상기 절연막이 노출될 때까지 제2 및 제1Al막과 접착막을 CMP(Chemical Mechanical Polishing)하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020060138504A 2006-12-29 2006-12-29 반도체 소자의 금속배선 형성방법 KR20080062563A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060138504A KR20080062563A (ko) 2006-12-29 2006-12-29 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138504A KR20080062563A (ko) 2006-12-29 2006-12-29 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20080062563A true KR20080062563A (ko) 2008-07-03

Family

ID=39814685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138504A KR20080062563A (ko) 2006-12-29 2006-12-29 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20080062563A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013095433A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
KR20180034265A (ko) * 2016-09-27 2018-04-04 도쿄엘렉트론가부시키가이샤 니켈 배선의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013095433A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
US9123706B2 (en) 2011-12-21 2015-09-01 Intel Corporation Electroless filled conductive structures
KR20180034265A (ko) * 2016-09-27 2018-04-04 도쿄엘렉트론가부시키가이샤 니켈 배선의 제조 방법
US10700006B2 (en) 2016-09-27 2020-06-30 Tokyo Electron Limited Manufacturing method of nickel wiring

Similar Documents

Publication Publication Date Title
TW533535B (en) Damascene processing using dielectric barrier films
KR100550304B1 (ko) 하이드로겐-실세스퀴옥산(ｈｓｑ)으로 갭이 채워진 패터닝된 금속층들을 갖는 경계없는 비아들
CN100533725C (zh) 半导体器件的金属互连形成方法
US6331482B1 (en) Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
KR100538633B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20080062563A (ko) 반도체 소자의 금속배선 형성방법
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100866138B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100361207B1 (ko) 반도체 소자의 금속배선 형성방법
KR100945503B1 (ko) 반도체 소자의 금속배선 형성방법
US7777336B2 (en) Metal line of semiconductor device and method for forming the same
KR100924555B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JPH11186390A (ja) 半導体装置の製造方法
KR100774642B1 (ko) 반도체 소자의 구리배선 형성방법
KR100408182B1 (ko) 구리 배선용 장벽층 형성 방법
KR100626739B1 (ko) 반도체 소자의 알루미늄 배선 형성 방법
KR100895811B1 (ko) 반도체 소자의 금속배선 형성방법
KR101029107B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR0168162B1 (ko) 반도체 소자의 금속배선 형성방법
KR100642908B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20070205516A1 (en) Low-k dielectric layer, semiconductor device, and method for fabricating the same
TW533542B (en) Manufacturing method of damascene copper wire

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination