JP2011228571A - 充填用基材及びそれを用いた充填方法 - Google Patents

充填用基材及びそれを用いた充填方法 Download PDF

Info

Publication number
JP2011228571A
JP2011228571A JP2010098664A JP2010098664A JP2011228571A JP 2011228571 A JP2011228571 A JP 2011228571A JP 2010098664 A JP2010098664 A JP 2010098664A JP 2010098664 A JP2010098664 A JP 2010098664A JP 2011228571 A JP2011228571 A JP 2011228571A
Authority
JP
Japan
Prior art keywords
metal layer
filling
metal
substrate
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010098664A
Other languages
English (en)
Other versions
JP5250582B2 (ja
Inventor
Shigenobu Sekine
重信 関根
Yurina Sekine
由莉奈 関根
Ryoji Kuwana
良治 桑名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Napra Co Ltd
Original Assignee
Napra Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Napra Co Ltd filed Critical Napra Co Ltd
Priority to JP2010098664A priority Critical patent/JP5250582B2/ja
Priority to US13/084,847 priority patent/US8377565B2/en
Priority to EP11250467A priority patent/EP2381469A1/en
Priority to KR1020110037191A priority patent/KR101660546B1/ko
Priority to CN201110100437.9A priority patent/CN102237325B/zh
Priority to TW100113830A priority patent/TWI463605B/zh
Publication of JP2011228571A publication Critical patent/JP2011228571A/ja
Application granted granted Critical
Publication of JP5250582B2 publication Critical patent/JP5250582B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882Reflowing or applying of pressure to better fill the contact hole
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12014All metal or with adjacent metals having metal particles
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12014All metal or with adjacent metals having metal particles
    • Y10T428/12028Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12632Four or more distinct components with alternate recurrence of each type component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】充填時の溶融温度が低く、凝固後は高い融点を確保することができ、しかも、作業操作性に優れた充填用基材及びそれを用いた充填方法を提供すること。
【解決手段】充填用基材5は、第1金属層21と第2金属層22とを含む金属層2を支持基体1の一面上に設けた構造になっている。第1金属層21は、その融点よりも低い温度で溶融可能なナノ金属粒子の集合したものでなり、第2金属層22は、その融点が第1金属層21の融点よりも低い金属粒子の集合したものでなる。充填用基材5の一面側を、微細空間30の開口する基板3の一面上に重ねる。そして、充填用基材5を加熱し、かつ、加圧F1して、金属層2の溶融物を微細空間30内に充填する。
【選択図】図2

Description

本発明は、微細空間内に金属又は合金の導体を充填するために用いられる充填用基材及びそれを用いた充填方法に関する。
各種スケールの集積回路、各種半導体素子もしくはそのチップ等の電子デバイスにおいて、三次元回路配置を実現する手法として、回路基板に多数の貫通電極を設けておき、この回路基板を積層するTSV(Through-Silicon-Via)技術が提案されている。TSV技術を使用すれば、大量の機能を小さな占有面積の中に詰め込めるようになる。加えて、素子同士の重要な電気経路が劇的に短くできるために、処理の高速化に寄与しえる。特許文献1、2には、TSV技術に不可欠な貫通電極形成技術として、溶融金属充填法が開示されている。
上述した溶融金属充填法を用いて、既に、半導体回路要素が形成されている半導体チップ又はウエハに対して貫通電極を形成する場合(ビア・ラスト)、溶融熱による半導体回路要素の熱的劣化や、ウエハに付帯する有機物の熱的劣化を回避しなければならない。この熱的劣化回避のためは、貫通電極を構成する金属材料として、約200℃以下の融点を有する金属材料を使用せざるを得ない。
一方、三次元回路配置を実現するに当たっては、TSV技術を適用して得られたウエハの複数枚を積層し、かつ、300℃以上の雰囲気中で接合する必要がある。
ところが、貫通電極を構成する金属材料の融点が200℃以下であるのに、ウエハの積層接合時の熱処理温度が約300℃以上であるから、ウエハの接合工程において、貫通電極が溶融してしまう恐れがある。
特開2002−237468号公報 特開2002−368082号公報
本発明の課題は、充填時の溶融温度が低く、凝固後は高い融点を確保し得る充填用基材及びそれを用いた充填方法を提供することである。
本発明のもう一つの課題は、操作性に優れた充填用基材及びそれを用いた充填方法を提供することである。
上述した課題を解決するため、本発明に係る充填用基材は、支持基体と、金属層とを含む。前記金属層は、第1金属層と第2金属層とを含み、前記支持基体の一面上に設けられている。前記第1金属層は、その融点よりも低い温度で溶融可能なナノ金属粒子の集合したものでなり、前記第2金属層は、その融点が前記第1金属層の前記融点よりも低い金属粒子の集合したものでなる。
殆どの金属粒子は、粒径が小さければ小さいほど、融点よりも低い温度で溶けることが知られている。この微細化による融点低下効果を、本明細書では、微細サイズ効果と称する。この微細サイズ効果は、粒径を膜厚に置き換えても得られる。即ち、金属層の膜厚を小さくすれば、その融点よりも低い温度で溶ける微細サイズ効果を生じる。
本発明では、前記第1金属層は、その融点よりも低い温度で溶融可能なナノ金属粒子の集合したものでなる。即ち、第1金属層は、そのナノ金属粒子又は膜厚が微細サイズ効果を生じる領域にある。従って、微細サイズ効果による融点低下効果が得られる。
金属層の粒径(膜厚)を、原子のド・ブロイ波長(数nm〜20nm)程度まで小さくすると、量子サイズ効果を生じる。量子サイズ効果により、高融点金属材料である第1金属層21を、例えば、250℃以下、好ましくは200℃以下、さらに好ましくは180℃以下の温度で溶融させることが可能になる。
本発明に係る充填用基材は、第1金属層21の他、第2金属層をも含んでいる。前記第2金属層は、その融点が前記第1金属層の前記融点よりも低い金属粒子の集合でなる。即ち、低融点金属材料によって構成する。
本発明に係る充填用基材を用いて、基板に設けられた微細空間内に金属を充填し、硬化させるには、前記充填用基材の前記一面側を、前記微細空間の開口する前記基板の一面上に重ね、次に、前記充填用基材を加熱し、かつ、加圧して、前記金属層の溶融物を前記微細空間内に充填する。
上述した加熱・加圧工程において、第1金属層は、材料的には高融点でありながら、微細サイズ効果又は量子サイズ効果により、その融点よりも低い温度で溶融し、この第1金属層の溶融熱を受けて、第2金属層が溶融し、微細空間内に加圧充填される。
したがって、既に形成された半導体回路要素や、付帯する有機物に対する熱的劣化を生じさせることのない低温で溶融し、微細空間内に充填することが可能になる。
しかも、凝固後は、第1金属層の持つ高い融点による耐熱性が確保されるから、ウエハの積層・接合時の熱によっても、微細孔内の金属導体が溶解することがなくなる。
また、本発明に係る充填用基材は、支持基体の少なくとも一面に、金属層を有するから、金属だけでなる金属シートと異なって、支持基体による強度補強作用が得られる。このため、基板に設けられた微細空間内に、金属を充填する際、操作しやすくなり、その分、作業性がよくなる。
更に、金属層に対し、支持基体による強度補強作用が得られるので、金属層の破損、損傷を回避することができる。
充填用基材を構成する支持基体は、微細空間内に充填された金属の金属導体が硬化した後に剥離する。従って、事後処理作業も極めて簡単になる。
好ましくは、金属層の溶融物を前記微細空間内に流し込んだ後、硬化するまで、加圧を維持する。これにより、熱収縮による充填金属導体の変形を抑えることができる。
なお、本発明において、「金属」とは、単一金属元素からなるもの、及び、それらの合金を言う。合金には、固溶体、共晶及び金属間化合物が含まれる。
本発明に係る充填用基材の一部を示す断面図である。 本発明に係る充填方法の工程を示す図である。
図1を参照すると、本発明に係る充填用基材は、支持基体1の少なくとも一面に、金属層2を有する。支持基体1は、1〜200μm程度の厚みを有するフィルム又はシート状であって、ガラスや耐熱性合成樹脂フィルムで構成することができる。耐熱性合成樹脂フィルムとしては、短期的耐熱性が200℃以上、長期的耐熱性が150℃以上のものが好ましい。そのような耐熱性合成樹脂フィルムは、既に市販されている。
金属層2は、第1金属層21と第2金属層22とを含んでいる。第1金属層21及び第2金属層22は、支持基体1の一面上で積層されている。図示の金属層は、第1金属層21及び第2金属層22の組み合わせを、複数組n(n=1、2、3・・・)有している。これらの第1金属層21及び第2金属層22は、真空蒸着、スパッタリング、イオンプレーティングなどの薄膜形成技術を利用して、支持基体1上に直接に形成することができる。図では、第1金属層21の上に第2金属層22が積層された形態であるが、その逆であってもよい。
第1金属層21は、その膜厚が、金属材料本来の融点よりも低い温度で溶融可能な領域、例えば、500nm以下、好ましくは200nm以下、更に好ましくは100nm以下の領域にあるナノ金属粒子の集合でなる。特に、ナノ金属粒子の粒径(膜厚)が、20nm以下になると、量子サイズ効果を奏するようになるので、構成材料の有する融点から大幅に低下した低い温度、例えば250℃以下、好ましくは200℃以下、さらに好ましくは180℃以下で溶融させることが可能になる。第1金属層21の膜厚は、金属粒子の粒径によってコントロールすることができる。
第1金属層21は、遷移元素、Al、Zn又は半導体配線導体用金属の群から選択された少なくとも1種を含む材料によって構成することができる。遷移元素は、具体的には、Ag、Cu、Au、Pt、Ni、Pd、Ir、W、Mo、Ta、Hf、Ru、Rh、Sc、Zr、Os、Y、V、Fe、Co、Cr、Mn、Nbである。この場合、例えば、Agの融点は961.93℃、Cuの融点は1083.4℃、Auの融点は1064.43℃、Ptの融点は1769℃、Tiの融点は1660℃、Znの融点は419.58℃、Alの融点は660.4℃、Niの融点は1453℃、Wの融点は3387℃、Moの融点は2623℃である。このような高融点金属材料で構成された第1金属層21が、量子サイズ効果により、例えば250℃前後の温度、好ましくは200℃以下の温度で溶融するようになるのである。
第2金属層22は、その融点が第1金属層21の融点よりも低く、第1金属層21の溶融熱により溶融する。したがって、第1金属層21の溶融と共に、第2金属層22をも溶融させることができる。第2金属層22を構成する金属材料の具体例は、Sn、In、Bi又はGaの群から選択された少なくとも1種である。Snの融点は232℃、Inの融点は156.61℃、Biの融点は271.3℃である。第2金属層22は、膜厚1μm〜300μmの範囲に設定することが、溶融性の観点から好ましい。
更に、微細空間に形成された金属導体を他の金属導体と接続する際、金属導体に形成されることのある酸化膜を還元し、電気抵抗の低い接合を形成するため、金属層2は、貴金属層を含んでいてもよい。貴金属層は、Au、Ag、Pt、Pd、Rh、Ir、Ru又はOsから選択された少なくとも一種によって構成することができる。これらの元素のうちでも、Au、Pt又はPdから選択された少なくとも一種を含むことが好ましい。
次に、図2を参照し、図1に示す充填用基材を用いた充填方法について説明する。まず、図2(a)に示すように、真空チャンバの内部に設けられた支持具4の上に、処理対象となる基板3を設置する。基板3は、その厚み方向に延びる微細空間(縦孔)30を有している。微細空間30は、基板3の外面に開口している必要はあるが、その口形、経路及び数等は任意である。図示の貫通孔である必要はないし、非貫通孔であってもよい。あるいは、図示の縦方向のみならず、これと直交する横方向に連なるような複雑な形状であってもよい。
基板3の代表例は、半導体デバイス用ウエハであるが、これに限定されない。本発明は、基板3に存在する微細空間30に金属を充填し固化する必要のある場合に、広く適用できるもので、例えば、他の電子デバイスや、マイクロマシン等において、内部に微細な金属導体充填構造又は機能部分を形成する場合に、広く適用することができる。
また、基板3は、溶融処理時に加わる熱に対する耐熱性を有するものであれば、金属、合金、金属酸化物、セラミックス、ガラス、プラスチックもしくはそれらの複合材、又は、それらの積層体の別を問わず、広く用いることができる。
基板3の物性、構造などは、対象とするデバイスの種類によって異なる。例えば、半導体デバイスの場合には、Siウエハ、SiCウエハ又はSOIウエハ等が用いられる。受動電子回路デバイスの場合には、誘電体、磁性体又はそれらの複合体の形態をとることがある。MRAM(Magnetoresistive Random Access Memory)、MEMS(Micro Electro Mechanical Systems)又は光デバイスなどの製造においても、その要求に沿った物性及び構造を持つウエハが用いられる。ウエハにおいて、微細空間30は、一般には、貫通孔、非貫通孔(盲孔)又はビア・ホールと称される。この微細空間30は、例えば、孔径が60μm以下である。ウエハ自体の厚みは、通常、数十μmである。
次に、真空チャンバに対して真空引きを実行し、真空チャンバの内圧を、例えば真空度10-3Pa程度まで減圧する。もっとも、この真空度は一例であって、これに限定されるものではない。
次に、図2(b)に示すように、図1に示した充填用基材5の一面側、即ち、金属層2のある側を、微細空間30の開口する基板3の一面上に真空(減圧)張り合わせして重ねる。本発明に係る充填用基材は、支持基体1の少なくとも一面に、金属層2を有するから、金属だけでなる金属シートと異なって、支持基体1による強度補強作用が得られる。このため、基板3に設けられた微細空間30内に、金属を充填する際、操作しやすくなり、その分、作業性がよくなる。
次に、図2(c)に示すように、充填用基材5を加熱し、かつ、加圧F1して、金属層2を溶融させつつ、微細空間30内に押込む。充填用基材5の加熱・加圧は、例えば、熱プレスによって実行することができる。図2(c)までの工程は、真空チャンバの内部の減圧雰囲気内で実行されることを基本とする。これにより、溶融金属4が微細空間30内に真空吸入され、微細空間30の内部に溶融金属20が充填されることになる。
溶融のための熱処理温度は、例えば、200〜300℃の範囲に設定される。本発明に係る充填用基材において、第1金属層21は、膜厚の微細サイズ効果又は量子サイズ効果により、熱処理温度200〜300℃よりも低い温度で溶融させることができる。しかも、この第1金属層21の溶融熱を受けて、第2金属層22が溶融し、微細空間30内に加圧充填される。したがって、既に形成された半導体回路要素や、付帯する有機物に対する熱的劣化を生じさせることなく、縦導体を形成することが可能になる。
加圧F1は、機械的なプレス手段を用いたプレス圧として与えてもよいし、転圧によって与えてもよいし、真空チャンバ内の雰囲気ガス圧を、減圧状態から増圧することによって与えてもよい。
加圧F1の大きさは、基板3の機械的強度及び微細空間30のアスペクト比などを考慮して定める。一例として、基板3がシリコンウエハである場合、加圧F1は、大気圧超〜2Kgf/cm2以下の範囲で設定することが好ましい。基板3の機械的強度及び微細空間30のアスペクト比が大きい場合には、更に高い圧力を印加することができる。
真空チャンバの内部のガス圧を増圧する場合には、真空チャンバ内にN2ガスなどの不活性ガスを供給して、溶融金属材料の酸化を防止しつつ、そのガス圧を加圧するのが好ましい。
更に、超音波振動を利用した充填、磁力を利用した充填を行なうこともできる。超音波振動充填では、基板3に超音波振動を与えるか、プレス手段に超音波振動を与えることが考えられる。
次に、微細空間30内の溶融金属201を、加圧F1した状態で、冷却し硬化させる硬化工程に移る。これにより、図2(d)に示すように、金属導体(縦導体)202が得られる。凝固後は、第1金属層21の持つ高い融点による耐熱性が確保されるから、ウエハの積層・接合時の熱によっても、貫通電極が溶解することがなくなる。
加圧F1は、硬化が完了するまで、継続して印加されることを基本とするが、硬化がある程度進んだ段階で停止してもよい。加圧冷却は、基本的には室温中での徐冷であるが、室温よりも低い温度条件を設定してもよいし、場合によっては、室温よりも高い温度条件を設定してもよい。更に、時間経過とともに、連続的又は段階的に温度を低下させる冷却方法をとってもよい。
硬化工程における加圧は、流し込み工程における加圧工程から独立して実行してもよいし、連続的な関係で実行してもよい。連続的な関係で実行された場合は、両加圧工程は、一つの加圧工程として吸収されることになる。その典型例は、真空チャンバ内のガス圧を、大気圧を超える程度まで増圧する場合である。
充填用基材5を構成する支持基体1は、図2(e)に示すように、微細空間30内に硬化した金属導体202が得られた後に剥離する。
図2(e)に示すように、開口面上に金属薄膜22が残った場合は、開口面上の金属薄膜203を再溶融し、再溶融された金属薄膜202を拭き取る工程を採ることができる。
もっとも、この後工程は、金属薄膜202を除去し、基板3の一面を平坦化するためのものであるから、平坦化の必要がない場合には、省略することもがきる。また、金属薄膜203を、フォトリソグラフィ等のファイン・パターン形成技術を用いて、パターン化してもよい。
なお、上述した各工程の全てが、真空チャンバ内で実行される必要はない。硬化工程や、後工程は、真空チャンバの外部で実行されてもよい工程を含んでいる。
本発明に係る充填用基材及び充填方法は、三次元配置の電子デバイス及びそのための回路基板の実現に、広く適用することができる。より具体的には、システムLSI、メモリLSI、イメージセンサ又はMEMS等である。アナログやデジタルの回路、DRAMのようなメモリ回路、CPUのようなロジック回路などを含む電子デバイスであってもよいし、アナログ高周波回路と低周波で低消費電力の回路といった異種の回路を、別々のプロセスによって作り、それらを積層した電子デバイスであってもよい。更に具体的には、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、MOS FET、CMOS FET、メモリーセル、もしくは、それらの集積回路部品(IC)、又は各種スケールのLSI等、凡そ、電子回路を機能要素とする電子デバイスのほとんどのものが含まれ得る。
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様及び説明されない他の適用技術分野を想到しえることは自明である。
1 支持基体
2 金属層
3 基板
4 支持具
20 溶融金属
21 第1金属層
22 第2金属層

Claims (6)

  1. 支持基体と、金属層とを含む充填用基材であって、
    前記金属層は、第1金属層と第2金属層とを含み、前記支持基体の一面上に設けられており、
    前記第1金属層は、その融点よりも低い温度で溶融可能なナノ金属粒子の集合したものでなり、
    前記第2金属層は、その融点が前記第1金属層の前記融点よりも低い金属粒子の集合したものでなる、
    充填用基材。
  2. 請求項1に記載されて充填用基材であって、前記第1金属層及び前記第2金属層の組み合わせを複数組有する充填用基材。
  3. 請求項1又は2に記載された充填用基材であって、前記第1金属層は、前記膜厚が20nm以下である、充填用基材。
  4. 請求項1乃至3の何れかに記載された充填用基材であって、前記第1金属層及び前記第2金属層は、Ag、Cu、Au、Pt、Ni、Pd、Ir、W、Mo、Ta、Hf、Ru、Rh、Sc、Zr、Os、Y、V、Fe、Co、Cr、Mn、Nb、Al、Zn、Ga、Sn、In、Bi、又は半導体配線導体用金属の群から選択された少なくとも1種を含む、充填用基材。
  5. 基板に設けられた微細空間内に金属を充填し、硬化させる方法であって、
    請求項1乃至4の何れかに記載された前記充填用基材を用い、前記充填用基材の前記一面側を、前記微細空間の開口する前記基板の一面上に真空張り合わせして重ね、
    前記充填用基材を加熱し、かつ、加圧して、前記金属層の溶融物を前記微細空間内に充填する、
    工程を含む方法。
  6. 請求項5に記載された方法であって、前記金属層の溶融物を前記微細空間内に充填した後、硬化するまで、前記加圧を維持する、方法。
JP2010098664A 2010-04-22 2010-04-22 充填用基材及びそれを用いた充填方法 Active JP5250582B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010098664A JP5250582B2 (ja) 2010-04-22 2010-04-22 充填用基材及びそれを用いた充填方法
US13/084,847 US8377565B2 (en) 2010-04-22 2011-04-12 Filling material and filling method using the same
EP11250467A EP2381469A1 (en) 2010-04-22 2011-04-13 Filling material and filling method using the same
KR1020110037191A KR101660546B1 (ko) 2010-04-22 2011-04-21 충전용 기재 및 그것을 이용한 충전방법
CN201110100437.9A CN102237325B (zh) 2010-04-22 2011-04-21 填充用基材及使用了该基材的填充方法
TW100113830A TWI463605B (zh) 2010-04-22 2011-04-21 填充用基材及使用其之填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010098664A JP5250582B2 (ja) 2010-04-22 2010-04-22 充填用基材及びそれを用いた充填方法

Publications (2)

Publication Number Publication Date
JP2011228571A true JP2011228571A (ja) 2011-11-10
JP5250582B2 JP5250582B2 (ja) 2013-07-31

Family

ID=44118373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010098664A Active JP5250582B2 (ja) 2010-04-22 2010-04-22 充填用基材及びそれを用いた充填方法

Country Status (6)

Country Link
US (1) US8377565B2 (ja)
EP (1) EP2381469A1 (ja)
JP (1) JP5250582B2 (ja)
KR (1) KR101660546B1 (ja)
CN (1) CN102237325B (ja)
TW (1) TWI463605B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115177A (ja) * 2011-11-28 2013-06-10 Napura:Kk 微細空間内に機能部分を形成する方法
JP2013197351A (ja) * 2012-03-21 2013-09-30 Sumitomo Precision Prod Co Ltd 充填用金属シート及び充填用金属シートを用いた金属充填方法
JP2013201163A (ja) * 2012-03-23 2013-10-03 Sumitomo Precision Prod Co Ltd 金属充填装置、金属充填方法
JP5450780B1 (ja) * 2012-12-21 2014-03-26 有限会社 ナプラ 微細空間内に導体を形成する方法
JP5859162B1 (ja) * 2015-08-06 2016-02-10 住友精密工業株式会社 金属充填装置および金属充填方法
JP2018056227A (ja) * 2016-09-27 2018-04-05 東京エレクトロン株式会社 ニッケル配線の製造方法
JP7484437B2 (ja) 2020-06-02 2024-05-16 株式会社レゾナック 金属粒子フィルム、金属粒子フィルムの製造方法、及び、貫通電極を有する基体の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168719B1 (ko) * 2011-07-12 2012-07-30 한국생산기술연구원 가압유닛이 구비된 웨이퍼 비아 솔더 필링장치 및 이를 이용한 웨이퍼 비아 솔더 필링방법
CN102569251B (zh) * 2012-02-22 2014-07-02 华进半导体封装先导技术研发中心有限公司 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法
US9305866B2 (en) 2014-02-25 2016-04-05 International Business Machines Corporation Intermetallic compound filled vias
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
CN110676214B (zh) * 2019-09-24 2022-04-12 浙江集迈科微电子有限公司 一种金属填充弯管的垂直互联方法
CN110648962A (zh) * 2019-09-24 2020-01-03 浙江集迈科微电子有限公司 一种弯管互联金属填充方法
JP6890201B1 (ja) * 2020-08-27 2021-06-18 有限会社 ナプラ 接合材用合金インゴット
CN113543527B (zh) * 2021-07-09 2022-12-30 广东工业大学 载板填孔工艺的填充基材选型方法及载板填孔工艺
CN116322279A (zh) * 2021-12-17 2023-06-23 腾讯科技(深圳)有限公司 硅片及其硅孔的填充方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237468A (ja) * 2001-02-09 2002-08-23 Fujikura Ltd 基板の貫通電極形成方法および貫通電極を有する基板
JP2002368082A (ja) * 2001-06-08 2002-12-20 Fujikura Ltd 微細空間への金属充填方法および装置
JP4278007B1 (ja) * 2008-11-26 2009-06-10 有限会社ナプラ 微細空間への金属充填方法
JP2010505640A (ja) * 2006-07-17 2010-02-25 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー ドナー要素、およびナノ粒子層の熱転写方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821257B2 (ja) * 1974-04-25 1983-04-28 富士写真フイルム株式会社 キンゾクガゾウケイセイザイリヨウ
US5143867A (en) * 1991-02-13 1992-09-01 International Business Machines Corporation Method for depositing interconnection metallurgy using low temperature alloy processes
JP2002217510A (ja) * 2001-01-15 2002-08-02 Matsushita Electric Ind Co Ltd 基板の接続構造とその製造方法
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
KR100975652B1 (ko) 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
JP2008160150A (ja) * 2008-02-15 2008-07-10 Matsushita Electric Ind Co Ltd 基板の製造方法
JP2010023133A (ja) * 2008-07-16 2010-02-04 Yokogawa Electric Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237468A (ja) * 2001-02-09 2002-08-23 Fujikura Ltd 基板の貫通電極形成方法および貫通電極を有する基板
JP2002368082A (ja) * 2001-06-08 2002-12-20 Fujikura Ltd 微細空間への金属充填方法および装置
JP2010505640A (ja) * 2006-07-17 2010-02-25 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー ドナー要素、およびナノ粒子層の熱転写方法
JP4278007B1 (ja) * 2008-11-26 2009-06-10 有限会社ナプラ 微細空間への金属充填方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115177A (ja) * 2011-11-28 2013-06-10 Napura:Kk 微細空間内に機能部分を形成する方法
JP2013197351A (ja) * 2012-03-21 2013-09-30 Sumitomo Precision Prod Co Ltd 充填用金属シート及び充填用金属シートを用いた金属充填方法
JP2013201163A (ja) * 2012-03-23 2013-10-03 Sumitomo Precision Prod Co Ltd 金属充填装置、金属充填方法
JP5450780B1 (ja) * 2012-12-21 2014-03-26 有限会社 ナプラ 微細空間内に導体を形成する方法
JP5859162B1 (ja) * 2015-08-06 2016-02-10 住友精密工業株式会社 金属充填装置および金属充填方法
WO2017022138A1 (ja) * 2015-08-06 2017-02-09 住友精密工業株式会社 金属充填装置および金属充填方法
JP2018056227A (ja) * 2016-09-27 2018-04-05 東京エレクトロン株式会社 ニッケル配線の製造方法
JP7484437B2 (ja) 2020-06-02 2024-05-16 株式会社レゾナック 金属粒子フィルム、金属粒子フィルムの製造方法、及び、貫通電極を有する基体の製造方法

Also Published As

Publication number Publication date
CN102237325B (zh) 2015-05-20
CN102237325A (zh) 2011-11-09
US8377565B2 (en) 2013-02-19
EP2381469A1 (en) 2011-10-26
KR20110118093A (ko) 2011-10-28
KR101660546B1 (ko) 2016-09-27
TWI463605B (zh) 2014-12-01
JP5250582B2 (ja) 2013-07-31
TW201203460A (en) 2012-01-16
US20110262762A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
JP5250582B2 (ja) 充填用基材及びそれを用いた充填方法
JP4278007B1 (ja) 微細空間への金属充填方法
US7754137B2 (en) Process for fabricating a composite
TW201017823A (en) Flexible semiconductor device and process for producing the same
CN104347434B (zh) 用于制造芯片布置的方法和芯片布置
JP5287976B2 (ja) 樹脂配線基板
TW201013889A (en) Electronic component used for wiring and method for manufacturing the same
JP2013038330A (ja) 半導体装置の製造方法及び半導体装置
JP2014060341A (ja) 半導体装置および半導体装置の製造方法
JP6284164B2 (ja) 接合構造体、及び接合構造体の製造方法
TW202220133A (zh) 低溫混合接合結構及其製造方法
JP4611429B2 (ja) 微細空間への金属充填方法
JP5376356B2 (ja) 電子素子の実装方法および該実装方法によって実装された電子部品
CN109935680B (zh) 热电模块以及其制造方法
JP6340215B2 (ja) 半導体接合方法
JP5330323B2 (ja) 微細空間への絶縁物充填方法
KR101096677B1 (ko) 이방성 도전 접속제, 이를 이용한 나노 도전성 패턴의 형성방법 및 전자부품의 실장방법
Sha et al. Demonstration of silver micro-joints for flip-chip interconnect
JP5774855B2 (ja) パッケージ及びその製造方法
Sha et al. 40 μm silver flip-chip interconnect technology with solid-state bonding
JP2008277757A (ja) 半導体チップと基板との間の半田接続部およびその製造
JP5450780B1 (ja) 微細空間内に導体を形成する方法
Wu et al. Solid state bonding of silicon chips to copper substrates using silver with cavities
JP2013157483A (ja) 電子回路装置およびその製造方法
JP2019186499A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121116

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20121116

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Ref document number: 5250582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250