JP2002217510A - 基板の接続構造とその製造方法 - Google Patents

基板の接続構造とその製造方法

Info

Publication number
JP2002217510A
JP2002217510A JP2001006024A JP2001006024A JP2002217510A JP 2002217510 A JP2002217510 A JP 2002217510A JP 2001006024 A JP2001006024 A JP 2001006024A JP 2001006024 A JP2001006024 A JP 2001006024A JP 2002217510 A JP2002217510 A JP 2002217510A
Authority
JP
Japan
Prior art keywords
copper
hole
conductive material
filled
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001006024A
Other languages
English (en)
Inventor
Toshio Sugawa
俊夫 須川
Satoru Murakawa
哲 村川
Masaaki Hayama
雅昭 葉山
Takeo Anpo
武雄 安保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001006024A priority Critical patent/JP2002217510A/ja
Priority to PCT/JP2002/000134 priority patent/WO2002056651A1/ja
Priority to EP02729553A priority patent/EP1278404B1/en
Priority to DE60225508T priority patent/DE60225508T2/de
Priority to US10/203,970 priority patent/US7423222B2/en
Priority to CN02800069.2A priority patent/CN1287647C/zh
Publication of JP2002217510A publication Critical patent/JP2002217510A/ja
Priority to US10/864,382 priority patent/US20040221449A1/en
Priority to US12/461,320 priority patent/US20100025099A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 本発明は、各種電子部品をその表面あるいは
層間に搭載して電気的に接続することにより電子回路を
形成することが出来る複数の配線層を有する配線基板
の、絶縁層両面に形成される配線層と配線層とを接続す
るため基板の接続構造とその製造方法に関するものであ
る。 【解決手段】 絶縁性基材に一方の面から他方の面に貫
通した穴が設けられ、穴には導電性材料が充填されてお
り、絶縁性基材の少なくとも導電性材料が充填された穴
の両面に導電性層が形成されており、充填された導電性
材料の少なくとも１つの構成材料と前記導電性層の構成
材料の少なくとも１つとが合金化するものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、各種電子部品をそ
の表面あるいは層間に搭載して電気的に接続することに
より電子回路を形成することができる複数の配線層を有
する配線基板の絶縁層両面に形成される配線層と配線層
とを接続するための基板の接続構造とその製造方法に関
するものである。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、産業用
にとどまらず広く民生機器の分野においてもＬＳＩ等の
半導体チップを実装できる回路基板が安価に供給される
ことが強く要望されてきている。このような回路基板で
は、実装密度の向上による小型化の目的を果たすために
より微細な配線を多層に容易かつ高歩留まりに生産でき
高い信頼性が得られることが重要である。
【０００３】従来回路基板では、絶縁基材としてガラス
織布にエポキシ樹脂を含浸させたいわゆるガラエポ基板
の両面に銅箔を熱プレス等によって貼り付けて銅箔をフ
ォトエッチングしてパターン形成を行い、ドリルなどに
よって貫通穴を形成した後、貫通穴の内側壁に銅をめっ
きすることによって貫通穴の両面の配線層を接続してい
た。
【０００４】
【発明が解決しようとする課題】しかしながら、貫通穴
の内側にめっきを行うときめっき液が入り込みにくく、
めっきされない部分ができてしまい電気的に接続されな
かったり信頼性に欠けたり、銅のめっき厚さが穴の奥で
薄くなり接続に際して大きな電気抵抗を介在するなど電
気的に不具合を生じるものである。また、貫通穴の部分
は部品を搭載したり、多層積層基板において所望の内層
の貫通穴をめっきすることは困難であるためパターン配
置や工程設定においての制約条件となるばかりでなく配
線基板の小型化も困難である。
【０００５】
【課題を解決するための手段】絶縁性基材に一方の面か
ら他方の面に貫通した穴を形成する工程と、穴に導電性
材料を充填する工程と、絶縁性基材の少なくとも導電性
材料が充填された穴の両面に導電性層を形成する工程
と、充填された導電性材料の少なくとも１つの構成材料
と前記導電性層の構成材料の少なくとも１つを合金化す
る工程とを含むことによって、絶縁性基材に一方の面か
ら他方の面に貫通した穴（貫通ビア）が設けられ、穴に
は導電性材料が充填されており、絶縁性基材の少なくと
も導電性材料が充填された穴の両面に導電性層が形成さ
れており、充填された導電性材料の少なくとも１つの構
成材料と前記導電性層の構成材料の少なくとも１つが合
金化した基板の接続構造とするものである。
【０００６】すなわち絶縁性基材に設けられた貫通ビア
に充填された導電性材料と貫通ビア両面の導電性層と
が、これらを構成する金属の一部が合金化して電気的且
つ機械的に確実且つ高信頼性の接続が容易な工程によっ
て得ることを可能せしめるものである。
【０００７】以下、本発明の実施の形態について配線基
板の具体例を参照しながら図面を用いて説明する。
【０００８】
【発明の実施の形態】請求項１記載の本発明は、絶縁性
基材に一方の面から他方の面に貫通した穴が設けられ、
穴には導電性材料が充填されており、絶縁性基材の少な
くとも導電性材料が充填された穴の両面に導電性層が形
成されており、充填された導電性材料の少なくとも１つ
の構成材料と前記導電性層の構成材料の少なくとも１つ
とが合金化したもので、穴の導電性材料と穴の両面の導
電性層とを低抵抗で機械的強度を有して高信頼性に接続
するものである。
【０００９】請求項２記載の本発明は、絶縁性基材に一
方の面から他方の面に貫通した穴が設けられ、穴には導
電性材料が充填されており、絶縁性基材の少なくとも導
電性材料が充電された穴の両面に導電性層が形成されて
おり、少なくとも充填された導電性材料の１部が合金化
していることによって穴内の導電性材料同士を低抵抗で
機械的強度を有して高信頼性に接続するものである。
【００１０】請求項３記載の本発明は、絶縁性基材に一
方の面から他方の面に貫通した穴が設けられ、穴には導
電性材料が充填されており、絶縁性基材の少なくとも導
電性材料が充填された穴の両面に導電性層が形成されて
おり、充填された導電性材料の少なくとも１つの構成材
料と前記導電性層の構成材料の少なくとも１つが合金化
し、且つ充填された導電性材料の少なくとも１部が合金
化していることによって穴内の導電性材料同士および穴
の導電性材料と穴の両面の導電性層とを低抵抗で機械的
強度を有して高信頼性に接続するものである。
【００１１】請求項４記載の本発明は、合金が導電性層
もしくは導電性材料の銅を含むことによって低抵抗の接
続を得るものである。
【００１２】請求項５記載の本発明は、導電性層が銅も
しくは銅を含む金属で構成されており、穴に充填された
導電性材料を構成する材料の少なくとも１つが導電性層
の銅と合金化したことによって導電性層を低抵抗とし導
電性材料をより自由な材料構成として機械的にも柔軟性
があり、確実で低抵抗の接続を得る事ができるものであ
る。
【００１３】請求項６記載の本発明は、穴に充填された
導電性材料が銅もしくは銅を含む金属で構成されてお
り、導電性層の構成材料の少なくとも１つが穴に充填さ
れた導電性材料の銅と合金化したことによって導電性材
料を低抵抗とし導電性層をより自由な材料構成として機
械的にも柔軟性があり、確実で低抵抗の接続を得る事が
できるものである。
【００１４】請求項７記載の本発明は、穴に充填された
導電性材料が銅もしくは銅を含む金属で構成されてお
り、銅を５０％含んでおり、導電性層の構成材料の少な
くとも１つが穴に充填された導電性材料の銅と合金化し
たもので、穴内で銅の合金を形成しその抵抗を小さくす
るものである。
【００１５】請求項８記載の本発明は、絶縁性基材に一
方の面から他方の面に貫通した穴を形成する工程と、穴
に導電性材料を充填する工程と、絶縁性基材の少なくと
も導電性材料が充填された穴の両面に導電性層が形成す
る工程と、充填された導電性材料の少なくとも１つの構
成材料と前記導電性層の構成材料の少なくとも１つを合
金化する工程とを含むもので、穴に充填された導電性材
料によって穴の両面の導電性層を高信頼且つ低抵抗に接
続するための構造を容易に製造することを目的とするも
のである。
【００１６】請求項９記載の本発明は、前記導電性層の
銅と合金化する導電性材料を構成する材料が金属であ
り、該金属を単体もしくは合金で粒状に穴に充填する導
電性材料に混入したもので、導電性材料がより導電性層
と接触しやすく合金化もより容易に成し得る事が可能と
できるものである。
【００１７】請求項１０記載の本発明は、前記穴に充填
された導電性材料の銅もしくは銅を含む金属と合金化す
る金属を、導電性層表面に単体もしくは合金を粒状に被
着したもので、導電性層がより導電性材料と接触しやす
く合金化もより容易に成し得る事が可能とできるもので
ある。
【００１８】請求項１１記載の本発明は、穴に充填され
た導電性材料が、銅もしくは銅を含む金属と銅と合金化
する金属とを含んで構成されており、前記穴において銅
の少なくとも一部が合金化したことによって、穴内にお
ける導電性材料同士が確実で低抵抗の接続を得る事がで
きるものである。
【００１９】請求項１２記載の本発明は、導電性層もし
くは導電性材料の銅と合金化する材料が銅より低融点で
ある金属であることによって銅自体が溶融することなく
銅の表面のみで合金化せしめることができるものであ
る。
【００２０】請求項１３記載の本発明は、穴の両面への
導電性層の形成が絶縁性基材に導電性層をプレスするこ
とによって行い、且つプレスによって充填され導電性材
料を圧縮することによって充填された導電性材料の少な
くとも１つの構成材料と前記導電性層の構成材料の少な
くとも１つを合金化するもので、導電性材料を圧縮し接
続点を増加せしめることを可能とすることができる。
【００２１】請求項１４記載の本発明は、穴の両面への
導電性層の形成が絶縁性基材に導電性層を加熱プレスす
ることによって行い、且つプレスによって重点された導
電性材料を圧縮と同時に加熱することによって充填され
た導電性材料の少なくとも１つの構成材料と前記導電性
層の構成材料の少なくとも１つを合金化するもので容易
に合金化し機械的且つ電気的に安定した接続を得る事が
できるものである。
【００２２】請求項１５記載の本発明は、銅および銅を
含む金属と合金化する金属が前記加熱プレス温度より低
い温度で溶融する金属であるもので、プレスによって容
易に合金化できるものである。
【００２３】請求項１６記載の本発明は、銅および銅を
含む金属と合金化する金属を具体的に提示するもので、
錫、亜鉛、銀、パラジュウム、インジュウム、ビスマス
のいずれかを含むものとすることによって銅との合金化
が比較的低い温度で可能とすることができる。
【００２４】（実施の形態１）図１（Ａ）に示す如く絶
縁性基材１０１としてガラスクロスにエポキシ樹脂を含
浸・塗布したいわゆるガラスエポキシ基板やアラミドな
どの樹脂繊維の織布や不織布にエポキシなどの樹脂を含
浸させた樹脂基板およびポリイミド等の樹脂フィルムに
接着剤などの樹脂を塗布したフィルム基板を用いる。こ
の絶縁性基材１０１に炭酸ガスやＹＡＧ等のレーザもし
くはドリルを用いた機械的手法によって貫通する穴（貫
通ビアホール）１０２を形成する。この貫通ビアホール
の形成において、ドリルによる機械的手法よりもレーザ
ーの方が穴径は小さくしかも穴の周辺が溶融したように
滑らかであるため後の工程での導電性材料の充填には有
利である。
【００２５】しかる後図１（Ｂ）に示す如く絶縁性基材
１０１に形成された貫通ビアホール１０２に導電性材料
１０３を充填する。この導電性材料１０３には、例えば
銅や銅と銀の合金あるいは銅の表面に銀や金等他の金属
をコートや合金化等した、銅を含む０．１μｍ〜５０μ
ｍ程度の微細な塊や麟片等の粒状の金属を有機溶剤や樹
脂などと混合したペースト状の材料を採用する。ここで
銅が最も安価でしかも球状のものが得られるが、銀や金
など銅より機械的に硬度が低く（柔らかく）電気抵抗の
低い金属を混入したり表面にコートすることによって、
後の工程でプレスによって銀や金が変形することによる
銅の接触面積増加と電気抵抗の低い金属による接触抵抗
の低下などにより、低抵抗とすることができる。導電性
材料１０３の充填は、例えば貫通ビアホール１０２の片
側を真空吸引しながら反対面から導電性材料１０３を印
刷する方法によって行う。
【００２６】次に図１（Ｃ）に示す如く、絶縁性基材１
０１の導電性材料１０３が充填された貫通ビアホール１
０２の両面に導電性層１０４として、例えば銅箔を設置
する。この導電性層１０４としての銅箔の、少なくとも
導電性材料１０３と接する領域には銅と合金化する金属
１０５を付着している。この銅と合金化する金属１０５
は、銅より融点が低く、後に説明する工程のプレスによ
る圧力によって凝着、圧着など温度によらない金属間の
反応や、加圧と共に加熱する熱プレスでの主に熱エネル
ギーにより合金化する、錫、亜鉛、銀、パラジュウム、
インジュウム、ビスマス等比較的低融点の金属をめっき
や溶射等の方法によって被着する。ここでこれらの金属
は粒状である方が接触点の面積が小さく、単位面積あた
りに加わる圧力、温度などによる反応エネルギーが大き
くなり合金化し易い。そして、両面に設置された導電性
層１０４の両側から、少なくとも絶縁性基材１０１と導
電性層１０４が接着する圧力と温度で加熱しながらプレ
スする。この加熱は銅と合金化する金属が合金化する温
度であれば良く、１２０℃以上で３００℃以下の温度、
好ましくは２００℃〜２７０℃でプレスする。またこの
ときの圧力は高い方が良いが絶縁性樹脂１０１が潰れ過
ぎない圧力例えば２００ｋｇ／ｃｍ2以下で良い。ここ
で、インジュウムは１５７℃、ビスマスは２７１℃と錫
と共に融点が低く、合金化などの反応が始まるのは融点
の６０〜７０％程度の温度であり、圧力や機械的運動等
のエネルギーが加わればさらに反応が促進される。ま
た、この合金化した層では特に融点が銅の１０８４℃に
対して２３２℃の錫を含んだ場合１０％以下程度の銅と
合金化することが抵抗値や機械的強度では望ましい状態
である。さらに、融点が４１９℃の亜鉛や９６２℃の銀
および１５５４℃のパラジュウムは溶融による合金化に
至らずとも拡散層が形成されたり凝着や圧着されたりす
るため接触抵抗を大きく低下することができる。
【００２７】図１（Ｄ）に示す如く導電性層１０４と貫
通ビアホールに充填された導電性材料１０３の境界の接
続部において前記凝着や圧着および合金化した反応層１
０６が形成される。なお、この接続部の反応層１０６に
おいて銅および銅と合金化する金属１０５とは、銅をほ
とんど溶融させなくても良く銅表面のみに拡散層や合金
層を形成するもので、これによって接続部の機械的強度
が向上し抵抗が小さくなり、しかも銅の内部では銅本来
の低い抵抗率が保たれることによって低抵抗で且つ機械
的強度の大きな接続が得られる。
【００２８】（実施の形態２）図２（Ｅ）に示す如く実
施の形態１と同様にガラスエポキシ基板や樹脂基板およ
びフィルム基板等の絶縁性基材２０１に貫通ビアホール
２０２を形成する。しかる後図２（Ｆ）に示す如く絶縁
性基材２０１に形成された貫通ビアホール２０２に銅を
含まず銅と合金化する金属による導電性材料２０３を充
填する。なお、銅を含まず銅と合金化する金属による導
電性材料２０３の充填は、例えば貫通ビアホール２０２
の片側を真空吸引しながら反対面から銅を含まず銅と合
金化する金属による導電性材料２０３を印刷する方法に
よって行う。この導電性材料２０３には、銅より融点が
低く後に説明するプレスによる圧力によって凝着、圧着
など温度によらない金属間の反応や、加圧と共に加熱す
る熱プレスでの主に熱エネルギーにより後で説明する導
電性層２０４の銅と合金化する金属による導電性材料２
０３を充填する。ここでこの銅と合金化する金属として
例えば錫、亜鉛、銀、パラジュウム、導電性材料インジ
ュウム、ビスマス等比較的低融点で且つ硬度の小さいい
わゆる柔らかい金属を採用する。すなわちこれらはいわ
ゆる有害な鉛を用いない半田の材料によって構成され
る。なお、これらの銅と合金化する金属による導電性材
料２０３は、銅を含まない他の比較的融点が高く硬度の
高い金属表面にコートしたり、合金やそれぞれの金属単
体で０．１μｍ〜５０μｍ程度の微細な塊や麟片等の粒
状の金属を有機溶剤や樹脂などと混合したペースト状の
材料を採用する。
【００２９】次に図２（Ｇ）に示す如く、絶縁性基材２
０１の銅を含まず銅と合金化する金属による導電性材料
２０３が充填された貫通ビアホール２０２の両面に導電
性層２０４として、例えば銅箔を設置する。そして、両
面に設置された導電性層２０４の両側から、少なくとも
絶縁性基材２０１と導電性層２０４が接着する圧力と温
度で加熱しながらプレスする。この加熱は、銅を含まず
銅と合金化する金属による導電性材料２０３と導電性層
２０４の銅とが合金化などの反応が起こる温度、すなわ
ち１２０℃以上で３００℃以下の好ましくは２００℃〜
２７０℃でプレスする。またこのときの圧力は高い方が
良いが絶縁性基材２０１が潰れ過ぎない圧力例えば２０
０ｋｇ／ｃｍ2以下で良い。ここで銅を含まず銅と合金
化する金属による導電性材料２０３は粒状であるため接
触点の面積が小さく、単位面積当たりに加わる圧力、温
度などによる反応エネルギーが大きくなり合金化し易
い。しかも、貫通ビアホール２０２の内部においては銅
を含まず銅と合金化する金属による導電性材料２０３が
硬度の小さいいわゆる柔らかい金属で構成されているた
めに、プレスの圧力によって変形することで接触面積が
増大し貫通ビアホール２０２内部での抵抗を小さくでき
る。また、コートする場合の芯材として硬度と融点の高
いニッケルやクロムおよびモリブデンやタングステンが
有効で、銅を含まず合金化する金属による導電性材料２
０３が比較的硬度の低いいわゆる柔らかい金属であるた
めプレスによって圧力がより効果的に作用する。すなわ
ちプレスによって銅を含まず銅と合金化する金属による
導電性材料２０３同士の合金化ばかりでなく接触面積増
加による接触抵抗の低下などにより、低抵抗とすること
ができる。
【００３０】プレスによって図２（Ｈ）に示す如く導電
性層２０４と貫通ビアホールに充填された導電性材料２
０３の境界の接続部において前記説明したように銅と銅
と合金化する金属とが凝着や圧着および合金化した反応
層２０６が形成される。なお、この接続部の反応層２０
６において銅および銅と合金化する金属２０３とは、銅
をほとんど溶融させなくても良く銅表面のみに拡散層や
合金層を形成するもので、これによって接続部の機械的
強度が向上し抵抗が小さくなり、しかも銅の内部では銅
本来の低い抵抗率が保たれることによって低抵抗で且つ
機械的強度の大きな接続が得られる。この反応層２０６
は前記実施の形態１で説明したと同様になお、合金化な
どの反応が始まるのは融点の６０〜７０％程度の温度で
あり、圧力や機械的運動等のエネルギーが加わればさら
に反応が促進される。また、この合金化した層では錫に
銅１０％以下程度含んだ合金とすることが抵抗値や機械
的強度では望ましい状態である。さらに、合金化に至ら
ずとも拡散層が形成されたり凝着や圧着されたりするた
め接触抵抗を大きく低下することができる。
【００３１】（実施の形態３）図３（Ｉ）に示す如く実
施の形態１および２と同様にガラスエポキシ基板や樹脂
基板およびフィルム基板等の絶縁性基材３０１に貫通ビ
アホール３０２を形成する。しかる後図３（Ｊ）に示す
如く絶縁性基材３０１に形成された貫通ビアホール３０
２に導電性材料３０３を充填する。なお、銅および銅と
合金化する金属による導電性材料３０３の充填は、例え
ば貫通ビアホール３０２の片側を真空吸引しながら反対
面から銅および銅と合金化する金属による導電性材料３
０３を印刷する方法によって行う。この銅および銅と合
金化する金属による導電性材料３０３の銅と合金化する
金属は、銅より融点が低く後に説明するプレスによる圧
力によって凝着、圧着など温度によらない金属間の反応
や、加圧と共に加熱する熱プレスでの主に熱エネルギー
により導電性層３０４の銅と合金化する金属及び銅を含
んだ導電性材料３０３を充填する。ここでこの銅と合金
化する金属として例えば錫、亜鉛、銀、パラジュウム、
導電性材料インジュウム、ビスマス等比較的低融点で且
つ硬度の小さいいわゆる柔らかい金属を採用する。これ
らの銅と合金化する金属による導電性材料３０３は、銅
や他の比較的融点が高く硬度の高い金属表面にコートし
たり、合金やそれぞれの金属単体で０．１μｍ〜５０μ
ｍ程度の微細な塊や麟片等の粒状の金属を有機溶剤や樹
脂などと混合したペースト状の材料を採用する。
【００３２】次に図３（Ｋ）に示す如く、絶縁性基材３
０１の銅および銅と合金化する金属による導電性材料３
０３が充填された貫通ビアホール３０２の両面に導電性
層３０４として、例えば銅箔を設置する。そして、両面
に設置された導電性層３０４の両側から、少なくとも絶
縁性基材３０１と導電性層３０４が接着する圧力と温度
で加熱しながらプレスする。この加熱は、銅および銅と
合金化する金属による導電性材料３０３の銅と合金化す
る金属と導電性層３０４の銅とが、そして導電性材料３
０３の銅と銅と合金化する材料とがそれぞれ合金化など
の反応が起こる温度、すなわち１２０℃以上で３００℃
以下の好ましくは２００℃〜２７０℃でプレスする。ま
たこのときの圧力は高い方が良いが絶縁性基材３０１が
潰れ過ぎない圧力例えば２００ｋｇ／ｃｍ2以下で良
い。ここで銅および銅と合金化する金属による導電性材
料３０３は粒状であるため接触点の面積が小さく、単位
面積当たりに加わる圧力、温度などによる反応エネルギ
ーが大きくなり合金化し易い。しかも、貫通ビアホール
３０２の内部においては銅と合金化する金属による導電
性材料３０３が硬度の小さいいわゆる柔らかい金属で構
成されているために、プレスの圧力によって変形するこ
とで接触面積が増大し貫通ビアホール３０２内部での抵
抗を小さくできる。また、コートする場合の芯材として
銅が比較的安価で電気抵抗も低くさらに微細な球形のも
のが得られるため有効であり、他の比較的融点が高く硬
度の高い金属においても前記示した銅と合金化する金属
による導電性材料３０３が比較的硬度の低いいわゆる柔
らかい金属であるためプレスによって圧力がより効果的
に作用する。すなわちプレスによって銅と合金化する金
属による導電性材料３０３同士の合金化ばかりでなく接
触面積増加と電気抵抗の低い金属による接触抵抗の低下
などにより、低抵抗とすることができる。ここで、貫通
ビアホール３０２に充填されている導電性材料３０３の
銅は抵抗値から５０％以下であれば良く１０％以下程度
含んで合金とすることが抵抗値や機械的強度において望
ましい状態である。さらに、合金化に至らずとも拡散層
が形成されたり凝着や圧着されたりするため接触抵抗を
大きく低下することができる。
【００３３】プレスによって図３（Ｌ）に示す如く導電
性層３０４と貫通ビアホールに充填された導電性材料３
０３の境界の接続部および貫通ビアホール３０２内にお
いて、前記説明したように銅と銅と合金化する金属とが
凝着や圧着および合金化した反応層３０６が形成され
る。なお、この反応層３０６において銅および銅と合金
化する金属とは、銅をほとんど溶融させなくても良く銅
表面のみに拡散層や合金層を形成すれば良く、これによ
って接続部および貫通ビアホールでの反応層３０６は機
械的強度が向上し抵抗が小さくなり、しかも反応層３０
６に含まれた銅粒子の内部では銅本来の低い抵抗率が保
たれることによって低抵抗で且つ機械的強度の大きな接
続が得られる。この反応層３０６は前記実施の形態１で
説明したと同様になお、合金化などの反応が始まるのは
融点の６０〜７０％程度の温度であり、圧力や機械的運
動等のエネルギーが加わればさらに反応が促進される。
【００３４】
【発明の効果】以上説明した本発明では、導電性層と貫
通ビアホールに充填された導電性材料の境界の接続部に
おいて前記凝着や圧着および合金化した反応層が形成さ
れ、この接続部の反応層接続部の機械的強度が向上し抵
抗が小さくなり、しかも銅の内部では銅本来の低い抵抗
率が保たれることによって低抵抗で且つ機械的強度の大
きな接続が得られる。さらに貫通ビアホール内部におい
ても反応層を形成することによって、絶縁性基材の両面
に形成された導電性層の貫通ビアホールによる接続の抵
抗全体を小さくするものである。さらにこれら接続部を
機械的に固定化することによって機械的強度を高め、信
頼性を向上できるものである。さらにこれらの貫通ビア
ホールは導電性材料によって充填されているのでこの部
分の導電性層の表面に部品を搭載することも可能であり
基板の小型化や配線自由度も向上する。
【００３５】なお、本発明においては貫通ビアホールの
片面にあらかじめ導電性層を形成したいわゆるブライン
ドビアホールにおいても同様の効果を得ることができ、
これらの工程を繰り返し採用することによる多層基板も
可能であることや、さらに導電性層があらかじめパター
ン形成されたものを転写することによっても同様の効果
を得ることができるものであることは言うまでも無い。
【図面の簡単な説明】
【図１】本発明の実施の形態１における基板の接続構造
の製造方法を示す工程断面図
【図２】本発明の実施の形態２における基板の接続構造
の製造方法を示す工程断面図
【図３】本発明の実施の形態３における基板の接続構造
の製造方法を示す工程断面図
【符号の説明】
１０１，２０１，３０１ 絶縁性基材 １０２，２０２，３０２ 貫通ビアホール １０３，２０３，３０３ 導電性材料 １０４，２０４，３０４ 導電性層 １０５ 銅と合金化する金属 １０６，２０６，３０６ 反応層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 葉山 雅昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 安保 武雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 4E351 AA03 BB01 CC11 DD04 DD05 DD08 DD12 DD21 DD58 GG02 GG08 5E317 AA24 BB02 BB11 BB12 BB14 BB18 CC25 CD21 CD32 GG03 GG11 5E343 AA02 BB06 BB16 BB24 BB25 BB52 BB67 BB72 DD03 DD54 EE42 ER31 GG02

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基材に一方の面から他方の面に貫
    通した穴が設けられ、穴には導電性材料が充填されてお
    り、絶縁性基材の少なくとも導電性材料が充填された穴
    の両面に導電性層が形成されており、充填された導電性
    材料の少なくとも１つの構成材料と前記導電性層の構成
    材料の少なくとも１つとが合金化したことを特徴とする
    基板の接続構造。
  2. 【請求項２】 絶縁性基材に一方の面から他方の面に貫
    通した穴が設けられ、穴には導電性材料が充填されてお
    り、絶縁性基材の少なくとも導電性材料が充填された穴
    の両面に導電性層が形成されており、少なくとも充填さ
    れた導電性材料の１部が合金化していることを特徴とす
    る基板の接続構造。
  3. 【請求項３】 絶縁性基材に一方の面から他方の面に貫
    通した穴が設けられ、穴には導電性材料が充填されてお
    り、絶縁性基材の少なくとも導電性材料が充填された穴
    の両面に導電性層が形成されており、充填された導電性
    材料の少なくとも１つの構成材料と前記導電性層の構成
    材料の少なくとも１つが合金化し、且つ充填された導電
    性材料の少なくとも１部が合金化していることを特徴と
    する基板の接続構造。
  4. 【請求項４】 合金が導電性層もしくは導電性材料の銅
    を含むことを特徴とする請求項１〜３のいずれかに記載
    の基板の接続構造。
  5. 【請求項５】 導電性層が銅もしくは銅を含む金属で構
    成されており、穴に充填された導電性材料を構成する材
    料の少なくとも１つが導電性層の銅と合金化したことを
    特徴とする請求項１〜３のいずれかに記載の基板の接続
    構造。
  6. 【請求項６】 穴に充填された導電性材料が銅もしくは
    銅を含む金属で構成されており、導電性層の構成材料の
    少なくとも１つが穴に充填された導電性材料の銅と合金
    化したことを特徴とする請求項１〜３のいずれかに記載
    の基板の接続構造。
  7. 【請求項７】 穴に充填された導電性材料が銅もしくは
    銅を含む金属で構成されており、銅を５０％含んでお
    り、導電性層の構成材料の少なくとも１つが穴に充填さ
    れた導電性材料の銅と合金化したことを特徴とする請求
    項１〜３のいずれかに記載の基板の接続構造。
  8. 【請求項８】 絶縁性基材に一方の面から他方の面に貫
    通した穴を形成する工程と、穴に導電性材料を充填する
    工程と、絶縁性基材の少なくとも導電性材料が充填され
    た穴の両面に導電性層が形成する工程と、充填された導
    電性材料の少なくとも１つの構成材料と前記導電性層の
    構成材料の少なくとも１つを合金化する工程とを含むこ
    とを特徴とする基板の接続構造の製造方法。
  9. 【請求項９】 前記導電性層の銅と合金化する導電性材
    料を構成する材料が金属であり、該金属を単体もしくは
    合金で粒状に穴に充填する導電性材料に混入したことを
    特徴とする請求項８記載の基板の接続構造の製造方法。
  10. 【請求項１０】 前記穴に充填された導電性材料の銅も
    しくは銅を含む金属と合金化する金属を、導電性層表面
    に単体もしくは合金を粒状に被着したことを特徴とする
    請求項８記載の基板の接続構造の製造方法。
  11. 【請求項１１】 穴に充填された導電性材料が、銅もし
    くは銅を含む金属と銅と合金化する金属とを含んで構成
    されており、前記穴において銅の少なくとも一部が合金
    化したことを特徴とする請求項８記載の基板の接続構造
    の製造方法。
  12. 【請求項１２】 導電性層もしくは導電性材料の銅と合
    金化する材料が銅より低融点である金属であることを特
    徴とする請求項８記載の基板の接続構造の製造方法。
  13. 【請求項１３】 穴の両面への導電性層の形成が絶縁性
    基材に導電性層をプレスすることによって行い、且つプ
    レスによって充填された導電性材料を圧縮することによ
    って充填された導電性材料の少なくとも１つの構成材料
    と前記導電性層の構成材料の少なくとも１つを合金化す
    ることを特徴とする請求項８記載の基板の接続構造の製
    造方法。
  14. 【請求項１４】 穴の両面への導電性層の形成が絶縁性
    基材に導電性層を加熱プレスすることによって行い、且
    つプレスによって充填された導電性材料を圧縮と同時に
    加熱することによって充填された導電性材料の少なくと
    も１つの構成材料と前記導電性層の構成材料の少なくと
    も１つを合金化する事を特徴とする請求項８記載の基板
    の接続構造の製造方法。
  15. 【請求項１５】 銅および銅を含む金属と合金化する金
    属が前記加熱プレス温度より低い温度で溶融する金属で
    あることを特徴とする請求項１３記載の基板の接続構造
    の製造方法。
  16. 【請求項１６】 銅および銅を含む金属と合金化する金
    属が錫、亜鉛、銀、パラジュウム、インジュウム、ビス
    マスのいずれかを含んでいることを特徴とする請求項１
    ４記載の基板の接続構造の製造方法。
JP2001006024A 2001-01-15 2001-01-15 基板の接続構造とその製造方法 Pending JP2002217510A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001006024A JP2002217510A (ja) 2001-01-15 2001-01-15 基板の接続構造とその製造方法
PCT/JP2002/000134 WO2002056651A1 (fr) 2001-01-15 2002-01-11 Carte de circuit imprime et sa production
EP02729553A EP1278404B1 (en) 2001-01-15 2002-01-11 Circuit board and production method thereof
DE60225508T DE60225508T2 (de) 2001-01-15 2002-01-11 Leiterplatte und verfahren zu ihrer herstellung
US10/203,970 US7423222B2 (en) 2001-01-15 2002-01-11 Circuit board and method of manufacturing the same
CN02800069.2A CN1287647C (zh) 2001-01-15 2002-01-11 电路板及其制造方法
US10/864,382 US20040221449A1 (en) 2001-01-15 2004-06-10 Circuit board and method of manufacturing the same
US12/461,320 US20100025099A1 (en) 2001-01-15 2009-08-07 Circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001006024A JP2002217510A (ja) 2001-01-15 2001-01-15 基板の接続構造とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008034159A Division JP2008160150A (ja) 2008-02-15 2008-02-15 基板の製造方法

Publications (1)

Publication Number Publication Date
JP2002217510A true JP2002217510A (ja) 2002-08-02

Family

ID=18873980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001006024A Pending JP2002217510A (ja) 2001-01-15 2001-01-15 基板の接続構造とその製造方法

Country Status (6)

Country Link
US (3) US7423222B2 (ja)
EP (1) EP1278404B1 (ja)
JP (1) JP2002217510A (ja)
CN (1) CN1287647C (ja)
DE (1) DE60225508T2 (ja)
WO (1) WO2002056651A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269706A (ja) * 2005-03-24 2006-10-05 Furukawa Circuit Foil Kk 積層回路基板とその製造方法
JP2007042696A (ja) * 2005-08-01 2007-02-15 Furukawa Circuit Foil Kk 積層回路基板
JP2007042695A (ja) * 2005-08-01 2007-02-15 Furukawa Circuit Foil Kk 積層回路基板
JP2007266183A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 多層配線基板およびその作製方法
JP2008160150A (ja) * 2008-02-15 2008-07-10 Matsushita Electric Ind Co Ltd 基板の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
JP5250582B2 (ja) * 2010-04-22 2013-07-31 有限会社 ナプラ 充填用基材及びそれを用いた充填方法
US8491315B1 (en) * 2011-11-29 2013-07-23 Plastronics Socket Partners, Ltd. Micro via adapter socket
KR101370119B1 (ko) 2011-12-13 2014-03-04 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 엘라스토머 접착
US20140008104A1 (en) * 2012-02-08 2014-01-09 Panasonic Corporation Resistance-formed substrate and method for manufacturing same
US10402232B2 (en) * 2013-02-11 2019-09-03 Wind River Systems, Inc. Method and system for deterministic multicore execution
CN103596362B (zh) * 2013-11-08 2016-08-31 溧阳市江大技术转移中心有限公司 一种具有交错间隔的合金柱的印刷电路板
CN113311959B (zh) * 2021-05-18 2023-01-17 维沃移动通信有限公司 显示组件及电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1506450A (en) * 1974-09-18 1978-04-05 Siemens Ag Pastes for the production of thick-film conductor paths
US4663497A (en) * 1982-05-05 1987-05-05 Hughes Aircraft Company High density printed wiring board
US4788766A (en) * 1987-05-20 1988-12-06 Loral Corporation Method of fabricating a multilayer circuit board assembly
US5185502A (en) * 1989-12-01 1993-02-09 Cray Research, Inc. High power, high density interconnect apparatus for integrated circuits
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
JP3350949B2 (ja) * 1992-02-20 2002-11-25 株式会社村田製作所 導電性ペースト
TW222736B (ja) * 1992-06-05 1994-04-21 Matsushita Electric Ind Co Ltd
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3094754B2 (ja) * 1993-10-20 2000-10-03 松下電器産業株式会社 プリント配線板およびその製造方法
CA2154409C (en) * 1994-07-22 1999-12-14 Yuzo Shimada Connecting member and a connecting method using the same
US5742419A (en) * 1995-11-07 1998-04-21 The Board Of Trustees Of The Leland Stanford Junior Universtiy Miniature scanning confocal microscope
US5907425A (en) * 1995-12-19 1999-05-25 The Board Of Trustees Of The Leland Stanford Junior University Miniature scanning confocal microscope
US6077415A (en) * 1998-07-30 2000-06-20 Moltech Invent S.A. Multi-layer non-carbon metal-based anodes for aluminum production cells and method
JPH11251703A (ja) * 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
US6479763B1 (en) * 1998-08-28 2002-11-12 Matsushita Electric Industrial Co., Ltd. Conductive paste, conductive structure using the same, electronic part, module, circuit board, method for electrical connection, method for manufacturing circuit board, and method for manufacturing ceramic electronic part
JP3119630B2 (ja) * 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
JP2000258699A (ja) * 1999-03-05 2000-09-22 Olympus Optical Co Ltd 直視型共焦点光学系
JP3980801B2 (ja) * 1999-09-16 2007-09-26 株式会社東芝 三次元構造体およびその製造方法
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
JP3473601B2 (ja) 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
US6713688B2 (en) * 2000-12-27 2004-03-30 Matsushita Electric Industrial Co., Ltd. Circuit board and its manufacture method
JP2003101184A (ja) * 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板およびその製造方法
US7252634B2 (en) * 2002-11-05 2007-08-07 Pentax Corporation Confocal probe having scanning mirrors mounted to a transparent substrate in an optical path of the probe

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269706A (ja) * 2005-03-24 2006-10-05 Furukawa Circuit Foil Kk 積層回路基板とその製造方法
JP4593331B2 (ja) * 2005-03-24 2010-12-08 古河電気工業株式会社 積層回路基板とその製造方法
JP2007042696A (ja) * 2005-08-01 2007-02-15 Furukawa Circuit Foil Kk 積層回路基板
JP2007042695A (ja) * 2005-08-01 2007-02-15 Furukawa Circuit Foil Kk 積層回路基板
JP4609849B2 (ja) * 2005-08-01 2011-01-12 古河電気工業株式会社 積層回路基板
JP4609850B2 (ja) * 2005-08-01 2011-01-12 古河電気工業株式会社 積層回路基板
KR101173444B1 (ko) * 2005-08-01 2012-08-16 후루카와 덴키 고교 가부시키가이샤 적층 회로 기판
JP2007266183A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 多層配線基板およびその作製方法
JP2008160150A (ja) * 2008-02-15 2008-07-10 Matsushita Electric Ind Co Ltd 基板の製造方法

Also Published As

Publication number Publication date
DE60225508T2 (de) 2008-06-19
US20100025099A1 (en) 2010-02-04
EP1278404A1 (en) 2003-01-22
CN1456031A (zh) 2003-11-12
DE60225508D1 (de) 2008-04-24
US20030039811A1 (en) 2003-02-27
US20040221449A1 (en) 2004-11-11
CN1287647C (zh) 2006-11-29
EP1278404A4 (en) 2005-07-20
WO2002056651A1 (fr) 2002-07-18
US7423222B2 (en) 2008-09-09
EP1278404B1 (en) 2008-03-12

Similar Documents

Publication Publication Date Title
US20100025099A1 (en) Circuit board and method of manufacturing the same
JP4123998B2 (ja) 電子回路装置およびその製造方法
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US8152953B2 (en) Method of making printed wiring board and method of making printed circuit board unit
US7943001B2 (en) Process for producing multilayer board
JP2001237512A (ja) 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
JP2001332828A (ja) 両面回路基板およびそれを用いた多層配線基板
JP3398319B2 (ja) 半導体装置及びその製造方法
JP2003086944A (ja) 多層配線回路基板の製造方法
JPH10303561A (ja) 多層配線基板及びその製造方法
JP4389756B2 (ja) 多層フレキシブルプリント配線板の製造方法
CN201336772Y (zh) 多层布线板
US8334465B2 (en) Wafer of circuit board and joining structure of wafer or circuit board
JP2008160150A (ja) 基板の製造方法
JP2003069198A (ja) 一括電気接続用シート
JP3065569B2 (ja) プリント回路基板の製造方法
JP4711757B2 (ja) 配線基板
JP2003133474A (ja) 電子装置の実装構造
JP4389750B2 (ja) フレキシブルプリント配線板の製造方法
JPH10233581A (ja) 金属ベース多層回路基板
JPH08316641A (ja) 一括接続法による多層配線基板
JP2006297602A (ja) 回路形成用材料と、この回路形成用材料を用いた回路基板及びその製造方法
JP6476562B2 (ja) 配線基板および配線基板の製造方法
JP2002151839A (ja) 両面回路基板の製造方法および多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050909

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080304

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080404