JP2007042695A - 積層回路基板 - Google Patents

積層回路基板 Download PDF

Info

Publication number
JP2007042695A
JP2007042695A JP2005222313A JP2005222313A JP2007042695A JP 2007042695 A JP2007042695 A JP 2007042695A JP 2005222313 A JP2005222313 A JP 2005222313A JP 2005222313 A JP2005222313 A JP 2005222313A JP 2007042695 A JP2007042695 A JP 2007042695A
Authority
JP
Japan
Prior art keywords
foil
circuit board
copper foil
conductive paste
roughened
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005222313A
Other languages
English (en)
Other versions
JP4609849B2 (ja
Inventor
Yuji Suzuki
裕二 鈴木
Yuuki Kikuchi
勇貴 菊池
Satoru Zama
悟 座間
Yoshihiko Saito
嘉彦 斉藤
Koji Kondo
宏司 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Furukawa Circuit Foil Co Ltd
Denso Corp
Original Assignee
Furukawa Electric Co Ltd
Furukawa Circuit Foil Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Furukawa Circuit Foil Co Ltd, Denso Corp filed Critical Furukawa Electric Co Ltd
Priority to JP2005222313A priority Critical patent/JP4609849B2/ja
Publication of JP2007042695A publication Critical patent/JP2007042695A/ja
Application granted granted Critical
Publication of JP4609849B2 publication Critical patent/JP4609849B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 錫と銀からなる導電性ペーストを使用した積層回路基板において、銅箔と低融点金属を含む導電性ペーストとの界面にボイド、亀裂が発生せず、接続信頼性の高い積層回路基板を提供する。
【解決手段】 本発明の積層回路基板は、銅箔または銅合金箔の少なくとも片面の表面粗さが0.1μm〜5μmの元箔上に、平均付着量が150mg/dm以下で表面粗さが0.3〜10μmの突起物からなる粗化処理層が形成された粗化処理銅箔の該粗化処理層上に、平均粒径が0.1〜10ミクロン径であり20〜80質量%を占める錫と銀からなる金属粒子を穿設した貫通孔に充填した熱可塑性樹脂基板とを積層したものである。
【選択図】 なし

Description

本発明は、積層回路基板(多層プリント配線板)において、表裏に設けられた配線の導通を導電性組成物(導電性ペースト)によって行う積層回路基板に関するものである。
従来の積層回路基板には、多層配線基板用基材を多層に積層後、絶縁層にスルーホールを開口し、該スルーホールの内周面をめっき処理しためっき層によって層間導通を取るスルーホールめっき法によるものがある。該スルーホールめっき法による積層回路基板は、各層の回路を低く安定した接続抵抗で接続できる利点をもつが、工程が複雑で、工数も多いため、コストが高くなり、積層回路基板の用途を制限する要因となっている。
また、スルーホールめっき法による積層回路基板では、スルーホールの直上には部品を実装できず、配線の自由度が低いと云う欠点もある。
この欠点を解消するために、スルーホールめっき法による積層回路基板において、実装部品の配置位置を避けるように、スルーホールを基板表面に対して傾斜させて形成する手法も採用されている。
また近年、スルーホールめっき法に代わる層間接続法として、スルーホールに導電性ペーストを充填したIVH(Interstitial Via Hole)による積層回路基板が実用化されている。この導電性ペーストを用いた積層回路基板は、スルーホールめっき法によるものに比して製造工程が簡素化され、低コスト化を図ることができる。
しかしながら現代ではさらなる工程の短縮などの要求から、一括プレスにより積層回路基板の製造方法も開発されており、この製造方法においても導電性ペーストが用いられている。
導電性ペーストを使用した多層配線基板としては、株式会社デンソーのPALAP基板が知られている(特許文献1参照)。この工法では、錫と銀からなる金属粒子を、熱可塑性樹脂に形成した貫通孔に錫20〜80質量%になるように充填し、層間接続時の加熱により、より高い融点をもつ導電性組成物を形成することを特徴としている。
特許第3473601号公報
しかしながら、錫粒子を含有した導電性ペーストを使用してプレスにより積層回路基板を成形する場合、銅箔表面に銅と錫との拡散層が生成し、銅箔と導電性ペーストとの界面にボイドまたは亀裂が発生し、銅箔と導電性ペーストとの接続部に不具合が発生し、接続信頼性が損なわれる問題が発生することがある。
本発明は、錫と銀を含む導電性ペーストを使用した積層回路基板において、銅箔と、錫と銀からなる導電性ペーストとの界面にボイドが発生せず、接続信頼性の高い積層回路基板を提供することを目的とする。
本発明の積層回路基板は、表面粗さが0.1μm〜5μmの元箔表面上に平均付着量が150mg/dmの粗化粒子からなる突起物を付着させて表面粗さを0.3〜10μmの粗化処理層を形成した表面粗化銅箔と、平均粒径が0.1〜10μmの錫が20〜80質量%で残部が銀からなる低融点導電性ペーストを穿設した貫通孔に充填した熱可塑性樹脂基板と、を積層したことを特徴とする積層回路基板である。
前記表面処理銅箔と前記熱可塑性樹脂基板に設けた前記貫通孔に充填の低融点導電性ペーストとの電気的接続を、前記表面処理銅箔と前記熱可塑性樹脂基板とを加熱積層時の熱によって前記貫通孔に充填した低融点導電性ペーストを溶融して、前記表面処理銅箔に形成した粗化処理層と電気的に接続すると良い。
前記元箔上に形成する前記粗化処理層は、導電性ペーストから加熱積層時粗化処理層に拡散する錫原子数に対し、粗化処理層の銅付着原子数が4倍以下であり表面粗さが0.3〜10μmの突起物で形成することが望ましい。
また、前記元箔の銅箔または銅合金箔は電解銅箔であることが好ましく、該電解銅箔の表面処理を行う面の粗さが2μm以下で、粒状結晶で構成されていることが更に好ましい。
本発明は、錫と銀からなる導電性ペーストを使用した積層回路基板において、銅箔と低融点金属を含む導電性ペーストとの界面にボイドが発生せず、接続信頼性の高い積層回路基板を提供することができる。
本発明は、元箔(銅箔または銅合金箔。以下特に区別する必要がないときは単に元箔という)表面に特定の形状と分布を示す突起状粗化粒子を付着した表面処理銅箔と、絶縁基板に穿設した貫通孔に錫と銀からなる導電性ペーストを充填した絶縁基板とを積層し、該積層基板を更に複数枚積層して構成した積層回路基板である。
本発明で用いる表面処理銅箔は、吸湿性が著しく低いために誘電特性の変化が少なく半田付けに耐えられる耐熱性を有する液晶ポリマーフィルム、ポリエーテルエーテルケトン系樹脂フィルムと張り合わせた際、密着強度が大きく、ファインパターン化が可能で、元箔と前記導電性ペーストとの界面においてボイドが発生するようなことのない表面処理銅箔である。
本発明で用いる絶縁基板としては、特に、エポキシ樹脂・ポリイミドフィルム・液晶ポリマーを50%以上含む組成物からなるフィルムが適している。
本発明者等は、銅箔表面と錫と銀からなる導電性ペーストとの界面におけるボイド発生の原因につき鋭意研究し、導電性ペーストの金属粒子径に対し、ボイド発生が、錫が表面処理銅箔の粗化処理層に拡散する時に発生することを突き止めた。すなわち、ボイド発生は、拡散する錫の量と粗化処理層に拡散する厚み(深さ)に依存することを解明し、元箔表面の表面粗さ、表面に付着する粗化粒子の付着量、導電性ペーストを設ける粗化表面の表面粗さにつき、ボイド発生の有無、亀裂発生の有無、絶縁基板との接着性、さらに粗化粒子の形状を検討し、本発明に至った。
本発明は、元箔の少なくとも片面の表面粗さが0.1μm〜5μmの元箔表面上に、粗化処理において平均付着量が150mg/dmの粗化粒子からなる突起物を付着させ、少なくとも導電性ペーストと接合する部分の表面粗さが、0.3〜10μmであり、錫と銀とからなる導電性ペーストを使用しても表面処理銅箔と導電性ペーストとの境界においてボイドや亀裂が発生しない表面処理銅箔を使用した積層回路基板である。
本発明では、元箔は、電解もしくは圧延によって製造された銅箔である。その銅箔の厚さは1μm〜200μmであり、少なくとも片面の表面粗さが、Rz:0.1μm〜5μmの銅もしくは銅合金箔である。銅箔の厚みについては、厚さが1μm以下の元箔に対し、その表面上に粗化処理を施すことは非常に難しく、また、実用性を考慮すると、例えば高周波プリント配線板用に使用する元箔としては、200μm以上の箔は現実的でないと考えられるためである。
元箔の表面粗さを、Rz:0.1μm〜5μmに規定するのは、Rzが0.1μm以下の箔は、現実的に製造も困難であり、もし製造できたとしても製造コストがかかることから現実的に不適であり、また、Rz:5.0μm以上の元箔を使用してもよいが、高周波特性及びファインパターン化を考えると5.0μm以下であることが好ましく、その表面粗さが2μm以下であると更に好ましい。また、この元箔は、導電性ペーストを使用し積層回路基板を形成する際、高温におけるプレス工程がはいるため元箔に柔軟性がないとプレス時に破断が生じる可能性があるため元箔には柔軟性が要求される。
元箔に柔軟性を付与するためには粒状晶で構成されている電解銅箔が好ましい。特に、粒状結晶のサイズは平均0.3μm以上が好ましく、1μm以上の結晶サイズのものが銅箔断面の10%以上を占めているものが特に好ましい。
本発明においては、元箔に表面粗化処理を行う。元箔表面の表面粗化処理は、元箔の表面に粗化粒子を付着させ、その少なくとも片面の表面粗さがRz:0.3〜10.0μmになるように粗化を施す。このように規定する理由は、粗化処理による表面粗さRzが0.3μm未満では、ピール強度が低いためその目的を果たす表面処理銅箔としては満足でなく、また、Rz:10.0μmより大きいと、高周波特性が低下し、また、ファインパターン化にも不向きとなるためである。
高周波特性・ファインパターン化を考慮すると表面粗さは3μm以下にすることが好ましい。
また、上述したように、本発明の元箔上に施す表面粗化処理において付着させる銅もしくは銅合金の付着量によっては、導電性ペーストに含まれる錫元素が粗化粒子に拡散し、粗化処理層の厚さ及び銅と錫の化合物の性質によってはボイドまたは亀裂の発生が見られたり見られなかったりする。
銅箔と導電性ペースト層との界面に発生するボイドまたは亀裂を防止するためには、拡散可能な錫の原子個数に対し、粗化粒子を構成している銅原子個数が、4倍以下であることが好ましい。ただし、現実に導電性ペーストを使用する場合、抵抗値を上げる錫を多く添加することはあまり好ましいことではない。そのため、拡散する錫の原子個数も少なくしたい。
このような観点から本発明は、元箔上に付着させる銅もしくは銅合金の量を1mg/dm〜150mg/dmの範囲とすることが好ましい。付着量が1mg/dm未満ではピール強度が低いためその目的を果たす表面処理銅箔としては満足でなく、また150mg/dmより多いと拡散可能な錫の原子個数も多く存在させることになり、そのような量は導電性ペーストの抵抗値を大きくすることとなり、あまり好ましくないからである。
なお、上述したように粗化粒子層に拡散する錫の原子個数に対し粗化粒子層を構成する銅原子個数が4倍以下であれば亀裂・ボイドの発生が抑えられることから粗化付着量を150mg/dm以上としてもボイド・亀裂を抑制することはできる。したがって、導電性ペーストの抵抗増加を無視し、ピール強度に重点をおく場合は、拡散できる錫の原子個数に対し粗化銅原子個数が4倍以下にするならば亀裂・ボイドを抑制した表面処理銅箔とすることは可能である。
本発明で採用する錫と銀からなる導電性ペーストは、各々の平均金属粒径が0.1μm〜10μmであり、錫の含有量が20〜80質量%であるものを用いることが、積層回路基板用として特に好ましい。金属粒径が大きいと、穿設した貫通孔に充填しにくくなり、表面処理銅箔との加熱接合時に錫と銅との化合物層が均一に形成されにくくなるからである。
本発明の表面処理銅箔は、導電性ペーストによる亀裂・ボイドの影響を抑えるために粗化処理による付着金属量を絶縁樹脂との接着強度を充分持たせる量より少なく付着することになる。そのため、絶縁樹脂との密着性を上げるために最適な粗化形状が要求される。
元箔表面に形成される突起物の高さについては、0.3μm以下では、高さが低いためピール強度を上げる効果が得られず、また、10μm以上では、高周波特性が低下するうえにファインパターン化に不向きとなる。
本発明の基板複合材を構成する表面処理箔の突起物を形成する粗化粒子は、Cu又はCuとMoの合金粒子、あるいはCuとNi、Co、Fe、Cr、V及びWの群から選ばれる少なくとも1種の元素を含んでいるものである。
Cu粒子又はCuとMoの合金粒子で所望の突起物は得られるが、Cu粒子又はCuとMoの合金粒子にNi、Co、Fe、Cr、V及びWの群から選ばれる少なくとも1種の元素を含んでいる2種類以上の合金粗化粒子で形成された突起物は更に均一性のある突起物を形成できるためより効果的である。これらの突起物を形成する粗化粒子は、化学結合を絶縁樹脂と行うため、ピール強度を増大させると考えられる。樹脂種にもよるが、ピール強度を化学結合で増大させる粒子としてはCu−Mo合金、Cu−Ni合金、Cu−Co合金、Cu−Fe合金、Cu−Cr合金、Cu−Mo−Ni合金、Cu−Mo−Cr合金、Cu−Mo−Co合金、Cu−Mo−Fe合金などがある。
前記突起物を形成する合金粒子として含まれるMo、Ni、Co、Fe、Cr、V及びWの群から選ばれる少なくとも1種の元素は、Cuに対し0.01ppm〜20%を占めることが好ましい。存在量が20%を越える合金組成では、後工程で回路パターンをエッチングする際に、溶解しにくくなるためである。
更に、均一な突起物を得るために、粗化処理時の各種電解液の選択、電流密度、液温、処理時間を最適にすることが望ましい。
また、突起物を設けた表面に、粉落ち性・耐塩酸性・耐熱性・導電性を向上させることを目的にNi、Ni合金、Zn、Zn合金、Agの群から選ばれる少なくとも1種の金属めっき層を設けると良い。更に、突起物を設けなかった方の表面にも耐塩酸性・耐熱性・導電性を向上させることを目的にNi、Ni合金、Zn、Zn合金、Agの少なくとも1種の金属めっき層を付着させると良い。これらの目的を果たすためには、付着金属量として0.05mg/dm以上、10mg/dm以下であることが望ましい。
特に液晶ポリマー樹脂等におけるNi金属またはNi合金は、ピール強度を高める効果がある。
上記構成からなる表面処理銅箔上にCrおよび/またはクロメート被膜を形成させ防錆処理を行い、又は、必要に応じシランカップリング処理または防錆処理+シランカップリングを施す。
以下、本発明を実施形態に基づいて更に詳しく説明するが、本発明はこれらに限定されるものではない。
元箔1
厚さ:12μmで、マット面粗度:Rz=0.86μmの未処理電解銅箔、及び未処理圧延銅箔(元箔)を用意した。
元箔2
厚さ:12μmで、マット面粗度:Rz=1.24μmの未処理電解銅箔を用意した。
元箔3
厚さ:12μmで、マット面粗度:Rz=1.56μmの未処理電解銅箔を用意した。
上記元箔1〜3を、下記電気めっきA〜Cの液組成・浴温度・電流条件範囲内にて、めっき浴1→めっき浴2の順番で少なくとも1回のめっき(粗化処理)を行い、更にその粗化処理面に、Niめっき(0.3mg/dm)亜鉛めっき(0.1mg/dm)を施し、その上にクロメート処理を施した。
(実施例1〜7)
電気めっきA
めっき浴1
硫酸銅(Cu金属として) 1〜10g/dm
硫酸 30〜100g/dm
モリブデン酸アンモニウム(Mo金属として) 0.1〜5.0g/dm
電流密度 10〜60A/dm
通電時間 1秒〜20秒
浴温 20〜60℃
めっき浴2
硫酸銅(Cu金属として) 20〜70g/dm
硫酸 30〜100g/dm
電流密度 5〜45A/dm
通電時間 1秒〜25秒
浴温 20℃〜60℃
電気めっきB
めっき浴1
硫酸銅(Cu金属として) 1〜50g/dm
硫酸ニッケル(Ni金属として) 3〜25g/dm
メタパナジン酸アンモニウム(V金属として) 0.1〜15g/dm
pH 1.0〜4.5
電流密度 10〜60A/dm
通電時間 5秒〜20秒
浴温 20℃〜60℃
めっき浴2
硫酸銅(Cu金属として) 10〜70g/dm
硫酸 30〜120g/dm
電流密度 20〜50A/dm
通電時間 5秒〜25秒
浴温 20℃〜65℃
電気めっきC
めっき浴1
硫酸銅(Cu金属として) 1〜50/dm
硫酸コバルト(Co金属として) 1〜50g/dm
モリブデン酸アンモニウム(Mo金属として) 0.1〜10g/dm
pH 0.5〜4.0
電流密度 10〜60A/dm
通電時間 5秒〜25秒
浴温 20℃〜60℃
めっき浴2
硫酸銅(Cu金属として) 10〜70g/dm
硫酸 30〜120g/dm
電流密度 5〜60A/dm
通電時間 1秒〜20秒
浴温 20℃〜65℃
(比較例1〜7)
上記元箔1〜3を、下記電気めっきD〜Fの液組成・浴温度・電流条件範囲内にて、めっき浴3→めっき浴4の順番で少なくとも1回のめっき(粗化処理)を行い、表1に示す表面形状を得た。
更に、その粗化処理面に、Niめっき(0.3mg/dm)亜鉛めっき(0.1mg/dm)を施し、その上にクロメート処理を施した。
電気めっきD
めっき浴3
硫酸銅(Cu金属として) 1〜10g/dm
硫酸 30〜100g/dm
モリブデン酸アンモニウム(Mo金属として) 0.1〜5.0g/dm
電流密度 10〜60A/dm
通電時間 15秒〜60秒
浴温 20〜60℃
めっき浴4
硫酸銅(Cu金属として) 20〜70g/dm
硫酸 30〜120g/dm
電流密度 3A/dm
通電時間 2分以上(表面粗さにおいて時間を変更)
浴温 15℃
電気めっきE
めっき浴3
硫酸銅(Cu金属として) 1〜50g/dm
硫酸ニッケル(Ni金属として) 3〜25g/dm
メタパナジン酸アンモニウム(V金属として) 0.1〜15g/dm
pH 1.0〜4.5
電流密度 10〜60A/dm
通電時間 15秒〜60秒
浴温 20℃〜60℃
めっき浴4
硫酸銅(Cu金属として) 20〜70g/dm
硫酸 30〜120g/dm
電流密度 3A/dm
通電時間 2分以上(表面粗さにおいて時間を変更)
浴温 15℃
電気めっきF
めっき浴3
硫酸銅(Cu金属として) 1〜50/dm
硫酸コバルト(Co金属として) 1〜50g/dm
モリブデン酸アンモニウム(Mo金属として) 0.1〜10g/dm
pH 0.5〜4.0
電流密度 10〜60A/dm
通電時間 15秒〜60秒
浴温 20℃〜60℃
めっき浴4
硫酸銅(Cu金属として) 20〜70g/dm
硫酸 30〜120g/dm
電流密度 3A/dm
通電時間 2分以上(表面粗さにおいて時間を変更)
浴温 15℃
実施例1〜7、比較例1〜7の電気めっきによる粗化処理による粒子の付着量、粗化処理面の表面粗さ、表1に示す。
表面処理銅箔のピール強度の評価
実施例及び比較例で作成した表面処理銅箔に、液晶ポリマーフィルム1(以下フィルム1という)ポリエーテルエーテルケトンフィルム(以下フィルム2という)を下記ラミネート方法で貼り付け、ピール強度を測定した。
液晶ポリマーフィルムと表面処理銅箔のラミネート方法
表面処理銅箔と液晶ポリマーフィルム1を積層し、280℃で一定圧力をかけ、10分間保持した後冷却し、基板用複合材とした。
ポリエーテルエーテルケトンフィルムと表面処理銅箔のラミネート方法
表面処理銅箔とポリエーテルエーテルケトンフィルムを積層し、205℃で一定圧力をかけ、10分間保持した後冷却し、基板用複合材とした。
この様にして作成した表面処理箔とフィルムとの基板複合材(銅張積層)のピール強度を測定した。ピール強度の測定は、JIS・C6471に準じ、180度方向に引き剥がして行い、その結果を表1に示す。
導電性ペーストと銅箔界面におけるボイド発生の確認方法
ボイド発生の確認方法は次のとおりである。
即ち、熱可塑性樹脂の表面に、50μm厚になるように導電性ペーストを塗布した。導電性ペーストは、平均粒径5μmの錫粒子と平均粒径1μmの銀粒子各300gを、有機溶剤であるテルピネオール60gを添加したうえ、ミキサーによって混練しペースト化した。なお、導電性ペーストの充填後、140℃〜160℃にてテルピネオールを乾燥した。次に、銅箔を導電性ペーストに2〜10MPaの圧力で押しつけながら、280℃にて加熱処理を行い、金属粒子を焼結一体化し、銅箔との接合をおこなった。その後、導電性ペーストと銅箔との断面を観察し、ボイド及び亀裂の発生状況を確認した。結果を表1に示す。
Figure 2007042695
本発明の積層回路基板を構成する表面処理銅箔は、従来の銅箔と比較し粗化付着量を少なくし、表面粗さを小さくしながら従来の銅箔と同等のピール強度を有し、熱可塑性基板との接着強度が充分であり、また表面粗化処理が均一になされていることでファインパターン化にも適し、粗化粒子付着量を低減することで錫と銀を含有する導電性ペーストの抵抗値を下げることなく、かつ、粗化粒子と元箔界面(境界近辺)に発生するボイドまたは亀裂がない積層回路基板を提供することができ、種々の電子機器製品その他様々な分野の製品に利用することができる。

Claims (5)

  1. 表面粗さが0.1μm〜5μmの元箔表面上に平均付着量が150mg/dmの粗化粒子からなる突起物を付着させて表面粗さを0.3〜10μmの粗化処理層を形成した表面粗化銅箔と、平均粒径が0.1〜10μmの錫が20〜80質量%で残部が銀からなる低融点導電性ペーストを穿設した貫通孔に充填した熱可塑性樹脂基板と、を積層したことを特徴とする積層回路基板。
  2. 前記表面処理銅箔と前記熱可塑性樹脂基板との加熱積層による熱により前記貫通孔に充填した低融点導電性ペーストを溶融して、前記表面処理銅箔に形成した粗化処理層との間で電気的に接続することを特徴とする請求項1に記載の積層回路基板。
  3. 前記元箔上に形成の前記粗化処理層は、導電性ペーストから加熱積層時粗化処理層に拡散する錫原子数に対し、粗化処理層の銅付着原子数が4倍以下であり表面粗さが0.3〜10μmの突起物で形成されていることを特徴とする請求項1または2に記載の積層回路基板。
  4. 前記元箔は電解銅箔または電解銅合金箔であることを特徴とする請求項1乃至3のいずれかに記載の積層回路基板。
  5. 前記電解銅箔からなる元箔が、少なくとも表面処理を行う面の粗さが2μm以下であり、粒状結晶で構成されていることを特徴とする請求項1乃至4のいずれかに記載の積層回路基板。
JP2005222313A 2005-08-01 2005-08-01 積層回路基板 Expired - Fee Related JP4609849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005222313A JP4609849B2 (ja) 2005-08-01 2005-08-01 積層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005222313A JP4609849B2 (ja) 2005-08-01 2005-08-01 積層回路基板

Publications (2)

Publication Number Publication Date
JP2007042695A true JP2007042695A (ja) 2007-02-15
JP4609849B2 JP4609849B2 (ja) 2011-01-12

Family

ID=37800433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005222313A Expired - Fee Related JP4609849B2 (ja) 2005-08-01 2005-08-01 積層回路基板

Country Status (1)

Country Link
JP (1) JP4609849B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158910A (ja) * 2007-12-27 2009-07-16 Samsung Electro Mech Co Ltd 発光ダイオードユニット

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024328A (ja) * 1999-07-05 2001-01-26 Asahi Chem Ind Co Ltd 多層配線板
JP2002217510A (ja) * 2001-01-15 2002-08-02 Matsushita Electric Ind Co Ltd 基板の接続構造とその製造方法
JP2003110243A (ja) * 2000-12-26 2003-04-11 Denso Corp プリント基板およびその製造方法
JP2003152333A (ja) * 2001-11-12 2003-05-23 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JP2004152904A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP2005129727A (ja) * 2003-10-23 2005-05-19 Sony Corp 多層配線基板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024328A (ja) * 1999-07-05 2001-01-26 Asahi Chem Ind Co Ltd 多層配線板
JP2003110243A (ja) * 2000-12-26 2003-04-11 Denso Corp プリント基板およびその製造方法
JP2002217510A (ja) * 2001-01-15 2002-08-02 Matsushita Electric Ind Co Ltd 基板の接続構造とその製造方法
JP2003152333A (ja) * 2001-11-12 2003-05-23 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JP2004152904A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP2005129727A (ja) * 2003-10-23 2005-05-19 Sony Corp 多層配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158910A (ja) * 2007-12-27 2009-07-16 Samsung Electro Mech Co Ltd 発光ダイオードユニット

Also Published As

Publication number Publication date
JP4609849B2 (ja) 2011-01-12

Similar Documents

Publication Publication Date Title
JP4609850B2 (ja) 積層回路基板
JP5382270B1 (ja) 配線基板とその製造方法
KR20060052031A (ko) 표면 처리 동박 및 회로 기판
JP4833692B2 (ja) 銅箔、銅箔の製造方法および前記銅箔を用いた積層回路基板
EP2624671A1 (en) Copper foil for printed wiring board, method for producing said copper foil, resin substrate for printed wiring board, and printed wiring board
WO2011090175A1 (ja) 粗化処理銅箔、その製造方法、銅張積層板及びプリント配線板
JP4974186B2 (ja) 回路基板
US7976956B2 (en) Laminated circuit board
US7029761B2 (en) Bonding layer for bonding resin on copper surface
JP2017508890A (ja) 銅箔、これを含む電気部品及び電池
JPWO2012039285A1 (ja) プリント配線板用銅箔の製造方法及びプリント配線板用銅箔
KR101112979B1 (ko) 표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판
JP2009214308A (ja) キャリア付き銅箔
JP4391437B2 (ja) 積層回路基板、積層回路基板用表面処理銅箔及び表面処理銅箔
WO1996025838A1 (fr) Feuille de cuivre pour circuit imprime multicouche a haute densite
JP4615226B2 (ja) 基板用複合材及びそれを用いた回路基板
JP4217778B2 (ja) 抵抗層付き導電性基材、抵抗層付き回路基板及び抵抗回路配線板
JP4593331B2 (ja) 積層回路基板とその製造方法
JP4609849B2 (ja) 積層回路基板
JP2010218905A (ja) 基板用金属材料、基板用金属材料の表面粗化処理方法および基板用金属材料の製造方法
JP4748519B2 (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP2003200523A (ja) 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板
JP4257632B2 (ja) 抵抗層付き銅箔とその製造方法
US20070048507A1 (en) Laminated circuit board
JP4776218B2 (ja) 銅メタライズド樹脂及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071029

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101005

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4609849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees