JP2003152333A - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法

Info

Publication number
JP2003152333A
JP2003152333A JP2001345607A JP2001345607A JP2003152333A JP 2003152333 A JP2003152333 A JP 2003152333A JP 2001345607 A JP2001345607 A JP 2001345607A JP 2001345607 A JP2001345607 A JP 2001345607A JP 2003152333 A JP2003152333 A JP 2003152333A
Authority
JP
Japan
Prior art keywords
metal film
circuit board
insulating base
base material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001345607A
Other languages
English (en)
Other versions
JP4062907B2 (ja
Inventor
Toshio Sugawa
俊夫 須川
喜久 ▲高▼瀬
Yoshihisa Takase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001345607A priority Critical patent/JP4062907B2/ja
Priority to EP02775418A priority patent/EP1357775B1/en
Priority to US10/250,871 priority patent/US7197820B2/en
Priority to PCT/JP2002/011266 priority patent/WO2003043393A1/ja
Priority to CNB028039475A priority patent/CN100563407C/zh
Priority to DE60234678T priority patent/DE60234678D1/de
Publication of JP2003152333A publication Critical patent/JP2003152333A/ja
Application granted granted Critical
Publication of JP4062907B2 publication Critical patent/JP4062907B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 粗化度の小さな銅箔を用いた場合には引き剥
がし強度ばかりでなく導電性材料との接続における接触
面積が小さくなり接続抵抗が大きくなるのを防止した回
路基板を提供することを目的とする。 【解決手段】 絶縁性基材１０１に貫通穴１０２を設
け、この貫通穴１０２には導電性材料１０４が充填さ
れ、少なくとも絶縁性基材１０１の一方の面には貫通穴
１０２を含んで銅箔１０５の表面に設けられた５μｍ以
上の凹凸層１０６の少なくとも一部が埋設され、凹凸層
１０６と反対面に銅１０８が形成された構造にするもの
である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は各種電子部品を絶縁
性基材に配線層を形成した回路基板の表面あるいは層間
に搭載して電気的に接続することにより電子回路を形成
することができる複数の配線層を有する回路基板および
その製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、産業用
にとどまらず広く民生機器の分野においてもＬＳＩ等の
半導体チップを実装できる回路基板が安価に供給される
ことが強く要望されてきている。このような回路基板に
おいては、実装密度の向上による小型化の目的を果たす
ためにより微細な配線を多層に容易かつ高歩留まりに生
産でき高い信頼性が得られることが重要である。また絶
縁性基材の両面に形成された配線層を電気的に接続する
ための貫通穴を埋めて部品を搭載するなどに利用できる
ことはさらに実装密度の向上による小型化を可能とする
ものである。
【０００３】従来の回路基板には、絶縁性基材としてガ
ラス織布にエポキシ樹脂を含浸させたガラスエポキシ基
板が採用されており、絶縁性基材に粗化銅箔を熱プレス
し感光性樹脂で所望パターンにマスクして塩化鉄や塩化
銅系のエッチング液によりスプレー方式でエッチングを
行うフォトエッチングによって配線パターンを形成して
いた。このフォトエッチングによればエッチングの際に
サイドエッチングが生じ感光性樹脂パターンより小さく
なる。また、このサイドエッチングの影響を小さくする
ために銅箔厚さを薄くしたり、銅箔の樹脂に埋め込まれ
る粗化部を浅くするために粗化度の小さい銅箔を用いた
りしていた。
【０００４】
【発明が解決しようとする課題】フォトエッチングによ
ればエッチングの際に生じるサイドエッチングのために
感光性樹脂パターンにより小さくなり、微細パターンの
形成が困難になるという問題があった。また、このサイ
ドエッチングの影響を小さくするために銅箔厚さを薄く
すれば、配線の電気抵抗が大きくなり電気特性の時定数
を大きくするもので高周波用の基板として採用できなく
なるという問題も生じる。
【０００５】さらに粗化による凹凸層が埋め込まれた部
分のエッチング時間を短くしてサイドエッチングを小さ
くするために銅箔の樹脂に埋め込まれる粗化部を浅くす
るために粗化度の小さい銅箔を用いれば、基板と銅箔と
の接触面積の縮小やアンカー効果の減少により引き剥が
し強度が小さくなってしまう問題も生じる。さらに、貫
通穴にめっきを施さず導電性材料を充填する方法では、
粗化度の小さな銅箔を用いた場合には引き剥がし強度ば
かりでなく導電性材料との接続における接触面積が小さ
くなり接続抵抗が大きくなるため、粗化度の小さい銅箔
を採用すれば微細パターン形成により電気的な特性も満
足できなくなるという問題を生じる。
【０００６】
【課題を解決するための手段】かかる課題に鑑み本発明
は粗化による凹凸層の大きな銅箔を用い、凹凸層を樹脂
に埋め込み、埋め込まれた反対面の銅箔をエッチングし
て銅箔を薄膜化して、パターン部分の薄膜化された銅の
厚みを補充すべくめっきによってパターン形成するもの
である。すなわち、絶縁性基材に貫通穴を設け、この貫
通穴には導電性材料を充填し、少なくとも絶縁性基材の
一方の面には貫通穴を含んで５μｍ以下の金属膜の表面
に５μｍ以上の凹凸層を設けた第１の金属膜の表面の凹
凸層を埋設し、第１の金属膜の凹凸層と反対面に第２の
金属膜を形成した構造とするものである。このような構
造は少なくとも導電性材料が充填された貫通穴の設けら
れた絶縁性基材の少なくとも一方の面に第１の金属膜の
凹凸層を接着する工程と、第１の金属膜をエッチングし
薄膜化する工程と、第１の金属膜をエッチングした面に
所望パターンに第２の金属膜をめっきする工程と、露出
しているエッチングした銅箔をエッチングする工程とを
含む工程によって成し得る。
【０００７】すなわち、第１の金属膜に設けられた５μ
ｍ以上の大きな凹凸層すなわち粗化部を絶縁性基材に埋
め込むことによって金属膜の接着強度を低下させること
無く、貫通穴に充填された導電性材料との電気的な接続
を良好なままに保ち、さらに第１の金属膜の表面をエッ
チングして薄膜化し、めっきによる第２の金属膜および
第３、第４もしくは第５の金属膜で微細パターンを形成
した後、第３、第４もしくは第５の金属膜をマスクとし
て第１の金属膜の不要部分をエッチング除去すること
で、第１の金属膜があらかじめ薄膜化されているため微
細パターン形成のための第１の金属膜の不要部分のエッ
チング時間を短くできサイドエッチングを小さくして微
細配線を容易に形成するばかりでなく、配線の実質的厚
さを大きくし電気抵抗を小さくすると共に機械強度をも
大きくするものである。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、絶縁性基材に貫通穴を設け、この貫通穴には導電性
材料を充填し、厚さが５μｍ以下の金属膜に少なくとも
一方の面に５μｍ以上の凹凸層を設けた第１の金属膜の
凹凸層を前記絶縁性基材の一方の面に貫通穴を含むよう
に埋設し、第１の金属膜の凹凸層と反対面に第２の金属
膜を形成した回路基板で、厚さが５μｍの大きな凹凸層
すなわち粗化部を埋設することによって剥離強度の劣化
を防止するとともに、貫通穴に充填された導電性材料と
の接触面積増大による電気的接続抵抗の低下のみならず
機械的強度を大きくする。第１の金属膜を厚さが５μｍ
以下の金属膜で構成することによって電気めっきの際の
通電に最小限必要な電流通路を確保し、且つパターン形
成の工程におけるサイドエッチングを小さくでき微細パ
ターン形成を可能にするものである。
【０００９】請求項２に記載の発明は、第２の金属膜の
表面にそれぞれ異なる材料からなる第３および第４の金
属膜を形成した回路基板であって、パターン形成の際に
第１の金属膜の選択エッチングマスクとして用いる第３
および第４の金属膜を残存して電極として用いるので第
４の金属膜は回路基板の搭載部品のはんだ付けやボンデ
ィングのための金属反応に必要な金属であって第３の金
属膜は第２の金属膜と第４の金属膜との合金化や拡散な
どの反応防止のために有効となるものである。
【００１０】請求項３に記載の発明は、請求項１に記載
もしくは請求項２に記載の回路基板を少なくとも１層以
上重ねた回路基板で、請求項１もしくは請求項２に記載
の微細パターンが形成された回路基板どうしを重ねた真
中に絶縁性基材に所望によって貫通穴を形成し導電性材
料を重点した基材を設置して熱プレスによって張り合わ
せることによって微細なパターンの多層構造の回路基板
を形成すれば従来の微細でないものより配線収容量が大
きくできるため同じ回路構成では層数を少なくできるも
のである。
【００１１】請求項４に記載の発明は、金属の回路層と
絶縁層が交互に設けられた多層構造の回路基板の最も表
面の絶縁層からなる絶縁性基材に設けられた導電性材料
が充填された貫通穴を有し、厚さが５μｍ以下の金属膜
に５μｍ以上の凹凸層を設けた第１の金属膜の凹凸層を
前記貫通穴を含むように絶縁性基材に埋設し、第１の金
属膜の凹凸層と反対面に第２の金属膜が形成された回路
基板であって、多層構造の回路基板の少なくとも最表面
に本発明の請求項１に記載の構成を適用することによっ
て表面での部品実装密度の向上や微細ピッチの接続パッ
ド配列のベアチップ実装を可能とし、さらに高密度の回
路形成を可能とする。
【００１２】請求項５に記載の発明は、多層構造の回路
基板の最も表層の絶縁性基材に設けられた導電性材料が
充填された貫通穴を含むように、厚さが５μｍ以下の金
属膜の表面に５μｍ以上の凹凸層が設けられた第１の金
属膜の凹凸層を前記貫通穴を含むように絶縁性基材に埋
設され、第１の金属膜の凹凸層と反対面に第２の金属膜
およびそれぞれ異なる材料からなる第３、第４の金属膜
を形成した回路基板であって、多層構造の回路基板の少
なくとも最表面に本発明の請求項２に記載の構成を適用
することによってパターン形成の際に第１の金属膜の選
択エッチングマスクとして用いる第３および第４の金属
膜を残存して電極として用いる。第４の金属膜は回路基
板の搭載部品のはんだ付けやボンディングのための金属
反応に必要な金属で第３の金属膜は第２の金属膜と第４
の金属膜との合金化や拡散などの反応防止のために有効
となるものである。したがって表面での部品実装密度の
向上や微細ピッチの接続パッド配列のベアチップ実装を
可能とし、さらに高密度の回路形成を可能とする。
【００１３】請求項６に記載の発明は、絶縁性基材が絶
縁性繊維に樹脂を含浸してなる請求項１〜５のいずれか
１つに記載の回路基板であって、通常のガラスエポキシ
基板のように表面に厚いエポキシ層を有することをなく
すことができ、これによって第１の金属膜の接着の際に
貫通穴に充填された導電性材料が流れて移動することに
よって引き起こされる配線間のショートなどを防止す
る。
【００１４】請求項７に記載の発明は、絶縁性繊維が不
織布である請求項６に記載の回路基板であって、絶縁性
繊維を縦と横の繊維糸によって規則的に織られた織布に
比べて弾力性の大きい不織布とすることで熱プレスによ
って第１の金属膜を接着するときの圧縮を大きくできる
もので、これによって貫通穴に充填された導電性ペース
トと第１の金属膜との接続を強固にでき電気的接続抵抗
を小さくすることができる。
【００１５】請求項８に記載の発明は、絶縁性基材がガ
ラスもしくは樹脂の繊維によって縦と横に織られた織布
に樹脂を塗布し且つ樹脂に無機粒子を混在させた請求項
１〜５のいずれか１つに記載の回路基板であって、前述
した織布による圧縮率が大きくできないものを織布の両
面のエポキシ層を設けることで圧縮率を大きくしこのエ
ポキシ層にアルミナや酸化ケイ素などの無機材料の微粒
子５重量％程度以上を混在させることによって熱プレス
時に貫通穴に充填された導電性材料が流れて移動するこ
とを阻止するものである。
【００１６】請求項９に記載の発明は、貫通穴に充填さ
れた導電性材料が第１の金属膜によって圧縮され、第１
の金属膜に設けられた凹凸層と接触し電気的に接続して
いる請求項１〜８のいずれか１つに記載の回路基板であ
って、第１の金属膜に設けられた５μｍ以上の大きな凹
凸層が導電性材料に圧縮して電気的接続させることによ
って導電性材料に凹凸層が食い込み導電性材料の金属粒
子がより多く接触するため接続抵抗を小さくすることが
でき、凹凸層が絶縁性基材や導電性材料に突き刺さって
機械的強度をも大きくする。
【００１７】請求項１０に記載の発明は、導電性材料が
充填された貫通穴の設けられた絶縁性基材の少なくとも
一方の面に第１の金属膜の凹凸層を接着し粗化の凹凸層
を埋設する工程と、第１の金属膜を薄膜化する工程と、
第１の金属膜を薄膜化した面に所望パターンに第２の金
属膜をめっきする工程と、露出している第１の金属膜を
除去する工程とを含むことによって請求項１に記載の構
成の回路基板を製造する方法を提供するものである。
【００１８】請求項１１に記載の発明は、導電性材料の
充填された貫通穴が設けられた絶縁性基材の少なくとも
一方の面に第１の金属膜の凹凸層を接着し粗化の凹凸層
を埋設する工程と、第１の金属膜を薄膜化する工程と、
第１の金属膜を薄膜化した面に所望パターンに第２の金
属膜および第５の金属膜を順次めっきする工程と、露出
している第１の金属膜を除去する工程と、第５の金属膜
を除去する工程とを含むことによって請求項１に記載の
構成の回路基板を製造する方法を提供するものであっ
て、第１の金属膜を除去する際に第５の金属膜がマスク
となり、選択性を高めることによって第２の金属膜がエ
ッチングによって膜厚減少を防止する。
【００１９】請求項１２に記載の発明は、導電性材料の
充填された貫通穴が設けられた絶縁性基材の少なくとも
一方の面に第１の金属膜の凹凸層を接着し粗化の凹凸層
を埋設する工程と、第１の金属膜を薄膜化する工程と、
第１の金属膜の薄膜化した面に所望パターンに第２の金
属膜および第３、第４の金属膜を順次めっきする工程
と、前記所望以外の第１の金属膜を除去する工程とによ
って請求項１に記載の構成の回路基板を製造する方法を
提供するものである。
【００２０】請求項１３に記載の発明は、第１の金属膜
の薄膜化がエッチングにより行われ、後の工程でのめっ
きの通電の可能な凹凸層を除いて５μｍ以下の厚さと
し、第２、第３、第４および第５の金属膜のめっきが電
気めっきである請求項１０〜１２のいずれか１つに記載
の回路基板の製造方法であって、無電解めっきによって
も選択めっきの成長は可能であるが成長速度が遅く制御
性の悪い無電解めっきより、第１の金属膜を電流の通路
としてめっき成長速度が速い電気めっきの方が有効で電
気めっきとすることによって電流密度の制御によって成
長速度を変化でき、めっき膜質すなわち膜密度によるエ
ッチング速度などの制御が可能である。第１の金属膜は
５μｍ以下で可能な限り薄くしておくことによって、後
工程におけるパターン形成のためのエッチング時間を短
くしサイドエッチングを小さくすることで微細パターン
形成を可能とできる。
【００２１】請求項１４に記載の発明は、導電性材料の
充填された貫通穴が設けられた絶縁性基材の少なくとも
一方の面に第１の金属膜の凹凸層を接着し粗化の凹凸層
を埋設する工程と、第１の金属膜を薄膜化する工程と、
薄膜化した第１の金属膜をフォトエッチングして所望の
パターン形成する工程と、第１の金属膜の所望パターン
を形成した後第１の金属膜パターンに無電解めっきによ
り第２の金属膜を被着する工程とを含む回路基板の製造
方法であって、第１の金属膜の凹凸層をそのまま残し金
属膜を薄くしてパターン形成を行うことで貫通穴に充填
された導電性材料や絶縁性基材との剥離強度や電気的接
続抵抗を損なうことなくサイドエッチを小さくして微細
パターンの形成を可能とし、この微細パターンに無電解
のめっきを採用することで電流供給ができない独立した
パターンにおいてもめっき成長を可能とし、パターンの
実質的厚さを厚くすることでパターンの機械的強度を大
きくするとともに電気抵抗を小さくすることで高周波に
おけるインピーダンスも小さくし、電気回路に有利な特
性とできる。
【００２２】請求項１５に記載の発明は、導電性材料の
充填された貫通穴が設けられた絶縁性基材の少なくとも
一方の面に第１の金属膜を接着が真空熱プレスである請
求項１０〜１４のいずれか１つに記載の回路基板の製造
方法であって、接着を真空熱プレスにすることで貫通穴
に充填された導電性樹脂の金属の酸化防止や気泡を脱泡
することができ、さらに絶縁性基材を熱により溶融状態
にすることで導電性材料を圧縮しつつも第１の金属膜の
５μｍ以上という大きな凹凸層を気泡をかみこませるこ
となく確実に埋め込むことができる。
【００２３】請求項１６に記載の発明は、第１の金属膜
および第２の金属膜が銅であり、露出している第１の金
属膜の除去がエッチングによるもので第３、第４、第５
の金属膜が銅との選択エッチング性を有する金属である
請求項１０〜１４のいずれか１つに記載の回路基板の製
造方法であって、第１および第２の金属膜が銅であるこ
とによって従来の回路基板と同様に電気抵抗を小さくで
き特に第２の金属膜が銅であることで第１の金属膜の銅
に対して電気めっきおよび無電解めっきにおいても容易
に被着形成できる。そして第３、第４、第５の金属膜が
銅との選択エッチング性を有することでめっき形成の後
に第１の金属膜の露出する部分をエッチング除去する際
に第２の金属膜を保護し、確実なパターン形成を可能に
する。
【００２４】請求項１７に記載の発明は、第３の金属膜
がＮｉであり、第４の金属膜がＡｕである請求項１０〜
１４のいずれか１つに記載の回路基板であって、第３の
金属膜がＮｉであることで第２の金属膜である銅に対し
て電気めっきや無電解めっきを容易にでき第２の金属膜
の銅との拡散や合金化反応を阻止するため第４の金属膜
の選択性を拡大できる。そして第４の金属膜をＡｕとす
ることで、第１の金属膜の不要部分をエッチング除去す
る際のマスクとして使用でき回路基板として部品搭載の
際にはんだに対しての濡れ性の向上やワイヤボンディン
グ可能とする。すなわち第３および第４の金属膜をそれ
ぞれＮｉおよびＡｕとすることで製造工程においても重
要な効果を発揮するとともに、除去する工程を必要とせ
ず、回路基板も必要な特性を有するものである。
【００２５】請求項１８に記載の発明は、銅との選択エ
ッチング性を有する第５の金属膜が錫もしくは錫と銅の
合金もしくは錫とニッケルの合金である請求項１０〜１
４のいずれか１つに記載の回路基板であって、錫は第２
の金属膜の銅に容易にめっきができ除去の工程において
も硝酸系の溶液によって容易に除去できる。しかしなが
ら、錫のみであれば５０℃以上加熱や浸漬溶液によって
は拡散や合金化が始まりＮｉや銅をめっきの際に添加し
た合金めっきで形成することで錫の拡散や合金化を防止
しつつも錫のみと同じマスク効果やめっき性も保つこと
ができる。
【００２６】以下、本発明の実施の形態について回路基
板の具体例を参照しながら図面を用いて説明する。
【００２７】（実施の形態１）図１に示す如く絶縁性基
材１０１としてガラスやアラミドやケプラーなどの糸状
繊維を縦横に織ったいわゆる織布１０３に、エポキシ樹
脂に大きさ１〜１００μｍのアルミナの粒子を５〜５０
重量％以上混在させてエポキシ樹脂を含浸・塗布してい
る。これによって貫通穴に充填した導電性樹脂の金属分
がプレスの際に流れるのを防止するもので、いわゆるガ
ラスエポキシ基板とは異なる。この絶縁性基材１０１に
ドリルを用いた機械的手法によって貫通穴（貫通ビアホ
ール）１０２を形成する。この貫通穴１０２の形成には
炭酸ガスやＹＡＧなどレーザーを用いた光学的手法によ
っても可能である。ここで、絶縁性基材１０１にアラミ
ドやケプラーなどの数μｍから数ｍｍの繊維片を紙状に
したいわゆる樹脂繊維の不織布にエポキシなどの樹脂を
含浸させたものであっても良くこの場合にはレーザーに
よる貫通穴１０２が形成しやすく、樹脂繊維が紙状であ
るためプレスにより圧縮率が大きく、さらに樹脂繊維片
が表面近くにまで存在するので樹脂繊維片が貫通穴１０
２に充填された導電性樹脂の金属粒子の流れを防止する
ものである。
【００２８】次に図２に示す如く、この貫通穴１０２に
導電性材料１０４としてエポキシなどの樹脂に銅や銀あ
るいは銅に銀をコートした金属粉等が混練された導電性
ペーストを充填する。
【００２９】次に図３に示す如く、導電性材料１０４が
充填された貫通穴１０２を含むように絶縁性基材１０１
の両面に第１の金属膜である厚さ例えば１８μｍ程度の
銅箔１０５を真空熱プレスなどで加圧接着する。この銅
箔１０５の絶縁性基材１０１側には粗化層として大きな
凹凸層１０６が形成されており、接着面積を大きくする
と共にこの大きな凹凸層１０６が絶縁性基材１０１のエ
ポキシ樹脂に食い込むことによるアンカー効果によって
接着強度を非常に大きいものにする。
【００３０】しかしながら導電性材料１０４の流れを防
止するために本発明で用いた不織布のように樹脂繊維片
が表面まで存在するものやエポキシ樹脂にアルミナなど
の粒子を混在させたものは、樹脂繊維片やアルミナ粒子
によって銅箔１０５の凹凸層１０６が食い込みにくくエ
ポキシ樹脂との接触面積を減少させ剥離強度の低下の原
因となる。このため通常のガラスエポキシ基板のように
凹凸層の小さな銅箔を採用できず、充分な接着強度を得
るためには凹凸層１０６の大きさは大きい程良く少なく
とも５μｍ以上は必要である。この５μｍ以上の凹凸層
１０６を持つ銅箔１０５は１０μｍ以上の厚さがなけれ
ば製造上安定したものが得られないため薄い銅箔で大き
な凹凸層１０６のものを得ることはきわめて困難であ
る。
【００３１】そして、この銅箔１０５の凹凸層１０６は
貫通穴１０２に充填された導電性材料１０４の金属など
との接触面積が増大することによって電気的な接続抵抗
を小さくし、絶縁性基材１０１と同様に食い込むことに
よって機械的接続を改善するもので電気的且つ機械的な
接続の信頼性を向上するものである。従って、この銅箔
１０５の凹凸層１０６は重要で大きい程効果が大きいも
ので、例えば剥離強度を１．４ｋ／Ｎｍ以上確保するた
めには５μｍ以上必要である。
【００３２】また、貫通穴１０２における温度サイクル
試験等の信頼性試験においても電気的接続の信頼性も剥
離強度と密接な関係にあり、剥離強度が大きい程高い信
頼性が得られる。しかしながら、微細なパターン形成す
るためにはサイドエッチングによるパターンの細りを小
さくするために銅箔１０５の厚さを薄くする必要が生
じ、同時に銅箔１０５の粗化度すなわち凹凸層１０６も
小さくなり接着強度や接続信頼性の低下の大きな要因と
なるため充分な凹凸層１０６の大きさを得るためには銅
箔厚さとしては１２μｍ程度以上は必要である。
【００３３】次に図４に示す如く、銅箔１０５の厚さが
後の電気めっきを行う工程で通電可能な限り極力薄く、
後のめっきの工程での通電に寄与しない凹凸層１０６を
除いて厚さ５μｍ程度以下残存するように銅箔１０５の
表面をエッチングして薄膜化する。この残存する銅箔１
０５の厚さは後の工程の電気めっきに際して通電可能な
厚さであればよく、後の工程でめっきによる金属をマス
クとして露出した。この薄膜化した銅箔１０５をエッチ
ングする際に薄い程エッチング時間が短くてよくサイド
エッチングによる細りを最小限にできるものである。ま
た、銅箔１０５の削除には機械的な研磨や機械的と化学
的との併合による研磨もしくは硫酸と過酸化水素水と水
との混合液やアンモニアと過酸化水素水と水との混合液
などによる化学的エッチングによって行うことができ
る。ここでエッチングの後には防錆処理は行わない方が
後のめっきの障害にならない。
【００３４】次に図５に示す如く、所望パターンを形成
すべく樹脂パターン１０７を形成する。この樹脂パター
ン１０７はスクリーン印刷などの印刷により直接パター
ン形成したり、感光性樹脂を露光現像することで形成で
き、後の工程での電気めっきにより形成する金属層の厚
さと同程度かもしくはそれより厚い方が望ましい。この
樹脂パターン１０７は感光性樹脂であれば微細な寸法の
パターンでも比較的容易に形成することが可能であり、
断面が矩形に近く形成できるものである。
【００３５】しかる後、図６に示す如く残存した銅箔１
０５からの通電で樹脂パターン１０７をマスクとした電
気めっきによる銅１０８および錫１０９を形成する。こ
こで銅１０８は電気抵抗が小さくしかも銅箔１０５に容
易に電気めっきで形成される。錫１０９は銅１０８に連
続的にめっきでき後の工程でめっきされず露出する部分
の銅箔１０５をエッチングする際のマスクとなり且つ電
気めっきで形成した銅１０８とエッチングにおいて選択
性があれば、他にニッケルやクロムなどでもかまわな
い。ここで、電気めっきにおいて樹脂パターン１０７に
よってめっきは樹脂パターン１０７の開口形状と同様な
形状および寸法で形成されるため断面がほぼ矩形に形成
されるため、高周波特性などの電気的特性が良好なもの
が得られる。
【００３６】次に図７に示す如く、樹脂パターン１０７
を除去する。このとき、樹脂パターン１０７でマスクさ
れていた部分の銅箔１０５および樹脂パターン１０７と
接していた電気めっきによって形成された銅１０８と錫
１０９のパターン側壁が露出する。
【００３７】次に図８に示す如く樹脂パターン１０７の
除去によって露出した銅箔１０５を凹凸層１０６も含め
てエッチングする。このとき、電気めっきによる銅１０
８のパターンは錫１０９によってマスクされているため
表面はエッチングされることなく、表面が平坦な電気め
っきによる銅１０８と錫１０９のパターンが形成でき
る。尚、このとき電気めっきによる銅１０８は側面が若
干エッチングされるため錫１０９によるオーバーハング
が形成されるが、エッチング液をアンモニア系や硫酸系
としたり、エッチングの方法を浸漬法でなくスプレー方
式とすることで側壁のエッチングを小さくできる。
【００３８】さらに、スパッタエッチングやプラズマエ
ッチングなどによっても側壁のエッチングを小さくでき
る。従って樹脂パターン１０７の反転のパターンが高精
度に得られる。ここで、錫１０９は容易に銅１０８に電
気めっきできるため有効であるが銅との接触電位差がＮ
ｉやＺｎに比べて比較的小さく電解エッチングの影響が
少なく好ましいが感光性銃除去のアルカリ溶液に５０℃
以上の温度で溶解し再付着したり拡散反応したりして条
件管理が若干困難性も有る。これを押さえるためには錫
１０９に１％以上２０％以下程度の銅やＮｉの合金を用
いることが有効である。しかる後、錫１０９を例えば硝
酸系のエッチング液すなわち銅を浸蝕せずに選択的に除
去するエッチング液によって選択的に除去して図９に示
す回路基板を得る。
【００３９】（実施の形態２）実施の形態１において図
１〜図９で説明した工程と同様に絶縁性基材２０１とし
てガラスやアラミドやケプラーなどの糸状繊維を縦横に
織ったいわゆる織布２０３に、エポキシ樹脂に大きさ１
〜１００μｍのアルミナの粒子を５〜５０重量％以上混
在させてエポキシ樹脂を含浸・塗布している。これによ
って貫通穴に充填した導電性材料２０４の金属分がプレ
スの際に流れるのを防止するもので、いわゆるガラスエ
ポキシ基板とは異なる。この絶縁性基材２０１にドリル
を用いた機械的手法によって、貫通穴（貫通ビアホー
ル）２０２を形成する。この貫通穴２０２の形成には炭
酸ガスやＹＡＧなどレーザーを用いた光学的手法によっ
ても可能である。
【００４０】ここで、絶縁性基材２０１にアラミドやケ
プラーなどの数μｍから数ｍｍの繊維片を紙状にしたい
わゆる樹脂繊維の不織布にエポキシなどの樹脂を含浸さ
せたものであっても良く、この場合にはレーザーによる
貫通穴２０２が形成しやすく、樹脂繊維が紙状であるた
めプレスにより圧縮率が大きく、さらに樹脂繊維片が表
面近くにまで存在するので樹脂繊維片が貫通穴２０２に
充填された導電性材料２０４の金属粒子の流れを防止す
るものである。
【００４１】この絶縁性基材２０１にドリルを用いた機
械的手法やレーザーなどの光学的手法によって貫通穴
（貫通ビアホール）２０２を形成し、この貫通穴２０２
にエポキシなどの樹脂に銅や銀あるいは銅に銀をコート
した金属粉等が混練された導電性材料２０４を充填し、
導電性材料２０４が充填された貫通穴２０２を含むよう
に絶縁性基材２０１の両面に粗化層としての凹凸層２０
６を有する厚さ例えば１８μｍ程度の銅箔２０５を真空
熱プレスなどで加圧接着することによって、すでに説明
した如くこの銅箔２０５の重要な５μｍ以上の凹凸層２
０６を絶縁性基材２０１のエポキシ樹脂や貫通穴２０２
に充填された導電性材料２０４に食い込ませた後、銅箔
２０５の厚さが後の電気めっきを行う工程で通電可能な
限り極力薄く５μｍ程度以下残存するように銅箔２０５
の表面を削除し、所望パターンを形成すべく樹脂パター
ン２０７を形成する。
【００４２】しかる後、図１０に示す如く樹脂パターン
２０７をマスクとして露出した銅箔２０５の表面に電気
めっきによる銅２０８およびニッケル（Ｎｉ）２１０お
よび金（Ａｕ）２１１を順次形成する。ここで、Ｎｉ２
１０およびＡｕ２１１は後の工程でめっきされず露出す
る部分の銅箔２０５をエッチングする際のマスクとなる
ばかりでなく、実施の形態１の場合と異なりこのＮｉ２
１０およびＡｕ２１１は除去せずに、回路基板として部
品搭載においてＡｕ２１１ははんだ形成ではんだ濡れ性
の改善や酸化防止とＮｉ２１０ははんだの銅への拡散防
止となり得るばかりでなく半導体実装におけるワイヤボ
ンディングにおいてもＡｕ２１１はワイヤとの金属間結
合を実現しＮｉ２１０は機械的な強度や金属反応の防止
にも重要なものとなり得る。
【００４３】従ってＮｉ２１０は厚さ２μｍ以上、Ａｕ
２１１は０．０２μｍ以上必要である。尚、Ｎｉ２１０
およびＡｕ２１１は電気めっきでなくても無電解めっき
によって形成しても構わない。そしてこの後図１１に示
す如く、樹脂パターン２０７を除去して後に露出する銅
箔２０５をエッチング除去することによって回路基板の
形成を行う。ここで、銅箔２０５のエッチングの際にＮ
ｉ２１０およびＡｕ２１１はエッチングされないもので
樹脂パターン２０７の開口寸法と同じとなり高精度な表
面パターン寸法の配線や電極形成を可能とするものであ
る。
【００４４】（実施の形態３）図１２に示す如く、実施
の形態１および２で説明して形成された中で例えば実施
の形態１で製造した両面にパターン形成した本発明の回
路基板３ａと３ｂすなわち３ａと３ｂそれぞれに対応す
る絶縁性基材３０１ａと３０１ｃを貫通して貫通穴３０
２ａ，３０２ｃが設けられ、貫通穴３０２ａと３０２ｃ
には導電性材料３０４ａと３０４ｃが充填され、厚さが
５μｍ以下の金属膜３０５ａと３０５ｃに少なくとも一
方の面に５μｍ以上の凹凸層３０６ａと３０６ｃを設け
た第１の金属膜３０５ａ，３０５ｃの凹凸層３０６ａ，
３０６ｃが前記絶縁性基材３０１ａ，３０１ｃの一方の
面に貫通穴３０２ａ，３０２ｃを含んで埋設され、第１
の金属膜の凹凸層３０６ａ，３０６ｃと反対面に第２の
金属膜３０８ａと３０８ｃが形成されたそれぞれの回路
基板３ａと３ｃとの間に中間基材として３ａや３ｂのプ
レスする前の絶縁性基材３０１ａや３０１ｂと同様な、
充分硬化していないいわゆるＢステージの絶縁性基材３
ｂとしてガラスやアラミドやケプラーなどの糸状繊維を
縦横に織ったいわゆる織布３０３ｂに、エポキシ樹脂に
大きさ１〜１００μｍのアルミナの粒子を５〜５０重量
％以上混在させてエポキシ樹脂を含浸・塗布している。
【００４５】これによって貫通穴３０２ｂに充填した導
電性材料３０４ｂの金属分がプレスの際に流れるのを防
止するもので、いわゆるガラスエポキシ基板とは異な
る。この絶縁性基材３０１ｂにドリルを用いた機械的手
法によって、絶縁性基材３０１ｂを貫通する貫通穴（貫
通ビアホール）３０２ｂを形成する。この貫通穴３０２
ｂの形成には炭酸ガスやＹＡＧなどレーザーを用いた光
学的手法によっても可能である。
【００４６】ここで、絶縁性基材３０１ｂにアラミドや
ケプラーなどの数μｍから数ｍｍの繊維片を紙状にした
いわゆる樹脂繊維の不織布にエポキシなどの樹脂を含浸
させたものであっても良くこの場合にはレーザーによる
貫通穴が形成しやすく、樹脂繊維が紙状であるためプレ
スにより圧縮率が大きく、さらに樹脂繊維片が表面近く
にまで存在するので樹脂繊維片が貫通穴に充填された導
電性材料の金属粒子の流れを防止するものである。
【００４７】この貫通穴３０２ｂに導電性材料３０４ｂ
を充填した回路基板３ｂと３ａおよび３ｃを位置決めピ
ンや画像認識による位置合わせなどでそれぞれの回路基
板３ｂ，３ａ，３ｃの相対位置を合わせて設置して銅箔
をプレスしたと同様に真空中で過熱しながら加圧する真
空熱プレスをする。真空熱プレスによってＢステージの
回路基板３ｂの樹脂が熱によって溶融し上下の回路基板
３ａと３ｃとを真空状態であるため気泡やガスなどを脱
泡しながら接着する。
【００４８】このとき回路基板３ｂの貫通穴３０２ｂに
充填された導電性材料３０４ｂは、回路基板３ａ及び３
ｃのめっきによる配線パターン３０８ａ及び３０８ｃの
厚さ分絶縁性基材３０１ａ及び３０１ｃより飛び出して
いるためより大きな圧力によってプレスされるため大き
な圧縮力で圧着され、低抵抗でより高い信頼性の電気接
続が得られる。さらにこのとき絶縁性基材３０１ａと３
０１ｃの貫通穴３０２ａと３０２ｃとに充填されている
導電性材料３０４ａと３０４ｃとにも圧力が加わりさら
に接続抵抗を小さくし且つ金属箔の凹凸３０６ａと３０
６ｃとの食い込みを強くして剥離強度を強め信頼性も向
上する。これによって図１３に示すように４層の配線層
を有し各配線層は貫通穴に充填された導電性材料によっ
て電気的に接続された多層配線基板が得られる。
【００４９】このようにして形成される多層配線基板に
おいては、基板内に形成される絶縁性基材３０１ａと３
０１ｃとの配線層３０８ａと３０８ｃとの表面は特に大
きな凹凸層が無く中間の回路基板３ｂの貫通穴３０２ｂ
に充填された導電性ペースト３０４ｂと圧着されている
が温度サイクル試験などの信頼試験によっては引き剥が
しの応力はこの部分にはほとんどかからず横方向の応力
が働く。この横方向の応力に対しては、配線層３０８ａ
と３０８ｃとの表面は特に大きな凹凸層が無いため横に
すべることによって応力を逃がしながら接続を保つこと
でかえって大きな凹凸層によって導電性材料３０４ｂに
食い込ませて固定したことによる破壊するような状態よ
り高い信頼性が得られるものである。
【００５０】以上説明した本発明の各実施の形態におい
てはプレスする前の絶縁性基材は充分硬化していないい
わゆるＢステージの樹脂基材であり、絶縁性基材にガラ
スエポキシ基板を用いたが、アラミド等の樹脂繊維の織
布や不織布に樹脂を含浸させても構わない。尚、不織布
に樹脂を含浸させた基材では剥離強度を向上させるため
に粗化凹凸層の大きい銅箔が必要であるという独特の課
題もあり、これには粗化の凹凸層を小さくすること無く
微細パターン形成が可能な本発明は特に有効である。
【００５１】
【発明の効果】以上説明したように本発明では、剥離強
度を低下させること無く貫通穴に充填された導電性材料
との電気的な接続を良好なままに保ち微細なパターン形
成を可能とし、さらに第１の金属膜の表面をエッチング
して薄膜化し第２の金属膜で微細パターンを形成した後
第１の金属膜の不要部分をエッチング除去することで銅
箔のパターンエッチングに比べエッチングにおけるサイ
ドエッチングを小さくして微細配線を容易に形成するば
かりでなく、配線の実質的厚さを大きくし電気抵抗を小
さくすると共に機械強度をも大きくするものである。さ
らに複数の種類の金属をめっきして選択的にエッチング
することによってパターン形状を崩すこともない。
【図面の簡単な説明】
【図１】本発明の実施の形態１における回路基板の製造
方法を説明するための断面図
【図２】同他の工程を説明するための断面図
【図３】同他の工程を説明するための断面図
【図４】同他の工程を説明するための断面図
【図５】同他の工程を説明するための断面図
【図６】同他の工程を説明するための断面図
【図７】同他の工程を説明するための断面図
【図８】同他の工程を説明するための断面図
【図９】同完成工程の断面図
【図１０】本発明の実施の形態２における一工程の断面
図
【図１１】同他の工程の断面図
【図１２】本発明の実施の形態３における一工程を示す
断面図
【図１３】同他の工程の断面図
【符号の説明】
１０１，２０１，３０１ａ，３０１ｂ，３０１ｃ 絶縁
性基材 １０２，２０２，３０２ａ，３０２ｂ，３０２ｃ 貫通
ビアホール １０３，２０３，３０３ｂ ガラス織布、もしくはアラ
ミド不織布 １０４，２０４，３０４ａ，３０４ｂ，３０４ｃ 導電
性材料 １０５，２０５，３０５ａ，３０５ｃ 第１の金属膜と
しての銅箔 １０６，２０６，３０６ａ，３０６ｃ 銅箔に設けられ
た凹凸層 １０７，２０７ 樹脂パターン １０８，２０８，３０８ａ，３０８ｃ 電気めっきによ
る銅 １０９ 電気めっきによる錫 ２１０ 電気めっきによるニッケル ２１１ 電気めっきによる金
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/18 Ｈ０５Ｋ 3/18 Ｊ 3/24 3/24 Ａ 3/40 3/40 Ｋ 3/46 3/46 Ｎ Ｓ Ｆターム(参考） 5E317 AA24 BB01 BB12 BB14 BB25 5E339 AB02 AD03 AD05 BC02 BD03 BD06 BE13 CC01 CF05 DD04 5E343 AA07 AA12 BB23 BB24 BB34 BB44 DD76 GG01 5E346 AA15 AA43 CC04 CC05 CC09 CC32 CC33 CC37 CC38 DD12 DD23 DD24 DD32 EE01 FF01 FF18 HH07 HH11

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基材に貫通穴を設け、この貫通穴
    には導電性材料を充填し、厚さが５μｍ以下の金属膜に
    少なくとも一方の面に５μｍ以上の凹凸層を設けた第１
    の金属膜の凹凸層を前記絶縁性基材の一方の面に貫通穴
    を含むように埋設し、第１の金属膜の凹凸層と反対面に
    第２の金属膜を形成した回路基板。
  2. 【請求項２】 第２の金属膜の表面にそれぞれ異なる材
    料からなる第３および第４の金属膜を形成した回路基
    板。
  3. 【請求項３】 請求項１もしくは請求項２に記載の回路
    基板を少なくとも１層以上重ねた回路基板。
  4. 【請求項４】 金属の回路層と絶縁層が交互に設けられ
    た多層構造の回路基板の最も表面の絶縁層に設けられた
    導電性材料が充填された絶縁層からなる絶縁性基材を貫
    通して設けられた貫通穴を有し、厚さが５μｍ以下の金
    属膜に５μｍ以上の凹凸層を設けた第１の金属膜の凹凸
    層を前記貫通穴を含むように絶縁性基材に埋設し、第１
    の金属膜の凹凸層と反対面に第２の金属膜を形成した回
    路基板。
  5. 【請求項５】 多層構造の回路基板の最も表層の絶縁性
    基材に設けられた導電性材料が充填された貫通穴を含む
    ように、厚さ５μｍ以下の第１の金属膜に設けた５μｍ
    以上の凹凸層を前記貫通穴を含むように絶縁性基材に埋
    設し、第１の金属膜の凹凸層と反対面に第２の金属膜お
    よびそれぞれ異なる材料からなる第３、第４の金属膜を
    形成した回路基板。
  6. 【請求項６】 絶縁性基材が絶縁性繊維に樹脂を含浸し
    たものからなる請求項１〜５のいずれか１つに記載の回
    路基板。
  7. 【請求項７】 絶縁性繊維が不織布である請求項６に記
    載の回路基板。
  8. 【請求項８】 絶縁性基材がガラスもしくは樹脂の繊維
    によって縦と横に織られた織布に樹脂を塗布し且つ樹脂
    に無機粒子を混在させたものからなる請求項１〜５のい
    ずれか１つに記載の回路基板。
  9. 【請求項９】 貫通穴に充填された導電性材料が第１の
    金属膜によって圧縮され、第１の金属膜に設けられた凹
    凸層と接触し電気的に接続している請求項１〜８のいず
    れか１つに記載の回路基板。
  10. 【請求項１０】 導電性材料が充填された貫通穴の設け
    られた絶縁性基材の少なくとも一方の面に第１の金属膜
    の凹凸層と接着し粗化の凹凸層を埋設する工程と、第１
    の金属膜を薄膜化する工程と、第１の金属膜を薄膜化し
    た面に所望パターンに第２の金属膜をめっきする工程
    と、露出している第１の金属膜を除去する工程とを含む
    回路基板の製造方法。
  11. 【請求項１１】 導電性材料の充填された貫通穴が設け
    られた絶縁性基材の少なくとも一方の面に第１の金属膜
    の凹凸層を接着し粗化の凹凸層を埋設する工程と、第１
    の金属膜を薄膜化する工程と、第１の金属膜の薄膜化し
    た面に所望パターンに第２の金属膜および第５の金属膜
    を順次めっきする工程と、露出している第１の金属膜を
    除去する工程と第５の金属膜を除去する工程とを含む回
    路基板の製造方法。
  12. 【請求項１２】 導電性材料の充填された貫通穴が設け
    られた絶縁性基材の少なくとも一方の面に第１の金属膜
    の凹凸層を接着し粗化の凹凸層を埋設する工程と、第１
    の金属膜を薄膜化する工程と、第１の金属膜の薄膜化し
    た面に所望パターンに第２の金属膜および第３、第４の
    金属膜を順次めっきする工程と、前記所望以外の第１の
    金属膜を除去する工程とを含む回路基板の製造方法。
  13. 【請求項１３】 第１の金属膜の薄膜化がエッチングに
    より行われ、後の工程でのめっきの通電の可能な凹凸層
    を除いて５μｍ以下の厚さとし、第２、第３、第４およ
    び第５の金属膜のめっきが電気めっきである請求項１０
    〜１２のいずれか１つに記載の回路基板の製造方法。
  14. 【請求項１４】 導電性材料の充填された貫通穴が設け
    られた絶縁性基材の少なくとも一方の面に第１の金属膜
    の凹凸層を接着し粗化の凹凸層を埋設する工程と、第１
    の金属膜を薄膜化する工程と、薄膜化した第１の金属膜
    をフォトエッチングして所望のパターン形成する工程
    と、第１の金属膜の所望パターンを形成した後、第１の
    金属膜パターンに無電解めっきにより第２の金属膜を被
    着する工程とを含む回路基板の製造方法。
  15. 【請求項１５】 導電性材料の充填された貫通穴が設け
    られた絶縁性基材の少なくとも一方の面に第１の金属膜
    を真空熱プレスで接着する請求項１０〜１４のいずれか
    １つに記載の回路基板の製造方法。
  16. 【請求項１６】 第１の金属膜および第２の金属膜が銅
    であり、露出している第１の金属膜除去がエッチングに
    よるもので第３、第４、第５の金属膜が銅との選択エッ
    チング性を有する金属である請求項１０〜１４のいずれ
    か１つに記載の回路基板の製造方法。
  17. 【請求項１７】 第３の金属膜がＮｉであり、第４の金
    属膜がＡｕである請求項１０〜１４のいずれか１つに記
    載の回路基板。
  18. 【請求項１８】 第５の金属膜が錫もしくは錫と銅の合
    金もしくは錫とニッケルの合金である請求項１０〜１４
    のいずれか１つに記載の回路基板。
JP2001345607A 2001-11-12 2001-11-12 回路基板およびその製造方法 Expired - Fee Related JP4062907B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001345607A JP4062907B2 (ja) 2001-11-12 2001-11-12 回路基板およびその製造方法
EP02775418A EP1357775B1 (en) 2001-11-12 2002-10-30 Circuit board and its manufacturing method
US10/250,871 US7197820B2 (en) 2001-11-12 2002-10-30 Circuit board and its manufacturing method
PCT/JP2002/011266 WO2003043393A1 (fr) 2001-11-12 2002-10-30 Carte de circuit imprime et procede de fabrication
CNB028039475A CN100563407C (zh) 2001-11-12 2002-10-30 电路基板及其制造方法
DE60234678T DE60234678D1 (de) 2001-11-12 2002-10-30 Leiterplatte und verfahren zu ihrer herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001345607A JP4062907B2 (ja) 2001-11-12 2001-11-12 回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003152333A true JP2003152333A (ja) 2003-05-23
JP4062907B2 JP4062907B2 (ja) 2008-03-19

Family

ID=19158918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001345607A Expired - Fee Related JP4062907B2 (ja) 2001-11-12 2001-11-12 回路基板およびその製造方法

Country Status (6)

Country Link
US (1) US7197820B2 (ja)
EP (1) EP1357775B1 (ja)
JP (1) JP4062907B2 (ja)
CN (1) CN100563407C (ja)
DE (1) DE60234678D1 (ja)
WO (1) WO2003043393A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080424A (ja) * 2004-09-13 2006-03-23 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP2006269706A (ja) * 2005-03-24 2006-10-05 Furukawa Circuit Foil Kk 積層回路基板とその製造方法
JP2007042696A (ja) * 2005-08-01 2007-02-15 Furukawa Circuit Foil Kk 積層回路基板
JP2007042695A (ja) * 2005-08-01 2007-02-15 Furukawa Circuit Foil Kk 積層回路基板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003228259A1 (en) * 2002-08-08 2004-02-25 Nanoink, Inc. Protosubstrates
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
US7321496B2 (en) * 2004-03-19 2008-01-22 Matsushita Electric Industrial Co., Ltd. Flexible substrate, multilayer flexible substrate and process for producing the same
US7968803B2 (en) * 2005-07-15 2011-06-28 Panasonic Corporation Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
US7976956B2 (en) * 2005-08-01 2011-07-12 Furukawa Circuit Foil., Ltd. Laminated circuit board
JP2007088043A (ja) * 2005-09-20 2007-04-05 Fujitsu Ltd 冷却装置
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
EP2033756A1 (en) * 2007-09-05 2009-03-11 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO A process for preparing a moulded product
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
TWI385770B (zh) * 2009-05-27 2013-02-11 Unimicron Technology Corp 封裝基板及其製法
WO2011020563A1 (en) * 2009-08-19 2011-02-24 Picodrill Sa A method of producing an electrically conducting via in a substrate
JP2011181902A (ja) * 2010-02-04 2011-09-15 Nitto Denko Corp 配線回路基板およびそれを備えた燃料電池
TW201916180A (zh) * 2017-09-29 2019-04-16 矽品精密工業股份有限公司 基板結構及其製法
WO2021125258A1 (ja) * 2019-12-17 2021-06-24 日本発條株式会社 積層体、接着方法および回路基板用半製品

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964666A (en) * 1975-03-31 1976-06-22 Western Electric Company, Inc. Bonding contact members to circuit boards
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
EP0247575B1 (en) * 1986-05-30 1993-07-21 Furukawa Denki Kogyo Kabushiki Kaisha Multilayer printed wiring board and method for producing the same
JPH05275830A (ja) * 1992-03-26 1993-10-22 Ibiden Co Ltd 電子部品搭載用基板の製造方法
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
DE69417684T2 (de) 1993-10-29 1999-09-09 Matsushita Electric Ind Co Ltd Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JPH1056264A (ja) * 1996-08-10 1998-02-24 Toshiba Chem Corp 多層プリント配線板
EP1796446B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
USRE43509E1 (en) * 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
KR100633678B1 (ko) * 1998-02-26 2006-10-11 이비덴 가부시키가이샤 필드 바이어 구조를 갖는 다층프린트 배선판
JP2000068620A (ja) * 1998-08-25 2000-03-03 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
CN1199536C (zh) * 1999-10-26 2005-04-27 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
TW498707B (en) * 1999-11-26 2002-08-11 Matsushita Electric Ind Co Ltd Wiring substrate and production method thereof
JP3431556B2 (ja) * 1999-12-07 2003-07-28 松下電器産業株式会社 転写媒体及びその製造方法、転写媒体を用いた配線基板の製造方法
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP2001177248A (ja) * 1999-12-15 2001-06-29 Hitachi Ltd 配線基板及びその製造方法並びに電子機器
JP2001284797A (ja) 2000-03-28 2001-10-12 Kyocera Corp 多層配線基板及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080424A (ja) * 2004-09-13 2006-03-23 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP2006269706A (ja) * 2005-03-24 2006-10-05 Furukawa Circuit Foil Kk 積層回路基板とその製造方法
JP4593331B2 (ja) * 2005-03-24 2010-12-08 古河電気工業株式会社 積層回路基板とその製造方法
JP2007042696A (ja) * 2005-08-01 2007-02-15 Furukawa Circuit Foil Kk 積層回路基板
JP2007042695A (ja) * 2005-08-01 2007-02-15 Furukawa Circuit Foil Kk 積層回路基板
JP4609849B2 (ja) * 2005-08-01 2011-01-12 古河電気工業株式会社 積層回路基板
JP4609850B2 (ja) * 2005-08-01 2011-01-12 古河電気工業株式会社 積層回路基板

Also Published As

Publication number Publication date
US20040045738A1 (en) 2004-03-11
DE60234678D1 (de) 2010-01-21
US7197820B2 (en) 2007-04-03
WO2003043393A1 (fr) 2003-05-22
CN1547875A (zh) 2004-11-17
EP1357775B1 (en) 2009-12-09
JP4062907B2 (ja) 2008-03-19
EP1357775A1 (en) 2003-10-29
CN100563407C (zh) 2009-11-25
EP1357775A4 (en) 2008-05-21

Similar Documents

Publication Publication Date Title
KR101049390B1 (ko) 다층 프린트 배선판 및 그 제조 방법
JP2003152333A (ja) 回路基板およびその製造方法
US7681310B2 (en) Method for fabricating double-sided wiring board
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
JPWO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法
TWI344323B (ja)
KR20080046275A (ko) 다층 프린트 배선판 및 그 제조 방법
KR20070057990A (ko) 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
WO2007007857A1 (ja) 多層プリント配線板
TWI400024B (zh) 配線基板及其製造方法
JPS63229897A (ja) リジツド型多層プリント回路板の製造方法
JP2006339609A (ja) 配線基板およびその製造方法
US7148566B2 (en) Method and structure for an organic package with improved BGA life
JP4396493B2 (ja) 配線基板の製造方法
JPH07193166A (ja) 半田バンプ付き半導体装置及びその製造方法
JP2005136042A (ja) 配線基板及び電気装置並びにその製造方法
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
WO2003002786A1 (fr) Procede d'electrodeposition et procede de fabrication de carte imprimee
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP2000036664A (ja) 多層配線基板およびその製造方法
JP2003264362A (ja) 回路基板とその製造方法
JP2002151618A (ja) ビルドアッププリント配線板およびその製造方法
JP2001274204A (ja) ２メタル基板とｂｇａ構造
JP2004165325A (ja) 配線基板の製造方法
JP2002026172A (ja) フレキシブル配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041102

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees