CN1547875A - 电路基板及其制造方法 - Google Patents

电路基板及其制造方法 Download PDF

Info

Publication number
CN1547875A
CN1547875A CNA028039475A CN02803947A CN1547875A CN 1547875 A CN1547875 A CN 1547875A CN A028039475 A CNA028039475 A CN A028039475A CN 02803947 A CN02803947 A CN 02803947A CN 1547875 A CN1547875 A CN 1547875A
Authority
CN
China
Prior art keywords
metal film
circuit substrate
forms
hole
buckle layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028039475A
Other languages
English (en)
Other versions
CN100563407C (zh
Inventor
须川俊夫
久
高瀬喜久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1547875A publication Critical patent/CN1547875A/zh
Application granted granted Critical
Publication of CN100563407C publication Critical patent/CN100563407C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

本发明公开了一种电路基板。该基板采用铜箔时使接触面积变小，但此时不仅可以防止降低剥离强度而且可以防止增加导电材料的连接电阻。为此，在具有填充了导电材料(104)的通孔的绝缘基材(101)上至少在绝缘基材(101)的一个面上具有覆盖通孔的金属膜(105)，该金属膜(105)在其表面形成大小为5μm以上的凹凸层(106)，在该凹凸层(106)的相反面再形成金属层。

Description

电路基板及其制造方法
技术领域
本发明涉及在绝缘基材形成配线层的电路基板的表面或层间具有多个配线层的电路基板及其制造方法。
背景技术
近年，随着电子设备的小型化，不仅在工业用在广泛的民用设备方面，强烈希望提供价格便宜的可以安装LSI等半导体芯片的电路基板。在这样的电路基板上，为达到由提高安装密度而带来的设备小型化的目的，容易且高效利用材料来生产多层更细微的配线而提高可靠性是十分重要的。另外，可以利用填充用于电气连接在绝缘基材的两面形成的配线层的通孔放置元件等进一步通过提高安装密度而实现小型化。
在现有的电路基板上，作为绝缘基材采用在玻璃布上浸入环氧树脂的玻璃环氧树脂基板。此时，在绝缘基材上热压粗铜箔，用感光性树脂掩蔽成所希望的图形后，采用氯化铁或氯化铜系列的蚀刻液以喷射方式进行蚀刻的光刻法形成配线图形。
在光刻法中，蚀刻时因为产生边缘腐蚀而比感光性树脂图形小，所以存在很难形成细微图形的问题。在此，为了使边缘腐蚀的影响小，使铜箔厚度变薄，或为使填充在铜箔的树脂的粗糙部变浅而采用粗糙度小的铜箔。
另外，如果为了使边缘腐蚀的影响小使铜箔厚度变薄，出现因配线的电阻大电气特性的时间常数大而不能作为高频用基板而采用的问题。
进而，由于由粗糙化而填充在凹凸层部分的蚀刻时间短使边缘腐蚀变小，填充在树脂中的铜箔的粗糙部浅，即采用粗糙度小的铜箔，基板和铜箔的接触面积的缩小和固定效果减少而造成剥离强度变小。
另外，不在通孔进行电镀在采用填充导电材料的方法中，使用粗糙度小的铜箔时不仅剥离强度小，与导电材料连接的接触面积也小而使连接电阻大。为此，若采用粗糙度小的铜箔，由于作成细微的图形而存在不能满足电气特性的问题。
发明内容
鉴于上述问题，本发明使用粗糙的凹凸层大的铜箔，把凹凸层填充到树脂中，蚀刻填充的相反面的铜箔使铜箔形成薄膜，对应补充在图形部分作成薄膜铜的厚度的采用电镀形成图形。即是，在绝缘基材设置通孔。在该通孔填充导电材料。另外，至少在绝缘基材一个面包括通孔在5μm以下的金属膜表面填充设有5μm以上的凹凸层的第一金属膜的表面的凹凸层，在第一金属膜的凹凸层相反面形成第二金属膜。这样的构造由以下工序完成。即：至少在设有填充导电材料的通孔的绝缘基材至少一面粘接第一金属膜的凹凸层工序；对第一金属膜进行蚀刻而使其形成薄膜的工序；在蚀刻第一金属膜的面在所希望图形电镀形成第二金属膜的工序；将露出的蚀刻的铜箔进行蚀刻的工序。
即，通过将设在第一金属膜的5μm以上的大的凹凸层即粗糙部填充到绝缘基材，不降低金属膜的接合强度，可以保持与填充到通孔中的导电材料有良好的电连接。另外，在将第一金属膜表面蚀刻形成薄膜，采用电镀在第二金属膜和第三、第四或第五金属膜形成细微的图形后，掩蔽第三、第四或第五金属膜，蚀刻除去第一金属膜的不要的部分。为使第一金属膜预先形成薄膜，可以缩短用于形成细微图形的第一金属膜的不要部分的蚀刻时间，不仅使边缘腐蚀变小而容易形成细微配线，而且可使配线的实际厚度增大减小电阻并使机械强度也增大。
附图说明
图1是说明本发明实施例1的电路基板制造方法的剖面图；
图2是说明本发明实施例1的电路基板制造方法的剖面图；
图3是说明本发明实施例1的电路基板制造方法的剖面图；
图4是说明本发明实施例1的电路基板制造方法的剖面图；
图5是说明本发明实施例1的电路基板制造方法的剖面图；
图6是说明本发明实施例1的电路基板制造方法的剖面图；
图7是说明本发明实施例1的电路基板制造方法的剖面图；
图8是说明本发明实施例1的电路基板制造方法的剖面图；
图9是说明本发明实施例1的电路基板的完成品的剖面图；
图10是说明本发明实施例2的电路基板制造方法的剖面图；
图11是说明本发明实施例2的电路基板完成品的剖面图；
图12是说明本发明实施例3的电路基板制造方法的剖面图；
图13是说明本发明实施例3的电路基板完成品的剖面图。
具体实施方式
本发明的电路基板，通过使第一金属膜有厚度为5μm的大的凹凸层，并在导电材料和绝缘基材使凹凸部即粗糙部凹陷，可以防止剥离强度恶化。同时，通过增加与填充在通孔的导电材料的接触面积而可以防止连接电阻下降，增大机械强度。通过使第一金属膜由厚度由5μm以下的金属膜构成，可以保证在电镀通电时必需的最小限度电流，而且在形成图形工程，使边缘腐蚀变小而可以形成细微的图形。
本发明将用于在形成图形时作为掩蔽选择蚀刻的第一金属膜而留下第三和第四金属膜作为电极使用。第四金属膜成为用于对电路基板上的放置部件的钎焊或粘结的金属反应的必要金属，第三金属膜成为有效防止第二金属膜和第四金属膜的合金化和扩散等反应的金属。
本发明在将形成细微图形的电路基板相互重叠的正中部根据希望在绝缘基材上形成通孔，设置以导电材料为重点的基材用热压进行结合，从而形成细微的图形的多层结构的电路基板，可以形成比现有不是细微的配线收容量大，因此在相同的电路结构中可以减少层数。
本发明通过至少在多层构造的电路基板的至少最表面适用于本发明的构成，可以提高表面的部件安装密度并可实现细微间距的连接焊点排列的裸触点安装，从而形成更高密度的电路。
本发明通过至少在多层构造的电路基板的至少最表面适用于本发明的构成，将用于在形成图形时作为掩蔽选择蚀刻第一金属膜而留下第三和第四金属膜作为电极使用。第四金属膜成为用于对电路基板上的放置部件的钎焊或粘结的金属反应的必要金属，第三金属膜成为有效防止第二金属膜和第四金属膜的合金化和扩散等反应的金属。
本发明可以不象通常的玻璃环氧树脂基板在表面有一层厚的环氧树脂层，由此，可以防止在粘接第一金属膜时使填充在通孔中的导电材料流动而引起的配线间的短路。
本发明采用比将绝缘性纤维在纵向和横向都用纤维丝而形成标准的纺织布的弹性大的无纺布进行热压而提高粘接第一金属膜时的压缩力，由此可实现增强填充在通孔的导电性糊和第一金属膜的连接强度从而减小连接电阻。
本发明在用织布而压缩率不能提高的织布的两面设置环氧树脂层而增加压缩率，由于在该环氧树脂层混有5％以上重量的氧化铝和氧化硅等无机材料的微粒，而可以阻止热压时填充到通孔的导电材料的流动。
本发明通过将设在金属膜的5μm以上的大的凹凸层与导电材料密切接触而形成电连接，而使在导电材料上凹下凹凸层的导电材料的金属粒子有更多的接触，从而减少连接电阻、由凹凸层穿入绝缘基材和导电材料而使机械强度增大。
本发明在电路基板的制造工序使用电磁电镀。采用无电解电镀虽然也可以形成选择性电镀的成长，但成长速度慢控制性能差。在此，将第一金属膜作为电流通路采用电镀成长速度快的电磁电镀时，可通过控制电流密度改变成长速度，可通过电镀膜质即膜密度控制蚀刻速度。第一金属膜由于作成在5μm以下的尽可能地薄，所以可以缩短在后续工序用于形成图形的蚀刻时间，通过减少边缘腐蚀而形成细微的图形。
本发明原封不动留下第一金属膜的凹凸层使金属膜变薄而形成图形，可以形成不损失填充到通孔的导电材料和绝缘基材之间的剥离强度和连接电阻而使边缘腐蚀小的细微的图形；由于在该细微图形采用无电解电镀，从而在不能供给电流的独立图形上也可以形成电镀成长；由于可以增加图形的实际厚度在提高图形机械强度的同时可通过减少电阻而减小在高频时的阻抗，使电路形成有利的特性。
本发明通过真空热压形成粘接从而可以防止填充到通孔中的导电性树脂的金属氧化和使气泡破碎。另外，采用加热方式使绝缘基材处于熔融状态，从而在压缩导电材料的同时在第一金属膜5μm以上的大的凹凸层不产生气泡可进行可靠地填充。
本发明采用铜作成第一和第二金属膜可以得到与现有的电路基板相同的小的电阻，特别是第二金属膜是铜，在与第一金属膜进行电磁电镀或无电解电镀时容易形成覆盖。另外，第三、第四、第五金属膜具有与铜的选择性蚀刻性，在电镀形成后将第一金属膜的露出部分进行蚀刻除去时保护第二金属膜，可以形成牢固的图形。
本发明的第三金属膜是镍，从而可以与作为第二金属膜的铜容易进行电磁电镀或无电解电镀，并可阻止与第二金属膜的铜扩散或合金化反应，从而扩大第四金属膜的选择性。另外，通过将第四金属膜由金制成，可以将第一金属膜的不要部分用蚀刻除去时作为掩膜使用而作为电路基板安放部件时，可以提高钎焊的湿润性并实现引线粘结。即是在将第三和第四金属膜分别用镍和金形成的工序中可以发挥重大效果，同时可不需要除去工序而具有电路基板的必要特性。
本发明可以把锡很容易地镀在第二金属膜铜上，在除去工序用硝酸系列的溶液就可以容易除去。但是，如只是锡会由于在加热到50℃以上或成为浸润溶液时开始扩散或形成合金化，所以通过在电镀镍或铜时形成添加的合金电镀可以防止锡的扩散和合金化，在保证了只用锡的相同掩蔽效果的同时又保证了电镀性能。
以下参照附图说明本发明实施方式的电路基板的具体实施例。
实施例1
如图1所示，在作为绝缘基材101将玻璃或芳香族聚酰胺或白雀醇(ケプラ一)等的丝状纤维纵横织成的织布103上浸润、涂布混有重量5～50％的大小为1～100μm的氧化铝颗粒的环氧树脂。由此，填充到通孔的导电性树脂的金属就可以防止热压时的流动，也就是与玻璃环氧脂基板不同。在绝缘基材101采用机械方法用钻头形成通孔102(通孔)。该通孔102也可用二氧化碳或钇铝柘榴石等激光进行。另外，绝缘基材101也可以在由芳香族聚酰胺或白雀醇(ケプラ一)  等的几μm到几mm的纤维片作成纸状即所谓的树脂纤维无纺布上浸润环氧树脂。此时，容易用激光形成通孔102，且由于树脂纤维是纸状所以受按压的压缩率大，另外，由于树脂纤维还存在于靠近表面处，所以树脂纤维片可以防止填充到通孔102的导电性树脂的金属颗粒的流动。
然后，如图2所示，在该通孔102中填充在环氧树脂中混入铜、银或在铜上镀银的金属粉的导电性糊，形成导电材料104。
接着，如图3所示，以真空热压方式在绝缘基材101的两面加压接合作为第一金属膜的例如厚度为18μm的铜箔105，并包含填充导电材料104的通孔102。在该铜箔105的绝缘基材101一侧形成作为粗糙层的大的凹凸层106，由于与结合面积增大同时该大的凹凸层106凹陷到绝缘基材101的环氧树脂中的固定效果使结合强度非常大。
但是为防止导电材料104的流动，象在本发明所用的无纺布那样，树脂纤维片在表面存在及在环氧树脂中混有氧化铝等颗粒是通过树脂纤维片和氧化铝颗粒铜箔105的凹凸层106很难凹陷使与环氧树脂的接触面积减少而使剥离强度下降的原因。因此，不采用通常玻璃环氧树脂基板的凹凸层小的铜箔，为了得到充分的结合强度凹凸层106的尺寸越大越好，至少应在5μm以上。带有该5μm以上的凹凸层106的铜箔105如果厚度达不到10μm以上，在制造中则得不到稳定的产品，所以用薄的铜箔制造大的凹凸层106是相当困难的。
该铜箔105的凹凸层106通过增大与填充到通孔102的导电材料104的金属等的接触面积可以减小连接电阻，通过与绝缘基材101同样地凹陷而改善机械连接，从而提高了电气和机械连接的可靠性。从而，该铜箔105的凹凸层106越大其效果越好，例如，为保证1.4K/Nm以上的剥离强度，凹凸尺寸要求在5μm以上。
在温度循环试验等的可靠性试验中，在通孔102的电连接可靠性和剥离强度有密切的关系，剥离强度越大可靠性越高。但是，在形成细微图形时，由于边缘腐蚀使图形的细小的部分变小，因此必须使铜箔105的厚度变薄。另外，当使铜箔105厚度变薄时，同时粗糙度即凹凸层106也变小会成为结合强度和连接可靠性下降的重要原因。为了得到充分大的凹凸层106的尺寸，作为铜箔层必须达到12μm以上。
接着，如图4所示，进行表面蚀刻，使铜箔15的厚度可在后面的电镀工序中通电的限度尽量地薄。即是，对铜箔105的表面进行蚀刻而形成薄膜，以使除去在后面的电镀工序不通电的凹凸层106的厚度在5μm以下。也可将该剩余的铜箔105的厚度作成在后面工序的电镀时可以通电的厚度。形成薄膜的铜箔105越薄其蚀刻时越短，常常由边缘腐蚀使细部达到最小限。另外，除去铜箔105可以采用机械研磨，机械与化学并用的研磨，或采用用硫酸与过氧化氢水和水的混合液及氨水和过氧化氢水和水的混合液的化学蚀刻方法。另外，蚀刻以后不进行防锈处理对以后的电镀没影响。
然后，如图5所示，形成所希望的树脂图形107。该树脂图形107可采用网板印刷等印刷方法直接形成图形，也可使感光树脂进行暴光显像形成。树脂图形107的厚度最好与由在后续工序中的电镀形成的金属层的厚度相同或比其厚一些。作为该树脂图形107采用感光树脂后，可以比较容易形成细微尺寸的图形，可以形成接近矩形的截面。
以下，如图6所示，将剩余的铜箔105作为电极，对树脂图形107进行掩蔽，通过电镀在铜箔105上面形成铜108和锡109。铜108电阻小且容易在铜箔105上用电镀形成。锡109可以连续地镀在铜108上。另外，在后续工序，将不电镀露出铜箔105的部分成为进行蚀刻时的掩膜，而且在对电镀形成的铜108进行蚀刻中，若是具有选择性的材料也不限于锡。例如，也可以使用镍或铬。在电镀中，由于电镀形成与树脂图形107的开口形状相同的形状和尺寸，所以截面大致形成为矩形，可以得到良好的高频特性等电气特性。
以下，如图7所示，除去树脂图形107。除去以后，在由树脂图形107掩蔽的部分的铜箔105和树脂图形107及接下来电镀形成的铜108和锡109的图形侧壁露出。
然后，如图8所示，在由除去树脂107露出的部分铜箔105和在其下面的凹凸层106进行蚀刻。此时，电镀的铜108的图形用于由锡109掩蔽表面没有被蚀刻，可以形成表面平坦的由电镀形成的铜108和锡109的图形。另外，此时由电镀制造的铜108其侧面也被蚀刻掉一些，故形成由锡109的悬空部分。对此采取的办法，把蚀刻液采用氨系列或硫酸系列，蚀刻方法不用浸润法而采用喷射方式使侧壁蚀刻得变小。另外，也可以采用溅射蚀刻或等离子蚀刻方式使侧壁蚀刻得变小。由此，得到高精度的相对树脂图形107的反转图形。另外，由于锡109容易在铜108进行电镀，且与铜的接触电位差比镍或锌小，对电解蚀刻的影响少这一点是好的，但是在除去感光性树脂的碱溶液中温度在50℃以上锡溶解并再次附着，扩散等，对条件管理有不少困难。为改善这种状况，采用在锡109中含有1％～2％的铜和镍的合金是有效的。然后，用不浸蚀铜，仅对锡109有选择除去的例如硝酸系列的蚀刻液进行有选择性的除去，可得到如图9所示的电路基板。
实施例2
如图10和图11所示，采用与实施例1说明的同样工序制作电路基板。在作为使用的绝缘基材201将玻璃或芳香族聚酰胺或白雀醇(ケプラ一)等的丝状纤维纵横织成的织布203上浸润、涂布混有重量5～50％的大小为1～100μm的氧化铝颗粒的环氧树脂。由此，填充到通孔的导电材料204的金属就可以防止热压时的流动，也就是与玻璃环氧脂基板不同。在绝缘基材201采用机械方法用钻头形成通孔202(通孔)。该通孔202也可用二氧化碳或钇铝柘榴石等激光进行。
作为绝缘基材201，也可以在由芳香族聚酰胺或白雀醇(ケプラ一)等的几μm到几mm的纤维片作成纸状即所谓的树脂纤维无纺布上浸润环氧树脂。此时，容易用激光形成通孔202，且由于树脂纤维是纸状所以受按压的压缩率大，另外，由于树脂纤维还存在于靠近表面处，所以树脂纤维片可以防止填充到通孔202的导电材料204的金属颗粒的流动。
在该绝缘基材201采用机械方法或激光等光学方法用钻头形成通孔202(通孔)。在该通孔202中填充在环氧树脂中混入铜、银或在铜上镀银的金属粉的导电材料204。以真空热压方式在绝缘基材201的两面加压接合具有作为粗糙层的凹凸层206厚度为18μm的铜箔205，并包含填充导电材料204的通孔202。在将铜箔205的表面5μm以上的凹凸层206凹陷到填充到绝缘基材201的环氧树脂和通孔202的导电材料204状态下，除去铜箔205的表面以使铜箔205的厚度残留到在后续的电镀工序中可以通电的最薄限度5μm左右。接着，形成应形成希望图形的树脂图形207。
然后，如图10所示掩蔽树脂图形207在露出铜箔205的表面用电镀方法依次形成铜208、镍210和金211。在此，镍210和金211在对后续工序没电镀的露出部分的铜箔205进行蚀刻时起掩膜的作用。另外，与实施例1时不同，不除去这样制作出的镍210和金211。在安装部件时金211具有改善钎焊湿润性和防止氧化的效果；镍210可以防止钎焊向铜的扩散。不仅如此，在安装半导体的引线焊点，金211实现与引线的金属之间的结合，镍210可以提高机械强度和有效地防止金属反应。
从而，分别要求镍210的厚度在2μm以上，金211的厚度在0.02μm以上。另外，镍210和金211也可以不用电镀而用无电解电镀。此后，如图11所示，通过除去树脂图形207，蚀刻除去露出的铜箔205形成电路基板。在此，由于在蚀刻铜箔205时镍210和金211不被蚀刻，而与树脂图形207的开口尺寸相同，所以可以形成高精度表面图形尺寸的配线和电极。
实施例3
图12表示在实施例1制造的电路基板两面上形成图形的本发明的电路基板3a、3b和3c。即是，电路基板3a和3c分别具有绝缘性基材301a和301c，在基板上设置通孔302a、302c。在通孔302a和302c分别填充导电材料304a和304c。在厚度为5μm以下的金属膜至少一个面上设置5μm以上的凹凸层306a和306c的第一金属膜305a、305c的凹凸层306a、306c与所述绝缘基材301a、301c的一个面接合，并包含通孔302a、302c。在分别形成第一金属膜的凹凸层306a、306c和在相反面形成第二金属膜308a、308c的各个电路基板3a和3c之间配置有作为中间基材的绝缘基材3b(301b)。绝缘基材3b(301b)与压制3a或3c前的绝缘基材301a或301c结构相同，是B级绝缘基材，将玻璃或芳香族聚酰胺或白雀醇(ケプラ一)等的丝状纤维纵横织成的织布303b上浸润、涂布混有重量5～50％的大小为1～100μm的氧化铝颗粒的环氧树脂。
由此，填充到通孔302b的导电材料304b的金属粉就可以防止热压时的流动，也就是与玻璃环氧脂基板不同。在绝缘基材301b采用机械方法用钻头形成贯通绝缘基材301b的通孔(通孔)302b。该通孔302b的形成也可用二氧化碳或钇铝柘榴石等激光进行。
在此，绝缘基材301b，也可以在由芳香族聚酰胺或白雀醇(ケプラ一)等的几μm到几mm的纤维片作成纸状即所谓的树脂纤维无纺布上浸润环氧树脂。此时，容易用激光形成通孔，且由于树脂纤维是纸状所以受按压的压缩率大，另外，由于树脂纤维还存在于靠近表面处，所以树脂纤维片可以防止填充到通孔的导电材料的金属颗粒的流动。
采用定位销或图像识别技术使在该通孔302b填充导电材料304b的电路基板3b与3a和3c的位置相吻合。在各个电路基板3b、3a、3c的相对位置吻合的配置状态，与压制铜箔同样在真空中进行过热同时又加压的真空热压。通过真空热压B级电路基板3b的树脂受热熔融，使其上下的电路基板3a和3c在真空状态下将气泡或气体弄碎并结合。
此时，在电路基板3b的通孔302b中填充的导电材料304b由于在电路基板3a和3c中电镀形成的配线图形308a和308c的厚度部分从绝缘基材301a及301c的表面突出，需用更大的压力进行压制而可靠地压紧。由此，可以得到低电阻且具有更高可靠性的电气连接。另外，由于此时在填充到绝缘基材301a和301c的通孔302a和302c的导电材料304a和304c也受到压力，因此就进一步减小了连接电阻。另外，由于增强了金属箔的凹凸层306a、306c的凹陷，从而提高了剥离强度。按照上述说明，可以得到具有如图13所示四层配线层，通过在通孔中填充各个配线层的导电材料实现电连接的多层配线基板。
在这样形成的多层配线基板中，在基板内形成的配线层308a和308c的表面没有大的凹凸层而压着结合填充在中间电路基板3b的通孔302b的导电性糊304b，在温度循环试验等可靠性试验中，在该部分剥离应力几乎没有而横向应力起作用。与该横向应力相对，由于在配线层308a和308c的表面没有大的凹凸层，这样可以在横向滑动，所以可使应力放出而保持连接。比由大的凹凸层凹陷到导电性材料304b而固定的情况可以得到高的可靠性。
在以上所述的本发明的各实施例中，压制前的绝缘基材是没有充分硬化的所谓B级树脂基材。作为绝缘基材使用玻璃环氧树脂基板，也可以在芳香族聚酰胺等的树脂纤维的织布或无纺布上浸润树脂。另外，在无纺布上浸润树脂的基材上也有为提高剥离强度需要大的粗糙凹凸层铜箔的所谓独特的问题，对此，本发明对不使粗糙凹凸层变小而可以形成细微的图形特别有效。
工业利用可能性
在以上说明的本发明，可以形成不降低剥离强度，与填充在通孔的导电材料形成良好电气连接的细微的图形，另外，通过将第一金属膜的表面蚀刻而形成薄膜并在第二金属膜形成细微的图形后把第一金属膜的不要的部分蚀刻除去而与蚀刻铜箔的图形相比在蚀刻时使边缘腐蚀变小，而容易形成细微配线。而且，在增大配线的实际厚度降低电阻的同时还能提高机械强度。另外，通过电镀多种金属有选择地进行蚀刻也不会使图形形状零乱。

Claims (22)

1.一种电路基板，具有：形成通孔的绝缘基材、在所述通孔中填充的导电材料和覆盖所述通孔在所述绝缘基材上形成图形的第一金属膜，其特征在于，还有在所述第一金属膜上形成的第二金属膜，所述第一金属膜在与所述绝缘基板相结合的面上有5微米以上的大小的凹凸层。
2.如权利要求1所述的电路基板，其特征在于，在所述第二金属膜上有第三金属膜；在所述第三金属膜上有第四金属膜。
3.如权利要求1所述的电路基板，其特征在于，层叠两层以上电路基板，所述电路基板具有：形成所述通孔的绝缘基材、在所述通孔中填充的导电材料和覆盖所述通孔在所述绝缘基材上形成图形的第一金属膜，其特征在于，还有在所述第一金属膜上形成的第二金属膜，所述第一金属膜在与所述绝缘基板相结合的面上有5微米以上的大小的凹凸层。
4.如权利要求3所述的电路基板，其特征在于，在所述第二金属膜上有第三金属膜；在所述第三金属膜上有第四金属膜。
5.一种多层层叠构的电路基板，其在最表面层具有下述电路基板，所述电路基板具有：形成所述通孔的绝缘基材、在所述通孔中填充的导电材料和覆盖所述通孔在所述绝缘基材上形成图形的第一金属膜，其特征在于，还有在所述第一金属膜上形成的第二金属膜，所述第一金属膜在与所述绝缘基板相结合的面上有5微米以上的大小的凹凸层。
6.如权利要求5所述的电路基板，其特征在于，在所述第二金属膜上有第三金属膜；在所述第三金属膜上有第四金属膜。
7.如权利要求1到6中任一项所述的电路基板，其特征在于，所述绝缘基材由绝缘性纤维上浸润树脂而构成。
8.如权利要求7中所述的电路基板，其特征在于，所述绝缘性纤维是无纺布。
9.如权利要求8中所述的电路基板，其特征在于，所述绝缘性纤维是由玻璃或树脂的纤维织成的织布，所述树脂是混有无机颗粒的树脂。
10.如权利要求1到9中任一项所述的电路基板，其特征在于，所述导电材料沿着所述凹凸层的外沿填充并与所述第一金属膜密切接合。
11.如权利要求4或6所述的电路基板，其特征在于，第三金属膜是镍，第四金属膜是金。
12.一种电路基板的制造方法，其具有；在形成填充导电材料的通孔的绝缘基材至少一个面上加压粘结具有凹凸层的第一金属膜的所述凹凸层的工序、使所述第一金属膜形成薄膜的工序、在所述第一金属膜上至少在覆盖所述通孔的图形上形成第二金属膜的金属膜形成工序、除去没有形成所述第二金属膜部分的所述第一金属膜的除去工序。
13.如权利要求12所述的电路基板制造方法，其中，所述金属膜形成工序是在所述第二金属膜上再形成第五金属膜的工序；所述除去工序是接着除去所述第一金属膜，再除去所述第五金属膜的工序。
14.如权利要求12所述的电路基板制造方法，其中，所述金属膜形成工序是在所述第二金属膜上顺次再形成第三金属膜和第四金属膜的工序。
15.如权利要求12所述的电路基板制造方法，其中，所述第一金属膜由蚀刻形成薄膜，在所述第一金属膜中使不属于所述凹凸层的部分的厚度形成为5μm以下的薄膜。
16.如权利要求12所述的电路基板制造方法，其中，所述金属膜形成工序是通过电磁电镀形成金属膜的工序。
17.如权利要求12所述的电路基板制造方法，其中，所述金属膜形成工序是由采用光蚀刻将所述第一金属膜形成所希望的图形的工序和随后通过无电磁电镀在所述第一金属膜上形成所述第二金属膜的工序构成。
18.如权利要求12所述的电路基板制造方法，其中，所述加压粘接工序是采用真空热压在所述绝缘基材的至少一个面上加压粘接具有所述凹凸层的第一金属膜的所述凹凸层的工序。
19.如权利要求13所述的电路基板制造方法，其中，所述第一金属膜和所述第二金属膜是铜，所述第五金属膜是具有与铜有选择蚀刻性的金属，所述除去工序通过蚀刻除去所述第一金属膜。
20.如权利要求19所述的电路基板制造方法，其中，第五金属膜是从锡、锡和铜的合金及锡和镍的合金中选择出的一种金属。
21.如权利要求14所述的电路基板制造方法，其中，所述第一金属膜和所述第二金属膜是铜，所述第三金属膜和所述第四金属膜是具有与铜有选择蚀刻性的金属，所述除去工序通过蚀刻除去所述第一金属膜。
22.如权利要求21所述的电路基板制造方法，其中，所述第三金属膜是镍，所述第四金属膜是金。
CNB028039475A 2001-11-12 2002-10-30 电路基板及其制造方法 Expired - Fee Related CN100563407C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP345607/2001 2001-11-12
JP2001345607A JP4062907B2 (ja) 2001-11-12 2001-11-12 回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN1547875A true CN1547875A (zh) 2004-11-17
CN100563407C CN100563407C (zh) 2009-11-25

Family

ID=19158918

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028039475A Expired - Fee Related CN100563407C (zh) 2001-11-12 2002-10-30 电路基板及其制造方法

Country Status (6)

Country Link
US (1) US7197820B2 (zh)
EP (1) EP1357775B1 (zh)
JP (1) JP4062907B2 (zh)
CN (1) CN100563407C (zh)
DE (1) DE60234678D1 (zh)
WO (1) WO2003043393A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101801627A (zh) * 2007-09-05 2010-08-11 荷兰应用自然科学研究组织Tno 用于制备模制品的方法
CN109585408A (zh) * 2017-09-29 2019-04-05 矽品精密工业股份有限公司 基板结构及其制法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015772A1 (en) * 2002-08-08 2004-02-19 Nanoink, Inc. Protosubstrates
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
US7321496B2 (en) * 2004-03-19 2008-01-22 Matsushita Electric Industrial Co., Ltd. Flexible substrate, multilayer flexible substrate and process for producing the same
JP2006080424A (ja) * 2004-09-13 2006-03-23 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP4593331B2 (ja) * 2005-03-24 2010-12-08 古河電気工業株式会社 積層回路基板とその製造方法
WO2007010758A1 (ja) * 2005-07-15 2007-01-25 Matsushita Electric Industrial Co., Ltd. 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法
US7976956B2 (en) * 2005-08-01 2011-07-12 Furukawa Circuit Foil., Ltd. Laminated circuit board
JP4609850B2 (ja) * 2005-08-01 2011-01-12 古河電気工業株式会社 積層回路基板
JP4609849B2 (ja) * 2005-08-01 2011-01-12 古河電気工業株式会社 積層回路基板
JP2007088043A (ja) * 2005-09-20 2007-04-05 Fujitsu Ltd 冷却装置
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
CN102405692A (zh) * 2009-04-02 2012-04-04 松下电器产业株式会社 电路基板的控制方法及电路基板
TWI385770B (zh) * 2009-05-27 2013-02-11 Unimicron Technology Corp 封裝基板及其製法
JP2013502704A (ja) * 2009-08-19 2013-01-24 ピコドリル エスアー 基板に導電性ビアを製造する方法
JP2011181902A (ja) * 2010-02-04 2011-09-15 Nitto Denko Corp 配線回路基板およびそれを備えた燃料電池
EP4080998A4 (en) * 2019-12-17 2023-06-14 NHK Spring Co., Ltd. MULTILAYER BODY, BONDING METHOD AND SEMI-FINISHED PRODUCT FOR PRINTED CIRCUIT BOARDS

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964666A (en) * 1975-03-31 1976-06-22 Western Electric Company, Inc. Bonding contact members to circuit boards
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
DE3786600T2 (de) * 1986-05-30 1993-11-04 Furukawa Electric Co Ltd Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
JPH05275830A (ja) 1992-03-26 1993-10-22 Ibiden Co Ltd 電子部品搭載用基板の製造方法
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
US5652042A (en) * 1993-10-29 1997-07-29 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JPH1056264A (ja) 1996-08-10 1998-02-24 Toshiba Chem Corp 多層プリント配線板
EP1802186B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
MY125599A (en) * 1996-12-19 2006-08-30 Ibiden Co Ltd Printed circuit boards and method of producing the same
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
KR20060095785A (ko) * 1998-02-26 2006-09-01 이비덴 가부시키가이샤 필드 바이어 구조를 갖는 다층프린트 배선판
JP2000068620A (ja) * 1998-08-25 2000-03-03 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
CN1199536C (zh) * 1999-10-26 2005-04-27 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
TW498707B (en) * 1999-11-26 2002-08-11 Matsushita Electric Ind Co Ltd Wiring substrate and production method thereof
JP3431556B2 (ja) 1999-12-07 2003-07-28 松下電器産業株式会社 転写媒体及びその製造方法、転写媒体を用いた配線基板の製造方法
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP2001177248A (ja) 1999-12-15 2001-06-29 Hitachi Ltd 配線基板及びその製造方法並びに電子機器
JP2001284797A (ja) 2000-03-28 2001-10-12 Kyocera Corp 多層配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101801627A (zh) * 2007-09-05 2010-08-11 荷兰应用自然科学研究组织Tno 用于制备模制品的方法
CN109585408A (zh) * 2017-09-29 2019-04-05 矽品精密工业股份有限公司 基板结构及其制法

Also Published As

Publication number Publication date
DE60234678D1 (de) 2010-01-21
EP1357775A4 (en) 2008-05-21
US7197820B2 (en) 2007-04-03
EP1357775B1 (en) 2009-12-09
WO2003043393A1 (fr) 2003-05-22
EP1357775A1 (en) 2003-10-29
US20040045738A1 (en) 2004-03-11
CN100563407C (zh) 2009-11-25
JP2003152333A (ja) 2003-05-23
JP4062907B2 (ja) 2008-03-19

Similar Documents

Publication Publication Date Title
CN1547875A (zh) 电路基板及其制造方法
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
JP4671802B2 (ja) めっき方法、半導体装置の製造方法及び回路基板の製造方法
CN1196392C (zh) 布线基板及其制造方法
CN102625579B (zh) 电子部件内置线路板
JPWO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法
TW200305260A (en) Multi-layered semiconductor device and method of manufacturing same
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN1612678A (zh) 多层印刷电路板及其制造方法
CN1750734A (zh) 配线基板及其制造方法
KR20050020699A (ko) 양면 배선 회로 기판 및 그 제조 방법
CN102446772B (zh) 制造半导体封装的方法
JP4488187B2 (ja) ビアホールを有する基板の製造方法
CN1689382A (zh) 多层印刷电路板及其制造方法
CN100521878C (zh) 多层印刷电路配线板的制造方法
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
JP2006156617A (ja) 配線基板とその製造方法
JP3199637B2 (ja) 多層配線基板の製造方法
KR100674305B1 (ko) 인쇄회로기판 및 그 제조방법
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP2005268672A (ja) 基板
US7807034B2 (en) Manufacturing method of non-etched circuit board
CN1201645C (zh) 高集成度积层基材制造方法
CN100437958C (zh) 芯片封装结构及其制造方法
CN1376018A (zh) 多层印刷布线基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091125

Termination date: 20141030

EXPY Termination of patent right or utility model