CN1750734A - 配线基板及其制造方法 - Google Patents
配线基板及其制造方法 Download PDFInfo
- Publication number
- CN1750734A CN1750734A CN200510099546.8A CN200510099546A CN1750734A CN 1750734 A CN1750734 A CN 1750734A CN 200510099546 A CN200510099546 A CN 200510099546A CN 1750734 A CN1750734 A CN 1750734A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- substrate
- insulating properties
- forms
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0392—Pretreatment of metal, e.g. before finish plating, etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
Abstract
一种配线基板,其包括绝缘性基板、绝缘性基板上的第一导电层、第一导电层上的第二导电层、覆盖第一导电层和第二导电层的第三导电层。第一导电层具有设在绝缘性基板的表面上的面,和设于该面的相反一侧并且宽度小于该面的面。在该配线基板中,即使在导电层中流动的信号的频率高,阻抗的增加也很少。
Description
技术领域
本发明涉及具有形成于绝缘性基板上的导电层的配线基板及其制造方法。
背景技术
在用于制造具有细微导电层的配线基板的现有半加法(セミアデイテイブ法;semiadditive)中,在绝缘性基板上形成薄的第一导电层,在导电层上设置形成为规定的图案的感光性树脂。在从第一导电层的感光性树脂露出的部分上形成第二导电层。然后,将去除第一导电层的感光性树脂而露出的部分蚀刻去除,得到配线基板。
在特开2004-95983号公报所公开的方法中,在绝缘性的基板上形成第一金属膜,利用化学研磨使该膜变薄,在基板上形成薄的底层。然后,在底层上形成掩模图案,在从底层的掩模图案露出的部分上利用电解镀敷形成第二金属膜。之后通过镀敷在第二金属膜上形成第三金属膜。然后,剥离掩模图案,去除底层露出的多余部分,形成由底层、第二金属膜以及第三金属膜构成的配线图案。在去除底层多余部分时由第二金属膜保护底层的基板和第二金属膜之间的部分,能够防止底层从基板剥落。
由上述方法形成的具有细微导体图案的配线基板,具有导体图案对高频信号的阻抗增大的情况。
发明内容
本发明的配线基板具有绝缘性基板、绝缘性基板上的第一导电层、第一导电层上的第二导电层、覆盖第一导电层和第二导电层的第三导电层。第一导电层具有设于绝缘性基板表面上的面,和设于所述面的相反一侧并且宽度小于所述面的面。
该配线基板中,即使在导电层流动的信号频率增大,阻抗的增加也很小。
附图说明
图1是表示本发明实施例1的配线基板的制造方法的剖面图;
图2是表示实施例1的配线基板的制造方法的剖面图;
图3是表示实施例1的配线基板的制造方法的剖面图;
图4是表示实施例1的配线基板的制造方法的剖面图;
图5是表示实施例1的配线基板的制造方法的剖面图;
图6是表示实施例1的配线基板的制造方法的剖面图;
图7是表示实施例1的配线基板的制造方法的剖面图;
图8是表示本发明实施例2的配线基板的制造方法的剖面图;
图9是表示实施例2的配线基板的制造方法的剖面图;
图10是表示实施例2的配线基板的制造方法的剖面图;
图11是表示实施例2的配线基板的制造方法的剖面图;
图12是表示实施例2的配线基板的制造方法的剖面图;
图13是表示实施例2的配线基板的制造方法的剖面图;
图14是表示实施例2的配线基板的制造方法的剖面图;
图15是表示实施例2的配线基板的制造方法的剖面图。
具体实施方式
(实施例1)
图1~图7是表示本发明实施例1的配线基板的制造方法的剖面图。
图1是具有填充有导电性材料5的贯通孔4的绝缘性基板1的剖面图。在将芳香族聚酰胺树脂和玻璃等绝缘性纤维织成布状的玻璃纤维织物(玻璃织物)的纤维片2上含浸环氧树脂,在纤维片2的两面上形成由含浸的环氧树脂构成的例如厚度5~20μm的树脂层3,形成作为玻璃环氧基板的绝缘性基板1。在绝缘性基板1上通过二氧化碳气体激光等的光学方法和钻孔等的机械方法形成贯通孔4。在贯通孔4上通过印刷或来自喷嘴的喷射等而填充有相对树脂混入30~80%体积的1~50μm的铜粒子的糊状的导电性材料5。
纤维片2(玻璃纤维)的纵向和横向的温度等环境影响的尺寸变化由玻璃纤维的热膨胀系数等物理参数决定。在由物理参数已知的玻璃纤维构成的纤维片2中,容易根据尺寸变化设定导体图案的位置和与其他导体图案的位置。绝缘性基板1最好由陶瓷膜和树脂膜构成。
通过在树脂层3中混入30~90%容量的粒子直径1~100μm的玻璃和氧化铝等绝缘性粒子,能够防止在贯通孔4中填充的导电性材料5的铜粒子由于后工序中的冲压的压力而向树脂层3流出的情况。
接下来,如图2所示,例如通过真空热压将由铜等金属构成的导电层7粘接在基板1的表面1A即树脂层3和导电性材料5上。导电层7由细密的固体层7A和在固体层7形成的比固体层7A粗糙的粗糙化层6构成。即,导电层7具有细密的上面7B(固体层7A的上面7B)和比上面7B糙面化的下面7F(粗糙化层6)。图2中,粗糙化层6被埋入绝缘性基板1的表面1A即树脂层3和导电性材料5各表面3A、5A中。在将导电性材料5填充到贯通孔4中的绝缘性基板1的两面形成导体图案而形成两面配线基板时,在绝缘性基板1的两面配置具有粗糙化层6的导电层7并进行真空热压。
利用该真空热压,能够防止在粗糙化层6与导电性材料5、树脂层3的粘接界面残留空气和气体等。该真空热压的温度是100~260℃。然后再次真空热压时,第一次的真空热压在低于环氧树脂的玻璃化转变温度的120℃左右进行,为了使环氧树脂完全固化而在高于玻璃化转变温度的240℃左右进行真空热压。
因为利用真空热压对填充到贯通孔4中的导电性材料5进行压缩,故牢固地粘合导电层7的粗糙化层6和导电性材料5,利用粗糙化层6的凹凸来增大与导电性材料5的接触面积。由此,能够减小导电性材料5与导电层7的电连接电阻。另外,粗糙化层6咬入树脂层3而使得导电层7难以从树脂层3剥落。
粗糙化层6的凹凸越大上述效果越显著,在1~10μm的情况下特别有效。粗糙化层6的凹凸超过10μm,则在后面的蚀刻工序中对粗糙化层6的侧面进行大的侧蚀刻,使得导体图案变窄而形状发生很大变化,不能得到细微的图案。
导电层7的厚度最好为0.5μm~5μm。由此,在对利用镀敷在其上形成有金属层的导电层7进行蚀刻时,在绝缘性基板1和粗糙化层6的界面,导电层7(粗糙化层6)与其他部分相比不会被过度地蚀刻,能够得到良好形状的导电层7。
利用这样的结构,在多个绝缘层具有内部通孔(IVH)的多层基板上,无论其他层的贯通孔的位置如何,能够在任意的位置实施层间导通,特别是能够在最外层上的任意位置安装部件。
然后,如图3所示,在导电层7的固体层7A的上面7B的不形成导体图案的区域7D上形成由感光性树脂构成的掩模8。将感光性树脂的干膜抗蚀剂加热压接在导电层7的上面7B上,或者利用旋转涂敷和滚动涂敷在导电层7的上面7B上涂附液态抗蚀剂,使用光致掩模将感光性树脂曝光,可通过其后的显影容易地形成掩模8。
掩模8能够在小于或等于1μm的误差范围内形成与光致掩模几乎相同的尺寸,特别是液态抗蚀剂与干膜抗蚀剂相比能够将掩模8形成得更薄,可得到1~10μm的分辨率。掩模8比在接下来的工序中由镀敷形成的层还要薄,在镀敷工序之后,能够更加容易地去除掩模8。
然后,如图4所示,在导电层7的上面7B未被掩模8掩盖的区域7E上利用电镀形成导电层9。导电层9由与导电层7相同的金属材料的铜形成。通过利用以添加了光泽剂的硫酸铜水溶液为主要成份的电解液进行电镀,导电层9可与其宽度W9无关地均匀形成厚度T9并且平坦。在电镀中通过将电流密度设定在小于或等于10A/dm2,理想的是1~6A/dm2,能够均匀且致密地形成导电层9的厚度T9。一般,利用电流密度改变导电层9的结晶粒的大小和密度,电流密度越小越能够得到高密度的结晶粒,能够致密地形成导电层9。由于结晶粒越致密,蚀刻速度越慢,故结晶粒小为好。
然后,如图5所示,通过去除掩模8露出导电层7的上面7B的区域7D。
然后,如图6所示,利用蚀刻去除导电层7的固体层7A和粗糙化层6的区域7D的部分,在剩下的固体层107A和粗糙化层106以及导电层9形成由导电层107、9构成的所希望的导体图案20。也可以在该蚀刻之前覆盖导电层9形成对蚀刻液具有抵抗性的掩模层。该掩模层可利用焊锡形成,也可以通过连续电镀锡、镍、铝等或者通过蒸镀和溅射而形成小于或等于1μm的厚度。因为该掩模层覆盖导电层9的表面和角部,故能够防止导电层9的形状变化。
导电层107从其表面开始被蚀刻,具有含有粗糙化层6且与导体层9邻接的上面107B具有宽度比下面107F(粗糙化层106)窄的大致梯形的剖面。梯形的侧壁圆弧状地凹陷。
由于电镀工序之前的自然氧化膜和极微小的污染等的介在层和金属结晶的不连续性,在导电层7和导电层9的界面上生成边界。在蚀刻中沿导电层7和导电层9的界面也对导电层9进行蚀刻。由此,如图6所示,在导电层7和导电层9的界面形成蜂腰状部10。蜂腰状部10能够增大导体层107、9构成的导体图案的表面积,并且能够降低集肤效应所显现的大于或等于100MHz的高频区域下的导体图案的阻抗。由此,能够防止信号传播的延迟。蜂腰状部10的形状根据导体层7、9各自的结晶粒的大小及密度而变化。可利用导体层7、9的形成条件来控制结晶粒的大小及密度,由此能够控制蜂腰状部10的形状。
然后,如图7所示,利用无电解镀敷形成导电层11,以覆盖导电层107和导电层9的表面。导电层11由镍形成1~10μm的厚度,理想的是2~7μm。导电层11覆盖形成于导电层107和导电层9界面的蜂腰状部10。导电层11在导电层107、9二者的表面牢固粘接,故能够防止导电层107和导电层9在界面剥离。为了提高零件和半导体安装的可靠性,也可以在导电层11的表面将由金构成的导电层12与由镍构成的导电层11连续并且利用无电解镀敷而形成。
另外,绝缘性基板1的纤维片2可以是将芳香族聚酰胺树脂等树脂纤维形成为纸状的无纺织物。因为含浸有环氧树脂的无纺织物在冲压的压力下收缩,故导电层材料5被更强地压缩,强力接触导电性材料5中的铜粒子而得到低电阻的导电性材料5。另外,因为贯通孔4的周边被密集的纤维所覆盖,故防止填充到贯通孔4中的导电性材料5的铜粒子流出,能够实现贯通孔4的导电层7与导电性材料5的可靠性高的良好的电连接。
另外,绝缘性基板1也可以是聚酰亚胺和液晶聚合物等的薄膜,由此,基板1的厚度能够薄地形成小于或等于70μm,通过YAG激光器能够容易地形成贯通孔4。
导电层7的粗糙化层6利用蒸镀或镀敷在树脂或金属等刚体的形成板上形成均匀的金属膜,之后通过大电流的电镀产生的异常镀敷显影形成粒子能够附在金属膜上而形成凹凸。另外,粗糙化层6也可以向所述金属膜吹附融化的金属,而附上凹凸。也可以在利用真空热压在基板1上压接附在形成板上保持不变而形成有粗糙化层6的导电层7之后,机械地剥离形成板,或者由蚀刻去除,转印导电层7。
也可以利用真空热压将单面上附有粗糙化层6的厚度12~18μm厚的铜箔压接在基板1上之后,通过硫酸与双氧水的混合液为主要成分的蚀刻液等对铜箔进行蚀刻,将铜箔减薄至所希望的厚度,在基板1上形成导电层7。另外,也可以在其他的金属例如铝箔上形成厚度2μm左右的铜箔,利用镀敷在其表面上形成粗糙化层6而形成导体层7。另外,还可以将具有粗糙化层6的厚度3~5μm的铜箔与其他的铜箔(载体)粘接来提高强度而形成导电层7。
在利用现有的半加法而得到的现有的配线基板中,薄的第一导电层通过无电解镀敷极薄地形成为0.5μm左右。对第一导电层进行蚀刻时通过其侧面被蚀刻的侧蚀刻,对第一导电层的与绝缘性基板接触的部分进行大范围蚀刻,具有第一导电层会从绝缘性基板上翘起剥离的情况。
由特开2004-95983号公报所公开的方法得到的现有的配线基板中需要用于形成第二金属膜的镀敷工序,存在用于形成底层的第一金属膜的金属和第二金属膜的金属通过它们的组合而由于金属的电位差促进侧蚀刻,或在第二金属膜上瞬时形成氧化层而难以形成第三金属膜的情况。
在实施例1的配线基板中,因为绝缘性基板1在与导电层7之间不产生间隙地粘接,故导电图案牢固地粘合在基板1上,不产生上述现有方法的问题。另外,填充在贯通孔4中的导电性材料5的表面5A表面被导电图案覆盖,故能够在贯通孔4的上方搭载零件,能够有效地利用基板1的面积。
(实施例2)
图8~图15是表示本发明实施例2的配线基板的制造方法的剖面图。另外,与实施例1相同的部分赋予同一符号并省略说明。
首先,如图8所示,在与实施例1同样形成的绝缘性基板1上通过二氧化碳气体激光等的光学方法和钻孔等的机械方法形成贯通孔4。在贯通孔4上通过印刷或来自喷嘴的喷射等而填充有相对树脂混入30~80%容量的1~50μm的铜粒子的糊状的导电性材料5。
然后,如图9所示,对绝缘性基板1的表面501A即导体性材料5的表面505A与树脂层3的表面503A实施粗糙化处理,形成粗糙化层506。粗糙化层506能够利用碱性溶液的侵蚀、具有凹凸的其他复制(レプリカ)的转印而形成。在粗糙化层506中露出有填充在贯通孔4中的导电性材料5的导电性粒子。
然后,如图10所示,在绝缘性基板上1的表面501A的粗糙化层506上通过无电解镀敷形成由铜等金属构成的导电层507。导电层507比粗糙化层506的凹凸厚,而且在不扩大之后的蚀刻工序中的侧蚀刻的程度下形成。具体的是0.5~3μm为好。因为可通过无电解镀敷在基板1上均匀地形成导电层507,故其后能够稳定地进行蚀刻。将导电层507的上面507A糙面化。
然后,如图11所示,在导电层507的上面507A上的不形成导体图案的区域形成由感光性树脂构成的掩模8。
然后,如图12所示,在导电层507上的从掩模8露出的区域507B上使用与导电层507相同的金属材料的铜利用电镀形成导电层509。通过在该电镀中调整电流密度等的形成条件,从而能够改变铜的结晶粒大小等的影响蚀刻速度的因素。因为导电层507的上面507A被糙面化,故导电层509牢固地结合在导电层507上。
然后,如图13所示,去除掩模8露出导电层507的上面507A的区域507C。然后,如图14所示,去除露出的导电层507的区域507C,其中,去除的部分包括进入到粗糙化层506的部分507D,形成导电层507、509构成的所希望的导体图案1520(图14)。在导电层507薄的情况下,存在导电层507和绝缘性基板1的界面的导电层507的蚀刻即侧蚀刻被促进的情况。但是,由无电解镀敷形成的导电层507因为具有不产生侧蚀刻那样的厚度,故在绝缘性基板一的上面501A和导电层507的界面不形成间隙。
在上述蚀刻中,导电层507从上面507A开始被蚀刻。如图14所示,通过该蚀刻而得到具有进入粗糙化层506的部分507D和梯形剖面的导电层1507。导电层1507的与基板1接触的下面1507E比上面1507A大,侧壁凹陷成圆弧状。沿导电层1507和导电层509的界面对导电层1507、509进行蚀刻而形成蜂腰状部510。蜂腰状部510增大导电层1507、509的导体图案的表面积,与实施例1的蜂腰状部10同样地,在高频下降低导体图案的阻抗。
然后,如图15所示,利用镍等的无电解镀敷以1~10μm、理想的是2~7μm的厚度形成覆盖导电层1507及导电层509的表面的导电层11。导电层11覆盖导电层1507和导电层509的界面的蜂腰状部510。导电层11因为牢固地粘接在导电层1507、509二者的表面,故防止导电层1507和导电层509在界面相互剥离。可以在导电层11的表面上将由金构成的导电层12与镍构成的导电层11连续并通过无电解镀敷形成。
根据实施例2,将绝缘性基板1的表面粗糙化处理,控制粗糙化层506的粗糙化状态,由此能够控制导电层507和基板1的紧密粘合强度。另外,通过改变导电层1507、509的蚀刻速度,从而能够控制形成于导电层1507和导电层509的界面的蜂腰状部510的形状,能够得到具有细微导体图案1520的高频特性的优良的配线基板。在基板1的表面的粗糙化层506上通过利用无电解镀敷覆盖形成导电层507,由此形成均匀的导电层507,因此,能够稳定地蚀刻导电层507。
Claims (12)
1.一种配线基板,其包括:
具有表面的绝缘性基板;
第一导电层,其具有设于所述绝缘性基板的表面上的第一面和设于所述第一面的相反一侧并且其宽度小于所述第一面的宽度的第二面;
设于所述第一导电层的所述第二面上的第二导电层;
覆盖所述第一导电层和所述第二导电层的第三导电层。
2.如权利要求1所述的配线基板,其中,所述第二导电层的宽度比所述第一导电层的所述第二面的所述宽度大,在所述第一导电层和所述第二导电层的界面形成蜂腰状部。
3.如权利要求1所述的配线基板,其中,所述绝缘性基板在与所述表面的所述第一导电层接触的部分形成孔,并且还具有填充于所述绝缘性基板的所述孔中并且与所述第一导电层连接的导电性材料。
4.如权利要求1所述的配线基板,其中,所述第一导电层的所述第一面被糙面化。
5.如权利要求1所述的配线基板,其中,所述第一导电层的所述第二面被糙面化。
6.一种配线基板的制造方法,其包括:
形成具有与所述绝缘性基板的表面接触的第一面和所述第一面相反一侧的第二面的第一导电层的步骤;
在所述第一导电层的所述第二面上设置掩模,形成从所述第一导电层的所述第二面的所述掩模露出的部分的步骤;
在所述第一导电层的所述第二面的从所述掩模露出的所述部分上形成第二导电层的步骤;
在形成所述第二导电层的步骤之后去除所述掩模,形成所述第一导电层的从所述第二导电层露出的部分的步骤;
蚀刻所述第一导电层的从所述第二导电层露出的所述部分,以使所述第一导电层的与所述第二导电层相接的面的宽度小于所述第一导电层的与所述绝缘性基板相接的面的宽度的步骤;
形成覆盖所述第一导电层和所述第二导电层的第三导电层的步骤。
7.如权利要求6所述的配线基板的制造方法,其中,形成所述第二导电层的步骤包括在所述第一导电层的所述第二面的从所述掩模露出的所述部分上通过镀敷形成第二导电层的步骤。
8.如权利要求6所述的配线基板的制造方法,其中,形成所述第一导电层的步骤包括在所述绝缘性基板上冲压具有粗糙化层的金属箔的所述粗糙化层的步骤。
9.如权利要求6所述的配线基板的制造方法,其中,所述绝缘性基板的所述表面被糙面化,形成所述第一导电层的步骤包括通过镀敷在所述绝缘性基板的所述表面上形成所述第一导电层的步骤。
10.如权利要求9所述的配线基板的制造方法,其中,形成所述第一导电层的步骤包括在所述绝缘性基板的所述表面上通过无电解镀敷形成所述第一导电层的步骤。
11.如权利要求6所述的配线基板的制造方法,其中,蚀刻所述第一导电层的从所述第二导电层露出的所述部分的步骤包括沿所述第一导电层和所述第二导电层的界面在所述第一导电层和第二导电层上形成蜂腰状部的步骤。
12.如权利要求6所述的配线基板的制造方法,其中,还包括在所述绝缘性基板的所述表面上形成孔的步骤和在所述孔中填充导电性材料的步骤,形成所述第一导电层的步骤包括形成第一导电层的步骤,以使所述第一导电层的所述第一面与所述导电层材料和所述绝缘性基板的所述表面相接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004265105A JP2006080424A (ja) | 2004-09-13 | 2004-09-13 | 配線基板およびその製造方法 |
JP265105/04 | 2004-09-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1750734A true CN1750734A (zh) | 2006-03-22 |
CN1750734B CN1750734B (zh) | 2010-10-13 |
Family
ID=36032649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200510099546.8A Expired - Fee Related CN1750734B (zh) | 2004-09-13 | 2005-09-13 | 配线基板及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7291915B2 (zh) |
JP (1) | JP2006080424A (zh) |
CN (1) | CN1750734B (zh) |
TW (1) | TW200610463A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113891569A (zh) * | 2021-10-26 | 2022-01-04 | 广东工业大学 | 一种基于半加成法的线路保型蚀刻的制作方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7969005B2 (en) * | 2007-04-27 | 2011-06-28 | Sanyo Electric Co., Ltd. | Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor |
JP5310743B2 (ja) * | 2008-12-22 | 2013-10-09 | 富士通株式会社 | 電子部品の製造方法 |
US8426959B2 (en) * | 2009-08-19 | 2013-04-23 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
KR101216864B1 (ko) * | 2010-12-29 | 2012-12-28 | 한국이엔에쓰 주식회사 | 인쇄회로기판 및 그 제조방법 |
TWI440228B (zh) * | 2011-09-29 | 2014-06-01 | Viking Tech Corp | Light emitting diode package structure and manufacturing method thereof |
JP6030419B2 (ja) * | 2012-11-22 | 2016-11-24 | 京セラ株式会社 | 配線基板および電子装置 |
US8916448B2 (en) | 2013-01-09 | 2014-12-23 | International Business Machines Corporation | Metal to metal bonding for stacked (3D) integrated circuits |
KR20220156547A (ko) * | 2020-02-19 | 2022-11-25 | 퍼펙트 데이, 인크. | 저알레르기성 재조합 우유 단백질 및 그를 포함하는 조성물 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4442137A (en) * | 1982-03-18 | 1984-04-10 | International Business Machines Corporation | Maskless coating of metallurgical features of a dielectric substrate |
US4700473A (en) * | 1986-01-03 | 1987-10-20 | Motorola Inc. | Method of making an ultra high density pad array chip carrier |
JPH0715113A (ja) * | 1993-06-24 | 1995-01-17 | Hitachi Ltd | プリント配線パターン形成方法 |
US6175161B1 (en) * | 1998-05-22 | 2001-01-16 | Alpine Microsystems, Inc. | System and method for packaging integrated circuits |
WO1999034654A1 (fr) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Plaquette a circuits imprimes multicouche |
JP2001068828A (ja) * | 1999-08-27 | 2001-03-16 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP4592889B2 (ja) * | 1999-11-26 | 2010-12-08 | イビデン株式会社 | 多層回路基板 |
JP2001251040A (ja) * | 2000-03-06 | 2001-09-14 | Stanley Electric Co Ltd | 高周波用回路基板及びその製造方法 |
JP4062907B2 (ja) * | 2001-11-12 | 2008-03-19 | 松下電器産業株式会社 | 回路基板およびその製造方法 |
JP2003338676A (ja) * | 2002-05-20 | 2003-11-28 | Mec Kk | 銅配線基板の製造方法 |
JP2004095983A (ja) | 2002-09-03 | 2004-03-25 | Toppan Printing Co Ltd | プリント配線板の製造方法 |
US20040099961A1 (en) * | 2002-11-25 | 2004-05-27 | Chih-Liang Chu | Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same |
-
2004
- 2004-09-13 JP JP2004265105A patent/JP2006080424A/ja active Pending
-
2005
- 2005-07-15 TW TW094124104A patent/TW200610463A/zh unknown
- 2005-08-15 US US11/203,124 patent/US7291915B2/en not_active Expired - Fee Related
- 2005-09-13 CN CN200510099546.8A patent/CN1750734B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113891569A (zh) * | 2021-10-26 | 2022-01-04 | 广东工业大学 | 一种基于半加成法的线路保型蚀刻的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1750734B (zh) | 2010-10-13 |
US20060054350A1 (en) | 2006-03-16 |
JP2006080424A (ja) | 2006-03-23 |
US7291915B2 (en) | 2007-11-06 |
TW200610463A (en) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1750734A (zh) | 配线基板及其制造方法 | |
US20080296056A1 (en) | Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor | |
US20060172533A1 (en) | Method of fabricating printed circuit board | |
CN1784121A (zh) | 制造具有薄核心层的印刷电路板的方法 | |
CA2462130A1 (en) | Multi-layer wiring board, ic package, and method of manufacturing multi-layer wiring board | |
CN1314072A (zh) | 高密度印制电路板及其制造方法 | |
CN1547875A (zh) | 电路基板及其制造方法 | |
CN111356296A (zh) | 电路板精密线路的制备方法、电路板精密线路及电路板 | |
US20110089138A1 (en) | Method of manufacturing printed circuit board | |
CN1159959C (zh) | 电气工艺设备的制造方法 | |
TWI471073B (zh) | 線路基板及其製作方法 | |
KR101742433B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
CN1689382A (zh) | 多层印刷电路板及其制造方法 | |
JP3085658B2 (ja) | 配線基板及びその製造方法 | |
KR101180366B1 (ko) | 회로기판 및 그 제조방법 | |
CN205864853U (zh) | 一种印制电路板 | |
CN101360385A (zh) | 印刷电路板及其制造方法 | |
CN1241894A (zh) | 线路板及其制造方法 | |
KR20020022477A (ko) | 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법 | |
KR100462835B1 (ko) | 금속 범프를 이용한 인쇄 회로 기판 제조 방법 | |
US11924965B2 (en) | Package component and forming method thereof | |
JP3758811B2 (ja) | 転写シート及びそれを用いた配線基板の製造方法 | |
KR102119807B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
TWI299971B (en) | Process for manufacturing a wiring substrate | |
CN1376018A (zh) | 多层印刷布线基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101013 Termination date: 20140913 |
|
EXPY | Termination of patent right or utility model |