CN101360385A - 印刷电路板及其制造方法 - Google Patents
印刷电路板及其制造方法 Download PDFInfo
- Publication number
- CN101360385A CN101360385A CNA200710135870XA CN200710135870A CN101360385A CN 101360385 A CN101360385 A CN 101360385A CN A200710135870X A CNA200710135870X A CN A200710135870XA CN 200710135870 A CN200710135870 A CN 200710135870A CN 101360385 A CN101360385 A CN 101360385A
- Authority
- CN
- China
- Prior art keywords
- insulating material
- seed layer
- circuit board
- copper seed
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开了一种印刷电路板及其制造方法,其能够提高电性能、缩短加工时间,并通过实现超薄精细电路图案而减少芯片封装件的厚度。该印刷电路板包括:绝缘材料;过孔,形成于绝缘材料的给定位置中;铜种子层,通过离子束表面处理和真空沉积形成在绝缘材料的表面上,该绝缘材料具有形成于其中的过孔;以及铜图案镀层,形成于绝缘材料的给定区域上以及过孔内,该绝缘材料具有形成于其上的铜种子层。
Description
技术领域
本发明涉及一种印刷电路板及其制造方法,其能够提高电性能、缩短加工时间,并通过实现超薄精密电路图案而减少芯片封装件的厚度。
背景技术
随着半导体芯片制造技术的提高,也对用于其上安装有半导体芯片的封装板的制造技术进行积极发展。
具体地说,在20世纪90年代中期之后,通常使用采用引线键合(wire bonding)工艺以将IC与板相连接的球栅阵列(BGA)。然而,由于半导体IC的I/O管脚数量的增加,这些方法具有这样的局限性,即不能安装具有小尺寸的高速、高性能IC。
因此,最近,使用倒装芯片互联来将IC与板电连接的技术得以发展。使用倒装芯片互联技术安装在板上的封装产品总称为“FCIP”(封装件中的倒装芯片)。
已知的是,在用于这种FCIP的基板的情况下,需要形成电路线宽小于35μm/35μm的高密度多层电路。用于形成这种HDI(高密度互联)的方法可以包括激光堆焊。
在该方法中,将BT、FR-4或其它树脂注入(impregnate)玻璃织物中以形成芯板。在这种芯板的双面上层叠18-35μm厚的铜箔,以形成内层电路,然后执行减成工艺(subtractive process)或半加成工艺(semi-additive process)以制造印刷电路板。
图1A至图1F示出了用于在具有形成于其上的内层电路图案的电路板上形成堆焊图案的方法。
图1A至图1F是示出用于制造印刷电路板的现有方法的工艺截面图。
如图1A所示,首先使用常规工艺在芯板10的双面上形成内层电路图案12。
在这方面,芯板10由覆铜箔层压板(CCL)制成,并且作为CCL的绝缘材料,主要使用注入到玻璃织物中的FR-4或环氧树脂。
在形成内层电路图案12之后,如图1B所示,将油墨型热固性树脂14施加在具有形成于其上的内层电路图案12的芯板上,或将干膜型树脂附于芯板。然后,对所施加或附着的树脂进行固化。
接着,如图1C所示,用激光束照射板结构的给定位置,以形成过孔18。
在形成过孔18之后,如图1D所示,将具有形成于其内的过孔18的板的表面进行粗糙化并进行CZ处理。然后,使用化学镀铜工艺在板的表面上形成铜种子层20。在这方面,在形成Ni-Cr结合层(tie-layer)(未示出)之后形成铜种子层20。
在形成铜种子层20之后,在铜种子层20上附着干膜22,接着,如图1E所示,通过包括曝光和显影的传统光蚀刻工艺使待形成电路图案的部分进行曝光。
接着,使用电镀铜工艺形成导电层24,随后去除干膜22。在去除干膜22之后,使用快速(flash)蚀刻工艺去除铜种子层20上的未形成导电层24的部分,从而形成外层电路图案26,如图1F所示。
在形成外层电路图案26之后,为了形成多层电路板,在外层电路图案26上依次形成粘合层和绝缘层并用压力机按压。
接着,在最外层中形成最外层电路图案之后,通过阻焊剂去除工艺(opening process)使连接于外部终端的最外层电路图案曝光,并在曝光后的外层电路图案上形成镀金层。
然而,这种现有印刷电路板的问题在于,由于使用具有高介电常数(高于4.5)、高损失率(高于0.05)和高传播延时(高于180ps/in)的FR-4或环氧基绝缘材料,因此不仅产生大量的热量,而且还由于信号传输速度的下降以及传输信号的损失而使得电性能降低。此外,问题还在于,由于在芯板中使用具有注入到玻璃织物中的树脂的CCL,因而使封装件的厚度增加。
此外,根据现有技术使用溅射FCCL制造印刷电路板的方法的问题在于,由于在形成Ni-Cr结合层之后形成铜种子层,所以需要进行沉积结合层的工艺以及蚀刻结合层的工艺,从而需要较长的加工时间。
而且,根据现有技术用于制造印刷电路板的方法的问题在于,由于使用环氧或丙烯基(acryl-based)粘合层在内层电路图案12上沉积绝缘层以便制造多层印刷电路板,因此不仅使用于形成粘合层的工艺时间和工艺成本增加,而且绝缘层的良好电性能也由于粘合层而降低,并且芯片封装件的厚度增加。
此外,根据现有技术用于制造印刷电路板的方法的问题在于,在诸如CZ处理或去沾污(desmearig)处理的预处理工艺以及诸如用于形成铜种子层的化学镀铜的湿法工艺中产生诸如废水和污染物的大量废物,从而造成环境污染。
发明内容
因此,为了解决现有技术中存在的上述问题而提出本发明,且本发明致力于提供一种印刷电路板及其制造方法,其能够提高电性能并缩短加工时间。
此外,本发明还提供了一种印刷电路板及其制造方法,其能够通过实现超薄精细电路图案而降低芯片封装件的厚度,并且能够通过减少污染物的产生而减少环境污染。
在本发明的一个方面,提供了一种印刷电路板,其包括:绝缘材料;过孔,形成于绝缘材料的给定位置中;铜种子层,通过离子束表面处理和真空沉积形成在绝缘材料的表面上,该绝缘材料具有形成于其中的过孔;以及铜图案镀层,形成于绝缘材料的给定区域上以及过孔内,该绝缘材料具有形成于其上的铜种子层。
在本发明的另一方面,提供了一种制造印刷电路板的方法,其包括以下步骤:(a)提供绝缘材料;(b)在绝缘材料中形成用于层间电连接的至少一个过孔;(c)对具有形成于其中的过孔的绝缘材料的表面进行离子束处理;(d)使用真空沉积工艺在表面处理后的绝缘材料上形成铜种子层;以及(e)在铜种子层上镀覆铜图案,以形成电路图案。
附图说明
通过以下结合附图的详细描述,本发明的上述和其它特征和优点将得以更清楚地理解,附图中:
图1A至图1F是示出了根据现有技术的用于制造印刷电路板的方法的工艺截面图;
图2示出了根据本发明实施例的印刷电路板;以及
图3A至图3H是示出了用于制造图2所示印刷电路板的工艺截面图。
具体实施方式
在下文中,将参照附图详细描述本发明的优选实施例。
图2示出了根据本发明实施例的印刷电路板。
参照图2,根据本发明的印刷电路板包括:疏水性绝缘材料110,具有通过离子束处理过的表面;铜种子层114,通过真空沉积而沉积在绝缘材料110的双面上;以及铜图案镀层114a,形成在绝缘材料110的给定部分(电路图案部分)上,该绝缘材料具有形成于其上的铜种子层114。
作为绝缘材料110,使用热塑性聚酰亚胺,热塑性聚酰亚胺可以沉积于自身上并且由于其低介电常数和低传播延时而具有良好的电性能。在这方面,绝缘材料110形成为具有10-50μm的厚度,且优选地具有大约25μm的厚度。在该绝缘材料110中,多个过孔形成于给定位置处,且绝缘材料110的双面都通过离子束处理。
铜种子层114通过真空沉积而在绝缘材料110上形成为具有小于0.5μm的厚度,且优选地具有大约10nm-0.5μm的厚度。
铜图案镀层114a使用填充镀覆工艺而形成在铜种子层114的给定区域(即,电路图案区域)上以及过孔内。
在这方面,铜种子层114和铜图案镀层114a形成电路图案114b。
根据本发明实施例的具有上述结构的印刷电路板可以根据其使用意图而沉积成两层、三层或更多层。
图3A至图3H是示出了用于制造根据本发明实施例的印刷电路板的工艺截面图。
如图3A所示,首先制备疏水性绝缘材料110。作为疏水性绝缘材料110,最优选地是使用热塑性聚酰亚胺,热塑性聚酰亚胺可通过自身沉积并且由于低介电常数和低传播延时(如下面的表1所示)而具有良好的电性能。这样,由于没有使用附加粘合层,因而电路板的总厚度减小,并且可以形成具有增加的设计自由度和改善的电性能的印刷电路板。
[表1]
材料 | 介电常数(εr) | 传播延时(ps/in) |
TPI | 3.1 | 148 |
PI | 3.5 | 158 |
聚酰亚胺/玻璃纤维 | 4.2 | 174 |
FR-4 | 4.5 | 180 |
接着,如图3B所示,使用钻孔机对绝缘材料110钻孔以在绝缘材料110中形成用于层间电连接的通孔。
作为钻孔机,使用CNC钻孔机(计算机数字控制钻孔机)或激光钻孔机。
此处,CNC钻孔机的使用适合于形成双面印刷电路板的过孔或多层印刷电路板的通孔,而激光钻孔机的使用适合于形成多层印刷电路板的过孔。
作为激光,使用YAG激光(钇铝石榴石激光)或CO2激光。
然后,对绝缘材料110的表面进行离子束表面处理。如此处使用的,术语“离子束表面处理”的意思是:通过使用具有能量的惰性或反应离子照射聚合物表面而使该聚合物表面具有亲水性,从而激发该聚合物表面并在该聚合物中形成不稳定的环;以及向该不稳定的环提供氧气作为气氛气体,从而通过不稳定环与氧气之间的化学反应而在表面上形成亲水官能团。在这点上,由于亲水表面不粗糙,从而有利于形成精细的电路图案并具有与铜(Cu)形成强有力的半永久性结合的能力。
这种离子束表面处理在存在选自由Ar、O2、N2、Xe、CF4、H2、Ne、Kr及其混合气体组成的组中的任何一种惰性气体的情况下进行。
在离子束表面处理中,尽管离子用量根据材料而变化,但是对于TPI而言,优选地是105-1019个离子/cm3。而且,加速电压优选地为0.5-20KeV。
在对绝缘材料110的表面进行离子束处理之后,如图3C所示,使用真空沉积工艺形成具有期望厚度的铜种子层114。此处,铜种子层114在绝缘层110上的粘合强度大于1.0kgf/cm。
作为真空沉积工艺,优选使用溅射沉积工艺、热蒸发工艺和电子束蒸发工艺,但也可以在没有特殊限制的情况下使用现有技术中已知的任何方法。
所形成的铜种子层114的厚度小于0.5μm,且优选地为10nm至0.5μm。
这种离子束表面处理工艺和铜溅射工艺是环保的干法工艺,这是因为与现有湿法工艺(其中在CZ(去沾污)处理之后通过化学铜沉积形成铜种子层)不同,这些工艺不产生废液。
此外,在形成铜种子层的现有工艺中,由于在溅射Ni-Cr结合层之后通过铜溅射形成种子层以增加绝缘材料与铜种子层之间的粘合强度,因此需要结合层蚀刻工艺。然而,在本发明中,由于通过离子束处理工艺直接形成铜种子层,所以不需要结合层蚀刻工艺,以便简化工艺。
在形成铜种子层114之后,在铜种子层114上形成干膜116。
接下来,在干膜116上设置具有形成于其上的电路图案的原图膜(artwork film),并随后通过将干膜116曝光于UV光线而使干膜固化。
在干膜116固化之后,使用显影剂将其显影。作为显影剂,使用1%的Na2CO3或K2CO3。
结果,如图3D所示,固化部分(其中未形成有电路图案)在显影剂中不溶解,而未固化部分(其中形成有电路图案)在显影剂中溶解并被去除。
即,干膜116的待于后续工艺中形成铜图案镀层的部分被去除。
接下来,如图3E所示,通过填充镀覆工艺形成铜图案镀层114a。
在形成铜图案镀层114a之后,如图3F所示,去除干膜116,并随后通过快速蚀刻去除铜种子层114的除内层电路图案114b之外的部分。
在这方面,内层电路图案114b由铜种子层114和铜图案镀层114a组成。
在形成内层电路图案114b之后,如图3G所示,使用高温压制工艺在具有形成于其中的内层电路图案114a的内部基板100的双面上都沉积绝缘材料110a。此处,绝缘材料110a在低于大约300℃的温度和20-30kg/cm2的压力下通过高温压制而沉积在内部基板110的双面上。
作为绝缘材料110a,在本发明中使用可沉积于自身上的TPI。由于该原因,在本发明中,绝缘材料110a可以直接沉积在具有形成于其中的内层电路图案114a的内部基板100的双面上,而不需要诸如用于现有技术中的粘合层。
因此,可以防止因粘合层而造成的电性能劣化,并且可以减少印刷电路板的厚度。
在内部基板100的双面上沉积绝缘材料110a之后,重复图3B至图3F所示的形成内部电路图案114a的工艺,以沉积多个层。此处,根据使用意图,印刷电路板可以沉积成两层,三层或更多层。
在印刷电路板沉积成多个层之后,在最外层上形成外层电路图案114c,并在其上形成外层电路图案114c,随后施加阻焊剂120。
然后,如图3H所示,通过传统的阻焊剂去除工艺去除焊盘区域122(该焊盘区域与用于电源和信号交换的外部终端相连接)上的阻焊剂120的部分,以露出与外部终端相连接的外层电路图案114c。
如上所述,在根据本发明实施例的印刷电路板及其制造方法的实施例中,由于使用具有低传播延时和低介电常数的TPI作为绝缘材料100,因而可增加设计自由度,并且还可改进电性能。
此外,在根据本发明实施例的印刷电路板及其制造方法的实施例中,由于使用不具有注入其中的玻璃织物的芯板100作为芯板材料,因而可减小印刷电路板的厚度,从而使得芯片封装件的厚度减小。
而且,在根据本发明实施例的印刷电路板及其制造方法的实施例中,在用离子束对绝缘材料110的表面进行处理之后,通过真空沉积在绝缘材料110的双面上形成铜种子层114。因此,消除了使用结合层来提高绝缘材料110与铜种子层114之间的粘合强度的需要,从而加工时间和工艺成本可以因结合层沉积工艺和结合层蚀刻工艺的消除而减少。
另外,在根据本发明实施例的印刷电路板及其制造方法的实施例中,由于在不使用任何粘合层的前提下在内部基板的双面上沉积绝缘材料,因此可以防止因粘合层而造成的电性能劣化,并且印刷电路板的厚度可因粘合层的厚度而减少,从而使得芯片封装件的厚度减少。
此外,在根据本发明实施例的印刷电路板及其制造方法的实施例中,由于可使用真空沉积工艺形成厚度小于0.5μm的铜种子层,因则不存在底切(under-cutting)现象,从而可以形成超精细的电路。因此,根据本发明的印刷电路板可用于包括便携式摄像机、移动电话、照相机、MP3和PMP的IT产品。
此外,在根据本发明实施例的印刷电路板及其制造方法的实施例中,由于在不使用诸如CZ处理或去沾污处理、以及化学铜沉积的预处理工艺的前提下形成铜种子层114,因此不产生诸如废水或污染物的废物,从而可以防止环境污染。
如上制造的本发明的印刷电路板并不特定地仅限于BGA(球栅阵列)、FCBGA(倒装芯片BGA)、HDI(高密度互联)、UT-CSP(超薄芯片级封装)等,而是可以应用于其中待形成精细电路的所有产品。
如上所述,根据本发明,由于使用具有低传播延时和低介电常数的TPI作为绝缘材料,因而可以增加设计自由度。此外,由于可使用真空沉积工艺形成厚度小于0.5μm的铜种子层,因而不存在底切现象,从而使得可以形成超精细电路。
而且,根据本发明,由于使用其中未注入玻璃纤维的芯板作为芯板材料,因而可减少印刷电路板的厚度,从而使得芯片封装件的厚度减少。
此外,根据本发明,由于在不使用诸如CZ处理或去沾污处理、以及化学铜沉积的预处理工艺的前提下形成铜种子层,因此不产生诸如废水或污染物的废物,并从而可以防止环境污染。
另外,根据本发明,由于通过使用真空沉积工艺直接在绝缘材料上形成铜种子层而消除了用于增加绝缘材料和铜种子层的粘合强度的粘合层的形成,因而可防止因粘合层而造成的电性能劣化,从而提高印刷电路板的电性能。
此外,根据本发明,由于在不使用任何粘合层的前提下在内部基板的双面上沉积绝缘材料,因此可消除粘合层沉积工艺和粘合层蚀刻工艺,从而简化工艺过程。而且,由于未形成粘合层,因而可减少芯片封装件的厚度。
尽管为了说明目的而描述了本发明的优选实施例,但是本领域技术人员可以理解,在不背离如所附权利要求公开的本发明的范围和精神的前提下,可以进行各种修改、添加和替换。
Claims (15)
1.一种印刷电路板,包括:
绝缘材料;
过孔,形成于所述绝缘材料的给定位置中;
铜种子层,通过离子束表面处理和真空沉积而形成于所述绝缘材料的表面上,所述绝缘材料具有形成于其中的所述过孔;以及
铜图案镀层,形成于所述绝缘材料的给定区域上以及所述过孔内,所述绝缘材料具有形成于其上的所述铜种子层。
2.根据权利要求1所述的印刷电路板,其中,所述绝缘材料是TPI(热塑性聚酰亚胺)。
3.根据权利要求1所述的印刷电路板,其中,所述绝缘材料具有10-50μm的厚度。
4.根据权利要求3所述的印刷电路板,其中,所述绝缘材料的厚度为25μm。
5.根据权利要求1所述的印刷电路板,其中,所述铜种子层具有小于0.5μm的厚度。
6.根据权利要求5所述的印刷电路板,其中,所述铜种子层的厚度为10nm至0.5μm。
7.一种用于制造印刷电路板的方法,所述方法包括:
提供绝缘材料;
在所述绝缘材料中形成用于层间电连接的至少一个过孔;
对具有形成于其中的所述过孔的所述绝缘材料的表面进行离子束处理;
使用真空沉积工艺在所述表面处理后的绝缘材料上形成铜种子层;以及
在所述铜种子层上镀覆铜图案,以形成电路图案。
8.根据权利要求7所述的方法,其中,所述绝缘材料为TPI(热塑性聚酰亚胺)。
9.根据权利要求7所述的方法,其中,所述离子束处理在存在选自由Ar、O2、N2、Xe、CF4、H2、Ne、Kr、及其混合气体组成的组中的任一种气体的情况下进行。
10.根据权利要求7所述的方法,其中,在所述形成铜种子层的步骤中的所述真空沉积工艺是选自溅射、热蒸发和电子束蒸发中的任一种工艺。
11.根据权利要求7所述的方法,其中,所述镀覆铜图案的步骤包括:
在所述铜种子层的除待形成所述电路图案的部分之外的部分上沉积干膜;
在未沉积所述干膜的所述部分上形成铜图案镀层;
去除所述干膜;以及
通过快速蚀刻去除所述铜种子层。
12.根据权利要求7所述的方法,其中,所述绝缘材料具有10-50μm的厚度。
13.根据权利要求12所述的方法,其中,所述绝缘材料的厚度为25μm。
14.根据权利要求7所述的方法,其中,所述铜种子层具有小于0.5μm的厚度。
15.根据权利要求14所述的方法,其中,所述铜种子层的厚度为10nm至0.5μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200710135870XA CN101360385A (zh) | 2007-07-30 | 2007-07-30 | 印刷电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200710135870XA CN101360385A (zh) | 2007-07-30 | 2007-07-30 | 印刷电路板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101360385A true CN101360385A (zh) | 2009-02-04 |
Family
ID=40332697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA200710135870XA Pending CN101360385A (zh) | 2007-07-30 | 2007-07-30 | 印刷电路板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101360385A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108738236A (zh) * | 2018-07-06 | 2018-11-02 | 盐城维信电子有限公司 | 一种cof单面柔性基板精细线路的制作方法及其产品 |
CN109041425A (zh) * | 2018-07-06 | 2018-12-18 | 盐城维信电子有限公司 | 一种cof双面柔性基板精细线路的制作方法及其产品 |
CN110923624A (zh) * | 2019-12-13 | 2020-03-27 | 北京师范大学 | 一种基于离子束印刷系统的离子束印刷方法 |
CN111343802A (zh) * | 2018-12-19 | 2020-06-26 | 庆鼎精密电子(淮安)有限公司 | 电路板及其制作方法 |
-
2007
- 2007-07-30 CN CNA200710135870XA patent/CN101360385A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108738236A (zh) * | 2018-07-06 | 2018-11-02 | 盐城维信电子有限公司 | 一种cof单面柔性基板精细线路的制作方法及其产品 |
CN109041425A (zh) * | 2018-07-06 | 2018-12-18 | 盐城维信电子有限公司 | 一种cof双面柔性基板精细线路的制作方法及其产品 |
CN111343802A (zh) * | 2018-12-19 | 2020-06-26 | 庆鼎精密电子(淮安)有限公司 | 电路板及其制作方法 |
CN111343802B (zh) * | 2018-12-19 | 2022-02-22 | 庆鼎精密电子(淮安)有限公司 | 电路板及其制作方法 |
CN110923624A (zh) * | 2019-12-13 | 2020-03-27 | 北京师范大学 | 一种基于离子束印刷系统的离子束印刷方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7794820B2 (en) | Printed circuit board and fabricating method of the same | |
KR100688864B1 (ko) | 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법 | |
US8124880B2 (en) | Circuit board and method for manufacturing thereof | |
US20040112637A1 (en) | Built-up printed circuit board with stacked via-holes and method for manufacturing the same | |
US20070281464A1 (en) | Multi-layer circuit board with fine pitches and fabricating method thereof | |
US20080098597A1 (en) | Method of manufacturing circuit board | |
US20070059917A1 (en) | Printed circuit board having fine pattern and manufacturing method thereof | |
US20140167275A1 (en) | Embedded package and method of manufacturing the same | |
WO2008004382A1 (fr) | Procédé de fabrication d'une plaque de circuit imprimé à couches multiples | |
JP2010129998A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
US9497853B2 (en) | Printed circuit board and method for manufacturing the same | |
TWI392419B (zh) | 線路結構的製作方法 | |
CN101360385A (zh) | 印刷电路板及其制造方法 | |
JP5165723B2 (ja) | 回路基板およびその製造方法 | |
KR100674320B1 (ko) | 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법 | |
JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
KR20020028597A (ko) | 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 fcip | |
KR20100095742A (ko) | 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조 | |
KR101715941B1 (ko) | 인쇄회로기판의 제조 방법 | |
JP2009032957A (ja) | プリント基板およびその製造方法 | |
KR101086838B1 (ko) | 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법 | |
TW592010B (en) | Method for fabricating patterned fine pitch circuit layer of semiconductor package substrate | |
JP3994952B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090204 |