CN111343802A - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN111343802A
CN111343802A CN201811557899.1A CN201811557899A CN111343802A CN 111343802 A CN111343802 A CN 111343802A CN 201811557899 A CN201811557899 A CN 201811557899A CN 111343802 A CN111343802 A CN 111343802A
Authority
CN
China
Prior art keywords
layer
conductive circuit
conductive
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811557899.1A
Other languages
English (en)
Other versions
CN111343802B (zh
Inventor
胡先钦
沈芾云
何明展
徐筱婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN201811557899.1A priority Critical patent/CN111343802B/zh
Priority to TW108116813A priority patent/TWI710292B/zh
Publication of CN111343802A publication Critical patent/CN111343802A/zh
Application granted granted Critical
Publication of CN111343802B publication Critical patent/CN111343802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide

Abstract

本发明提供一种电路板制作方法,包括以下步骤:提供一载板,并形成第一种子层;在第一种子层上形成第一导电线路层;在第一导电线路层的表面及第一种子层的表面形成热塑性聚酰亚胺第一绝缘层;在第一绝缘层上形成第一贯通孔;在第一绝缘层表面、第一贯通孔的孔壁及位于第一贯通孔底部的第一导电线路层上形成第二种子层;在第二种子层上形成位于第一绝缘层上的第二导电线路层及位于第一贯通孔中的第一导电部;去除位于第二导电线路层之间的第二种子层;在第二导电线路层的表面及第二种子层的表面形成热塑性聚酰亚胺第二绝缘层;去除载板;去除第一种子层。本发明还提供一种电路板。本发明简化了电路板制作方法的流程及工艺,降低了成本。

Description

电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法。
背景技术
随着电子产品向着小型化、轻薄化发展,电路板也逐渐要求高度集成化。电路板向着多层及细线路的方向发展。传统的减成法由于侧蚀等因素的影响,会使线路形成梯形结构,通过减成法制成的线路宽度极限在50微米左右。而加成法由于会残留金属,其制成的线路宽度极限在20微米。此外,传统方法制成的电路板由于载板的限制,其弯曲幅度有限,限制了电路板的进一步发展。
发明内容
有鉴于此,有必要提供一种电路板及其制作方法以解决上述问题。
一种电路板制作方法,其包括以下步骤:提供一载板,在所述载板表面形成第一种子层;在所述第一种子层上形成第一导电线路层;在所述第一导电线路层的表面及所述第一种子层的表面形成一层第一绝缘层,所述第一绝缘层的材质为热塑性聚酰亚胺;在所述第一绝缘层上形成第一贯通孔;在所述第一绝缘层表面、所述第一贯通孔的孔壁及位于所述第一贯通孔底部的第一导电线路层上形成第二种子层;在所述第二种子层上电镀形成位于所述第一绝缘层上的第二导电线路层及位于所述第一贯通孔中的第一导电部;去除位于所述第二导电线路层之间的第二种子层;在所述第二导电线路层的表面及所述第二种子层的表面形成一层第二绝缘层,所述第二绝缘层的材质为热塑性聚酰亚胺;去除所述载板;去除所述第一种子层。
进一步地,在去除所述第一种子层之后,还包括步骤:在所述第一导电线路层部分表面形成防焊层,使述第一导电线路层未被所述防焊层覆盖的部位形成电性接触垫。
进一步地,在所述第一导电线路层部分表面形成防焊层之后,还包括步骤:对所述电性接触垫进行表面处理形成表面处理层。
进一步地,通过化学或物理方法形成该表面处理层,其中该表面处理层的种类选择自石墨、金、镍金、镍钯金、锡、银与有机保焊膜其中之一或其组合。
进一步地,在形成所述第二绝缘层之后及去除所述载板之前,还包括步骤:在所述第二绝缘层上形成第二贯通孔;在所述第二绝缘层表面、所述第二贯通孔的孔壁及位于所述第二贯通孔底部的第二导电线路层上形成第三种子层;在所述第三种子层上电镀形成位于所述第二绝缘层上的第三导电线路层及位于所述第二贯通孔中的第二导电部;蚀刻去除位于所述第三导电线路层之间的第三种子层;及在所述第三导电线路层的表面及所述第三种子层的表面形成第三绝缘层,所述第三绝缘层的材质为热塑性聚酰亚胺。
进一步地,形成所述第一导电线路层的方法包括步骤:在所述第一种子层的表面压合一层干膜,并且对干膜进行曝光显影以形成第一光致抗蚀剂图形层,所述第一光致抗蚀剂图形层包括有第一间隙,在所述第一间隙的位置进行电镀形成所述第一导电线路层,及去除所述第一光致抗蚀剂图形层。
一种电路板,包括绝缘层及埋设于所述绝缘层中的第一导电线路层、第二导电线路层及第二种子层,所述第一导电线路层的一侧从所述绝缘层露出,所述第一导电线路层与第二导电线路层通过第一贯通孔电性连通,所述第二种子层与所述第二导电线路层电性连接并位于所述第二导电线路层朝向所述第一导电线路层的一侧,所述绝缘层的材质为热塑性聚酰亚胺。
进一步地,所述电路板还包括埋设于所述绝缘层中的第三导电线路层及第三种子层,所述第三导电线路层位于所述第二导电线路层背离所述第一导电线路层的一侧,所述第三种子层与所述第三导电线路层电性连接并位于所述第三导电线路层朝向所述第二导电线路层的一侧,所述第三导电线路层与所述第二导电线路层通过第二贯通孔电性连通。
进一步地,所述第一导电线路层从所述绝缘层露出的一侧部分覆盖有防焊层,所述第一导电线路层未被所述防焊层覆盖的部分形成电性接触垫。
进一步地,所述电性接触垫上设有表面处理层。相较于现有技术,本发明的电路板制作方法通过在第一导电线路层的表面形成一层第一绝缘层,再在形成一层第一绝缘层的表面形成第二种子层。通过本方法制得的电路板的可以达到L/S(线路宽度/间距)≤10/10um。绝缘层只采用了热塑性聚酰亚胺,使绝缘层厚度较低(小于15微米),因此弯曲性能更好,刚性可低于3Gpa。且热塑性聚酰亚胺的耐热性远好于一般胶材,有利于后续焊接等制程。热塑性聚酰亚胺具有较低的玻璃化转化点(Tg)及可金属化官能团的优点。此外,由于采用热塑性聚酰亚胺,没有使用胶体,使其离子迁移率大于10000000欧姆。
附图说明
图1是本发明一实施方式的载板的剖视图
图2是图1中形成第一种子层后的剖视图。
图3是图2中形成第一光致抗蚀剂图形层后的剖视图。
图4是图3中形成第一导电线路层后的剖视图。
图5是图4中去除第一光致抗蚀剂图形层后的剖视图。
图6是图5中形成第一绝缘层后的剖视图。
图7是图6中形成第一贯通孔后的剖视图。
图8是图7中形成第二种子层后的剖视图。
图9是图8中形成第二光致抗蚀剂图形层后的剖视图。
图10是图9中形成第二导电线路层后的剖视图。
图11是图10中蚀刻去除位于第二导电线路层之间的第二种子层后的剖视图。
图12是图11中形成第二绝缘层后的剖视图。
图13是图12中形成第二贯通孔后的剖视图。
图14是图13中形成第三种子层后的剖视图。
图15是图14中形成第三光致抗蚀剂图形层后的剖视图。
图16是图15中形成第三导电线路层后的剖视图。
图17是图16中去除位于第三导电线路层之间的第三种子层后的剖视图。
图18是图17中形成第三绝缘层后的剖视图。
图19是图18中去除载板后的剖视图。
图20是图19中去除位第一种子层后的剖视图。
图21是图20中形成防焊层后的剖视图。
图22是本发明实施方式提供的电路板的剖视图。
主要元件符号说明
电路板 100
载板 10
基材层 11
离型膜 12
种子层 13
光致抗蚀剂图形层 14
第一间隙 140
第一导电线路层 20
电性接触垫 201
第一绝缘层 40
第一贯通孔 41
第一导电部 411
第二种子层 42
第二光致抗蚀剂图形层 43
第二间隙 430
第二导电线路层 50
第二绝缘层 60
第二贯通孔 61
第二导电部 611
第三种子层 62
第三光致抗蚀剂图形层 63
第三间隙 630
第三导电线路层 70
第三绝缘层 80
防焊层 90
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。
下面结合附图,对本发明的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
请参见图1至图22,本发明一较佳实施方式的电路板制作方法包括以下步骤:
S101,请参见图1与图2,提供一载板10,在所述载板10表面形成第一种子层13。
在本实施方式中,所述载板10包括基材层11及设于所述基材层11上的离型膜12。
所述第一种子层13形成于所述离型膜12背离所述基材层的一侧。所述第一种子层13可以通过溅镀工艺或化学镀工艺形成。所述第一种子层13的金属可以为钛、镍、钒、铜、铝、铝合金、钨、钨合金、铬、铬合金、银或金等。
所述基材层11可选自但不仅限于聚酰亚胺(polyimide,PI)、液晶聚合物(liquidcrystal polymer,LCP)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)等中的一种。
所述离型膜12在后续步骤中用于使所述载板10与所述第一种子层13容易分离。
所述第一种子层13可以通过如下方法形成:首先,将基材层11通过乙醇溶液超声清洗,可以理解本步骤还可以省略。之后,将基材层11放入氢氧化钾溶液中超声浸泡以对其表面进行改性,使基材层11表面结合钾离子,浸泡时间优选为5分钟,温度优选为50摄氏度。之后,将基材层11放入硫酸铜溶液中浸泡,以将钾离子置换为铜离子,时间优选为5分钟。之后将基材层11放入二甲基胺硼烷(DMAB)中浸泡,以使其表面生产铜结晶层,时间优选为5分钟,温度优选为40摄氏度。在之后,通过化学镀或电镀的方式在基材层11表面生成第一种子层13。
S102,请参见图3至图5,在所述第一种子层13上形成第一导电线路层20。
形成第一导电线路层20的方法包括以下步骤:
首先,请参阅图3,在所述第一种子层13的表面压合一层干膜,并且对干膜进行曝光显影以形成第一光致抗蚀剂图形层14,所述第一光致抗蚀剂图形层14包括有第一间隙140。
其次,请参阅图4,在所述第一间隙140的位置进行电镀形成所述第一导电线路层20。
再次,请参阅图5,去除所述第一光致抗蚀剂图形层14。
S103,请参见图6,在所述第一导电线路层20的表面及所述第一种子层13的表面形成一层第一绝缘层40,所述第一绝缘层40的材质为热塑性聚酰亚胺(ThermoplasticPolyimide,TPI)。
在本实施方式中,所述第一绝缘层40通过涂布的方式形成。
S104,请参见图7,在所述第一绝缘层40上形成第一贯通孔41。
所述第一贯通孔41贯穿所述第一绝缘层40延伸至所述第一导电线路层20。在本实施例中,所述第一贯通孔41采用激光烧蚀的方式形成。在其他实施例中,第一贯通孔41也可以采用机械钻孔的方式形成。所述第一贯通孔41的个数可以为一个,也可以为多个。
S105,请参见图8,在所述第一绝缘层40表面、所述第一贯通孔41的孔壁及位于所述第一贯通孔41底部的第一导电线路层20上形成第二种子层42。
所述第二种子层42可以通过溅镀工艺或化学镀工艺形成。所述第二种子层42的金属可以为钛、镍、钒、铜、铝、铝合金、钨、钨合金、铬、铬合金、银或金等。
所述第二种子层42的形成方法可以与所述第一种子层13的形成方法相同。
S106,请参见图9与图10,在所述第二种子层42上电镀形成位于所述第一绝缘层40上的第二导电线路层50及位于所述第一贯通孔41中的第一导电部411。
所述第二导电线路层50及所述第一导电部411通过如下步骤形成:
首先,请参阅图9,在所述第二种子层42的表面压合一层干膜,并且对干膜进行曝光显影以形成第二光致抗蚀剂图形层43,所述第二光致抗蚀剂图形层43包括有第二间隙430。
其次,请参阅图10,在所述第二间隙430的位置进行电镀形成所述第二导电线路层50及所述第一导电部411。电镀后,所述第一贯通孔41形成导电孔。
再次,去除所述第二光致抗蚀剂图形层43。
S107,请参见图11,蚀刻去除位于所述第二导电线路层50之间的第二种子层42。
S108,请参见图12,在所述第二导电线路层50的表面及所述第二种子层42的表面形成一层第二绝缘层60,所述第二绝缘层60的材质为热塑性聚酰亚胺。
S109,请参见图13,在所述第二绝缘层60上形成第二贯通孔61。
所述第二贯通孔61贯穿所述第二绝缘层60延伸至所述第二导电线路层50。在本实施例中,所述第二贯通孔61采用激光烧蚀的方式形成。在其他实施例中,第二贯通孔61也可以采用机械钻孔的方式形成。所述第二贯通孔61的个数可以为一个,也可以为多个。
S110,请参见图14,在所述第二绝缘层60表面、所述第二贯通孔61的孔壁及位于所述第二贯通孔61底部的第二导电线路层50上形成第三种子层62。
S111,请参见图15及图16,在所述第三种子层62上电镀形成位于所述第二绝缘层60上的第三导电线路层70及位于所述第二贯通孔61中的第二导电部611。
所述第三导电线路层70及所述第二导电部611通过如下步骤形成:
首先,请参阅图15,在所述第三种子层62的表面压合一层干膜,并且对干膜进行曝光显影以形成第三光致抗蚀剂图形层63,所述第三光致抗蚀剂图形层63包括有第三间隙630。
其次,请参阅图16,在所述第三间隙630的位置进行电镀形成所述第三导电线路层70。电镀后,所述第二贯通孔61形成导电孔。
再次,去除所述第三光致抗蚀剂图形层63。
S112,请参见图17,蚀刻去除位于所述第三导电线路层70之间的第三种子层62。
S113,请参见图18,在所述第三导电线路层70的表面及所述第三种子层62的表面形成一层第三绝缘层80,所述第三绝缘层80的材质为热塑性聚酰亚胺。
S114,请参见图19,去除所述载板10。
通过去除所述离型膜12将所述基材层11与所述第一导电线路层20分离,所述第一种子层13与所述第一导电线路层20相连接。
S115,请参见图20,蚀刻去除所述第一种子层13。
S116,请参见图21,在所述第一导电线路层20部分表面形成防焊层90,所述第一导电线路层20未被所述防焊层90覆盖的部位形成电性接触垫201。
本实施例中,使用液态感光防焊油墨制作所述防焊层90,具体步骤为:在所述第一导电线路层20的表面区域及其之间区域印刷液态感光防焊油墨;预烘烤使该液态感光防焊油墨表面预固化;通过选择性UV曝光使该液态感光防焊油墨部分区域发生交联反应;通过显影流程将该液态感光防焊油墨的未发生交联反应的区域去除,以露出所述电性接触垫201;最后,加热固化该液态感光防焊油墨,从而形成所述防焊层90。
在其它实施例中,还可以采用涂布的方式形成所述防焊层90。
S117,请参见图22,对所述电性接触垫201进行表面处理形成表面处理层202以保护所述电性接触垫201。
本实施例中,通过化学或物理方法形成该表面处理层202,其中所述表面处理层202的种类可以选择自石墨、金、镍金、镍钯金、锡、银与有机保焊膜其中之一或其组合。当然,所述表面处理层202也可以省略。
在本实施方式中,所制成的电路板为三层电路板,但不限于此,可以理解,在其他实施方式中,可以以相同的方法制作两层、四层或其他层数的电路板。
可以理解,在其他实施方式中,可以在载板10两侧各形成一层第一种子层13,之后在所述载板10的两侧分别制作导电线路层,以提高加工效率。
本发明的电路板制作方法通过在第一导电线路层20的表面形成一层第一绝缘层40,再在形成一层第一绝缘层40的表面形成第二种子层42及位于第二种子层42上的第二导电线路层50。通过本方法制得的电路板的可以达到L/S(线路宽度/间距)≤10/10um。
绝缘层只采用了热塑性聚酰亚胺,使绝缘层厚度较低(小于15微米),因此弯曲性能更好,刚性可低于3Gpa。此外,由于采用热塑性聚酰亚胺,没有使用胶体,使其离子迁移率大于10000000欧姆。
请参阅图22,本发明一较佳实施方式的电路板100包括绝缘层101及埋设于所述绝缘层101中的第一导电线路层20与第二导电线路层50。所述第一导电线路层20与第二导电线路层50通过第一导电部411电性连通。所述绝缘层101的材质为热塑性聚酰亚胺。
在本实施方式中,所述电路板100还包括埋设于所述绝缘层101中的第三导电线路层70。所述第三导电线路层70位于所述第二导电线路层50背离所述第一导电线路层20的一侧。所述第三导电线路层70与所述第二导电线路层50通过所述第二导电部611电性连通。
所述第一导电线路层20的一侧从所述绝缘层101露出。所述第一导电线路层20从所述绝缘层101露出的一侧覆盖有防焊层90,所述第一导电线路层20未被所述防焊层90覆盖的部分形成电性接触垫201。所述电性接触垫201上还设有表面处理层202。
所述第二导电线路层50朝向所述第一导电线路层20的一侧连接一层第二种子层42。所述第三导电线路层70朝向所述第二导电线路层50的一侧连接一层第三种子层62。
所述绝缘层101包括包覆所述第一导电线路层20的第一绝缘层40、包覆所述第二导电线路层50的第二绝缘层60及包覆所述第三导电线路层70的第三绝缘层80。
以上所述,仅是本发明的较佳实施方式而已,并非对本发明任何形式上的限制,虽然本发明已是较佳实施方式揭露如上,并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (10)

1.一种电路板制作方法,其包括以下步骤:
提供一载板,在所述载板表面形成第一种子层;
在所述第一种子层上形成第一导电线路层;
在所述第一导电线路层的表面及所述第一种子层的表面形成一层第一绝缘层,所述第一绝缘层的材质为热塑性聚酰亚胺;
在所述第一绝缘层上形成第一贯通孔;
在所述第一绝缘层表面、所述第一贯通孔的孔壁及位于所述第一贯通孔底部的第一导电线路层上形成第二种子层;
在所述第二种子层上电镀形成位于所述第一绝缘层上的第二导电线路层及位于所述第一贯通孔中的第一导电部;
去除位于所述第二导电线路层之间的第二种子层;
在所述第二导电线路层的表面及所述第二种子层的表面形成一层第二绝缘层,所述第二绝缘层的材质为热塑性聚酰亚胺;
去除所述载板;
去除所述第一种子层。
2.如权利要求1所述的电路板制作方法,其特征在于:在去除所述第一种子层之后,还包括步骤:在所述第一导电线路层部分表面形成防焊层,使所述第一导电线路层未被所述防焊层覆盖的部位形成电性接触垫。
3.如权利要求2所述的电路板制作方法,其特征在于:在所述第一导电线路层部分表面形成防焊层之后,还包括步骤:对所述电性接触垫进行表面处理形成表面处理层。
4.如权利要求3所述的电路板制作方法,其特征在于:通过化学或物理方法形成该表面处理层,其中该表面处理层的种类选择自石墨、金、镍金、镍钯金、锡、银与有机保焊膜其中之一或其组合。
5.如权利要求1所述的电路板制作方法,其特征在于:在形成所述第二绝缘层之后及去除所述载板之前,还包括步骤:在所述第二绝缘层上形成第二贯通孔;在所述第二绝缘层表面、所述第二贯通孔的孔壁及位于所述第二贯通孔底部的第二导电线路层上形成第三种子层;在所述第三种子层上电镀形成位于所述第二绝缘层上的第三导电线路层及位于所述第二贯通孔中的第二导电部;蚀刻去除位于所述第三导电线路层之间的第三种子层;及在所述第三导电线路层的表面及所述第三种子层的表面形成第三绝缘层,所述第三绝缘层的材质为热塑性聚酰亚胺。
6.如权利要求1所述的电路板制作方法,其特征在于:形成所述第一导电线路层的方法包括步骤:在所述第一种子层的表面压合一层干膜,并且对干膜进行曝光显影以形成第一光致抗蚀剂图形层,所述第一光致抗蚀剂图形层包括有第一间隙,在所述第一间隙的位置进行电镀形成所述第一导电线路层,及去除所述第一光致抗蚀剂图形层。
7.一种电路板,其特征在于:包括绝缘层及埋设于所述绝缘层中的第一导电线路层、第二导电线路层及第二种子层,所述第一导电线路层的一侧从所述绝缘层露出,所述第一导电线路层与第二导电线路层通过第一导电部电性连通,所述第二种子层与所述第二导电线路层电性连接并位于所述第二导电线路层朝向所述第一导电线路层的一侧,所述绝缘层的材质为热塑性聚酰亚胺。
8.如权利要求7所述的电路板,其特征在于:所述电路板还包括埋设于所述绝缘层中的第三导电线路层及第三种子层,所述第三导电线路层位于所述第二导电线路层背离所述第一导电线路层的一侧,所述第三种子层与所述第三导电线路层电性连接并位于所述第三导电线路层朝向所述第二导电线路层的一侧,所述第三导电线路层与所述第二导电线路层通过第二导电部电性连通。
9.如权利要求7所述的电路板,其特征在于:所述第一导电线路层从所述绝缘层露出的一侧部分覆盖有防焊层,所述第一导电线路层未被所述防焊层覆盖的部分形成电性接触垫。
10.如权利要求9所述的电路板,其特征在于:所述电性接触垫上设有表面处理层。
CN201811557899.1A 2018-12-19 2018-12-19 电路板及其制作方法 Active CN111343802B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811557899.1A CN111343802B (zh) 2018-12-19 2018-12-19 电路板及其制作方法
TW108116813A TWI710292B (zh) 2018-12-19 2019-05-15 電路板及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811557899.1A CN111343802B (zh) 2018-12-19 2018-12-19 电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN111343802A true CN111343802A (zh) 2020-06-26
CN111343802B CN111343802B (zh) 2022-02-22

Family

ID=71185242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811557899.1A Active CN111343802B (zh) 2018-12-19 2018-12-19 电路板及其制作方法

Country Status (2)

Country Link
CN (1) CN111343802B (zh)
TW (1) TWI710292B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115529745A (zh) * 2021-06-25 2022-12-27 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101198213A (zh) * 2006-12-04 2008-06-11 新光电气工业株式会社 布线基板以及制造布线基板的方法
JP2008205070A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd プリント配線基板及びその製造方法
CN101360385A (zh) * 2007-07-30 2009-02-04 三星电机株式会社 印刷电路板及其制造方法
CN107852823A (zh) * 2015-07-09 2018-03-27 日东电工株式会社 配线电路基板的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201405931PA (en) * 2012-03-26 2014-10-30 Advanpack Solutions Pte Ltd Multi-layer substrate for semiconductor packaging

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101198213A (zh) * 2006-12-04 2008-06-11 新光电气工业株式会社 布线基板以及制造布线基板的方法
JP2008205070A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd プリント配線基板及びその製造方法
CN101360385A (zh) * 2007-07-30 2009-02-04 三星电机株式会社 印刷电路板及其制造方法
CN107852823A (zh) * 2015-07-09 2018-03-27 日东电工株式会社 配线电路基板的制造方法

Also Published As

Publication number Publication date
TWI710292B (zh) 2020-11-11
CN111343802B (zh) 2022-02-22
TW202025870A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
JP4558776B2 (ja) 回路基板の製造方法
CN103687344B (zh) 电路板制作方法
JP2018504776A (ja) プリント回路基板のための高速インターコネクト
US8847082B2 (en) Multilayer wiring substrate
TWI484875B (zh) 電路板及電路板製作方法
US8535546B2 (en) Method of manufacturing multilayer wiring substrate
KR20010105366A (ko) 다층 배선 기판의 제조 방법
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
CN111343802B (zh) 电路板及其制作方法
CN102111964B (zh) 电路板制作方法
CN111837210B (zh) 布线基板及其制造方法
JP4863076B2 (ja) 配線基板及びその製造方法
KR100343389B1 (ko) 다층 배선기판의 제조방법
CN110876239B (zh) 电路板及其制作方法
KR101008676B1 (ko) 인쇄회로기판 제조방법
TWI385765B (zh) 內埋式線路結構及其製作方法
US8273256B2 (en) Method for manufacturing wiring structure of wiring board
CN100584155C (zh) 内埋元件的基板制程
JP4705972B2 (ja) プリント配線板及びその製造方法
JP4730072B2 (ja) 回路基板の製造方法
JP2001196746A (ja) プリント配線板およびプリント配線板の製造方法
JP2015204379A (ja) プリント配線板
JP2002299826A (ja) 多層プリント配線基板、半導体装置、及び、これらの製造方法
TW201130404A (en) Method for manufacturing printed circuit board
JP4730071B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant