CN107852823A - 配线电路基板的制造方法 - Google Patents

配线电路基板的制造方法 Download PDF

Info

Publication number
CN107852823A
CN107852823A CN201680040657.8A CN201680040657A CN107852823A CN 107852823 A CN107852823 A CN 107852823A CN 201680040657 A CN201680040657 A CN 201680040657A CN 107852823 A CN107852823 A CN 107852823A
Authority
CN
China
Prior art keywords
insulating barrier
conductive pattern
seed layer
crystal seed
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680040657.8A
Other languages
English (en)
Other versions
CN107852823B (zh
Inventor
奥村圭佑
丰田英志
増田将太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN107852823A publication Critical patent/CN107852823A/zh
Application granted granted Critical
Publication of CN107852823B publication Critical patent/CN107852823B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0158—Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/051—Rolled
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

配线电路基板的制造方法具有：在剥离层的厚度方向的一侧面形成晶种层的工序(1)、在晶种层的厚度方向的一侧面形成导体图案的工序(2)、利用绝缘层覆盖晶种层以及导体图案的工序(3)、将剥离层自晶种层剥离的工序(4)、以及去除晶种层的工序(5)。绝缘层的以日本工业标准JIS P8115(2001年)为基准测定的耐折次数为10次以上。

Description

配线电路基板的制造方法
技术领域
本发明涉及配线电路基板的制造方法。
背景技术
印刷配线板等的配线电路基板能够通过各种制造方法进行制造。
例如，提案有这样的印刷配线板的制造方法，在该方法中，通过在金属材料的表面设置金属覆膜并且在该金属覆膜的表面设置转印用电路来制作转印用基材，在将该转印用基材贴合于树脂层从而将转印用电路埋入树脂层后，剥离金属材料，并且通过蚀刻来去除金属覆膜(例如，参照专利文献1。)。
在专利文献1记载的印刷配线板的制造方法中，作为树脂层，能够使用使环氧树脂等热固化性树脂浸渍于玻璃布等基材并使其加热干燥直到成为B阶段状态从而形成的预浸坯料、将环氧树脂等热固化性树脂成形为薄膜状并使其加热干燥直到成为B阶段状态从而形成的粘接薄膜等粘接片。
现有技术文献
专利文献
专利文献1：日本特开2010－80568号公报
发明内容
发明要解决的问题
近年来，在将配线电路基板装备于可穿戴设备的情况下，要求优异的伸缩性。但是，利用专利文献1中记载的制造方法获得的印刷配线板存在无法满足上述要求这样的不良情况。
本发明的目的在于，提供一种伸缩性优异的配线电路基板的制造方法。
用于解决问题的方案
[1]本发明是一种配线电路基板的制造方法，该配线电路基板的制造方法具有：在剥离层的厚度方向的一侧面形成晶种层的工序(1)、在所述晶种层的厚度方向的一侧面形成导体图案的工序(2)、利用绝缘层覆盖所述晶种层以及所述导体图案的工序(3)、自所述晶种层剥离所述剥离层的工序(4)、以及去除所述晶种层的工序(5)，所述绝缘层的以日本工业标准JISP8115为基准测定的耐折次数为10次以上，其中，日本工业标准JIS P8115为2001年的标准。
采用该结构，能够使绝缘层的以日本工业标准JIS P8115(2001年)为基准测定的耐折次数为上述下限以上，因此，配线电路基板的伸缩性优异。
[2]在上述[1]中记载的配线电路基板的制造方法的基础上，本发明的特征在于，所述绝缘层由从聚氨酯系树脂、(甲基)丙烯酸系树脂、氨基甲酸酯·(甲基)丙烯酸系树脂、有机硅系树脂、聚烯烃系树脂、聚氯乙烯系树脂、聚偏二氯乙烯系树脂、聚乙酸乙烯酯系树脂、氟素系树脂、苯乙烯系树脂、丁二烯系树脂、以及异丁烯系树脂构成的组中选择的至少一种绝缘材料形成。
采用该结构，绝缘层能够兼顾柔软性和韧性。因此，配线电路基板的伸缩性和可靠性优异。
发明的效果
本发明的配线电路基板的伸缩性优异。
附图说明
图1表示利用本发明的配线电路基板的制造方法的一实施方式获得的配线电路基板的俯视图。
图2是图1所示的配线电路基板的剖视图，其表示沿着A－A线的左右方向剖视图。
图3A～图3F是图2所示的配线电路基板的制造方法的工序图，图3A表示在剥离层的上表面形成晶种层的工序(1)，图3B表示在晶种层的上表面形成抗镀层的工序，图3C表示在晶种层的上表面形成导体图案的工序(2)，图3D表示利用绝缘层覆盖晶种层以及导体图案的工序(3)，图3E表示将剥离层自晶种层剥离的工序(4)，图3F表示去除晶种层的工序(5)。
图4A～图4C表示将具有图1所示的配线电路基板的可穿戴设备贴付在手腕的内侧部分的皮肤的样态，图4A表示手腕既没有背伸也没有掌曲的状态，图4B表示手腕背伸的状态，图4C表示手腕掌曲的状态。
图5表示一实施方式的变形例的配线电路基板(导体图案的上表面与绝缘层的上表面处于同一平面的样态)的放大剖视图。
图6表示一实施方式的变形例的配线电路基板(导体图案的上表面相对于绝缘层的上表面位于上侧的样态)的放大剖视图。
图7表示一实施方式的变形例的配线电路基板(导体图案具有剖面呈大致锥形形状的样态)的放大剖视图。
具体实施方式
在图2中，纸面左右方向为左右方向(第1方向)，纸面左侧为左侧(第1方向的一侧)，纸面右侧为右侧(第1方向的另一侧)。在图2中，纸面上下方向为上下方向(与第1方向正交的第2方向，厚度方向)，纸面上侧为上侧(第2方向的一侧，厚度方向的一侧)，纸面下侧为下侧(第2方向的另一侧，厚度方向的另一侧)。在图2中，纸面进深方向为前后方向(与第1方向以及第2方向正交的第3方向，长度方向(图1参照))，纸面跟前侧为前侧(第3方向的一侧，长度方向的一侧)，纸面里侧为后侧(第3方向的另一侧，长度方向的另一侧)。具体而言，以各图的方向箭头为基准。
另外，在图4A～图4C中，为了清楚地表示配线电路基板1(后述)的形状，省略传感器18以及存储器25(后述)。
1.配线电路基板
如图1以及图2所示，本发明的一实施方式的配线电路基板1具有绝缘层2和埋入绝缘层2的导体图案3。
1－1.绝缘层
如图1所示，绝缘层2具有与配线电路基板1的外形形状相同的外形形状。具体而言，绝缘层2具有沿前后方向延伸的俯视呈大致矩形的薄膜(薄片)形状。如图2所示，绝缘层2具有平坦的下表面10和与下表面10的上侧隔开间隔地相对的上表面11。而且，绝缘层2具有与导体图案3对应的多个槽部4。多个槽部4分别朝向上方开放。
绝缘层2例如由后述的满足耐折次数的绝缘材料形成。作为绝缘材料，例如，能够列举出聚氨酯系树脂、(甲基)丙烯酸系树脂(表示丙烯酸系树脂以及/或者异丁烯系树脂的意思，以下相同)、氨基甲酸酯·(甲基)丙烯酸系树脂、有机硅系树脂、聚烯烃系树脂(具体而言，聚乙烯系树脂、聚丙烯系树脂等)、聚氯乙烯系树脂、聚偏二氯乙烯系树脂、聚乙酸乙烯酯系树脂、氟系树脂、苯乙烯系树脂、丁二烯系树脂、异丁烯系树脂等。绝缘材料能够单独使用或者组合两种以上地使用。
作为绝缘材料，为了获得兼顾柔软性和韧性的特性，优选的是，能够列举聚氨酯系树脂、(甲基)丙烯酸系树脂、氨基甲酸酯·(甲基)丙烯酸系树脂、有机硅系树脂，从获得优异的耐折性的观点，更优选的是，能够列举氨基甲酸酯·(甲基)丙烯酸系树脂、有机硅系树脂。
氨基甲酸酯·(甲基)丙烯酸系树脂为紫外线固化性树脂，例如能够通过配合含有多元醇、聚异氰酸、(甲基)丙烯酸酸、(甲基)丙烯酸酯的原料，在光聚合开始剂的存在下，使上述材料反应来获得。具体而言，配合上述原料以及光聚合开始剂，调制混合物，针对混合物照射紫外线使混合物固化。
有机硅系树脂是热固化性树脂，例如，能够列举聚二甲基硅氧烷、聚甲基苯基硅氧烷、聚二苯基硅氧烷等，优选的是，能够列举聚二甲基硅氧烷。
绝缘层2的以日本工业标准JIS P8115(2001年)为基准测定的耐折次数为10次以上，优选的是，100次以上，更优选的是，1000次以上，进一步优选的是，10000次以上，而且，绝缘层2的耐折次数例如为100000次以下。在绝缘层2的耐折次数不满足上述下限的情况下，在使配线电路基板1反复伸缩时，无法抑制导体图案3自绝缘层2剥离。
绝缘层2的耐折次数的测定方法的详细情况在后面的实施例中详细描述。
绝缘层2的20℃的拉伸储能弹性模量E’例如为2000MPa以下，优选的是，1000MPa以下，更优选的是，100MPa以下，进一步优选的是，50MPa以下，尤其优选的是，20MPa以下，而且，绝缘层2的20℃的拉伸储能弹性模量E’例如为0.1MPa以上，优选的是，0.5MPa以上。
若绝缘层2的拉伸储能弹性模量E’为上述上限以下，则能够确保绝缘层2的优异的伸缩性。另一方面，若绝缘层2的拉伸储能弹性模量E’为上述下限以上，则能够确保优异的韧性以及优异的操作性。
绝缘层2的20℃的拉伸储能弹性模量E’能够通过在频率为1Hz以及升温速度为10℃/分钟的条件下对绝缘层2进行动态粘弹性测定来求得。
绝缘层2的厚度T0例如为5μm以上，优选的是，10μm以上，而且，绝缘层2的厚度T0例如为1000μm以下，优选的是，300μm以下。
如图2所示，绝缘层2的厚度T0是，在沿厚度方向投影时，在不与导体图案3重叠的区域的、绝缘层2的下表面10与上表面11之间的厚度方向上的距离T0。
绝缘层2的厚度T0与配线电路基板1的厚度相同。
1－2.导体图案
如图1以及图2所示，导体图案3配置为在沿厚度方向投影时包含在绝缘层2的投影面。导体图案3一体地具有配线5和端子6，其中，配线5沿前后方向延伸，端子6分别连接于配线5的前后两端部。
配线5在左右方向上隔开间隔地设有多个。多个配线5分别具有大致波形(或者正弦波形)形状。
端子6在配线电路基板1的前端部以及后端部分别设有多个。而且，多个端子6分别与配线5的前后两端部连续地设置。多个端子6分别为具有俯视呈大致矩形的形状的连接盘。
如图2所示，导体图案3(具体而言，配线5)具有剖面呈大致矩形的形状，具体而言，导体图案3一体地具有上表面7、下表面8和侧面9，其中，上表面7是作为暴露面的一例，下表面8是作为相对于上表面7隔开间隔地相对配置于下侧(厚度方向的另一侧的一例)的相对面的一例，侧面9是作为将上表面7的周端部以及下表面8的周端部连结的连结面的一例。导体图案3以自绝缘层2的上表面11暴露的方式嵌于槽部4。
导体图案3的上表面7相对于绝缘层2的上表面11位于下侧(厚度方向的另一侧的一例)。通过导体图案3的上表面7和槽部4的内侧面的比上表面7靠上侧的部分形成相对于绝缘层2的上表面11的台阶部21。而且，导体图案3的上表面7是相对于绝缘层2的上表面11平行的面，且是沿前后方向延伸的平坦面。此外，导体图案3的上表面7是自绝缘层2的上表面11暴露的暴露面。
导体图案3的下表面8是与导体图案3的上表面7平行的平坦面。导体图案3的下表面8被绝缘层2的槽部4的内侧面覆盖。具体而言，导体图案3的下表面8相对于绝缘层2的槽部4直接接触。
导体图案3的侧面9是沿着厚度方向(上下方向)的面，导体图案3的侧面9被绝缘层2的槽部4的内侧面覆盖。导体图案3的侧面9相对于绝缘层2的槽部4直接接触。
导体图案3例如由铜、镍、金以及这些材料的合金等导体材料等形成。作为导体材料，优选的是，能够列举铜。
导体图案3的尺寸能够与用途以及目的相应地适当设定，并不特别限定。多个配线5的各自的左右方向长度(宽度)例如为12μm以上，优选的是，15μm以上，而且，多个配线5的各自的左右方向长度(宽度)例如为1000μm以下，优选的是，750μm以下，相邻的配线5之间的间隔例如为12μm以上，优选的是，15μm以上，而且，相邻的配线5之间的间隔例如为10000μm以下，优选的是，7500μm以下，而且，配线5的前后方向长度(长度)例如为10mm以上，优选的是，20mm以上，而且，配线5的前后方向长度(长度)例如为250mm以下，优选的是，100mm以下。多个端子6的左右方向长度以及前后方向长度例如为100μm以上，优选的是，200μm以上，而且，多个端子6的左右方向长度以及前后方向长度例如为10000μm以下，优选的是，5000μm以下，相邻的端子6之间的间隔例如为50μm以上，优选的是，100μm以上，而且，相邻的端子6之间的间隔例如为10000μm以下，优选的是，5000μm以下。
导体图案3的平面面积S1(沿厚度方向投影时的投影面积)相对于绝缘层2的平面面积S0的比(S1/S0)，即沿厚度方向投影时的导体图案3在绝缘层2中所占的比例例如为70％以下，优选的是，60％以下，例如为1％以上，优选的是，3％以上。若S1/S0为上述上限以下，则配线电路基板1的伸缩性优异。
导体图案3的厚度T1(上表面7与下表面8在厚度方向上的距离T1)，即配线5以及端子6的各自的厚度T1例如为0.3μm以上，优选的是，0.8μm以上，更优选的是，1.0μm以上，而且，配线5以及端子6的各自的厚度T1例如为112μm以下，优选的是，75μm以下，更优选的是，40μm以下。若导体图案3的厚度T1为上述下限以上，则能够提高导体图案3相对于绝缘层2的密合力，能够抑制导体图案3自绝缘层2剥离。
导体图案3的厚度T1相对于绝缘层2的厚度T0的比(T1/T0)例如小于1，优选的是，为0.9以下，更优选的是，为0.8以下，而且，T1/T0例如为0.05以上，优选的是，为0.1以上，更优选的是，为0.2以上。若T1/T0为上述下限以上，则能够谋求配线电路基板1的薄型化。
另外，绝缘层2的位于导体图案3的下方的部分的厚度T2、即在厚度方向上绝缘层2的与导体图案3相对的部分的厚度T2例如为200μm以下，优选的是，为150μm以下，更优选的是，为10μm以下，而且，厚度T2例如为5μm以上。
绝缘层2的位于导体图案3的下方的部分的厚度T2相对于绝缘层2的厚度T0的比(T2/T0)例如为0.95以下，优选的是，为0.85以下，更优选的是，为0.75以下，而且，T2/T0例如为0.1以上。若T2/T0为上述上限以下，则能够在确保导体图案3相对于绝缘层2的密合力的同时，谋求配线电路基板1的薄型化。
而且，导体图案3的厚度T1相对于绝缘层2的位于导体图案3的下方的部分的厚度T2的比(T1/T2)例如为0.05以上，优选的是，为0.1以上，而且，T1/T2例如为0.9以下，优选的是，为0.8以下。若T1/T2为上述下限以上，则能够谋求配线电路基板1的薄型化。
而且，导体图案3的上表面7与绝缘层2的上表面11在厚度方向上的距离T6、即上述台阶部21的深度T6例如为0.5μm以上，优选的是，为1μm以上，而且，T6例如为10μm以下，优选的是，为5μm以下。
台阶部21的深度T6相对于绝缘层2的厚度T0的比(T6/T0)例如为0.01以上，优选的是，为0.03以上，而且，T6/T0例如为0.5以下，优选的是，为0.3以下。若T6/T0为上述下限以上，则能够充分地确保后述的工序(5)中的去除晶种层15的时间，因此，能够抑制相邻的导体图案3彼此间的经由晶种层15所导致的短路。
而且，导体图案3的厚度T1与台阶部21的深度T6之和(T1+T6)为槽部4的深度，其例如为1μm以上，优选的是，为10μm以上，而且，(T1+T6)例如为300μm以下，优选的是，为100μm以下。
而且，槽部4的深度(T1+T6)相对于绝缘层2的厚度T0的比((T1+T6)/T0)例如为0.1以上，优选的是，为0.2以上，而且，((T1+T6)/T0)例如为0.9以下，优选的是，为0.8以下。若上述比为上述下限以上，则能够在确保导体图案3相对于绝缘层2的密合力的同时，谋求配线电路基板1的薄型化。
2.配线电路基板的制造方法
接下来，参照图3A～图3F说明配线电路基板1的制造方法。
该制造方法包括：在剥离层16的上表面(厚度方向的一侧面的一例)形成晶种层15的工序(1)(参照图3A)、在晶种层15的上表面(厚度方向的一侧面的一例)形成导体图案3的工序(2)(参照图3B以及图3C)、利用绝缘层2覆盖晶种层15以及导体图案3的工序(3)(参照图3D)、将剥离层16自晶种层15剥离的工序(4)(参照图3E)以及去除晶种层15的工序(5)(参照图3F)。
而且，在该制造方法中，例如，以辊到辊法或者单张(成批)方式，制造配线电路基板1。
以下，说明各工序。
2－1.工序(1)
在工序(1)中，如图3A所示，在剥离层16的上表面(厚度方向的一侧面的一例)形成晶种层15。
晶种层15例如由铬、金、银、铂、镍、钛、硅、锰、锆以及这些材料的合金，或者这些材料的氧化物等金属材料形成。作为金属材料，优选的是，列举铜。
剥离层16只要是以能够相对于晶种层15剥离的方式支承晶种层15的支承层，就并不特别限定，例如，能够列举树脂层、金属层等，优选的是，列举金属层。金属层例如由不锈钢、铝、42合金等金属材料形成为薄片形状。作为金属材料，优选的是，列举不锈钢。剥离层16的厚度例如为18μm以上，优选的是，为30μm以上，而且，剥离层16的厚度例如为200μm以下，优选的是，为100μm以下。
为了在剥离层16的上表面形成晶种层15，能够使用例如镀敷等湿处理、例如蒸镀、溅镀等干处理等。优选的是，利用镀敷，更优选的是，利用电解镀，在剥离层16的上表面形成晶种层15。
晶种层15形成在剥离层16的上表面的整个表面。
晶种层15的厚度例如为0.03μm以上，优选的是，为0.3μm以上，而且，晶种层15的厚度例如为5μm以下，优选的是，为3μm以下。
2－2.工序(2)
工序(2)在工序(1)之后实施。在工序(2)中，如图3C所示，在晶种层15的上表面形成导体图案3。
优选的是，如图3B以及图3C所示，通过添加法在晶种层15的上表面形成导体图案3。
具体而言，首先，如图3B所示，以与导体图案3相反的图案，由干膜抗蚀剂在晶种层15的上表面形成抗镀层17。接下来，如图3C所示，利用自晶种层15供电的电解镀在晶种层15的上表面的自抗镀层17暴露的部分层叠导体图案3。之后，使用例如剥离液将图3C的假想线所示的抗镀层17去除。
导体图案3具有在晶种层15的上表面连续的形状。
2－3.工序(3)
工序(3)在工序(2)之后实施。在工序(3)中，如图3D所示，利用绝缘层2覆盖晶种层15以及导体图案3。
例如，准备预先形成为薄片形状的半固体形状或者固体形状(更具体而言，B阶段)的由绝缘材料形成的绝缘层2，接着，将绝缘层2相对于晶种层15以及导体图案3压接或者转印。或者，将液体状(更具体而言，A阶段)的绝缘材料(清漆等)相对于晶种层15以及导体图案3进行涂布。
之后，若半固体形状或者固体形状的绝缘材料、或者液体状的绝缘材料为未固化状态(A阶段状态或者B阶段状态)，则通过紫外线照射或者加热使绝缘材料固化(C阶段化)。
由此，填充于导体图案3之间以及填充于导体图案3的外侧的绝缘层2以覆盖导体图案3以及晶种层15的方式形成在晶种层15的上表面。具体而言，绝缘层2覆盖晶种层15的上表面和导体图案3的相对面8(在图3D中，相当于上表面8。另一方面，在图2中，相当于下表面8。)以及侧面9。另外，在绝缘层2中，覆盖导体图案3的相对面8以及侧面9的部分是槽部4。
2－4.工序(4)
工序(4)在工序(3)之后实施。在工序(4)中，如图3E所示，将剥离层16自晶种层15剥离。
具体而言，如图3D的假想线所示，一边使剥离层16向下方挠曲，一边自晶种层15剥离。例如，把持剥离层16的右端部，将其向下方拉下，以使剥离层16向下方弯曲的方式使剥离层16挠曲，由此将剥离层16的右端部、左右方向中央部以及左端部分别自晶种层15的下表面的右端部、左右方向中央部以及左端部依次剥去。
2－5.工序(5)
工序(5)在工序(4)之后实施。在工序(5)中，如图3F所示，去除晶种层15。
例如，通过湿蚀刻等蚀刻去除晶种层15。
伴随着晶种层15的去除，填充于槽部4的导体图案3的下端部被去除。由此，形成台阶部21。导体图案3的被去除的下端部的厚度T6与上述台阶部21的深度T6相同。
通过上述工序(1)～工序(5)，能够获得图1以及图2所示的配线电路基板1。
3.可穿戴设备
接下来，说明具有上述配线电路基板1的可穿戴设备20。
如图1所示，可穿戴设备20具有配线电路基板1、传感器18(假想线)以及存储器25(假想线)。
另外，如图2的假想线所示，在配线电路基板1根据需要设有覆盖层19以及压敏粘接层23。覆盖层19以覆盖配线5的方式形成在绝缘层2的上表面11，覆盖层19由绝缘层2所例示的绝缘材料等形成。压敏粘接层23设于绝缘层2的下表面。
传感器18例如为能够测定使用者的脉搏、体温等数据的测定部件。传感器18与配线电路基板1的前端部的端子6电连接。
存储器25是能够存储传感器18所测定的数据的存储部件。存储器25与配线电路基板1的后端部的端子6电连接。
例如，如图4A所示，该可穿戴设备20通过压敏粘接层23贴付(穿戴)在使用者的一个手腕24的内侧部分的皮肤。
该可穿戴设备20灵活地追随图4B所示的手腕24的背伸(向手背侧的移动)以及图4C所示的手腕24的掌曲(向手掌侧的移动)。
具体而言，如图4B所示，由于手腕24的背伸，手腕24的内侧部分的皮肤伸长，以追随于此的方式，可穿戴设备20的配线电路基板1伸长。
另一方面，如图4C所示，由于手腕24的掌曲，手腕24的内侧部分的皮肤弯曲，以追随于此的方式，可穿戴设备20的配线电路基板1弯曲。
4.作用效果
在该配线电路基板1中，绝缘层2的以日本工业标准JIS P8115(2001年)为基准测定的耐折次数为上述下限以上，因此，配线电路基板1的伸缩性优异。
而且，在该配线电路基板1中，绝缘层2只要从由聚氨酯系树脂、(甲基)丙烯酸系树脂、氨基甲酸酯·(甲基)丙烯酸系树脂、有机硅系树脂、聚烯烃系树脂、聚氯乙烯系树脂、聚偏二氯乙烯系树脂、聚乙酸乙烯酯系树脂、氟系树脂、苯乙烯系树脂、丁二烯系树脂、以及异丁烯系树脂构成的组中选择的至少一种绝缘材料形成，就能够使绝缘层2兼顾柔软性和韧性。因此，配线电路基板1的伸缩性以及可靠性优异。
5.变形例
在变形例中，针对与一实施方式同样的构件以及工序标注相同的附图标记，省略其详细的说明。
在一实施方式中，将配线电路基板1装备在了可穿戴设备20，但配线电路基板1的用途并不特别限定，优选的是，在要求伸缩性的用途中使用。
在一实施方式中，如图2所示，导体图案3的上表面7相对于绝缘层2的上表面11位于下侧，但例如，如图5所示，也能够使导体图案3的上表面7与绝缘层2的上表面11位于同一平面。
也就是说，如图5所示，在将导体图案3的上表面7和绝缘层2的上表面11投影于面方向(前后方向以及左右方向)时，导体图案3的上表面7和绝缘层2的上表面11位于相同位置。由此，导体图案3的上表面7和绝缘层2的上表面11形成单一的平坦面。也就是说，在配线电路基板1的上表面没有形成一实施方式的台阶部21(参照图2)。
要获得图5所示的配线电路基板1，在工序(5)(参照图3F)中，调整蚀刻时间，使得仅去除晶种层15，不会去除填充于槽部4的导体图案3的下端部。
利用图5所示的配线电路基板1，也能够获得与一实施方式的配线电路基板1同样的作用效果。
另一方面，从抑制与辊发生粘连的观点出发，相对于图5所示的配线电路基板1，优选一实施方式的配线电路基板1。
也就是说，若采用图2所示那样的一实施方式的配线电路基板1，则在利用辊到辊法制造并使配线电路基板1的上表面与辊(未图示)相对的情况下，与采用图5所示的配线电路基板1的情况不同，能够在导体图案3的上表面7与辊的表面之间设置空隙(间隙)。并且，能够缩小配线电路基板1的上表面的与辊之间的接触面积。因此，与图5所示的配线电路基板1相比，图2所示那样的一实施方式的配线电路基板1能够抑制与辊的粘连。
另一方面，如图6所示，导体图案3的上表面7也能够相对于绝缘层2的上表面11位于上侧。
在图6所示的配线电路基板1中，导体图案3的上端部相对于绝缘层2的上表面11向上侧突出，另一方面，导体图案3的下端部以及中央部被埋入绝缘层2。
导体图案3的埋入深度T4(即，导体图案3的下表面8与绝缘层2的上表面11在厚度方向上的距离T4)、导体图案3的突出长度T5(即，导体图案3的上表面7与绝缘层2的上表面11在厚度方向上的距离T5)以及导体图案3的埋入深度T4相对于突出长度T5的比(T4/T5)能够根据用途以及目的适当地设定。
为了获得图6所示的配线电路基板1，在工序(5)(参照图3E以及图3F)中，首先，将干膜抗蚀剂(未图示)层叠在晶种层15的下表面，接下来，通过曝光以及显影，由干膜抗蚀剂形成与导体图案3相同的图案的抗蚀涂层(未图示)，之后，仅去除晶种层15的自抗蚀涂层暴露的部分。之后，去除抗蚀涂层。
图6所示的配线电路基板1也能够获得与一实施方式的图2所示的配线电路基板1同样的作用效果。
另一方面，从抑制导体图案3之间的短路的观点来看，与图6所示的配线电路基板1相比，优选图2以及图5所示的配线电路基板1。
图2以及图5所示的配线电路基板1与图6所示的配线电路基板1不同，导体图案3的上表面7相对于绝缘层2的上表面11位于下侧，或者位于相同位置，因此，能够抑制导体图案3之间的短路。
在一实施方式中，如图2所示，导体图案3具有剖面呈大致矩形的形状，但也能够是，例如如图7所示，导体图案3具有剖面呈大致锥形的形状。
在图7中，导体图案3具有随着朝向上侧而左右方向长度(宽度)逐渐变短(变窄)的剖面呈大致锥形的形状。
即，在左右方向上彼此相对的侧面9以随着朝向上侧而接近的方式倾斜。
配线5的下表面8的左右方向长度(宽度)相对于配线5的上表面7的左右方向长度(宽度)例如为101％以上，优选的是，为105％以上，而且，例如为145％以下。
并且，采用图7所示的配线电路基板1，能够利用导体图案3相对于绝缘层2的固定效果进一步提高导体图案3相对于绝缘层2的密合力。
而且，在一实施方式中，如图2的假想线所示，在配线电路基板1设置压敏粘接层23，借助压敏粘接层23将绝缘层2贴付在使用者的手腕24的内侧部分的皮肤，但也能够是，例如，不设置压敏粘接层23，而是将配线电路基板1的绝缘层2直接贴付(贴合)在使用者的手腕24的内侧部分的皮肤。
实施例
在以下的记载中使用的调配比例(含有比例)、物理属性值、参数等具体数值能够替换为，在上述的“具体实施方式”中记载的、与这些值对应的调配比例(含有比例)、物理属性值、参数等该记载的上限值(以“以下”、“未满”定义的数值)或者下限值(以“以上”、“超过”定义的数值)。
实施例1
准备由不锈钢形成、厚度为50μm的剥离层16，接着，通过电解镀铜，在剥离层16的上表面形成由铜形成的、厚度为1.0μm的晶种层15(工序(1)，参照图3A)。
接下来，将干膜抗蚀剂层叠在晶种层15的上表面的整个表面，接下来，通过对干膜抗蚀剂进行曝光以及显影，从而以与导体图案3相反的图案在晶种层15的上表面形成抗镀层17(参照图3B)。接下来，通过自晶种层15供电的电解镀铜，在晶种层15的上表面层叠由铜形成的、厚度为3μm的导体图案3。之后，如图3C所示，使用剥离液去除抗镀层17(参照图3C的假想线，工序(2))。
多个配线5的各自的左右方向长度为50μm，前后方向长度为60mm，相邻的配线5之间的间隔为4050μm，多个端子6的左右方向长度以及前后方向长度为4000μm，相邻的端子6之间的间隔为100μm。导体图案3的平面面积S1为70mm2。
另一方面，将根据表1中记载的“绝缘材料”的“详细”栏中记载的处方调制的混合物(氨基甲酸酯·丙烯酸树脂)的清漆涂布于晶种层15以及导体图案3。之后，使用高压水银灯，对A阶段状态以及B阶段状态的清漆照射紫外线(照度340mW/cm2，光量4000mJ/cm2)，使清漆固化(C阶段化)，形成绝缘层2(工序(3)，参照图3D。)。
绝缘层2的厚度T0为10μm。而且，绝缘层2的与导体图案3相对的部分的厚度T2为7μm。槽部4的深度为3μm。槽部4的深度(相当于后述的T1+T6)相对于绝缘层2的厚度T0的比((T1+T6)/T0)为0.3。绝缘层2的平面面积S0为1600mm2，S1/S0为4.375％。
接下来，将剥离层16自晶种层15剥离(工序(4)，参照图3E)。
之后，通过湿蚀刻，去除晶种层15(工序(5)，参照图3F)。并且，伴随着晶种层15的去除，填充于槽部4的导体图案3的下端部被去除。
去除的导体图案3的下端部的厚度T6为2μm。导体图案3的厚度T1为1μm。T1/T2为0.143，T6/T0为0.2，T1/T0为0.1，T2/T0为0.7。
由此，获得具有绝缘层2以及导体图案3的配线电路基板1(参照图1以及图2)。
实施例2～实施例7以及比较例1、比较例2
将导体图案3的尺寸以及配置、绝缘材料的种类、详细情况以及固化条件等按照表1的记载进行变更，除此之外，进行与实施例1相同的处理，获得配线电路基板1(参照图2以及图6)。
另外，在实施例7中，以与导体图案3相同的图案形成抗蚀涂层，之后，仅去除晶种层15的自抗蚀涂层暴露的部分，之后，去除抗蚀涂层。由此，在实施例6中，导体图案3的上表面7相对于绝缘层2的上表面11位于上侧。
[评价]
评价下述的项目。将这些项目的结果表示在表1中。
(1)绝缘层
(1－1)拉伸储能弹性模量E’
仅针对各实施例以及各比较例的绝缘层2，在温度范围为-10℃～260℃，频率为1Hz以及升温速度为10℃/分钟的条件下，利用动态粘弹性测定(DMA法)测定20℃的拉伸储能弹性模量E’。
(1－2)MIT试验(耐折性)
仅针对各实施例以及各比较例的绝缘层2，在以日本工业标准JIS P8115(2001年)为基准的下述条件下，实施MIT试验(耐折性试验)，对耐折次数进行计数。并且，基于下述基准，评价耐折性。
(条件)
试验片尺寸：宽度15mm，长度110mm
试验速度：175cpm
弯折角度：135°
载荷：1.0kgf
弯折钳的R：0.38mm
弯折钳的开度：0.25mm
(基准)
○：耐折次数为10次以上
×：耐折次数未满10次
(2)配线电路基板
(2－1)密合性
在各实施例以及各比较例的配线电路基板1的上表面贴合粘贴带(No.360UL，日东电工公司制)，之后，自配线电路基板1剥去粘贴带。接着，重复上述贴合以及剥去的动作。并且，求出将导体图案3自绝缘层2剥离所需要的次数，按照下述的基准，评价密合性。
◎：次数为3以上
○：次数为1或者2
△：次数为0
(2－2)短路
将探针触碰于电独立且彼此相邻的两个配线，使用数字式万用表(ADVANTESTR6552DIGITAL MULTIMETER)的两端子电阻模式，根据数字式万用表的电阻值确认是否导通。
若有导通，则表示配线之间存在短路(发生短路)，若没有导通，则表示配线之间不存在短路。
·在有导通的情况下，在数字式万用表的液晶显示部显示了某个数值(数字)。
·在没有导通的情况下，在数字式万用表的液晶显示部显示了“.OL”(OverLoad的意思)。
[表1]
另外，上述发明提供了作为本发明的例示的实施方式，但这只不过是单纯的例示，不能用来限定地解释。对于本领域的技术人员而言明显的本发明的变形例包含在权利要求书中。
产业上的可利用性
利用配线电路基板的制造方法获得的配线电路基板例如能够使用于可穿戴设备。
附图标记说明
1配线电路基板
2绝缘层
3导体图案
15晶种层
16剥离层

Claims (2)

1.一种配线电路基板的制造方法，其特征在于，该配线电路基板的制造方法具有：
在剥离层的厚度方向的一侧面形成晶种层的工序(1)、
在所述晶种层的厚度方向的一侧面形成导体图案的工序(2)、
利用绝缘层覆盖所述晶种层以及所述导体图案的工序(3)、
自所述晶种层剥离所述剥离层的工序(4)、以及
去除所述晶种层的工序(5)，
所述绝缘层的以日本工业标准JIS P8115为基准测定的耐折次数为10次以上，其中，日本工业标准JIS P8115为2001年的标准。
2.根据权利要求1所述的配线电路基板的制造方法，其特征在于，
所述绝缘层由从聚氨酯系树脂、(甲基)丙烯酸系树脂、氨基甲酸酯·(甲基)丙烯酸系树脂、有机硅系树脂、聚烯烃系树脂、聚氯乙烯系树脂、聚偏二氯乙烯系树脂、聚乙酸乙烯酯系树脂、氟系树脂、苯乙烯系树脂、丁二烯系树脂、以及异丁烯系树脂构成的组中选择的至少一种绝缘材料形成。
CN201680040657.8A 2015-07-09 2016-06-01 配线电路基板的制造方法 Active CN107852823B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015137962A JP6484133B2 (ja) 2015-07-09 2015-07-09 配線回路基板の製造方法
JP2015-137962 2015-07-09
PCT/JP2016/066193 WO2017006652A1 (ja) 2015-07-09 2016-06-01 配線回路基板の製造方法

Publications (2)

Publication Number Publication Date
CN107852823A true CN107852823A (zh) 2018-03-27
CN107852823B CN107852823B (zh) 2020-07-21

Family

ID=57685065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680040657.8A Active CN107852823B (zh) 2015-07-09 2016-06-01 配线电路基板的制造方法

Country Status (7)

Country Link
US (1) US11006530B2 (zh)
EP (1) EP3322265B1 (zh)
JP (1) JP6484133B2 (zh)
KR (1) KR102486072B1 (zh)
CN (1) CN107852823B (zh)
TW (1) TWI712348B (zh)
WO (1) WO2017006652A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111343802A (zh) * 2018-12-19 2020-06-26 庆鼎精密电子（淮安）有限公司 电路板及其制作方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11259409B2 (en) * 2016-11-15 2022-02-22 Showa Denko Materials Co., Ltd. Conductor substrate, wiring substrate and method for producing wiring substrate
JP6919992B2 (ja) * 2017-01-30 2021-08-18 信越化学工業株式会社 伸縮性膜及びその形成方法
CN110537396B (zh) * 2017-02-09 2022-09-16 印可得株式会社 利用种子层的电路形成方法
CN108430150B (zh) * 2017-02-13 2021-02-26 鹏鼎控股(深圳)股份有限公司 具有弹性线路的电路板及其制作方法
CN110545718B (zh) 2017-04-28 2022-06-07 日东电工株式会社 生物传感器
JP6997533B2 (ja) 2017-04-28 2022-01-17 日東電工株式会社 生体センサ用シート
JP7033469B2 (ja) * 2017-04-28 2022-03-10 日東電工株式会社 生体センサ
JP7418944B2 (ja) 2017-09-11 2024-01-22 日東電工株式会社 導電性組成物および生体センサ
JP6882236B2 (ja) * 2017-10-10 2021-06-02 信越化学工業株式会社 珪素含有化合物、ウレタン樹脂、伸縮性膜、及びその形成方法
CN107660066A (zh) * 2017-10-31 2018-02-02 北京京东方显示技术有限公司 一种柔性电路板、其制作方法及显示装置
WO2019093144A1 (ja) 2017-11-10 2019-05-16 日東電工株式会社 貼付型生体センサ
JP7045767B2 (ja) * 2018-01-31 2022-04-01 信越化学工業株式会社 伸縮性膜及びその形成方法
JP7097196B2 (ja) * 2018-03-06 2022-07-07 日東電工株式会社 生体センサ用積層体および生体センサ
WO2019176839A1 (ja) 2018-03-16 2019-09-19 日東電工株式会社 生体センサ用積層体および生体センサ
US11864310B2 (en) * 2019-04-18 2024-01-02 Panasonic Intellectual Property Management Co., Ltd. Stretchable laminate, material for stretchable device, and stretchable device
EP3791783A1 (de) * 2019-09-10 2021-03-17 Carl Freudenberg KG Katheter mit dehnbarer leiterplatte

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060016553A1 (en) * 2004-07-21 2006-01-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
CN1799289A (zh) * 2003-06-02 2006-07-05 昭和电工株式会社 柔性线路板和柔性－刚性线路板
US20060231288A1 (en) * 2005-03-22 2006-10-19 Jan Vanfleteren Methods for embedding conducting material and devices resulting from the methods
CN102097341A (zh) * 2009-12-10 2011-06-15 日东电工株式会社 半导体器件的制造方法
CN102640577A (zh) * 2009-11-25 2012-08-15 Lg伊诺特有限公司 印刷电路板及其制造方法
JP2014065225A (ja) * 2012-09-26 2014-04-17 Fujifilm Corp 積層体及びこれを用いたプリント基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5274868A (en) * 1975-12-19 1977-06-23 Nitto Electric Ind Co Method of producing flexible printed circuit substrate
JPS52140862A (en) * 1976-05-19 1977-11-24 Nitto Electric Ind Co Method of producing flexible printed circuit substrate
JPS60176292A (ja) * 1984-02-22 1985-09-10 日立化成工業株式会社 フレキシブル配線板の製造法
JP3402372B2 (ja) 1992-04-23 2003-05-06 日立化成工業株式会社 配線板の製造法
DE69218344T2 (de) 1991-11-29 1997-10-23 Hitachi Chemical Co Ltd Herstellungsverfahren für eine gedruckte Schaltung
US7491892B2 (en) * 2003-03-28 2009-02-17 Princeton University Stretchable and elastic interconnects
EP1629702A1 (en) * 2003-06-02 2006-03-01 Showa Denko K.K. Flexible wiring board and flex-rigid wiring board
JPWO2008069275A1 (ja) * 2006-12-07 2010-03-25 日本電気株式会社 配線板およびその製造方法
JP4894835B2 (ja) 2008-09-25 2012-03-14 パナソニック電工株式会社 プリント配線板の製造方法
US8372726B2 (en) * 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
EP2386117A4 (en) 2009-01-12 2017-12-27 Mc10, Inc. Methods and applications of non-planar imaging arrays
PL2392196T3 (pl) * 2009-01-30 2019-05-31 Imec Vzw Rozciągliwe urządzenie elektroniczne
WO2010086033A1 (en) * 2009-01-30 2010-08-05 Interuniversitair Microelektronica Centrum Vzw Stretchable electronic device
JP5532706B2 (ja) * 2009-07-02 2014-06-25 住友金属鉱山株式会社 フレキシブル性銅張積層板の製造方法
KR101837481B1 (ko) * 2010-03-17 2018-03-13 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 생체흡수성 기판 상 이식가능한 바이오의료 장치
JP5774505B2 (ja) 2012-01-17 2015-09-09 Jx日鉱日石金属株式会社 銅−ポリイミド積層体、立体成型体、及び立体成型体の製造方法
WO2014124044A1 (en) * 2013-02-06 2014-08-14 The Board Of Trustees Of The University Of Illinois Self-similar and fractal design for stretchable electronics
EP2845726A1 (en) * 2013-09-04 2015-03-11 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Electrically interconnecting foil

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1799289A (zh) * 2003-06-02 2006-07-05 昭和电工株式会社 柔性线路板和柔性－刚性线路板
US20060016553A1 (en) * 2004-07-21 2006-01-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
US20060231288A1 (en) * 2005-03-22 2006-10-19 Jan Vanfleteren Methods for embedding conducting material and devices resulting from the methods
CN102640577A (zh) * 2009-11-25 2012-08-15 Lg伊诺特有限公司 印刷电路板及其制造方法
CN102097341A (zh) * 2009-12-10 2011-06-15 日东电工株式会社 半导体器件的制造方法
JP2014065225A (ja) * 2012-09-26 2014-04-17 Fujifilm Corp 積層体及びこれを用いたプリント基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111343802A (zh) * 2018-12-19 2020-06-26 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN111343802B (zh) * 2018-12-19 2022-02-22 庆鼎精密电子（淮安）有限公司 电路板及其制作方法

Also Published As

Publication number Publication date
KR102486072B1 (ko) 2023-01-06
KR20180026723A (ko) 2018-03-13
CN107852823B (zh) 2020-07-21
TW201711546A (zh) 2017-03-16
JP2017022236A (ja) 2017-01-26
TWI712348B (zh) 2020-12-01
US11006530B2 (en) 2021-05-11
JP6484133B2 (ja) 2019-03-13
EP3322265A1 (en) 2018-05-16
EP3322265B1 (en) 2023-09-06
WO2017006652A1 (ja) 2017-01-12
US20180199443A1 (en) 2018-07-12
EP3322265A4 (en) 2019-03-06

Similar Documents

Publication Publication Date Title
CN107852823A (zh) 配线电路基板的制造方法
CN107852822A (zh) 配线电路基板
CN106030267A (zh) 压敏元件和压力传感器
RU2018145646A (ru) Устройство для ухода за кожей и способ изготовления такого устройства для ухода за кожей
JP2016509332A5 (zh)
CN104507258A (zh) 软硬结合板及其覆盖膜开窗接地方法
CN205028884U (zh) 电子封装件与封装载板
CN106576424A (zh) 柔性印刷配线板用增强部件和具备柔性印刷配线板用增强部件的柔性印刷配线板
CN107113965A (zh) 电导体
CN101583243A (zh) 布线电路基板及其制造方法
US20150199048A1 (en) Touch panel assembly
KR20070106669A (ko) 회로기판 및 그 제조방법
CN105451454A (zh) 一种镀金手指板的制作方法
TWI760484B (zh) 可撓配線電路基板及攝像裝置
JP6416491B2 (ja) 接触型スマートカード
CN109429442B (zh) 电路板及其制作方法
CN109152198A (zh) 一种导电胶的保护膜、电路板及显示器件的制作方法
JP2016095679A (ja) Ｉｃタグ付き医療器具
US10531568B1 (en) Circuit board interconnect decals
ES2964896T3 (es) Conector de enchufe fabricado de una tira hecha de aleación de aluminio
US20200301279A1 (en) Thin film circuit substrate and manufacturing method thereof
CN105047259A (zh) 一种医用柔性集成电极及其制备方法
KR20190087905A (ko) 실리카겔 판재 기판의 회로판 및 그의 제조 방법
CN107077244A (zh) 导电性基板的制造方法
ATE300099T1 (de) Verfahren zur herstellung eines trägerelementes für einen ic-baustein

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant