CN102097341A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102097341A
CN102097341A CN2010105875548A CN201010587554A CN102097341A CN 102097341 A CN102097341 A CN 102097341A CN 2010105875548 A CN2010105875548 A CN 2010105875548A CN 201010587554 A CN201010587554 A CN 201010587554A CN 102097341 A CN102097341 A CN 102097341A
Authority
CN
China
Prior art keywords
circuit substrate
wired circuit
chip
layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105875548A
Other languages
English (en)
Other versions
CN102097341B (zh
Inventor
小田高司
丰田英志
襖田光昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN102097341A publication Critical patent/CN102097341A/zh
Application granted granted Critical
Publication of CN102097341B publication Critical patent/CN102097341B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L79/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen with or without oxygen or carbon only, not provided for in groups C08L61/00 - C08L77/00
    • C08L79/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C08L79/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/50—Improvements relating to the production of bulk chemicals
    • Y02P20/582—Recycling of unreacted starting or intermediate materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及半导体器件的制造方法。提供一种制造半导体器件的方法，所述半导体器件具有这样的结构：半导体芯片(3)被安装在布线电路衬底(2)上并且用树脂进行密封。以使得布线电路衬底(2)可以与金属支撑层(1)分离的方式在金属支撑层上形成具有可以连接到所述芯片的电极的连接导体部分的布线电路衬底(2)，所述芯片(3)安装在所述布线电路衬底(2)上，片状树脂组合物(T)被放置在芯片上并且在芯片上被加热以密封该芯片，并且金属支撑层被分离并且被分割以获得单独的半导体器件。

Description

半导体器件的制造方法
技术领域
本发明涉及一种制作具有如下结构的半导体器件的方法，在该结构中半导体芯片被安装在布线电路衬底上并且用树脂进行密封。
背景技术
用各种半导体材料配置的半导体元件(在下文中也简称为“元件”)，诸如使用硅半导体制备的IC和使用有机半导体制备的有机EL元件，往往通过在晶片衬底上重复地形成多元件矩阵然后将该衬底切割成单独的半导体芯片(也称为裸芯片)来制作。
在下面的解释中，其上形成多个半导体元件的晶片衬底(切割前的状态)被称为“半导体晶片”，并且半导体芯片有时也简称为“芯片”。
近年来，对于当布线电路衬底的导体部分对应于芯片的电极位置时将芯片连接(安装)到外部布线电路衬底(上)的方法(例如，倒装芯片接合)的使用有增加的趋势。外部布线电路衬底包括用于要与芯片一起密封的封装的电路衬底、在其上安装有许多其他元件的普通电路衬底、等等。
在将芯片和电路衬底连接用于封装时，具有接触点的柔性布线电路衬底(被称为中介层)有时被插入其间(JP-A-2000-349198，JP-A-2001-44589)。
诸如中介层的上述柔性布线电路衬底由于其柔性而难以在诸如芯片安装之类的制造步骤中操纵。
因而，常规的做法是：首先在金属支撑衬底上形成柔性布线电路衬底以确保在处理期间充足的刚性和改进的可操纵性，然后在布线电路衬底上安装芯片并且用树脂覆盖并密封芯片，随后去除金属支撑衬底，如在JP-A-2000-349198，JP-A-2001-44589，美国专利公开物US7202107B2等等中公开的。
安装在布线电路衬底上且用树脂密封的芯片在去除金属支撑衬底之后用作独立的半导体器件，该独立的半导体器件配备有用于连接的导体，与仅具有暴露的电极焊盘的裸芯片相比该导体有助于连接到外部导体(外部电路等等)以及安装，并且该独立的半导体器件用树脂来封装。
通常，用于单独的芯片的大量布线电路衬底共同地形成一个具有大面积的片材以便大量(例如，约40到100)芯片可以安装在这些布线电路衬底上。
因此，在用树脂密封芯片时，液态树脂300被逐滴地添加到安装在具有大面积的布线电路衬底100上的大量芯片200，如图6(a)所示，并且使用模制模具(包括上模具400和下模具410)来按压和加热芯片以凝固(set)树脂并完成密封，如图6(b)所示。然后，其上具有大量用树脂整体密封的芯片的、具有大面积的布线电路衬底100使得金属支撑层110被从中去除，并且被分割成单独的半导体器件。
本发明人研究了如上面所述的在常规柔性布线电路衬底上安装芯片、用树脂密封芯片以及去除金属支撑层的步骤，发现这些步骤涉及两个复杂工艺。
两个复杂工艺之一是在模制模具中凝固液态树脂的密封工艺，如图6(a)和6(b)所示。所用的树脂的液态形式使得在密封时其供应以及对其数量和质量的管理变得复杂；这些因素的波动可能造成模制质量变化。其他问题包括树脂供应系统的维护困难。
在用液态树脂的密封工艺中，逐滴添加的液态树脂在模具中被上下按压和分布时横向地流动，以致较大的横向力有时作用于元件，这进而可能造成元件的位置移位的问题，导致每个元件和布线电路衬底之间的连接被破坏。
两个复杂工艺的另一个是在树脂密封后金属支撑衬底的去除，其中不可避免地使用蚀刻来去除金属支撑衬底，因为金属支撑衬底和布线电路衬底被形成为一体的层压结构。传统地，通过蚀刻进行的这种对金属支撑衬底的去除已被视为不成问题，因为它是一种常见的工艺。然而，该工艺涉及复杂的步骤，包括抗蚀剂提供、浸入蚀刻液、抗蚀剂去除、清洗等等，导致制造成本的增加。不能重复使用金属支撑衬底也是有问题的，因为金属支撑衬底消失了。
本发明的目的是解决上述问题并且简化整个制造工艺，从把芯片安装在柔性布线电路衬底上到用树脂密封芯片以及获得半导体器件。
发明内容
本发明人勤奋地研究以实现上述目的，并且发现通过以使得金属支撑层可以被分离的方式在布线电路衬底上预先提供金属支撑层，即以使得布线电路衬底可以与金属支撑层分离的方式在金属支撑层上预先形成布线电路衬底，并且使用片状(sheet-shaped)树脂组合物而不是使用液态树脂来密封芯片，简化了树脂密封操作，并且可以通过简单的剥离操作来实现金属支撑层的随后去除，导致整个工艺的显著简化。发明人基于这一发现进行了进一步的研究，并且开发了本发明。
因此，本发明提供：
(1)一种制造半导体器件的方法，所述半导体器件具有这样的结构：半导体芯片被安装在布线电路衬底上并且用树脂进行密封，其中所述方法包括以下步骤：
在金属支撑层上以使得具有能够连接到所述半导体芯片的电极的连接导体部分的布线电路衬底能够与所述金属支撑层分离并且使得所述连接导体部分位于所述布线电路衬底的上表面侧上的方式形成具有所述连接导体部分的所述布线电路衬底，
连接所述布线电路衬底的所述连接导体部分和所述半导体芯片的所述电极，以把所述半导体芯片安装在所述布线电路衬底上，
在被安装在所述布线电路衬底上的所述半导体芯片上放置由密封树脂组合物制成的片状树脂组合物，并且加热它们以利用所述密封树脂组合物密封所述半导体芯片，以及
在密封后使所述金属支撑层与所述布线电路衬底分离。
(2)上面(1)中描述的制造方法，其中所述片状树脂组合物是包含环氧树脂、酚醛树脂、弹性体、无机填充剂和固化促进剂作为成分的片状环氧树脂组合物。
(3)上面(1)或(2)中描述的制造方法，其中在所述金属支撑层和所述布线电路衬底之间存在剥离层(release layer)，由此所述布线电路衬底能够与所述金属支撑层分离。
(4)上面(3)中描述的方法，其中所述剥离层由聚酰亚胺制成。
(5)上面(3)中描述的方法，其中所述剥离层由从金属、金属氧化物和无机氧化物中选择的一种材料制成。
附图说明
图1示出如何经过本发明的制造工艺中的各个步骤形成半导体器件的示意截面图。酌情给出阴影以区分不同区(其它图的情况也是如此)。
图2示出一个芯片如何安装在图1的布线电路衬底上的细节的放大图。布线电路衬底的内部结构代表各种变化当中的实例。
图3示出由本发明形成的布线电路层的内部和导体连接结构的其他实施例。
图4更详细地示出布线电路衬底的示例内部结构的示意图，其中在放大图中仅示出一个用于连接到一个芯片的一个电极的连接导体部分和在背面上与其对应的一个外部连接导体部分(图5的情况也是如此)。
图5示出形成布线电路衬底的示例过程。
图6示出常规树脂密封操作的示意图。
在这些附图中使用的数字代码表示如下：1：金属支撑层，2：布线电路衬底，3：半导体芯片，4：凸点，5：剥离层，T：片状树脂组合物，t：芯片密封树脂组合物，S：半导体器件。
具体实施方式
首先，根据本发明的制造方法，在树脂密封步骤中，树脂材料简单地以片材的形式提供，在金属支撑层去除步骤中，以片材形式分离该层，以便整个工艺被大大简化，从而减少制造成本。
具体地，片状树脂组合物是固态片材，以便在该步骤中密封树脂组合物的处理和其到模具中的馈送因为片材形式而变得容易。该片材被提供有预定厚度，因而消除了在模制设备中对树脂进行称重的需要。另外，片材中没有气孔使得能够容易获得无气孔的模制产品。
而且，在用片状树脂组合物的树脂密封中，片状树脂组合物以一开始就均匀地覆盖所有元件的方式被放置，以防止树脂组合物的横向流动，因而消除了芯片的横向移位的问题。
在金属支撑层去除步骤中，该去除是简单通过剥离其实是金属箔的形式的层来实现的，并且所分离的金属支撑层可重复使用，从而减少制造成本。
在下文中，参照具体实例描述本发明的制造方法。本文所用的指示向上或向下的术语，诸如“上表面(face)”和“下表面”，仅仅用来解释各层的位置关系，而不要解释为限制布线电路层或半导体器件的实际垂直位置。
图1示意地表示如何经过各个步骤形成产品以解释本发明的制造方法，其中布线电路衬底2具有层压结构，该层压结构在其上表面侧上具有可以连接到半导体芯片3的电极的连接导体部分，且在其中提供导体层。下面参照图2描述该结构的细节。
在制造方法中，首先以使得布线电路衬底2可以与金属支撑层1分离的方式在该支撑层上形成该衬底。在图1所示的实例中，插入剥离层5以制成其中可以分离衬底的层压结构(lamination)。该剥离层在下文中描述。
随后，如图1(a)所示，布线电路衬底2的连接导体部分和半导体芯片3的电极(未示出)被连接，并且半导体芯片被安装在布线电路衬底上。
随后，如图1(b)所示，在安装在布线电路衬底上的半导体芯片上放置和加热由密封树脂组合物制成的片状树脂组合物T(并按照需要加压)，由此半导体芯片被作为片状树脂组合物T的材料的密封树脂组合物t密封，如图1(c)所示。
在密封后，使金属支撑层1与布线电路衬底2分离，如图1(d)所示。在这个操作中，在图1的实施例中，金属支撑层1和剥离层5在片状状态下一起与布线电路衬底2分离。
如在本发明的效果中所描述的，这些操作大大简化了芯片安装后的树脂密封步骤和金属支撑层分离步骤，从而减少了制造成本。
在图1所示的本发明的制造方法的优选实施例中，以使得可以在其上安装大量芯片的方式预先制备布线电路衬底，这些芯片一起用片状树脂组合物T进行覆盖并且用树脂组合物t进行密封，并且分离金属支撑层1，其后在(下文描述的)下表面暴露的导体部分中形成凸点(包括焊球)4，如图1(e)所示，并且把衬底分割成单独的半导体器件S，如图1(f)所示。
在图1所示的实例中，为解释起见示出三个芯片。然而，在实际的制造工艺中，可以共同安装在布线电路衬底之一上的芯片数量大约为40到100，其优选地以矩阵图案布置以有助于切割工艺。
布线电路衬底2具有连接导体部分21，其可以连接到半导体芯片3的电极31以用于连接，如图2(a)中的放大截面图所示。在图2的情况下，连接导体部分21暴露于上表面(与在金属支撑层1侧的表面相对的表面)以允许半导体芯片3的电极31被直接连接(即，实现裸芯片安装)。
在实际的制造工艺中，连接导体21所暴露的表面还可以用剥离衬里进行覆盖，该剥离衬里可以就在连接到半导体芯片之前被去除。
在图2(a)中，连接导体部分21、电极31等等被示为好像它们比实际状态更突出，以便清楚地指示它们的位置。为解释起见，一个芯片被示为具有两个电极；然而在现实中，电极的数量根据芯片尺寸和集成度而差别很大(几个到几万个电极等等)，并且芯片的电极表面上的电极布置图案也差别很大。
芯片的电极在一些情况下是平板金属导体垫，并且在其他情况下具有在其上形成的金柱凸点、凸点下金属(UBM)等等。UBM由通过无电镀(electroless plating)形成的Ni/Au层(Ni在底涂层侧；下面的情况也是如此，即首先指示层压结构的底涂层侧)、通过溅射形成的Ti/Cu层、Ti/W/Cu层和Ti/Ni/Cu层、等等来例证。
在图2中，提供放大图来解释如何把一个芯片安装在布线电路衬底2上。然而如上面所述的，布线电路衬底可以允许在其上安装许多芯片，或者实际上可以是阵列，或者可以被分割成单独的半导体器件。
随后，如图1(a)或图2(b)所示，半导体芯片3被安装在形成在金属支撑层1上的布线电路衬底2上(安装步骤)。在这个安装步骤中，布线电路衬底2的连接导体部分21和芯片3的电极31被连接。
在图2(b)中，在安装后连接导体部分21和电极31的突出部被省略。在实际步骤中，半导体芯片3和布线电路衬底2通过加压而达到无缝紧密接触地接合。
本发明中的半导体器件可以是具有元件结构的任何器件，该元件结构可以安装在布线电路衬底上并且与其连接。实例包括常规已知的元件，诸如像单个发光元件这样的简单结构的元件、包括其组件的阵列、有机半导体元件、IC、其中集成各种操作电路的处理器、存储器、光电传感器和图像传感器、以及多芯片模块、MEMS(微机电系统；其中机器部件、传感器、致动器、电子电路等等集成在衬底上的器件)等等。
用于在其上形成半导体元件的晶片衬底可以是用于半导体元件的任何衬底，例如包括诸如硅的半导体晶体衬底、以及绝缘晶体衬底、玻璃衬底、有机化合物的衬底等等。这些衬底中，最通用的衬底是硅晶体衬底(硅晶片)。
半导体元件可以在半导体晶片的阶段中在其中形成再布线层，并且可以形成穿透元件衬底的通路孔(导电路径)，该电极延伸到与芯片电极侧相对的表面(元件衬底的背表面)。
布线电路衬底可以用作中介层或再布线层，当半导体芯片安装到其上时该中介层或再布线层把连接传达(mediate)到外部导体。
在其中在元件衬底中存在通路孔(导电路径)并且半导体芯片的电极与背表面侧可连通(communicable)的结构的情况下，如上文所述的，布线电路衬底的连接导体可以连接到通路孔的端子。在这种情况下，布线电路衬底可以用来在芯片的元件侧上连接芯片电极和通路孔，并且布线电路衬底可以层叠在芯片的背表面侧和元件侧两者上。
芯片电极和布线电路衬底的连接导体部分之间的连接可以是通过线接合来实现的，优选为芯片电极直接接合到连接导体部分的安装模式，诸如倒装芯片安装。
在倒装芯片安装的情况下，可以使用公知的接合方法；实例包括金-金接合、金柱凸点-焊料接合、焊料凸点接合、使用银胶的接合、以及使用ACF(各向异性导电膜)或NCF(非导电膜)的接合。为了满足精细间距的需要，适合使用金柱凸点-焊料接合。如果在芯片和布线电路衬底之间由于凸点高度等等而产生间隙，则可以填充底层填充材料等等。
如上所述，布线电路衬底所处的模式优选为对应于单独的芯片的所需数量的布线电路衬底被依次布置在一个平面上以共同形成具有大面积的布线电路衬底(简单片材、从卷状物卷出的带、等等)从而允许在其上安装多个芯片，且准备切割，因为这适合于批量生产。为了提高封装密度优选其中芯片被层叠成多层的模式。布线电路衬底可以在其上安装多个芯片以构成一个半导体器件。
尽管布线电路衬底的内部结构和导体连接结构未被具体限制，但是有用的基本结构是这样的：如图2(a)所示，用于连接到芯片的电极的连接导体21存在于绝缘层的一个表面上，用于外部连接到外部导体(半导体器件将要安装在其上的外部电路的焊盘(pad)，等等)的导体部分存在于另一个表面上，并且这些导体经由在绝缘层中提供的导体层而相互连接。
除了这种代表性结构之外，其他例子包括其中特定连接导体21a和21b被相互连接的结构(图3(a))、其中一个连接导体连接到用于外部连接的多个导体部分的结构(未示出)、其中特定连接导体21a和21b被相互连接在该层中但不连接到在布线电路层的下表面上的用于外部连接的导体的结构(图3(b))等等；连接结构的图案可以根据预计使用进行自由地改变和组合。
布线电路衬底中的布线(在该层中横向延伸的导体层)可以是如图2、3和4(a)所示的单层结构或者是如图4(b)所示的多层结构。
图4更详细地示出布线电路层的内部结构的例子的示意图。
在图4(a)所示的实例中，具有指定连接图案的导体层23存在于绝缘层20中，其中从导体层23延伸到元件侧的导电路径25的末端(金属柱)24构成连接导体部分21，而从导体层23相反延伸到金属支撑衬底侧的导电路径25的末端(金属柱)25构成用于外部连接22的导体。在这个实例中，金属膜存在于每个导电路径的末端上以获得更优选的电连接和增强的耐腐蚀性。
在图4(b)所示的实例中，在元件侧的导体层26和在金属支撑衬底侧的导体层27在处于垂直分成两级的状态下被提供到绝缘层20中。在元件侧的导体层26嵌入在绝缘层(在该例中用粘合层20b覆盖)中。在这个实例中，在金属支撑衬底侧的导体层27被设置成与剥离层5直接接触。照此，导电层26和27经由提供在其间的指定位置中的导电路径28而被相互连接。在粘合层20b的上表面上，在指定位置中存在开口，在该开口中导体层26被暴露；在开口中的所暴露部分充当用于连接到元件的连接导体21。在这个实例中，在金属支撑衬底侧的导体层27的下表面整个被暴露于绝缘层的下表面；在金属支撑衬底1的下表面上的指定位置中存在开口(通孔h)，剥离层5已被去除以暴露导体层27的下表面，并且在开口中的所暴露部分充当用于外部连接22的导体部分。在每个开口中的所暴露部分可以仅暴露导体层；然而在这个实例中，在每个所暴露部分的表面上存在金属膜用于获得更优选的电连接和增强的耐腐蚀性。
上述金属膜优选地通过电镀来形成。用于该金属膜的有用材料包括诸如铜、金、银、铂、铅、锡、镍、钴、铟、铑、铬、钨和钌的纯金属、以及由其中的两种或更多种制成的合金、等等。优选的材料包括金、锡、镍等等。金属膜的优选模式包括Ni作为底层和Au作为顶层的双层结构等等。
如图4(a)和4(b)所示，在对应于用于外部连接22的导体的位置在金属支撑层中提供开口(通孔h)，由此允许用于外部连接22的导体的末端从绝缘层20a的下表面突出。
布线电路层的绝缘层20可以是由相同聚合物制成的单层，并且也可以是具有在金属支撑衬底侧的基底绝缘层20a和用于粘合到元件的粘合层20b的层压结构，如图4(a)和4(b)所示。假设元件的电极和布线电路衬底的连接导体部分在其接合后形成一体具有足够的机械强度，则可以省略粘合层，并且绝缘层20可以是没有粘合性的公知的绝缘层。
基底绝缘层的材料的实例包括但不限于公知的合成树脂，诸如聚酰亚胺树脂、丙烯酸树脂、聚醚腈树脂(polyether nitrile resin)、聚醚砜树脂(polyether sulfone resin)、环氧树脂、聚对苯二甲酸乙二醇酯树脂(polyethylene terephthalate resin)、聚萘二甲酸乙二醇酯树脂(polyethylene naphthalate resin)和聚氯乙烯树脂(polyvinyl chloride resin)、以及这些树脂与合成纤维布、玻璃布、无纺玻璃织物、诸如TiO2、SiO2、ZrO2、矿物和泥土的微颗粒的合成物、等等。具体而言，优选聚酰亚胺树脂、环氧树脂、和玻璃布-环氧树脂，因为在分离金属支撑层后获得了具有较高机械强度和较好电特性(绝缘特性等等)的较薄柔性绝缘层。
基底绝缘层的厚度优选为3到50μm。
粘合层的优选材料包括但不限于诸如聚砜、聚醚砜、聚海因(polyhydantoin)、聚醚酰亚胺、聚酯、聚酰亚胺硅氧烷(polyimide siloxane)和硅氧烷改性聚酰胺酰亚胺(siloxane-modified polyamide imide)的热塑树脂、以及环氧树脂、丙烯酸树脂、硅树脂、聚酰亚胺树脂等等；这些可以被混合地使用。
有用的环氧树脂包括但不限于与热塑树脂、橡胶、弹性体等混合的环氧树脂、二氧化硅杂化物(silica hybrids)、纳米颗粒散布的环氧树脂等等。
有用的丙烯酸树脂的实例包括但不限于环氧丙烯酸酯、聚氨酯丙烯酸酯(urethane acrylate)、有机硅丙烯酸酯(silicone acrylate)等等。
粘合层的厚度优选为1到100μm。
可以通过用于制作电路衬底或中介层的常规已知方法(诸如半加成法(semi-additive method)和减成法(subtractive method))来实现布线电路衬底在金属支撑层上的形成。
通过在金属支撑层上形成布线电路衬底，提高制作工艺期间的尺寸稳定性，并且改善薄布线电路衬底的可操纵性。
当通过半添加法在布线电路衬底中形成导体层和导电路径时，优选的是通过预先溅射来形成种子膜(金属薄膜)，以允许金属材料良好地沉积在该部分的壁表面上从而成为导体层和导电路径。用于这种种子膜的有用材料的实例包括诸如铜、金、银、铂、铅、锡、镍、钴、铟、铑、铬、钨和钌的纯金属、以及由其中的两种或更多种制成的合金、等等。
用于图4所示的导体层23、26和27和(一个或多个)导电路径24、25和28的材料的实例包括从铜、金、银、铂、铅、锡、镍、钴、铟、铑、铬、钨和钌等等中选择的纯金属、以及包括其中的一种或多种的合金(例如，焊料、镍-锡、金-钴等等)。具体地，优选地使用容许电镀或无电镀的金属。铜由于其容易形成导体层电路图案和电特性的优点而是优选的。
导体层23的厚度可以视情况在1到50μm的范围内选择但不限于此。(一个或多个)导电路径24和25优选地为圆柱体形状，其直径为5到500μm，优选地是5到300μm。
用于金属支撑层的优选材料包括但不限于铜、主要基于铜的铜合金、镍、主要基于镍的镍合金、主要基于镍和铁的合金、不锈钢(SUS304、SUS403)等等。
为了最小化与半导体芯片的线性膨胀系数的差别，优选地使用主要基于镍和铁的合金(例如，42合金)。
金属支撑层的厚度根据材料的刚性而可变，并且优选为大约10μm到200μm，更优选为大约20μm到80μm。
当金属支撑层的厚度小于10μm时，很可能在金属支撑层中发生皱折和起皱，这进而减小卷工艺(roll process)中的可操纵性。当金属支撑层的厚度超过200μm时，缠绕直径由于其刚性而增加，这进而妨碍卷工艺中的操纵并且还干扰通过蚀刻的处理。
为了便于金属支撑层和布线电路衬底更顺利地分离，优选其间存在剥离层的结构。优选的是：以使得剥离层容易地从布线电路衬底被剥离且不大可能从金属支撑层被剥离的方式形成该剥离层，以及该剥离层可连同金属支撑层一起从布线电路衬底去除。
用于剥离层的有用材料包括有机物质(硅树脂、聚酰亚胺等等)和无机物质(金属、金属氧化物、无机氧化物等等)。无机物质由银、钛、钨、镍、二氧化硅等例证。
考虑到制作布线电路衬底的步骤以及在布线电路衬底上的芯片安装期间的高热条件，更优选聚酰亚胺和前述的无机物质，因为硅树脂可能退化。
当剥离层被形成为聚酰亚胺层时，其厚度优选为0.1到10μm，更优选为0.1到5μm以防止整个布线电路衬底弯曲。
当剥离层由前述无机物质之一制成时，其厚度优选为1到100nm，更优选为1到50nm以防止整个布线电路衬底弯曲。
当剥离层是聚酰亚胺层时，形成该层的有用方法包括溶液涂布、电沉积或化学汽相沉积(CVD)、层叠独立形成的聚酰亚胺膜、等等。当剥离层由诸如金属、金属氧化物或无机氧化物之类的无机物质制成时，形成该层的有用方法包括电镀、真空蒸发、溅射等等。
构成片状树脂组合物的用于密封的树脂组合物可以是能够用来密封芯片的任何一种树脂组合物。优选的组合物例如是包含以下成分A到E的环氧树脂组合物，并且其可以在被制备成片材后被使用。
成分A：环氧树脂
成分B：酚醛树脂
成分C：弹性体
成分D：无机填充剂
成分E：固化促进剂
用于成分A的有用环氧树脂包括但不限于例如各种环氧树脂，诸如双环戊二烯型环氧树脂、甲酚清漆型环氧树脂(cresol novolak type epoxy resin)、酚醛清漆型环氧树脂(phenol novolak type epoxy resin)、双酚A型环氧树脂、双酚F型环氧树脂、联苯型环氧树脂和三羟苯基甲烷(tris-hydroxyphenylmethane)型环氧树脂。这些环氧树脂可以被单独地使用或者被组合两种或更多种使用。从固化之前的柔软性和遵循不平坦表面的能力角度来看，尤其优选液态双酚A型环氧树脂。
就它们与用于成分A的环氧树脂反应而言，用于成分B的有用酚醛树脂包括但不限于例如双环戊二烯型酚醛树脂、酚醛清漆树脂、甲酚清漆树脂、苯酚芳烷基树脂等等。这些环氧树脂可以被单独地使用或者被组合两种或更多种使用。所用的酚醛树脂优选地是一种具有70到250的羟基当量和50到110℃的软化点的酚醛树脂，其中由于其高固化反应性而更优选酚醛清漆树脂。
成分A环氧树脂与成分B酚醛树脂的混合比通常被优选成使得环氧树脂(成分A)中每环氧基当量，酚醛树脂(成分B)中的羟基总量为0.7到1.5当量，更优选为0.9到1.2当量。
用于连同成分A和B一起使用的成分C的弹性体给环氧树脂组合物赋予柔软性和灵活性。其结构不受限制，只要展现这种作用即可。这种弹性体的实例包括由各种丙烯酸共聚物(诸如聚丙烯酸酯)例证的橡胶聚合物、以及由丁二烯橡胶、丁苯橡胶(SBR)、乙烯-醋酸乙烯酯共聚物(EVA)、异戊二烯橡胶(isoprene rubber)、丙烯腈橡胶等等制成的聚合物。这些聚合物可以被单独地使用或者被组合两种或更多种使用。
关于成分C弹性体的含量比，从赋予柔软性和灵活性角度来看优选的是把该含量比设定在环氧树脂组合物中的总有机成分含量中的总有机成分含量中的3-70％(按重量计)的范围中，优选地在5-30％(按重量计)。
如果成分C弹性体的含量比小于下限，则难以赋予期望的柔软性和灵活性，并且弹性体作为用于芯片密封的片状树脂组合物的操纵可加工性趋向于降低。相反，如果含量比超过上限，则后固化弹性模量降低，并且模制产品的强度容易不足。
用于连同成分A到C一起使用的成分D的有用无机填充剂包括但不限于各种常规已知的填充剂，诸如石英玻璃粉、滑石粉、硅石粉(熔融硅石粉、结晶硅石粉等等)、氧化铝粉、氮化铝和氮化硅粉。这些填充剂可以被单独地使用或者被组合两种或更多种使用。从减小固化产品的线性膨胀系数角度来看尤其优选硅石粉，且更优选熔融硅石粉，因为其有高填充属性和高流动性。熔融硅石粉包括球形熔融硅石粉和分裂的(disrupted)熔融硅石粉；从流动性角度来看优选的是使用球形熔融硅石粉。具体地，优选地使用具有0.2到30μm的平均颗粒直径的球形熔融硅石粉，所述平均颗粒直径更优选地在0.5到15μm的范围中。
成分D无机填充剂的含量比优选地被设定在整个环氧树脂组合物的60-95％(按重量计)尤其是75-90％(按重量计)的范围中。
就它们能够促进前述环氧树脂(成分A)和酚醛树脂(成分B)的固化反应而言，用于连同成分A到D一起使用的成分E的有用固化促进剂包括但不限于各种常规已知的固化促进剂。可以使用现有的固化促进剂，诸如基于磷的固化促进剂、基于胺的固化促进剂以及基于咪唑的固化促进剂，且优选基于咪唑的固化促进剂，因为其能够实现获得极好可固化性的热固片状树脂组合物。在使用片状树脂组合物时，从可加工性和质量稳定性的角度来看优选的是该组合物可在常温下长期存储。优选地，用于成分E的具有这些期望特性的有用固化促进剂包括例如2-苯基-4，5-二羟甲基咪唑(2-phenyl-4，5-dihydroxymethyl imidazole)等等。
优选的是成分E固化促进剂的含量比被设定在环氧树脂组合物总量的0.1-5％(按重量计)，更优选地是0.3-3％(按重量计)，特别优选0.5-2％(按重量计)的范围中。
在本发明中，环氧树脂组合物除了按需与成分A到E混合之外还可以酌情与其他添加剂(诸如阻燃剂、碳黑和其他颜料)进行混合。
阻燃剂的实例包括有机磷化合物、氧化锑、金属氢氧化物(诸如氢氧化铝和氢氧化镁)等等。这些阻燃剂可以被单独地使用或者被组合两种或更多种使用。
作为在本发明中使用的优选片状树脂组合物，片状环氧树脂组合物可以例如被如下面描述的那样进行制作。
首先，通过确保成分的均匀分散和混合的任何方法来混合各个成分以制备环氧树脂组合物。
随后，这些成分被溶解在溶剂等等中(如果需要的话)，并且通过清漆涂布来制备膜。可替换地，各种成分可以在它们正使用捏合机等等来制备固态树脂时被捏合，其然后可以被挤成片状形式以获得膜。尤其适合使用清漆涂布方法，因为其能够实现容易地获得均匀厚度的片材。
下面描述通过清漆涂布方法制备片状环氧树脂组合物。
成分A到E以及(如果需要的话)其他添加剂通过常规方法酌情进行混合，并且被均匀地溶解或分散在有机溶剂中以产生清漆。随后，该清漆被涂布在诸如聚酯膜的衬底上并且被干燥，然后用诸如聚酯膜的膜覆盖，并且卷起所得到的片状环氧树脂组合物。
有机溶剂的选择无特殊限制，可以使用各种常规已知的有机溶剂，包括例如丁酮、丙酮、二氧己环、二乙基甲酮、甲苯、乙酸乙酯等等。这些有机溶剂可以被单独地使用或者被组合两种或更多种使用。有机溶剂中的成分浓度通常优选地在30-60％(按重量计)的范围中。
在使有机溶剂变干后，片状环氧树脂组合物的厚度无特殊限制，但是从厚度均匀性和残余溶剂量的角度来看通常优选的是厚度被设定在5到100μm，更优选地在20到70μm。如果在芯片密封和模制以及其他情况下需要大量的树脂，则由此获得的片状环氧树脂组合物可以用于层压结构中以获得期望的厚度。因此，片状环氧树脂组合物可以用于单层结构，或者可以被用作包括两层或更多层的层压结构。
在实际芯片密封步骤中所需的片状环氧树脂组合物的厚度根据芯片大小、放置在模具中的布线电路衬底的大小、衬底上的芯片安装密度、覆盖芯片的树脂层的厚度等等而变化；在密封普通芯片中有用的厚度大致约为200到1000μm，尤其是400到800μm，。
片状环氧树脂组合物的热固化通常在120到190℃的温度范围、1到60分钟的加热时间和0.1到10MPa的压力下执行。
同样在由另一密封树脂组合物制成的片状环氧树脂组合物的情况下，可以采用适合于该材料的加热温度、加热时间和压力。
尽管能够提供芯片密封后封装的外部尺寸的用于片材模制的任何模具(die)都是可接受的，但是一般可以使用用于压缩模制的现有模具等等。
安装了芯片的衬底被放置在模制模具中，片状环氧树脂组合物被放置在芯片上，并且模具被放置在其中的腔室被减压，其后在前述条件下执行按压和模制。
假设布线电路衬底具有大面积，假定通过切割等等进行分割，且在其上规则地布置多个芯片，如图1所示，则剥离步骤之后可以进行分割步骤以产生单独的半导体器件。
外部连接导体部分被包括在布线电路衬底的下表面中，在分离金属支撑层后就被暴露出来。其外部连接导体部分的表面可以被处理以提供凸点或焊球，如图1(e)所示。
实例
在下文中借助于实际制作的以下实例更详细且更具体地描述本发明的制造方法。
实例1
在该例中，如图5所示，在不锈钢(SUS304)的金属支撑层1上形成钛的剥离层5，用作半导体芯片的再布线层的布线电路衬底20形成在其上并且连接到芯片，并且使用片状环氧树脂组合物来密封芯片。
布线电路衬底在其上表面上具有以重复图案布置的相同形状的安装区域以允许半导体芯片被安装成(4×11)矩阵的布置。
每个半导体芯片具有每边长为10mm的方形外周，其包括240个电极焊盘，每个焊盘是圆形的且直径为80μm，其中在每个焊盘上形成直径60μm的金凸点
[剥离层的形成]
如图5(a)所示，100nm厚的钛剥离层通过钛(Ti)靶溅射而形成在用25μm厚的SUS304箔制备的金属支撑层1的整个表面上。
[基底绝缘层的形成和用于接触点的金属膜的形成]
如图5(b)所示，使用(通过3，4′，3，4′-联苯四羧酸二酐(3，4′，3，4′-biphenyltetracarboxylic dianhydride)、4，4′-二氨基二苯醚(4，4′-diaminodiphenyl ether)和对苯二胺(para-phenylenediamine)的反应而制备的并且包含光敏剂的)光敏聚酰胺酸来形成聚酰亚胺层(基底绝缘层)20a。在要形成用于外部连接的导体部分的位置制作开口h1。剥离层5暴露于开口的底部。基底绝缘层的厚度为10μm，该开口的形状为圆形且直径为100μm。
金层212(0.5μm厚)和镍层211(2μm厚)通过电镀而顺序地形成在暴露于开口h1中的剥离层5的表面上。因而，在去除金属支撑层以及剥离层之后，允许金层212暴露于外部。
[种子膜、下导电路径和导体层的形成]
如图5(c)所示，执行用铬然后用铜的溅射以形成种子膜23a(铬层厚度50nm、铜层厚度100nm)，并且通过电解铜镀来形成具有指定布线图案的10μm厚的导体层23和导电路径25。随后，去除其中没有导体层23的种子膜的部分。
如图5(d)所示，导体层23的上表面覆盖有电镀抗蚀剂r1(除了其中要形成导电路径的部分之外)，并且金属支撑层1的下表面全部覆盖有抗蚀剂r2；通过电镀锡铅来形成具有直径80μm和高度15μm的导电路径24。这个导电路径的上端用作连接到半导体芯片的电极的端子。
[粘合层的形成]
如图5(e)所示，去除电镀抗蚀剂r1和r2，主要基于环氧树脂和聚酰亚胺的粘合层20b以使得暴露的导体层23和导电路径24被嵌入的方式形成，并且以使得作为端子部分的导电路径24的上端表面暴露于粘合层的上表面的方式使用碱性溶液来蚀刻粘合层。
[安装步骤]
芯片被安装在由此获得的布线电路衬底的所有安装区域上(其中金属支撑层以使得其可以被分离的方式被提供)，如图1(a)所示。
在3Pa的真空度、300℃的温度、1.5g/凸点的压力下使用(由EV Group Japan K.K.制造的)对准器和接合设备来对准和安装芯片，此后粘合层在180℃下老化2小时。
[片状环氧树脂组合物的形成]
如下面所描述的那样形成在该例中使用的片状环氧树脂组合物。
首先，以下成分以下面示出的比例进行混合以产生片材涂布清漆。
环氧树脂：双酚A型环氧树脂(由Japan Epoxy Resins有限责任公司生产的EPON825)，8.2份(按重量计)
酚醛树脂：线型酚醛清漆树脂(novolak type phenol resin)(由Showa Highpolymer有限责任公司生产的ND-564)，5.0份(按重量计)
丙烯酸树脂：丙烯酸聚合物(由Nagase ChemteX公司生产的TEISAN RESIN SG-P3)，1.5份(按重量计)
固化促进剂：2-苯基-4，5-二羟甲基-咪唑(Shikoku Chemicals公司的2PHZ-PW)，0.2份(按重量计)
硅石粉：具有5.5μm的平均颗粒直径的球形熔融硅石粉(由Denki Kagaku Kogyo K.K.生产的FB-7SDC)，64.3份(按重量计)；具有0.5μm的平均颗粒直径的球形熔融硅石粉(由Admatechs有限责任公司生产的S0-25R)，20份(按重量计)
碳黑：由Mitsubishi Chemical公司生产的#20，0.8份(按重量计)
有机溶剂：丁酮，100份(按重量计)。
用于芯片密封的片状环氧树脂组合物具有600μm的厚度。在这个实例中，通过使用卷层压机(roll laminator)层叠顺序接合的厚度为50μm的12个膜以具有600μm的总厚度，从而制备具有良好质量的该厚度的树脂组合物。
首先，使用缺角轮涂布机在50μm厚度的第一聚酯膜上涂布并干燥上述形成的片材涂布清漆以获得50μm厚的环氧树脂组合物层，并且在其上放置38μm厚度的第二聚酯膜以形成3层层压结构[第二聚酯膜(38μm厚)/环氧树脂组合物层(50μm厚)/第一聚酯膜(50μm厚)]。形成具有该3层层压结构的总计12个片材。
随后，每个层压结构的第二聚酯膜被分离，并且环氧树脂组合物层(50μm厚)紧密接触地接合到另一层压结构的环氧树脂组合物层(50μm厚)；由此形成六片第二层压结构[第一聚酯膜/环氧树脂组合物层(100μm厚)/第一聚酯膜]。
而且，在这六个层压结构的每个的一侧的第一聚酯膜被分离，并且环氧树脂组合物层(100μm厚)紧密接触地接合到另一层压结构的环氧树脂组合物层(100μm厚)，由此形成三片第三层压结构[第一聚酯膜/环氧树脂组合物层(200μm厚)/第一聚酯膜]。
而且，在层压结构的一侧的所述三片第一聚酯膜中的两片中的每个被分离，并且环氧树脂组合物层(200μm厚)被放置为紧密接触另一层压结构的环氧树脂组合物层(200μm厚)，由此形成一个第四层压结构[第一聚酯膜/环氧树脂组合物层(400μm厚)/第一聚酯膜]。
而且，上面获得的第四层压结构和其余一个第三层压结构中的每个的第一聚酯膜以与上述相同的方式被分离，并且两个层压结构的环氧树脂组合物层彼此紧密接触地放置，由此获得一个第五层压结构[第一聚酯膜/环氧树脂组合物层(600μm厚)/第一聚酯膜]。
最后，在两个外侧的第一聚酯膜被分离以产生600μm厚的片状环氧树脂组合物。
[密封步骤]
布线电路衬底(具有分离地提供的金属支撑层，该金属支撑层具有安装在其上的芯片，如上面(图1(a))所描述的)被放置在模具中，上面获得的片状环氧树脂组合物被放置在其上，如图1(b)所示，并且包围模具的腔室被抽真空。
然后在以下温度和压力条件下抵靠片状环氧树脂组合物按压模具以软化树脂组合物，由此模制每个芯片。
关于用片状环氧树脂组合物覆盖芯片的操作条件，使用机械压力机来施加负荷以在0.1kPa的真空、130℃的温度下对片状环氧树脂组合物施加300kPa的压力，由此软化片状环氧树脂组合物。因而，环氧树脂组合物覆盖芯片，如图1(c)所示。
此后，将组合物返回到大气压，打开模具，并取出模制的产品。
在大气压力下，环氧树脂组合物在150℃下加热1小时后被完全固化。
[剥离步骤和切割]
如图1(d)所示，使金属支撑层1以及剥离层5与基底绝缘层2分离。
随后，如图1(e)所示，在金层的表面上形成焊球，其中该表面是暴露于基底绝缘层的外部连接导体部分的端面。
最后，如图1(f)所示，所模制的产品通过切割被分成单独的半导体器件。
[评价]
这个实例证实在从树脂密封到金属支撑层分离的芯片安装后的步骤可以通过极其简单的操作在短时间内执行。
也发现，由于在常规技术中用液态树脂密封芯片时发生的不想要的芯片移位和断裂引起的质量不合格被充分减少。另一发现是回收的金属支撑层可重复使用。
[工业应用性]
本发明的制作方法有助于提高树脂密封的半导体器件的生产力并且减小质量不合格率，因为半导体芯片可以在安装在由金属支撑层支撑的柔性布线电路衬底上之后容易地用树脂进行密封，并且还因为金属支撑层可以被容易地分离。另外，金属支撑层可重复使用并且不需进行蚀刻，因此本发明的制造方法经济上是有利的并且对环境影响小。
本申请是基于在日本提交的专利申请No.2009-280806，该申请的内容被全部并入本文。

Claims (5)

1.一种制造半导体器件的方法，所述半导体器件具有这样的结构：半导体芯片被安装在布线电路衬底上并且用树脂进行密封，其中所述方法包括以下步骤：
在金属支撑层上以使得具有能够连接到所述半导体芯片的电极的连接导体部分的布线电路衬底能够与所述金属支撑层分离并且使得所述连接导体部分位于所述布线电路衬底的上表面侧上的方式形成具有所述连接导体部分的所述布线电路衬底，
连接所述布线电路衬底的所述连接导体部分和所述半导体芯片的所述电极，以把所述半导体芯片安装在所述布线电路衬底上，
在被安装在所述布线电路衬底上的所述半导体芯片上放置由密封树脂组合物制成的片状树脂组合物，并且加热它们以利用所述密封树脂组合物密封所述半导体芯片，以及
在密封后使所述金属支撑层与所述布线电路衬底分离。
2.根据权利要求1的制造方法，其中所述片状树脂组合物是包含环氧树脂、酚醛树脂、弹性体、无机填充剂和固化促进剂作为成分的片状环氧树脂组合物。
3.根据权利要求1或2的制造方法，其中在所述金属支撑层和所述布线电路衬底之间存在剥离层，由此所述布线电路衬底能够与所述金属支撑层分离。
4.根据权利要求3的制造方法，其中所述剥离层由聚酰亚胺制成。
5.根据权利要求3的制造方法，其中所述剥离层由从金属、金属氧化物和无机氧化物中选择的一种材料制成。
CN201010587554.8A 2009-12-10 2010-12-10 半导体器件的制造方法 Expired - Fee Related CN102097341B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-280806 2009-12-10
JP2009280806A JP5042297B2 (ja) 2009-12-10 2009-12-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102097341A true CN102097341A (zh) 2011-06-15
CN102097341B CN102097341B (zh) 2014-11-26

Family

ID=44130360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010587554.8A Expired - Fee Related CN102097341B (zh) 2009-12-10 2010-12-10 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US8298872B2 (zh)
JP (1) JP5042297B2 (zh)
CN (1) CN102097341B (zh)
SG (1) SG172556A1 (zh)
TW (1) TWI512850B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035582A (zh) * 2011-09-28 2013-04-10 日东电工株式会社 半导体装置的制造方法
CN103258770A (zh) * 2012-02-17 2013-08-21 富士通株式会社 制造半导体装置的方法和制造电子装置的方法
CN103531514A (zh) * 2012-06-29 2014-01-22 日东电工株式会社 覆有密封层的半导体元件、其制造方法及半导体装置
CN104076760A (zh) * 2013-03-28 2014-10-01 日东电工株式会社 远程控制系统及中央控制装置、客户端和信息采集装置
CN104701270A (zh) * 2013-12-04 2015-06-10 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN104798448A (zh) * 2012-11-19 2015-07-22 日东电工株式会社 树脂片
CN105027266A (zh) * 2013-03-04 2015-11-04 日东电工株式会社 半导体装置的制造方法、片状树脂组合物及切割胶带一体型片状树脂组合物
CN105074892A (zh) * 2013-04-02 2015-11-18 日东电工株式会社 半导体装置的制造方法
US9214361B2 (en) 2012-02-17 2015-12-15 Fujitsu Limited Semiconductor device manufacturing method and electronic device manufacturing method
CN107833862A (zh) * 2013-06-14 2018-03-23 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN107852823A (zh) * 2015-07-09 2018-03-27 日东电工株式会社 配线电路基板的制造方法
CN109688724A (zh) * 2017-10-18 2019-04-26 美光科技公司 半导体装置组合件及形成所述半导体装置组合件的方法
WO2020132801A1 (zh) * 2018-12-24 2020-07-02 深圳市柔宇科技有限公司 电子器件及其制作方法
CN112652573A (zh) * 2020-12-07 2021-04-13 海光信息技术股份有限公司 一种封装方法及芯片
WO2021237559A1 (zh) * 2020-05-28 2021-12-02 京东方科技集团股份有限公司 中介基板、显示面板的制备方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8927391B2 (en) * 2011-05-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package process for applying molding compound
US8872358B2 (en) * 2012-02-07 2014-10-28 Shin-Etsu Chemical Co., Ltd. Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US20130240141A1 (en) * 2012-03-13 2013-09-19 Nitto Denko Corporation Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
WO2013150427A1 (en) * 2012-04-05 2013-10-10 Koninklijke Philips N.V. Led thin-film device partial singulation prior to substrate thinning or removal
TWI446842B (zh) 2012-06-18 2014-07-21 Unimicron Technology Corp 承載件及無核心封裝基板之製法
JP6151724B2 (ja) * 2013-01-30 2017-06-21 京セラ株式会社 実装構造体の製造方法
JP6277542B2 (ja) * 2013-02-28 2018-02-14 パナソニックＩｐマネジメント株式会社 プリプレグ、金属張積層板
JP2014201703A (ja) * 2013-04-08 2014-10-27 日東電工株式会社 セパレータ付き樹脂シート、電子部品装置の製造方法及び電子部品装置
JP2014204040A (ja) * 2013-04-08 2014-10-27 日東電工株式会社 電子部品装置の製造方法
JP2014216488A (ja) * 2013-04-25 2014-11-17 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
TWI515852B (zh) * 2013-05-01 2016-01-01 友達光電股份有限公司 主動元件基板與其之製作方法
JP6125317B2 (ja) * 2013-05-09 2017-05-10 東京応化工業株式会社 モールド材の処理方法及び構造体の製造方法
JP2014239154A (ja) * 2013-06-07 2014-12-18 日東電工株式会社 半導体装置の製造方法
JP2015050359A (ja) * 2013-09-02 2015-03-16 日東電工株式会社 封止半導体素子および半導体装置の製造方法
JP2015056511A (ja) * 2013-09-12 2015-03-23 日東電工株式会社 半導体装置の製造方法
JP6408759B2 (ja) 2013-11-08 2018-10-17 デクセリアルズ株式会社 接着剤組成物、及びフィルム巻装体
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
US10103037B2 (en) 2014-05-09 2018-10-16 Intel Corporation Flexible microelectronic systems and methods of fabricating the same
DE202014103821U1 (de) * 2014-07-09 2014-09-09 Carmen Diegel Flexible elektrische Leiterstruktur
JP5976073B2 (ja) * 2014-11-07 2016-08-23 日東電工株式会社 半導体装置の製造方法
JP2016134497A (ja) * 2015-01-19 2016-07-25 凸版印刷株式会社 配線基板積層体及びこれを用いた半導体装置の製造方法
JP2017037900A (ja) * 2015-08-07 2017-02-16 ローム株式会社 半導体装置およびその製造方法
WO2017115225A2 (en) * 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Flexible device, display device, and manufacturing methods thereof
EP3206229B1 (en) * 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Methods of manufacturing flexible electronic devices
JP2018142611A (ja) * 2017-02-27 2018-09-13 信越化学工業株式会社 半導体装置の製造方法
WO2019004469A1 (ja) * 2017-06-29 2019-01-03 株式会社テンシックス 半導体素子基板の製造方法
US10497846B2 (en) * 2017-07-11 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
TWI690040B (zh) * 2019-07-11 2020-04-01 晶化科技股份有限公司 保護膜片
JP7461229B2 (ja) 2020-06-17 2024-04-03 日東電工株式会社 封止用樹脂シート
CN115274475B (zh) * 2022-09-27 2022-12-16 江苏芯德半导体科技有限公司 一种具有高密度连接层的芯片封装方法及其芯片封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002226794A (ja) * 2001-01-29 2002-08-14 Nitto Denko Corp 耐熱性粘着テープおよび半導体装置の製造方法
JP2005012089A (ja) * 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd 半導体チップ内蔵モジュールおよびその製造方法
JP2005142208A (ja) * 2003-11-04 2005-06-02 Dainippon Printing Co Ltd 半導体装置製造用接着シート

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178152A (ja) * 1989-12-06 1991-08-02 Sony Chem Corp モールドｉｃおよびその製造方法
JP2000349198A (ja) 1999-04-02 2000-12-15 Nitto Denko Corp チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
WO2001006558A1 (fr) * 1999-07-16 2001-01-25 Matsushita Electric Industrial Co., Ltd. Emballage de dispositifs a semi-conducteurs et leur procede de fabrication
EP1202859B1 (en) * 1999-07-27 2003-04-09 North Carolina State University Patterned release film between two laminated surfaces
JP2001044589A (ja) 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3537400B2 (ja) * 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP2003007917A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP3631992B2 (ja) * 2001-11-13 2005-03-23 日東電工株式会社 配線回路基板
JP2003347149A (ja) * 2002-05-23 2003-12-05 Nitto Denko Corp 金属転写シート、金属転写シートの製造方法およびセラミックコンデンサの製造方法
JP2004179388A (ja) * 2002-11-27 2004-06-24 Nitto Denko Corp 金属薄膜付セラミックグリーンシートおよびセラミックコンデンサの製造方法
AU2003221149A1 (en) * 2003-03-25 2004-10-18 Fujitsu Limited Method for manufacturing electronic component-mounted board
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
TWI367566B (en) * 2004-05-06 2012-07-01 United Test And Assembly Ct Structurally-enhanced integrated circuit package and method of manufacture
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
JP5091600B2 (ja) * 2006-09-29 2012-12-05 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US8258620B2 (en) * 2007-08-10 2012-09-04 Sanyo Electric Co., Ltd. Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
JP4972633B2 (ja) * 2008-12-11 2012-07-11 日東電工株式会社 半導体装置の製造方法
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002226794A (ja) * 2001-01-29 2002-08-14 Nitto Denko Corp 耐熱性粘着テープおよび半導体装置の製造方法
JP2005012089A (ja) * 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd 半導体チップ内蔵モジュールおよびその製造方法
JP2005142208A (ja) * 2003-11-04 2005-06-02 Dainippon Printing Co Ltd 半導体装置製造用接着シート

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035582A (zh) * 2011-09-28 2013-04-10 日东电工株式会社 半导体装置的制造方法
US9214361B2 (en) 2012-02-17 2015-12-15 Fujitsu Limited Semiconductor device manufacturing method and electronic device manufacturing method
CN103258770A (zh) * 2012-02-17 2013-08-21 富士通株式会社 制造半导体装置的方法和制造电子装置的方法
CN103258770B (zh) * 2012-02-17 2016-08-03 富士通株式会社 制造半导体装置的方法和制造电子装置的方法
US9312151B2 (en) 2012-02-17 2016-04-12 Fujitsu Limited Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member
CN103531514A (zh) * 2012-06-29 2014-01-22 日东电工株式会社 覆有密封层的半导体元件、其制造方法及半导体装置
CN104798448A (zh) * 2012-11-19 2015-07-22 日东电工株式会社 树脂片
CN104798448B (zh) * 2012-11-19 2018-02-02 日东电工株式会社 树脂片
CN105027266A (zh) * 2013-03-04 2015-11-04 日东电工株式会社 半导体装置的制造方法、片状树脂组合物及切割胶带一体型片状树脂组合物
CN104076760A (zh) * 2013-03-28 2014-10-01 日东电工株式会社 远程控制系统及中央控制装置、客户端和信息采集装置
CN105074892A (zh) * 2013-04-02 2015-11-18 日东电工株式会社 半导体装置的制造方法
CN107833862A (zh) * 2013-06-14 2018-03-23 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN107833862B (zh) * 2013-06-14 2020-06-02 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN107818959A (zh) * 2013-12-04 2018-03-20 日月光半导体制造股份有限公司 半导体封装结构
CN104701270A (zh) * 2013-12-04 2015-06-10 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN107818959B (zh) * 2013-12-04 2021-09-03 日月光半导体制造股份有限公司 半导体封装结构
CN107852823A (zh) * 2015-07-09 2018-03-27 日东电工株式会社 配线电路基板的制造方法
CN109688724A (zh) * 2017-10-18 2019-04-26 美光科技公司 半导体装置组合件及形成所述半导体装置组合件的方法
WO2020132801A1 (zh) * 2018-12-24 2020-07-02 深圳市柔宇科技有限公司 电子器件及其制作方法
CN113169076A (zh) * 2018-12-24 2021-07-23 深圳市柔宇科技股份有限公司 电子器件及其制作方法
WO2021237559A1 (zh) * 2020-05-28 2021-12-02 京东方科技集团股份有限公司 中介基板、显示面板的制备方法
CN112652573A (zh) * 2020-12-07 2021-04-13 海光信息技术股份有限公司 一种封装方法及芯片

Also Published As

Publication number Publication date
JP2011124381A (ja) 2011-06-23
TWI512850B (zh) 2015-12-11
TW201131669A (en) 2011-09-16
CN102097341B (zh) 2014-11-26
JP5042297B2 (ja) 2012-10-03
SG172556A1 (en) 2011-07-28
US20110143501A1 (en) 2011-06-16
US8298872B2 (en) 2012-10-30

Similar Documents

Publication Publication Date Title
CN102097341B (zh) 半导体器件的制造方法
TWI696681B (zh) 薄膜狀接著劑、使用薄膜狀接著劑之半導體封裝體之製造方法
CN101853793B (zh) 半导体器件的制造方法
CN106024654B (zh) 半导体装置
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
CN108511428A (zh) 半导体装置及其制造方法
EP3128545A1 (en) Circuit member having hollow section, mounting structure, and mounting structure manufacturing method
US8124457B2 (en) Manufacturing method of transferring a wiring circuit layer on a metal support substrate to a semiconductor element
TWI783097B (zh) 安裝結構體之製造方法
US20160133537A1 (en) Semiconductor package with embedded component and manufacturing method thereof
TW201126675A (en) Wiring circuit structure and manufacturing method for semiconductor device using the structure
WO2006100909A1 (ja) 半導体装置及びその製造方法
US20230187224A1 (en) Semiconductor devices with flexible reinforcement structure
CN112310065A (zh) 封装结构、组装结构和其制造方法
KR20170020277A (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR20140001768A (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
TW200901396A (en) Semiconductor device package having chips
US20120153507A1 (en) Semiconductor device and method for manufacturing the same
JP5354841B2 (ja) 半導体装置及びその製造方法
TWI384592B (zh) 半導體元件固定用薄膜狀接著劑、使用該接著劑之半導體裝置及該半導體裝置之製造方法
KR20230165396A (ko) 봉지 구조체 및 그의 제조 방법, 및 봉지재
US11791281B2 (en) Package substrate and method for manufacturing the same
TWI733014B (zh) 密封薄膜、電子零件裝置的製造方法及電子零件裝置
JP5371834B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
JPH0855867A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141126

Termination date: 20171210