JP2015056511A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015056511A
JP2015056511A JP2013189039A JP2013189039A JP2015056511A JP 2015056511 A JP2015056511 A JP 2015056511A JP 2013189039 A JP2013189039 A JP 2013189039A JP 2013189039 A JP2013189039 A JP 2013189039A JP 2015056511 A JP2015056511 A JP 2015056511A
Authority
JP
Japan
Prior art keywords
sheet
sealing
semiconductor chip
temporary fixing
sealing sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013189039A
Other languages
English (en)
Inventor
浩介 盛田
Kosuke Morita
浩介 盛田
石坂 剛
Takeshi Ishizaka
剛 石坂
豊田 英志
Hideshi Toyoda
英志 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013189039A priority Critical patent/JP2015056511A/ja
Priority to PCT/JP2014/072766 priority patent/WO2015037458A1/ja
Priority to TW103131221A priority patent/TW201517179A/zh
Publication of JP2015056511A publication Critical patent/JP2015056511A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 再配線を、位置ずれを起こすことなく行なうことが可能な半導体装置の製造方法を提供すること。
【解決手段】 半導体チップが回路形成面を貼り合わせ面にして、仮固定用シート上に仮固定された積層体を準備する工程Aと、封止用シートを準備する工程Bと、半導体チップを封止用シートに埋め込み、半導体チップが封止用シートに埋め込まれた封止体を形成する工程Cと、工程Cの後、封止用シートを熱硬化させる工程Dと、工程Dの後、仮固定用シートを封止体から剥離する工程Eと、工程Eの後、封止体の回路形成面側に再配線を形成する工程Fとを含み、封止体には、工程Fを行なうまでに、回路形成面側から認識可能なアライメントマークが形成されている半導体装置の製造方法。
【選択図】 図3

Description

本発明は、半導体装置の製造方法に関する。
近年、半導体装置の小型化や配線の微細化はますます進む傾向にあり、狭い半導体チップ領域(半導体チップを平面視で透視した場合に、半導体チップと重なり合う領域)の中により多くのI/Oパッドやビアを配さなければならず、同時にピン密度も上昇してきている。さらにBGA(Ball Grid Array)パッケージでは、半導体チップ領域内には多数の端子が形成されており、他の要素を形成するための領域が限られていることから、半導体パッケージ基板上で半導体チップ領域の外側まで端子から配線を引き出す方法がとられている。
従来、支持体上に形成された感熱性接着剤上に個片化した複数のチップを配列した後、これらのチップを封止樹脂に埋め込んで共通キャリア(封止体)を形成し、次に、加熱によりチップを埋め込んだ共通キャリアと感熱性接着剤とを剥離し、その後、チップ上に金属再配線を形成する方法が知られている(例えば、特許文献1参照)。チップの封止樹脂への埋め込みは、支持体側、及び、封止樹脂側から加圧されることにより行なわれる。
米国特許第7,202,107号
上述したような方法により半導体装置を製造する場合、チップ上に金属再配線を形成する際には、チップ上の決められた位置に再配線を行なう必要があり、再配線の位置がずれるとチップとの間の電気的接続が得られなくなることがある。しかしながら、上記方法により形成された封止体には、チップの位置を認識するための標識がないため、再配線の際、予定している位置よりもずれた箇所に再配線が形成される場合があるといった問題がある。
本発明は上述した課題に鑑みてなされたものであり、その目的は、再配線を、位置ずれを起こすことなく行なうことが可能な半導体装置の製造方法を提供することにある。
本願発明者等は、下記の構成を採用することにより、前記の課題を解決できることを見出して本発明を完成させるに至った。
すなわち、本発明は、半導体装置の製造方法であって、
半導体チップが回路形成面を貼り合わせ面にして、仮固定用シート上に仮固定された積層体を準備する工程Aと、
封止用シートを準備する工程Bと、
前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Cと、
前記工程Cの後、前記封止用シートを熱硬化させる工程Dと、
前記工程Dの後、前記仮固定用シートを前記封止体から剥離する工程Eと、
前記工程Eの後、前記封止体の前記回路形成面側に再配線を形成する工程Fとを含み、
前記封止体には、前記工程Fを行なうまでに、前記回路形成面側から認識可能なアライメントマークが形成されていることを特徴とする。
本発明に係る半導体装置の製造方法によれば、封止体には、再配線を形成する工程Fを行なうまでに、回路形成面側から認識可能なアライメントマークが形成されている。従って、再配線を形成する際(工程Fを行なう際)には、前記アライメントマークで封止体の位置や向きを確認した上で再配線を行なうことができる。その結果、再配線の位置ずれを抑制することができる。
前記構成において、前記アライメントマークは、前記工程Cにおいて前記半導体チップと共に前記封止体に埋め込まれた識別体であっても構わない。
前記アライメントマークが、前記工程Cにおいて前記半導体チップと共に前記封止体に埋め込まれた識別体(例えば、識別用のチップ)であると、アライメントマークを形成するための別途の工程を追加する要がない。従って、工程を複雑化することなくアライメントマークを形成することができる。
前記構成において、アライメントマークは、前記封止体に形成された切り込みであっても構わない。
前記アライメントマークが、前記封止体に形成された切り込みであると、封止体の端に切り込みを設ければよい。従って、封止体に封止できる半導体チップの数を減少させることなく、アライメントマークを設けることができる。
本発明によれば、再配線を、位置ずれを起こすことなく行なうことが可能な半導体装置の製造方法を提供することができる。
(a)は、第1実施形態に係る半導体装置の製造方法を説明するための平面模式図であり、(b)は、その正面断面図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 (a)は、第1実施形態に係る半導体装置の製造方法を説明するための断面模式図であり、(b)は、その裏面図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第2実施形態に係る半導体装置の製造方法を説明するための平面模式図である。 (a)は、第2実施形態に係る半導体装置の製造方法を説明するための断面模式図であり、(b)は、その裏面図である。
以下、本発明の実施形態について、図面を参照しつつ説明する。ただし、本発明はこれらの実施形態のみに限定されるものではない。
本発明に係る半導体装置の製造方法は、
半導体チップが仮固定用シート上に仮固定された積層体を準備する工程Aと、
半導体チップが回路形成面を貼り合わせ面にして、仮固定用シート上に仮固定された積層体を準備する工程Aと、
封止用シートを準備する工程Bと、
前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Cと、
前記工程Cの後、前記封止用シートを熱硬化させる工程Dと、
前記工程Dの後、前記仮固定用シートを前記封止体から剥離する工程Eと、
前記工程Eの後、前記封止体の前記回路形成面側に再配線を形成する工程Fとを少なくとも含み、
前記封止体には、前記工程Fを行なうまでに、前記回路形成面側から認識可能なアライメントマークが形成されている。
以下では、まず、本発明のアライメントマークが、半導体チップと共に封止体に埋め込まれた識別体であること場合についての実施形態について説明する。
<第1実施形態>
図1(a)は、第1実施形態に係る半導体装置の製造方法を説明するための平面模式図であり、図1(b)は、その正面断面図である。図2〜図5は、第1実施形態に係る半導体装置の製造方法を説明するための正面断面図である。図6(a)は、第1実施形態に係る半導体装置の製造方法を説明するための断面模式図であり、図6(b)は、その裏面図である。図7、図8は、第1実施形態に係る半導体装置の製造方法を説明するための正面断面図である。
[積層体準備工程]
図1(a)及び図1(b)に示すように、本実施形態に係る半導体装置の製造方法では、まず、半導体チップ53と識別体55とが仮固定用シート60上に仮固定された積層体50を準備する(工程A)。
識別体55は、再配線を形成する工程(工程F)において、封止体58(図3参照)の位置や向きを認識するために使用される。識別体55の大きさや形状は、半導体チップ53と同じであってもよく、異なっていてもよいが、半導体チップ53と確実に識別できる観点から、異なっていることが好ましい。本実施形態では、識別体55が、半導体チップ53よりも薄く、且つ、平面視の面積が小さい場合について説明する。
なお、本実施形態では、識別体55の平面視形状が正方形である場合について説明するが、本発明において識別体の平面視形状は、この例に限定されず平面視で回転方向の位置ずれを認識できる観点から、矩形、頂点が5つ以上の多角形、楔形であってもよい。また、位置を認識できる点で、円形であってもよい。
また、識別体55は、封止体58の位置や向きを認識するために使用されるものであるため、回路が形成されている必要はない。また、識別体55は、封止体の位置や向きを認識するための装置(例えば、カメラ)により少なくとも位置が認識されるものであればよく、材質は特に限定されない。例えば、シリコン片であってもよく樹脂片であってもよい。
また、封止体を構成する封止樹脂(封止用シート)と色を異ならせるために識別体55を着色してもよい。着色は、識別体の外周面に塗料を塗布することにより行なってもよく、樹脂片等である場合には、顔料や染料を添加して着色することとしてもよい。
本実施形態では、仮固定用シート60上に半導体チップ53を仮固定するための仮固定領域53bが予め設定されており、半導体チップ53は、仮固定領域53b内に複数個が間隔を空けて配列されている。
本実施形態では、仮固定用シート60上に複数の半導体チップ53が仮固定されている場合について説明するが、本発明において仮固定用シートに仮固定される半導体チップの数は、特に限定されない。なお、本実施形態では、図面の記載の都合上、半導体チップ53が縦3個×横3個で間隔を空けて配列されている場合(図1(a)参照)について説明するが、さらに多数の半導体チップが配列されていてもよい。
本発明では、本実施形態のように、仮固定用シート60上に予め設定された仮固定領域53bに半導体チップ53が仮固定され、仮固定領域53b以外の箇所に識別体55が仮固定されていることが好ましい。これにより、識別体55と半導体チップ53とをさらに確実に識別できるからである。
仮固定用シート60は、図1(b)に示すように、通常、強度母体となる支持体61上に積層した形態で使用される。仮固定用シート60は、図1(b)に示すように、支持体61の全面に貼り付けられていてもよく、図1に示すように、支持体61の一部にのみ貼り付けられ、支持体61の一部が露出していてもよい。
(仮固定用シート)
仮固定用シート60としては、以下に説明する熱膨張性粘着剤層を採用することができる。また、仮固定用シート60としては、イミド基を有し、且つ、少なくとも一部にエーテル構造を有するジアミンに由来する構成単位を有する熱剥離シートを採用することもできる。イミド基を有し、且つ、少なくとも一部にエーテル構造を有するジアミンに由来する構成単位を有する熱剥離シートに関しては、特開2013−153122号公報等に詳細に記載されているので、ここでの説明は省略する。
(熱膨張性粘着剤層)
熱膨張性粘着剤層は、ポリマー成分と、発泡剤とを含む粘着剤組成物により形成することができる。ポリマー成分(特にベースポリマー)としては、アクリル系ポリマー(「アクリルポリマーA」と称する場合がある)を好適に用いることができる。アクリルポリマーAとしては、(メタ)アクリル酸エステルを主モノマー成分として用いたものが挙げられる。前記(メタ)アクリル酸エステルとしては、例えば、(メタ)アクリル酸アルキルエステル(例えば、メチルエステル、エチルエステル、プロピルエステル、イソプロピルエステル、ブチルエステル、イソブチルエステル、sec−ブチルエステル、t−ブチルエステル、ペンチルエステル、イソペンチルエステル、ヘキシルエステル、ヘプチルエステル、オクチルエステル、2−エチルヘキシルエステル、イソオクチルエステル、ノニルエステル、デシルエステル、イソデシルエステル、ウンデシルエステル、ドデシルエステル、トリデシルエステル、テトラデシルエステル、ヘキサデシルエステル、オクタデシルエステル、エイコシルエステル等のアルキル基の炭素数1〜30、特に炭素数4〜18の直鎖状又は分岐鎖状のアルキルエステル等)及び(メタ)アクリル酸シクロアルキルエステル(例えば、シクロペンチルエステル、シクロヘキシルエステル等)などが挙げられる。これらの(メタ)アクリル酸エステルは単独で又は2種以上を併用してもよい。
なお、前記アクリルポリマーAは、凝集力、耐熱性、架橋性などの改質を目的として、必要に応じて、前記(メタ)アクリル酸エステルと共重合可能な他の単量体成分に対応する単位を含んでいてもよい。このような単量体成分として、例えば、アクリル酸、メタクリル酸、イタコン酸、マレイン酸、フマル酸、クロトン酸、カルボキシエチルアクリレートなどのカルボキシル基含有モノマー;無水マレイン酸、無水イコタン酸などの酸無水物基含有モノマー;(メタ)アクリル酸ヒドロキシエチル、(メタ)アクリル酸ヒドロキシプロピル、(メタ)アクリル酸ヒドロキシブチルなどのヒドロキシル基含有モノマー;(メタ)アクリルアミド、N,N−ジメチル(メタ)アクリルアミド、N−ブチル(メタ)アクリルアミド、N−メチロール(メタ)アクリルアミド、N−メチロールプロパン(メタ)アクリルアミドなどの(N−置換又は無置換)アミド系モノマー;酢酸ビニル、プロピオン酸ビニルなどのビニルエステル系モノマー;スチレン、α−メチルスチレンなどのスチレン系モノマー;ビニルメチルエーテル、ビニルエチルエーテルなどのビニルエーテル系モノマー;アクリロニトリル、メタクリロニトリルなどのシアノアクリレート系モノマー;(メタ)アクリル酸グリシジルなどのエポキシ基含有アクリル系モノマー;エチレン、プロピレン、イソプレン、ブタジエン、イソブチレンなどのオレフィン又はジエン系モノマー;(メタ)アクリル酸アミノエチル、(メタ)アクリル酸N,N−ジメチルアミノエチル、(メタ)アクリル酸t−ブチルアミノエチルなどの(置換又は無置換)アミノ基含有モノマー;(メタ)アクリル酸メトキシエチル、(メタ)アクリル酸エトキシエチルなどの(メタ)アクリル酸アルコキシアルキル系モノマー;N−ビニルピロリドン、N−メチルビニルピロリドン、N−ビニルピリジン、N−ビニルピペリドン、N−ビニルピリミジン、N−ビニルピペラジン、N−ビニルピラジン、N−ビニルピロール、N−ビニルイミダゾール、N−ビニルオキサゾール、N−ビニルモルホリン、N−ビニルカプロラクタムなどの窒素原子含有環を有するモノマー;N−ビニルカルボン酸アミド類;スチレンスルホン酸、アリルスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレートなどのスルホン酸基含有モノマー;2−ヒドロキシエチルアクリロイルホスフェートなどのリン酸基含有モノマー;N−シクロヘキシルマレイミド、N−イソプロピルマレイミド、N−ラウリルマレイミド、N−フェニルマレイミドなどのマレイミド系モノマー;N−メチルイタコンイミド、N−エチルイタコンイミド、N−ブチルイタコンイミド、N−オクチルイタコンイミド、N−2−エチルヘキシルイタコンイミド、N−シクロヘキシルイタコンイミド、N−ラウリルイタコンイミドなどのイタコンイミド系モノマー;N−(メタ)アクリロイルオキシメチレンスクシンイミド、N−(メタ)アクルロイル−6−オキシヘキサメチレンスクシンイミド、N−(メタ)アクリロイル−8−オキシオクタメチレンスクシンイミドなどのスクシンイミド系モノマー;(メタ)アクリル酸ポリエチレングリコール、(メタ)アクリル酸ポリプロピレングリコールなどのグリコール系アクリルエステルモノマー;(メタ)アクリル酸テトラヒドロフルフリルなどの酸素原子含有複素環を有するモノマー;フッ素系(メタ)アクリレートなどのフッ素原子を含有するアクリル酸エステル系モノマー;シリコーン系(メタ)アクリレートなどのケイ素原子を含有するアクリル酸エステル系モノマー;ヘキサンジオールジ(メタ)アクリレート、(ポリ)エチレングリコールジ(メタ)アクリレート、(ポリ)プロピレングリコールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ペンタエリスリトールジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、エポキシアクリレート、ポリエステルアクリレート、ウレタンアクリレート、ジビニルベンゼン、ブチルジ(メタ)アクリレート、ヘキシルジ(メタ)アクリレートなどの多官能モノマー等が挙げられる。
前記アクリルポリマーAは、単一モノマー又は2種以上のモノマー混合物を重合に付すことにより得られる。重合は、溶液重合(例えば、ラジカル重合、アニオン重合、カチオン重合など)、乳化重合、塊状重合、懸濁重合、光重合(例えば、紫外線(UV)重合など)等の何れの方式で行うこともできる。
アクリルポリマーAの重量平均分子量は、特に制限されないが、好ましくは35万〜100万、更に好ましくは45万〜80万程度である。
また、熱膨張性粘着剤には、粘着力を調整するため、外部架橋剤を適宜に用いることもできる。外部架橋方法の具体的手段としては、ポリイソシアネート化合物、エポキシ化合物、アジリジン化合物、メラミン系架橋剤等のいわゆる架橋剤を添加し反応させる方法が挙げられる。外部架橋剤を使用する場合、その使用量は、架橋すべきベースポリマーとのバランスにより、さらには、粘着剤としての使用用途によって適宜決定される。外部架橋剤の使用量は、一般的には、前記ベースポリマー100重量部に対して、20重量部以下(好ましくは0.1重量部〜10重量部)である。
熱膨張性粘着剤層は、前述のように、熱膨張性を付与するための発泡剤を含有している。そのため、仮固定用シート60としての熱膨張性粘着剤層上に封止体58が形成された状態で(図4参照)、任意な時に仮固定用シート60を少なくとも部分的に加熱して、該加熱された仮固定用シート60の部分に含有されている発泡剤を発泡及び/又は膨張させることにより、仮固定用シート60が少なくとも部分的に膨張し、この仮固定用シート60の少なくとも部分的な膨張により、該膨張した部分に対応した粘着面(封止体58との界面)が凹凸状に変形して、該仮固定用シート60と封止体58との接着面積が減少し、これにより、両者間の接着力が減少し、封止体58を仮固定用シート60から剥離させることができる(図5参照)。
(発泡剤)
熱膨張性粘着剤層において用いられている発泡剤としては、特に制限されず、公知の発泡剤から適宜選択することができる。発泡剤は単独で又は2種以上組み合わせて使用することができる。発泡剤としては、熱膨張性微小球を好適に用いることができる。
(熱膨張性微小球)
熱膨張性微小球としては、特に制限されず、公知の熱膨張性微小球(種々の無機系熱膨張性微小球や、有機系熱膨張性微小球など)から適宜選択することができる。熱膨張性微小球としては、混合操作が容易である観点などより、マイクロカプセル化されている発泡剤を好適に用いることができる。このような熱膨張性微小球としては、例えば、イソブタン、プロパン、ペンタンなどの加熱により容易にガス化して膨張する物質を、弾性を有する殻内に内包させた微小球などが挙げられる。前記殻は、熱溶融性物質や熱膨張により破壊する物質で形成される場合が多い。前記殻を形成する物質として、例えば、塩化ビニリデン−アクリロニトリル共重合体、ポリビニルアルコール、ポリビニルブチラール、ポリメチルメタクリレート、ポリアクリロニトリル、ポリ塩化ビニリデン、ポリスルホンなどが挙げられる。
熱膨張性微小球は、慣用の方法、例えば、コアセルベーション法や、界面重合法などにより製造できる。なお、熱膨張性微小球には、例えば、松本油脂製薬株式会社製の商品名「マツモトマイクロスフェアー」のシリーズ(例えば、商品名「マツモトマイクロスフェアーF30」、同「マツモトマイクロスフェアーF301D」、同「マツモトマイクロスフェアーF50D」、同「マツモトマイクロスフェアーF501D」、同「マツモトマイクロスフェアーF80SD」、同「マツモトマイクロスフェアーF80VSD」など)の他、エクスパンセル社製の商品名「051DU」、同「053DU」、同「551DU」、同「551−20DU」、同「551−80DU」などの市販品を使用することができる。
なお、発泡剤として熱膨張性微小球を用いた場合、該熱膨張性微小球の粒径(平均粒子径)としては、熱膨張性粘着剤層の厚みなどに応じて適宜選択することができる。熱膨張性微小球の平均粒子径としては、例えば、100μm以下(好ましくは80μm以下、さらに好ましくは1μm〜50μm、特に1μm〜30μm)の範囲から選択することができる。なお、熱膨張性微小球の粒径の調整は、熱膨張性微小球の生成過程で行われていてもよく、生成後、分級などの手段により行われてもよい。熱膨張性微小球としては、粒径が揃えられていることが好ましい。
(その他の発泡剤)
本実施形態では、発泡剤としては、熱膨張性微小球以外の発泡剤も用いることもできる。このような発泡剤としては、種々の無機系発泡剤や有機系発泡剤などの各種発泡剤を適宜選択して使用することができる。無機系発泡剤の代表的な例としては、例えば、炭酸アンモニウム、炭酸水素アンモニウム、炭酸水素ナトリウム、亜硝酸アンモニウム、水酸化ホウ素ナトリウム、各種アジド類などが挙げられる。
また、有機系発泡剤の代表的な例としては、例えば、水;トリクロロモノフルオロメタン、ジクロロモノフルオロメタンなどの塩フッ化アルカン系化合物;アゾビスイソブチロニトリル、アゾジカルボンアミド、バリウムアゾジカルボキシレートなどのアゾ系化合物;パラトルエンスルホニルヒドラジド、ジフェニルスルホン−3,3´−ジスルホニルヒドラジド、4,4´−オキシビス(ベンゼンスルホニルヒドラジド)、アリルビス(スルホニルヒドラジド)などのヒドラジン系化合物;p−トルイレンスルホニルセミカルバジド、4,4´−オキシビス(ベンゼンスルホニルセミカルバジド)などのセミカルバジド系化合物;5−モルホリル−1,2,3,4−チアトリアゾールなどのトリアゾール系化合物;N,N´−ジニトロソペンタメチレンテロラミン、N,N´−ジメチル−N,N´−ジニトロソテレフタルアミドなどのN−ニトロソ系化合物などが挙げられる。
本実施形態では、加熱処理により、熱膨張性粘着剤層の接着力を効率よく且つ安定して低下させるため、体積膨張率が5倍以上、なかでも7倍以上、特に10倍以上となるまで破裂しない適度な強度を有する発泡剤が好ましい。
発泡剤(熱膨張性微小球など)の配合量は、熱膨張性粘着剤層の膨張倍率や接着力の低下性などに応じて適宜設定しうるが、一般には熱膨張性粘着剤層を形成するベースポリマー100重量部に対して、例えば1重量部〜150重量部(好ましくは10重量部〜130重量部、さらに好ましくは25重量部〜100重量部)である。
本実施形態では、発泡剤としては、発泡開始温度(熱膨張開始温度)(T)が80℃〜210℃の範囲のものを好適に用いることができ、好ましくは90℃〜200℃(より好ましくは95℃〜200℃、特に好ましくは100℃〜170℃)の発泡開始温度を有するものである。発泡剤の発泡開始温度が80℃より低いと、封止体の製造時や使用時の熱により発泡剤が発泡してしまう場合があり、取り扱い性や生産性が低下する。一方、発泡剤の発泡開始温度が210℃を超える場合には、支持体や封止用シート40に過度の耐熱性が必要となり、取り扱い性、生産性やコスト面で好ましくない。なお、発泡剤の発泡開始温度(T)は、熱膨張性粘着剤層の発泡開始温度(T)に相当する。
なお、発泡剤を発泡させる方法(すなわち、熱膨張性粘着剤層を熱膨張させる方法)としては、公知の加熱発泡方法から適宜選択して採用することができる。
本実施形態では、熱膨張性粘着剤層は、加熱処理前の適度な接着力と加熱処理後の接着力の低下性のバランスの点から、発泡剤を含有しない形態での弾性率が23℃〜150℃において5×10Pa〜1×10Paであることが好ましく、さらに好ましくは5×10Pa〜8×10Paであり、特に5×10Pa〜5×10Paであることが好適である。熱膨張性粘着剤層の発泡剤を含有しない形態での弾性率(温度:23℃〜150℃)が5×10Pa未満であると熱膨張性が劣り、剥離性が低下する場合がある。また、熱膨張性粘着剤層の発泡剤を含有しない形態での弾性率(温度:23℃〜150℃)が1×10Paより大きい場合、初期接着性が劣る場合がある。
なお、発泡剤を含有しない形態の熱膨張性粘着剤層は、粘着剤(発泡剤は含まれていない)により形成された粘着剤層に相当する。従って、熱膨張性粘着剤層の発泡剤を含有していない形態での弾性率は、粘着剤(発泡剤は含まれていない)を用いて測定することができる。なお、熱膨張性粘着剤層は、23℃〜150℃における弾性率が5×10Pa〜1×10Paである粘着剤層を形成可能な粘着剤と、発泡剤とを含む熱膨張性粘着剤により形成することができる。
熱膨張性粘着剤層の発泡剤を含有しない形態での弾性率は、発泡剤が添加されていない形態の熱膨張性粘着剤層(すなわち、発泡剤が含まれていない粘着剤による粘着剤層)(サンプル)を作製し、レオメトリック社製動的粘弾性測定装置「ARES」を用いて、サンプル厚さ:約1.5mmで、φ7.9mmパラレルプレートの治具を用い、剪断モードにて、周波数:1Hz、昇温速度:5℃/分、歪み:0.1%(23℃)、0.3%(150℃)にて測定し、23℃および150℃で得られた剪断貯蔵弾性率G´の値とする。
熱膨張性粘着剤層の弾性率は、粘着剤のベースポリマーの種類、架橋剤、添加剤などを調節することによりコントロールすることができる。
熱膨張性粘着剤層の厚さは、特に制限されず、接着力の低減性などにより適宜に選択することができ、例えば、5μm〜300μm(好ましくは20μm〜150μm)程度である。ただし、発泡剤として熱膨張性微小球が用いられている場合、熱膨張性粘着剤層の厚さは、含まれている熱膨張性微小球の最大粒径よりも厚いことが好ましい。熱膨張性粘着剤層の厚さが薄すぎると、熱膨張性微小球の凹凸により表面平滑性が損なわれ、加熱前(未発泡状態)の接着性が低下する。また、加熱処理による熱膨張性粘着剤層の変形度が小さく、接着力が円滑に低下しにくくなる。一方、熱膨張性粘着剤層の厚さが厚すぎると、加熱処理による膨張乃至発泡後に、熱膨張性粘着剤層に凝集破壊が生じやすくなり、封止体58に糊残りが発生する場合がある。
なお、熱膨張性粘着剤層は単層、複層の何れであってもよい。
本実施形態では、熱膨張性粘着剤層には、各種添加剤(例えば、着色剤、増粘剤、増量剤、充填剤、粘着付与剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など)が含まれていても良い。
(支持体)
支持体61は、仮固定用シート60の強度母体となる薄板状部材である。支持体61の材料としては取り扱い性や耐熱性等を考慮して適宜選択すればよく、例えばSUS等の金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォン等のプラスチック材料、ガラスやシリコンウェハ等を用いることができる。これらの中でも、耐熱性や強度、再利用可能性等の観点から、SUSプレートが好ましい。
支持体61の厚さは目的とする強度や取り扱い性を考慮して適宜選択することができ、好ましくは100〜5000μmであり、より好ましくは300〜2000μmである。
(仮固定用シートの形成方法)
仮固定用シート60は、支持体61上に仮固定用シート60を形成することにより得られる。仮固定用シート60として熱膨張性粘着剤層を採用する場合、熱膨張性粘着剤層は、例えば、粘着剤と、発泡剤(熱膨張性微小球など)と、必要に応じて溶媒やその他の添加剤などとを混合して、シート状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、粘着剤、発泡剤(熱膨張性微小球など)、および必要に応じて溶媒やその他の添加剤を含む混合物を、支持体61上に塗布する方法、適当なセパレータ(剥離紙など)上に前記混合物を塗布して熱膨張性粘着剤層を形成し、これを支持体61上に転写(移着)する方法などにより、熱膨張性粘着剤層を形成することができる。
(熱膨張性粘着剤層の熱膨張方法)
本実施形態では、熱膨張性粘着剤層は、加熱により熱膨張させることができる。加熱処理方法としては、例えば、ホットプレート、熱風乾燥機、近赤外線ランプ、エアードライヤーなどの適宜な加熱手段を利用して行うことができる。加熱処理時の加熱温度は、熱膨張性粘着剤層中の発泡剤(熱膨張性微小球など)の発泡開始温度(熱膨張開始温度)以上であればよいが、加熱処理の条件は、発泡剤(熱膨張性微小球など)の種類等による接着面積の減少性、支持体、半導体チップを含む封止体等の耐熱性、加熱方法(熱容量、加熱手段等)などにより適宜設定できる。一般的な加熱処理条件としては、温度100℃〜250℃で、1秒間〜90秒間(ホットプレートなど)または5分間〜15分間(熱風乾燥機など)である。なお、加熱処理は使用目的に応じて適宜な段階で行うことができる。また、加熱処理時の熱源としては、赤外線ランプや加熱水を用いることができる場合もある。
(中間層)
本実施形態では、仮固定用シート60と支持体61との間に、密着力の向上や加熱後の剥離性の向上等を目的とした中間層が設けられていても良い(図示せず)。中でも、中間層としてゴム状有機弾性中間層が設けられていることが好ましい。このように、ゴム状有機弾性中間層を設けることにより、半導体チップ53を仮固定用シート60に接着する際に(図1参照)、仮固定用シート60の表面を半導体チップ53の表面形状に良好に追従させて、接着面積を大きくすることができるとともに、仮固定用シート60から封止体58を加熱剥離させる際に、仮固定用シート60の加熱膨張を高度に(精度よく)コントロールし、仮固定用シート60を厚さ方向へ優先的に且つ均一に膨張させることができる。
なお、ゴム状有機弾性中間層は、支持体61の片面又は両面に介在させることができる。
ゴム状有機弾性中間層は、例えば、ASTM D−2240に基づくD型シュアーD型硬度が、50以下、特に40以下の天然ゴム、合成ゴム又はゴム弾性を有する合成樹脂により形成することが好ましい。なお、ポリ塩化ビニルなどのように本質的には硬質系ポリマーであっても、可塑剤や柔軟剤等の配合剤との組み合わせによりゴム弾性が発現しうる。このような組成物も、前記ゴム状有機弾性中間層の構成材料として使用できる。
ゴム状有機弾性中間層は、例えば、前記天然ゴム、合成ゴム又はゴム弾性を有する合成樹脂などのゴム状有機弾性層形成材を含むコーティング液を基材上に塗布する方式(コーティング法)、前記ゴム状有機弾性層形成材からなるフィルム、又は予め1層以上の熱膨張性粘着剤層上に前記ゴム状有機弾性層形成材からなる層を形成した積層フィルムを基材と接着する方式(ドライラミネート法)、基材の構成材料を含む樹脂組成物と前記ゴム状有機弾性層形成材を含む樹脂組成物とを共押出しする方式(共押出し法)などの形成方法により形成することができる。
なお、ゴム状有機弾性中間層は、天然ゴムや合成ゴム又はゴム弾性を有する合成樹脂を主成分とする粘着性物質で形成されていてもよく、また、かかる成分を主体とする発泡フィルム等で形成されていてもよい。発泡は、慣用の方法、例えば、機械的な攪拌による方法、反応生成ガスを利用する方法、発泡剤を使用する方法、可溶性物質を除去する方法、スプレーによる方法、シンタクチックフォームを形成する方法、焼結法などにより行うことができる。
ゴム状有機弾性中間層等の中間層の厚さは、例えば、5μm〜300μm、好ましくは20μm〜150μm程度である。なお、中間層が、例えば、ゴム状有機弾性中間層である場合、ゴム状有機弾性中間層の厚さが薄すぎると、加熱発泡後の3次元的構造変化を形成することができず、剥離性が悪化する場合がある。
ゴム状有機弾性中間層等の中間層は単層であってもよく、2以上の層で構成されていてもよい。
なお、中間層には、仮固定用シートの作用効果を損なわない範囲で、各種添加剤(例えば、着色剤、増粘剤、増量剤、充填剤、粘着付与剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など)が含まれていても良い。
積層体準備工程では、上記仮固定用シート60上に複数の半導体チップ53をその回路形成面53aが仮固定用シート60に対向するように配置し、仮固定する(図1(a)、及び、図1(b)参照)。また、上記仮固定用シート60上の仮固定領域53b以外の箇所おち識別体55を仮固定する(図1(a)参照)。半導体チップ53や識別体55の仮固定には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
半導体チップ53の配置のレイアウトや配置数は、仮固定用シート60の形状やサイズ、目的とするパッケージの生産数などに応じて適宜設定することができ、例えば、複数行で、かつ複数列のマトリックス状に整列させて配置することができる。以上、積層体準備工程の一例を示した。
[封止用シートを準備する工程]
また、本実施形態に係る半導体装置の製造方法では、図2に示すように、封止用シート40を準備する(工程B)。封止用シート40は、ポリエチレンテレフタレート(PET)フィルムなどの剥離ライナー41上に積層された状態で準備してもよい。
(封止用シート)
封止用シート40の構成材料は、エポキシ樹脂、及び、硬化剤としてのフェノール樹脂を含むことが好ましい。これにより、良好な熱硬化性が得られる。
前記エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールA型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、変性ビスフェノールF型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂などの各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし2種以上併用してもよい。
エポキシ樹脂の硬化後の靭性及びエポキシ樹脂の反応性を確保する観点からは、エポキシ当量150〜250、軟化点もしくは融点が50〜130℃の常温で固形のものが好ましく、なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂がより好ましい。
前記フェノール樹脂は、エポキシ樹脂との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂などが用いられる。これらフェノール樹脂は単独で用いてもよいし、2種以上併用してもよい。
前記フェノール樹脂としては、エポキシ樹脂との反応性の観点から、水酸基当量が70〜250、軟化点が50〜110℃のものを用いることが好ましく、なかでも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基1当量に対して、フェノール樹脂中の水酸基の合計が0.7〜1.5当量となるように配合することが好ましく、より好ましくは0.9〜1.2当量である。
封止用シート40中のエポキシ樹脂及びフェノール樹脂の合計含有量は、2.5重量%以上が好ましく、3.0重量%以上がより好ましい。2.5重量%以上であると、半導体チップ53に対する接着力が良好に得られる。封止用シート40中のエポキシ樹脂及びフェノール樹脂の合計含有量は、20重量%以下が好ましく、10重量%以下がより好ましい。20重量%以下であると、吸湿性を低減できる。
封止用シート40は、熱可塑性樹脂を含むことが好ましい。これにより、未硬化時のハンドリング性や、硬化物の低応力性が得られる。
前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、6−ナイロンや6,6−ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、PETやPBTなどの飽和ポリエステル樹脂、ポリアミドイミド樹脂、フッ素樹脂、スチレン−イソブチレン−スチレンブロック共重合体などが挙げられる。これらの熱可塑性樹脂は単独で、又は2種以上を併用して用いることができる。なかでも、低応力性、低吸水性という観点から、スチレン−イソブチレン−スチレンブロック共重合体が好ましい。
封止用シート40中の熱可塑性樹脂の含有量は、1.5重量%以上が好ましく、2.0重量%以上がより好ましい。1.5重量%以上であると、柔軟性、可撓性が得られる。封止用シート40中の熱可塑性樹脂の含有量は、6重量%以下が好ましく、4重量%以下がより好ましい。4重量%以下であると、半導体チップ53との接着性が良好である。
封止用シート40は、無機充填剤を含むことが好ましい。
前記無機充填剤は、特に限定されるものではなく、従来公知の各種充填剤を用いることができ、例えば、石英ガラス、タルク、シリカ(溶融シリカや結晶性シリカなど)、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素の粉末が挙げられる。これらは単独で用いてもよいし、2種以上併用してもよい。なかでも、線膨張係数を良好に低減できるという理由から、シリカ、アルミナが好ましく、シリカがより好ましい。
シリカとしては、シリカ粉末が好ましく、溶融シリカ粉末がより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末が好ましい。なかでも、平均粒径が10〜30μmの範囲のものが好ましく、15〜25μmの範囲のものがより好ましい。
なお、平均粒径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
封止用シート40中の前記無機充填剤の含有量は、封止用シート40全体に対して、75〜95重量%であることが好ましく、より好ましくは、78〜95重量%である。前記無機充填剤の含有量が封止用シート40全体に対して75重量%以上であると、熱膨張率を低く抑えられることにより,熱衝撃よる機械的な破壊を抑制することができる。その結果、一方、前記無機充填剤の含有量が封止用シート40全体に対して95重量%以下であると、柔軟性、流動性、接着性がより良好となる。
封止用シート40は、硬化促進剤を含むことが好ましい。
硬化促進剤としては、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されず、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレートなどの有機リン系化合物;2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾールなどのイミダゾール系化合物;などが挙げられる。なかでも、混練時の温度上昇によっても硬化反応が急激に進まず、封止用シート40を良好に作製できるという理由から、2−フェニル−4,5−ジヒドロキシメチルイミダゾールが好ましい。
硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計100重量部に対して0.1〜5重量部が好ましい。
封止用シート40は、難燃剤成分を含むことが好ましい。これにより、部品ショートや発熱などにより発火した際の、燃焼拡大を低減できる。難燃剤組成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物などの各種金属水酸化物;ホスファゼン系難燃剤などを用いることができる。
少量でも難燃効果を発揮するという観点から、ホスファゼン系難燃剤に含まれるリン元素の含有率は、12重量%以上であることが好ましい。
封止用シート40中の難燃剤成分の含有量は、全有機成分(無機フィラーを除く)中、10重量%以上が好ましく、15重量%以上がより好ましい。10重量%以上であると、難燃性が良好に得られる。封止用シート40中の熱可塑性樹脂の含有量は、30重量%以下が好ましく、25重量%以下がより好ましい。30重量%以下であると、硬化物の物性低下(具体的には、ガラス転移温度や高温樹脂強度などの物性の低下)が少ない傾向がある。
封止用シート40は、シランカップリング剤を含むことが好ましい。シランカップリング剤としては特に限定されず、3−グリシドキシプロピルトリメトキシシランなどが挙げられる。
封止用シート40中のシランカップリング剤の含有量は、0.1〜3重量%が好ましい。0.1重量%以上であると、硬化物の強度が十分得られ吸水率を低くできる。3重量%以下であると、アウトガス量を低くできる。
封止用シート40は、着色されていることが好ましい。これにより、優れたマーキング性及び外観性を発揮させることができ、付加価値のある外観の半導体装置とすることが可能になる。着色された封止用シート40は、優れたマーキング性を有しているので、マーキングを施し、文字情報や図形情報などの各種情報を付与させることができる。特に、着色の色をコントロールすることにより、マーキングにより付与された情報(文字情報、図形情報など)を、優れた視認性で視認することが可能になる。更に、封止用シート40は、製品別に色分けすることも可能である。封止用シート40を有色にする場合(無色・透明ではない場合)、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色などの濃色であることが好ましく、特に黒色であることが好適である。
本実施形態において、濃色とは、基本的には、L***表色系で規定されるL*が、60以下(0〜60)[好ましくは50以下(0〜50)、さらに好ましくは40以下(0〜40)]となる濃い色のことを意味している。
また、黒色とは、基本的には、L***表色系で規定されるL*が、35以下(0〜35)[好ましくは30以下(0〜30)、さらに好ましくは25以下(0〜25)]となる黒色系色のことを意味している。なお、黒色において、L***表色系で規定されるa*やb*は、それぞれ、L*の値に応じて適宜選択することができる。a*やb*としては、例えば、両方とも、−10〜10であることが好ましく、より好ましくは−5〜5であり、特に−3〜3の範囲(中でも0又はほぼ0)であることが好適である。
なお、本実施形態において、L***表色系で規定されるL*、a*、b*は、色彩色差計(商品名「CR−200」ミノルタ社製;色彩色差計)を用いて測定することにより求められる。なお、L***表色系は、国際照明委員会(CIE)が1976年に推奨した色空間であり、CIE1976(L***)表色系と称される色空間のことを意味している。また、L***表色系は、日本工業規格では、JISZ 8729に規定されている。
封止用シート40を着色する際には、目的とする色に応じて、色材(着色剤)を用いることができる。本発明の封止用シートは、一層構成であってもよく、複数の層から構成されていてもよいが、少なくとも、仮固定用シートと対向する面とは反対の面側に、着色剤が添加されていることが好ましい。具体的に、封止用シートが1層構成の場合、封止用シート全体に均一に着色剤が含有されていてもよく、仮固定用シートと対向する面とは反対の面側に、着色剤が偏在する態様で着色剤が含有されていてもよい。また、複数の層から構成する場合、仮固定用シートと対向する面とは反対の面側の層に着色剤を添加するとともに、それ以外の層には着色剤を添加しないこととしてもよい。本実施形態では、本発明の封止用シートが1層構成である場合について説明する。封止用シートにおける仮固定用シートと対向する面とは反対の面側に着色剤が添加されていると、レーザーマーキングされた部分の視認性を向上させることができるからである。このような色材としては、黒系色材、青系色材、赤系色材などの各種濃色系色材を好適に用いることができ、特に黒系色材が好適である。色材としては、顔料、染料などいずれであってもよい。色材は単独で又は2種以上を組み合わせて用いることができる。なお、染料としては、酸性染料、反応染料、直接染料、分散染料、カチオン染料等のいずれの形態の染料であっても用いることが可能である。また、顔料も、その形態は特に制限されず、公知の顔料から適宜選択して用いることができる。
特に、色材として染料を用いると、封止用シート40中には、染料が溶解により均一又はほぼ均一に分散した状態となるため、着色濃度が均一又はほぼ均一な封止用シート40を容易に製造することができ、マーキング性や外観性を向上させることができる。
黒系色材としては、特に制限されないが、例えば、無機の黒系顔料、黒系染料から適宜選択することができる。また、黒系色材としては、シアン系色材(青緑系色材)、マゼンダ系色材(赤紫系色材)およびイエロー系色材(黄系色材)が混合された色材混合物であってもよい。黒系色材は単独で又は2種以上を組み合わせて用いることができる。もちろん、黒系色材は、黒以外の色の色材と併用することもできる。
具体的には、黒系色材としては、例えば、カーボンブラック(ファーネスブラック、チャンネルブラック、アセチレンブラック、サーマルブラック、ランプブラックなど)、グラファイト(黒鉛)、酸化銅、二酸化マンガン、アゾ系顔料(アゾメチンアゾブラックなど)、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト(非磁性フェライト、磁性フェライトなど)、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素などが挙げられる。
本発明では、黒系色材としては、C.I.ソルベントブラック3、同7、同22、同27、同29、同34、同43、同70、C.I.ダイレクトブラック17、同19、同22、同32、同38、同51、同71、C.I.アシッドブラック1、同2、同24、同26、同31、同48、同52、同107、同109、同110、同119、同154C.I.ディスパーズブラック1、同3、同10、同24等のブラック系染料;C.I.ピグメントブラック1、同7等のブラック系顔料なども利用することができる。
このような黒系色材としては、例えば、商品名「Oil Black BY」、商品名「OilBlack BS」、商品名「OilBlackHBB」、商品名「Oil Black803」、商品名「Oil Black860」、商品名「Oil Black5970」、商品名「Oil Black5906」、商品名「Oil Black5905」(オリエント化学工業株式会社製)などが市販されている。
黒系色材以外の色材としては、例えば、シアン系色材、マゼンダ系色材、イエロー系色材などが挙げられる。シアン系色材としては、例えば、C.I.ソルベントブルー25、同36、同60、同70、同93、同95;C.I.アシッドブルー6、同45等のシアン系染料;C.I.ピグメントブルー1、同2、同3、同15、同15:1、同15:2、同15:3、同15:4、同15:5、同15:6、同16、同17、同17:1、同18、同22、同25、同56、同60、同63、同65、同66;C.I.バットブルー4;同60、C.I.ピグメントグリーン7等のシアン系顔料などが挙げられる。
また、マゼンダ系色材において、マゼンダ系染料としては、例えば、C.I.ソルベントレッド1、同3、同8、同23、同24、同25、同27、同30、同49、同52、同58、同63、同81、同82、同83、同84、同100、同109、同111、同121、同122;C.I.ディスパースレッド9;C.I.ソルベントバイオレット8、同13、同14、同21、同27;C.I.ディスパースバイオレット1;C.I.ベーシックレッド1、同2、同9、同12、同13、同14、同15、同17、同18、同22、同23、同24、同27、同29、同32、同34、同35、同36、同37、同38、同39、同40;C.I.ベーシックバイオレット1、同3、同7、同10、同14、同15、同21、同25、同26、同27、28などが挙げられる。
マゼンダ系色材において、マゼンダ系顔料としては、例えば、C.I.ピグメントレッド1、同2、同3、同4、同5、同6、同7、同8、同9、同10、同11、同12、同13、同14、同15、同16、同17、同18、同19、同21、同22、同23、同30、同31、同32、同37、同38、同39、同40、同41、同42、同48:1、同48:2、同48:3、同48:4、同49、同49:1、同50、同51、同52、同52:2、同53:1、同54、同55、同56、同57:1、同58、同60、同60:1、同63、同63:1、同63:2、同64、同64:1、同67、同68、同81、同83、同87、同88、同89、同90、同92、同101、同104、同105、同106、同108、同112、同114、同122、同123、同139、同144、同146、同147、同149、同150、同151、同163、同166、同168、同170、同171、同172、同175、同176、同177、同178、同179、同184、同185、同187、同190、同193、同202、同206、同207、同209、同219、同222、同224、同238、同245;C.I.ピグメントバイオレット3、同9、同19、同23、同31、同32、同33、同36、同38、同43、同50;C.I.バットレッド1、同2、同10、同13、同15、同23、同29、同35などが挙げられる。
また、イエロー系色材としては、例えば、C.I.ソルベントイエロー19、同44、同77、同79、同81、同82、同93、同98、同103、同104、同112、同162等のイエロー系染料;C.I.ピグメントオレンジ31、同43;C.I.ピグメントイエロー1、同2、同3、同4、同5、同6、同7、同10、同11、同12、同13、同14、同15、同16、同17、同23、同24、同34、同35、同37、同42、同53、同55、同65、同73、同74、同75、同81、同83、同93、同94、同95、同97、同98、同100、同101、同104、同108、同109、同110、同113、同114、同116、同117、同120、同128、同129、同133、同138、同139、同147、同150、同151、同153、同154、同155、同156、同167、同172、同173、同180、同185、同195;C.I.バットイエロー1、同3、同20等のイエロー系顔料などが挙げられる。
シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材は、それぞれ、単独で又は2種以上を組み合わせて用いることができる。なお、シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材を2種以上用いる場合、これらの色材の混合割合(または配合割合)としては、特に制限されず、各色材の種類や目的とする色などに応じて適宜選択することができる。
封止用シート40における可視光(波長:380nm〜800nm)による光線透過率(可視光透過率)としては、特に制限されないが、例えば、20%〜0%の範囲であることが好ましく、さらに好ましくは10%〜0%、特に好ましくは5%〜0%である。封止用シート40の可視光透過率を、20%以下とすることにより、印字視認性を良好とすることができる。また光線通過による半導体素子へ悪影響を防止することができる。
封止用シート40の可視光線透過率(%)は、厚さ(平均厚さ):10μmの封止用シート40を作製し、該封止用シート40(厚さ:10μm)に、商品名「UV−2550」(島津製作所製)を用いて、波長:380nm〜800nmの可視光線を所定の強度で照射する。この照射により封止用シート40を透過した可視光線の光強度を測定し、次式により算出することができる。
可視光線透過率(%)=((封止用シート40の透過後の可視光線の光強度)/(可視光線の初期の光強度))×100
なお、光線透過率(%)の前記算出方法は、厚さが10μmでない封止用シート40の光線透過率(%)の算出にも適用することができる。具体的には、ランベルトベールの法則により、10μmでの吸光度A10を下記の通り算出することができる。
10=α×L10×C (1)
(式中、L10は光路長、αは吸光係数、Cは試料濃度を表す)
また、厚さX(μm)での吸光度Aは下記式(2)により表すことができる。
=α×L×C (2)
更に、厚さ20μmでの吸光度A20は下記式(3)により表すことができる。
10=−log1010 (3)
(式中、T10は厚さ10μmでの光線透過率を表す)
前記式(1)〜(3)より、吸光度Aは、
=A10×(L/L10
=−[log10(T10)]×(L/L10
と表すことができる。これにより、厚さX(μm)での光線透過率T(%)は、下記により算出することができる。
=10−AX
但し、A=−[log10(T10)]×(L/L10
本実施形態では、封止用シートの光線透過率(%)を求める際の封止用シートの厚さ(平均厚さ)は10μmであるが、この封止用シートの厚さは、あくまでも封止用シートの光線透過率(%)を求める際の厚さであり、本発明における封止用シートが10μmであることを意味するものではない。
封止用シート40の光線透過率(%)は、樹脂成分の種類やその含有量、着色剤(顔料や染料など)の種類やその含有量、充填材の種類やその含有量などによりコントロールすることができる。
なお、封止用シート40には、上記の各成分以外に必要に応じて、他の添加剤を適宜配合できる。
封止用シート40の厚さは、特に限定されないが、封止用シートとして使用する観点から、例えば、50μm〜2000μmである。
封止用シート40の製造方法は特に限定されないが、封止用シート40を形成するための樹脂組成物の混練物を調製し、得られた混練物を塗工する方法や、得られた混練物をシート状に塑性加工する方法が好ましい。これにより、溶剤を使用せずに封止用シート40を作製できるので、半導体チップ53が揮発した溶剤により影響を受けることを抑制することができる。
具体的には、後述の各成分をミキシングロール、加圧式ニーダー、押出機などの公知の混練機で溶融混練することにより混練物を調製し、得られた混練物を塗工又は塑性加工によりシート状にする。混練条件として、温度は、上述の各成分の軟化点以上であることが好ましく、例えば30〜150℃、エポキシ樹脂の熱硬化性を考慮すると、好ましくは40〜140℃、さらに好ましくは60〜120℃である。時間は、例えば1〜30分間、好ましくは5〜15分間である。
混練は、減圧条件下(減圧雰囲気下)で行うことが好ましい。これにより、脱気できるとともに、混練物への気体の侵入を防止できる。減圧条件下の圧力は、好ましくは0.1kg/cm以下、より好ましくは0.05kg/cm以下である。減圧下の圧力の下限は特に限定されないが、例えば、1×10−4kg/cm以上である。
混練物を塗工して封止用シート40を形成する場合、溶融混練後の混練物は、冷却することなく高温状態のままで塗工することが好ましい。塗工方法としては特に制限されず、バーコート法、ナイフコート法,スロットダイ法等を挙げることができる。塗工時の温度としては、上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば40〜150℃、好ましくは50〜140℃、さらに好ましくは70〜120℃である。
混練物を塑性加工して封止用シート40を形成する場合、溶融混練後の混練物は、冷却することなく高温状態のままで塑性加工することが好ましい。塑性加工方法としては特に制限されず、平板プレス法、Tダイ押出法、スクリューダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などなどが挙げられる。塑性加工温度としては上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば40〜150℃、好ましくは50〜140℃、さらに好ましくは70〜120℃である。
なお、封止用シート40は、適当な溶剤に封止用シート40を形成するための樹脂等を溶解、分散させてワニスを調整し、このワニスを塗工して得ることもできる。
[封止用シートと積層体とを配置する工程]
封止用シートを準備する工程の後、図2に示すように、下側加熱板62上に積層体50を半導体チップ53が仮固定された面を上にして配置するとともに、積層体50の半導体チップ53が仮固定された面上に封止用シート40を配置する。この工程においては、下側加熱板62上にまず積層体50を配置し、その後、積層体50上に封止用シート40を配置してもよく、積層体50上に封止用シート40を先に積層し、その後、積層体50と封止用シート40とが積層された積層物を下側加熱板62上に配置してもよい。
[封止体を形成する工程]
次に、図3に示すように、下側加熱板62と上側加熱板64とにより熱プレスして、半導体チップ53を封止用シート40に埋め込み、半導体チップ53が封止用シート40に埋め込まれた封止体58を形成する(工程C)。この際、識別体55も封止用シート40に埋め込まれる。封止用シート40は、半導体チップ53及びそれに付随する要素を外部環境から保護するための封止樹脂として機能することとなる。これにより、仮固定用シート60上に仮固定されている半導体チップ53が封止用シート40に埋め込まれた封止体58が得られる。
半導体チップ53を封止用シート40に埋め込む際の熱プレス条件としては、仮固定用シート60から封止用シート40がはみ出ない範囲内であれば特に限定されないが、温度が、例えば、40〜100℃、好ましくは50〜90℃であり、圧力が、例えば、0.1〜10MPa、好ましくは0.5〜8MPaであり、時間が、例えば0.3〜10分間、好ましくは0.5〜5分間である。これにより、半導体チップ53が封止用シート40に埋め込まれた半導体装置を得ることができる。また、封止用シート40の半導体チップ53及び仮固定用シート60への密着性および追従性の向上を考慮すると、減圧条件下においてプレスすることが好ましい。
前記減圧条件としては、圧力が、例えば、0.1〜5kPa、好ましくは、0.1〜100Paであり、減圧保持時間(減圧開始からプレス開始までの時間)が、例えば、5〜600秒であり、好ましくは、10〜300秒である。
[剥離ライナー剥離工程]
次に、剥離ライナー41を剥離する(図4参照)。
[熱硬化工程]
次に、封止用シート40を熱硬化させる(工程D)。具体的には、例えば、仮固定用シート60上に仮固定されている半導体チップ53が封止用シート40に埋め込まれた封止体58全体を加熱する。
熱硬化処理の条件として、加熱温度が好ましくは100℃以上、より好ましくは120℃以上である。一方、加熱温度の上限が、好ましくは200℃以下、より好ましくは180℃以下である。加熱時間が、好ましくは10分以上、より好ましくは30分以上である。一方、加熱時間の上限が、好ましくは180分以下、より好ましくは120分以下である。また、必要に応じて加圧してもよく、好ましくは0.1MPa以上、より好ましくは0.5MPa以上である。一方、上限は好ましくは10MPa以下、より好ましくは5MPa以下である。
[熱膨張性粘着剤層剥離工程]
次に、図5に示すように、仮固定用シート60を封止体58から剥離する(工程E)。具体的には、仮固定用シート60を熱膨張させることにより、仮固定用シート60と封止体58との間で剥離を行う。あるいは、支持体61と仮固定用シート60との界面で剥離を行い、その後、仮固定用シート60と封止体58との界面で熱膨張による剥離を行うという手順も好適に採用することができる。いずれも場合であっても、仮固定用シート60を加熱して熱膨張させその粘着力を低下させることで、仮固定用シート60と封止体58との界面での剥離を容易に行うことができる。熱膨張の条件としては、上述の「熱膨張性粘着剤層の熱膨張方法」の欄の条件を好適に採用することができる。特に、熱膨張性粘着剤層は、前記熱硬化工程における加熱では剥離せず、この熱膨張性粘着剤層剥離工程における加熱において剥離する構成であることが好ましい。
[封止用シートを研削する工程]
次に、必要に応じて、図6(a)及び図6(b)に示すように、封止体58の封止用シート40を研削して半導体チップ53の裏面53cを表出させる。封止用シート40を研削する方法としては、特に限定されず、例えば、高速回転する砥石を用いるグラインディング法を挙げることができる。
(再配線形成工程)
次に、封止体58の半導体チップ53の回路形成面53aに再配線69を形成する再配線形成工程(工程F)を行なう。再配線形成工程では、上記仮固定用シート60の剥離後、上記露出した半導体チップ53と接続する再配線69を封止体58上に形成する(図7参照)。
工程Fは、まず、封止体58の位置、及び、向きを確認した上で行なわれる。封止体58の位置、及び、向きは、識別体55の位置、及び、向きを認識することにより行なわれる。具体的には、カメラ等により識別体55の位置、及び、向きを認識し、識別体55の位置、及び、向きから封止体58全体の位置、及び、向きを認識することができる。工程Fでは、封止体58の位置、及び、向きを確認した上で行なわれるため、半導体チップ53と再配線69との位置ずれを抑制することができる。
本実施形態では、本発明のアライメントマークが、前記工程Cにおいて半導体チップ53と共に封止体58に埋め込まれた識別体としての識別用のチップ55であるため、アライメントマークを形成するための別途の工程を追加する要がない。従って、工程を複雑化することなくアライメントマークを形成することができる。
再配線の形成方法としては、例えば、露出している半導体チップ53上へ真空成膜法などの公知の方法を利用して金属シード層を形成し、セミアディティブ法などの公知の方法により、再配線69を形成することができる。
かかる後に、再配線69及び封止体58上へポリイミドやPBOなどの絶縁層を形成してもよい。
(バンプ形成工程)
次いで、形成した再配線69上にバンプ67を形成するバンピング加工を行ってもよい(図7参照)。バンピング加工は、半田ボールや半田メッキなど公知の方法で行うことができる。
(ダイシング工程)
最後に、半導体チップ53、封止用シート40及び再配線69などの要素からなる積層体のダイシングを行う(図8参照)。これにより、チップ領域の外側に配線を引き出した半導体装置59を得ることができる。
上述した実施形態では、本発明のアライメントマークが、半導体チップと共に封止体に埋め込まれた識別体である場合について説明した。しかしながら、本発明におけるアライメントマークは、再配線を形成する工程(工程F)を行なう際に、封止体の位置、及び、向きを認識可能とするものであれば特に限定されず、例えば、封止体に形成された切り込みであってもよい。また、封止用シートの前記回路形成面側に形成されたレーザーマークであってもよい。以下、本発明のアライメントマークが封止体に形成された切り込みである場合について説明する。
<第2実施形態>
図9は、第2実施形態に係る半導体装置の製造方法を説明するための平面模式図である。図10(a)は、第2実施形態に係る半導体装置の製造方法を説明するための断面模式図であり、図10(b)は、その裏面図である。
まず、図9に示すように、積層体準備工程において、複数の半導体チップ53が平面視で円形の仮固定用シート90上に仮固定された積層体80を準備する(工程A)。
その後、工程B〜工程Eを行なう。工程Eの後、半導体チップ53が封止用シート40に埋め込まれた封止体88が得られる。工程B〜工程Eは、識別体55が存在しない以外は、第1実施形態とほぼ同様であるからここでの説明は省略する。
工程Eの後、図10(a)及び図10(b)に示すように、封止体88の封止用シート40の外周部分に切り込み40aを形成する。切り込み40aは、本発明のアライメントマークに相当する。切り込み40aが形成されているため、再配線を形成する際(工程Fを行なう際)には、切り込み40aで封止体の位置や向きを確認した上で再配線を行なうことができる。その結果、再配線の位置ずれを抑制することができる。なお、工程F以降は、第1実施形態とほぼ同様であるからここでの説明は省略する。
上述した第2実施形態では、工程Eの後に、切り込み40aを形成する場合に説明した。しかしながら、本発明において切り込みを形成するタイミングはこの例に限定されない。例えば、封止用シートを準備する工程(工程B)において予め切り込みが形成された封止用シートを準備することとしてもよい。また、半導体チップが封止用シートに埋め込まれた封止体を形成した後(工程Cの後)、切り込みを形成し、その後、封止用シートを熱硬化する(工程Dを行なう)こととしてもよい。また、封止用シートを熱硬化した後(工程Dの後)、切り込みを形成し、その後、仮固定用シートを封止体から剥離する(工程Eを行なう)こととしてもよい。
本発明の仮固定用シートの平面視での形状は、第1実施形態の仮固定用シート60のように矩形であってもよく、第2実施形態の仮固定用シート90のように円形であってもよく、特に制限されない。
本発明は、前記工程A、前記工程B、前記工程C、前記D工程、前記工程E、及び、前記工程Fさえ行なわれればよく、それ以外の工程は任意であり、行なってもよく行なわなくてもよい。
以上、本発明の実施形態について説明したが、本発明は、上述した例に限定されるものではなく、本発明の構成を充足する範囲内で、適宜設計変更を行うことが可能である。
40 封止用シート
40a 切り込み
50、80 積層体
53 半導体チップ
55 識別体
58、88 封止体
59 半導体装置
60、90 仮固定用シート

Claims (3)

  1. 半導体チップが回路形成面を貼り合わせ面にして、仮固定用シート上に仮固定された積層体を準備する工程Aと、
    封止用シートを準備する工程Bと、
    前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Cと、
    前記工程Cの後、前記封止用シートを熱硬化させる工程Dと、
    前記工程Dの後、前記仮固定用シートを前記封止体から剥離する工程Eと、
    前記工程Eの後、前記封止体の前記回路形成面側に再配線を形成する工程Fとを含み、
    前記封止体には、前記工程Fを行なうまでに、前記回路形成面側から認識可能なアライメントマークが形成されていることを特徴とする半導体装置の製造方法。
  2. 前記アライメントマークは、前記工程Cにおいて前記半導体チップと共に前記封止体に埋め込まれた識別体であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記アライメントマークは、前記封止体に形成された切り込みであることを特徴とする請求項1に記載の半導体装置の製造方法。
JP2013189039A 2013-09-12 2013-09-12 半導体装置の製造方法 Pending JP2015056511A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013189039A JP2015056511A (ja) 2013-09-12 2013-09-12 半導体装置の製造方法
PCT/JP2014/072766 WO2015037458A1 (ja) 2013-09-12 2014-08-29 半導体装置の製造方法
TW103131221A TW201517179A (zh) 2013-09-12 2014-09-10 半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013189039A JP2015056511A (ja) 2013-09-12 2013-09-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015056511A true JP2015056511A (ja) 2015-03-23

Family

ID=52665572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013189039A Pending JP2015056511A (ja) 2013-09-12 2013-09-12 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2015056511A (ja)
TW (1) TW201517179A (ja)
WO (1) WO2015037458A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021054100A1 (ja) * 2019-09-18 2021-03-25 オムロン株式会社 回路構造体の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5978380B1 (ja) * 2015-12-25 2016-08-24 太陽インキ製造株式会社 半導体用封止材
JP6928437B2 (ja) * 2016-03-04 2021-09-01 日東電工(上海松江)有限公司 封止光半導体素子の製造方法
EP3706164A4 (en) * 2017-10-31 2021-08-11 Nagase ChemteX Corporation PROCESS FOR PRODUCING A PACKAGING STRUCTURE AND SHEET USED THEREIN

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197659A (ja) * 2001-12-21 2003-07-11 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法
JP2010165940A (ja) * 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
JP5333056B2 (ja) * 2009-08-26 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
JP6041463B2 (ja) * 2009-12-25 2016-12-07 デクセリアルズ株式会社 エポキシ樹脂組成物及びそれを用いた接合体の製造方法、並びに接合体
JP5647492B2 (ja) * 2010-11-15 2014-12-24 新光電気工業株式会社 半導体パッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021054100A1 (ja) * 2019-09-18 2021-03-25 オムロン株式会社 回路構造体の製造方法

Also Published As

Publication number Publication date
WO2015037458A1 (ja) 2015-03-19
TW201517179A (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
JP6066856B2 (ja) 半導体装置の製造方法、及び、封止用シート
TWI605082B (zh) Sealing resin sheet, manufacturing method of electronic part package and electronic part package
WO2015025661A1 (ja) 封止用シート、及び、半導体装置の製造方法
TWI460778B (zh) 半導體背面用切晶帶一體膜及半導體裝置之製造方法
WO2016031521A1 (ja) 封止用シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
WO2015098852A1 (ja) 電子部品装置の製造方法、及び、電子部品封止用シート
JP2014131016A (ja) 熱硬化性樹脂シート及び電子部品パッケージの製造方法
WO2015037458A1 (ja) 半導体装置の製造方法
JP2015053468A (ja) 半導体パッケージの製造方法
WO2015015980A1 (ja) 半導体装置の製造方法
WO2015076088A1 (ja) 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
WO2015033867A1 (ja) 半導体装置の製造方法
KR20170084016A (ko) 밀봉용 시트 및 반도체 장치
WO2016117268A1 (ja) 封止用シート
US10074582B2 (en) Sealing sheet
JP2015178635A (ja) 熱硬化性樹脂シート及び電子部品パッケージの製造方法
WO2015053081A1 (ja) 半導体装置の製造方法
JP2015126060A (ja) 半導体装置の製造方法
WO2016080164A1 (ja) 封止用シート、及び、半導体装置